JP2001267298A - 微細パターン形成方法 - Google Patents
微細パターン形成方法Info
- Publication number
- JP2001267298A JP2001267298A JP2000077212A JP2000077212A JP2001267298A JP 2001267298 A JP2001267298 A JP 2001267298A JP 2000077212 A JP2000077212 A JP 2000077212A JP 2000077212 A JP2000077212 A JP 2000077212A JP 2001267298 A JP2001267298 A JP 2001267298A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- entire surface
- forming
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Weting (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
(57)【要約】
【課題】 高精度な微細開口パターンを形成すること。
【解決手段】 基板上に積層に形成した二種類の膜２、
３を垂直加工し、この下層膜２のみをサイドエッチング
しアンダーカットを施す。次にこの部分に埋め込んで形
成した感光性の膜４にサイドエッチングを行う。更に全
面に第三の膜５を堆積、エッチバックによって側面に形
成後、上層の膜３を選択除去し、ポリッシングによって
平坦化する。最後に感光性膜４を選択除去することによ
って、下層２と第三の膜５の間に基板への微細な開口パ
ターンを形成することができる。
３を垂直加工し、この下層膜２のみをサイドエッチング
しアンダーカットを施す。次にこの部分に埋め込んで形
成した感光性の膜４にサイドエッチングを行う。更に全
面に第三の膜５を堆積、エッチバックによって側面に形
成後、上層の膜３を選択除去し、ポリッシングによって
平坦化する。最後に感光性膜４を選択除去することによ
って、下層２と第三の膜５の間に基板への微細な開口パ
ターンを形成することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、高精度の微細パタ
ーンを形成する方法に関するものである。
ーンを形成する方法に関するものである。
【０００２】
【従来の技術】半導体素子の集積度が高まるにつれて、
リソグラフィ−技術に於いては、微細でしかも寸法均一
性の優れた高精度なレジストパタ−ン形成が要求されて
いる。これに伴い、微細パタ−ン形成に於いて有利な電
子線による直接描画、または光露光方式を用いた微細パ
タ−ン形成方法は必須な技術である。しかし、クォ−タ
−μｍ以下のパタ−ン形成に於ける電子線の直接描画で
は、微細レジストパタ−ン形成を目的に電子線の照射量
を高めに設定する為、パタ−ン寸法に依存して生じる反
射電子に伴う近接効果の影響による解像性低下、及び高
照射量のパタ−ン描画による長時間の処理に伴うスル−
プットの低下が問題となっていた。
リソグラフィ−技術に於いては、微細でしかも寸法均一
性の優れた高精度なレジストパタ−ン形成が要求されて
いる。これに伴い、微細パタ−ン形成に於いて有利な電
子線による直接描画、または光露光方式を用いた微細パ
タ−ン形成方法は必須な技術である。しかし、クォ−タ
−μｍ以下のパタ−ン形成に於ける電子線の直接描画で
は、微細レジストパタ−ン形成を目的に電子線の照射量
を高めに設定する為、パタ−ン寸法に依存して生じる反
射電子に伴う近接効果の影響による解像性低下、及び高
照射量のパタ−ン描画による長時間の処理に伴うスル−
プットの低下が問題となっていた。
【０００３】また、従来の光露光方式を用いた微細パタ
−ン形成方法では、先ず絶縁膜等にサブμｍ程度の垂直
な開口部を設け、その上に更に絶縁膜を形成し、ＲＩＥ
により異方性エッチバックすることで第一膜の開口部側
面にサイドウォールを形成し、クォ−タ−μｍ以下のパ
タ−ンを形成する。この為、第二膜の形状がそのままサ
イドウォール形成後のパタ−ンの形状に影響し、第二膜
には良好な被覆性が要求される他、上記方法ではサイド
ウォール形成後の開口パターンが垂直となる為、この開
口部へのメタル形成が難しいという問題があった。更
に、異方性の強いドライプロセスを前提とする為、ショ
ットキー形成面へのダメージの影響が大きく、微細加工
性と電気的特性の両立が困難であった。
−ン形成方法では、先ず絶縁膜等にサブμｍ程度の垂直
な開口部を設け、その上に更に絶縁膜を形成し、ＲＩＥ
により異方性エッチバックすることで第一膜の開口部側
面にサイドウォールを形成し、クォ−タ−μｍ以下のパ
タ−ンを形成する。この為、第二膜の形状がそのままサ
イドウォール形成後のパタ−ンの形状に影響し、第二膜
には良好な被覆性が要求される他、上記方法ではサイド
ウォール形成後の開口パターンが垂直となる為、この開
口部へのメタル形成が難しいという問題があった。更
に、異方性の強いドライプロセスを前提とする為、ショ
ットキー形成面へのダメージの影響が大きく、微細加工
性と電気的特性の両立が困難であった。
【０００４】
【発明が解決しようとする課題】従来の光露光方式を用
いた微細パタ−ン形成方法では、サブμｍ程度の垂直な
開口パターンの絶縁膜上に更に絶縁膜を形成し、ＲＩＥ
により異方性エッチバックすることで第一膜の開口部側
面にサイドウォールを形成し、クォ−タ−μｍ以下のパ
タ−ンを形成する為、第二膜の形状がそのままサイドウ
ォール形成後のパタ−ンの形状に影響することから第二
膜には良好な被覆性が要求される他、この方法ではサイ
ドウォール形成後の開口パターンが垂直となる為、この
開口部へのメタル形成が難しいという問題がある。更
に、異方性の強いドライプロセスを前提とする為、ショ
ットキー形成面へのダメージの影響が大きく、微細加工
性と電気的特性の両立が困難である。
いた微細パタ−ン形成方法では、サブμｍ程度の垂直な
開口パターンの絶縁膜上に更に絶縁膜を形成し、ＲＩＥ
により異方性エッチバックすることで第一膜の開口部側
面にサイドウォールを形成し、クォ−タ−μｍ以下のパ
タ−ンを形成する為、第二膜の形状がそのままサイドウ
ォール形成後のパタ−ンの形状に影響することから第二
膜には良好な被覆性が要求される他、この方法ではサイ
ドウォール形成後の開口パターンが垂直となる為、この
開口部へのメタル形成が難しいという問題がある。更
に、異方性の強いドライプロセスを前提とする為、ショ
ットキー形成面へのダメージの影響が大きく、微細加工
性と電気的特性の両立が困難である。
【０００５】本発明は、光露光方式を用いた微細パタ−
ン形成方法に於いて、選択性の良好な積層膜、及びアン
ダーカット部へ埋め込んだ感光性膜へのサイドエッチン
グによって、高精度な微細パターンを形成し、また、開
口パターンにテーパーを持たせることで、開口部へのメ
タル形成に優れる高精度なパタ−ンをスル−プット良く
形成でき、更に、開口部ショットキー形成面へのダメー
ジをなくすことで電気的特性を改善することができる微
細パタ−ン形成方法を実現するものである。
ン形成方法に於いて、選択性の良好な積層膜、及びアン
ダーカット部へ埋め込んだ感光性膜へのサイドエッチン
グによって、高精度な微細パターンを形成し、また、開
口パターンにテーパーを持たせることで、開口部へのメ
タル形成に優れる高精度なパタ−ンをスル−プット良く
形成でき、更に、開口部ショットキー形成面へのダメー
ジをなくすことで電気的特性を改善することができる微
細パタ−ン形成方法を実現するものである。
【０００６】
【課題を解決するための手段】本発明は、基板全面に第
一の膜を形成し、この表面に酸素アッシャー処理を施す
工程と、更に第二の膜を積層形成する工程と、この積層
膜を異方性ドライエッチングにより垂直加工する工程
と、第一の膜のみ横方向にエッチングしアンダーカット
を施す工程と、感光性の膜を全面塗布、全面露光、現像
することによって、前記アンダーカット部に感光性の膜
を埋め込む工程と、この感光性膜にサイドエッチングを
施す工程と、更に全面に第三の膜を堆積、エッチバック
し側面に形成する工程と、最上層の膜を選択除去しポリ
ッシングによって全面を平坦化する工程と、感光性膜を
選択除去することにより、第一と第三の膜の間に基板へ
の微細な開口部を得る工程とを備えたことを特徴とする
微細パターン形成方法を提供する。
一の膜を形成し、この表面に酸素アッシャー処理を施す
工程と、更に第二の膜を積層形成する工程と、この積層
膜を異方性ドライエッチングにより垂直加工する工程
と、第一の膜のみ横方向にエッチングしアンダーカット
を施す工程と、感光性の膜を全面塗布、全面露光、現像
することによって、前記アンダーカット部に感光性の膜
を埋め込む工程と、この感光性膜にサイドエッチングを
施す工程と、更に全面に第三の膜を堆積、エッチバック
し側面に形成する工程と、最上層の膜を選択除去しポリ
ッシングによって全面を平坦化する工程と、感光性膜を
選択除去することにより、第一と第三の膜の間に基板へ
の微細な開口部を得る工程とを備えたことを特徴とする
微細パターン形成方法を提供する。
【０００７】かかる本発明において、以下の態様が好ま
しいものである。
しいものである。
【０００８】（１）第一、第二の膜はエッチングの選択
性が良好であり（例えば、酸化膜／窒化膜、或いは、酸
化膜／タングステン等）、第三の膜は塗布型の膜（例え
ば、ＳＯＧ）から成ること。
性が良好であり（例えば、酸化膜／窒化膜、或いは、酸
化膜／タングステン等）、第三の膜は塗布型の膜（例え
ば、ＳＯＧ）から成ること。
【０００９】（２）感光性膜がポジ型レジストであるこ
と。
と。
【００１０】（３）感光性膜のサイドエッチングは、酸
素プラズマを用いたドライエッチングで行うこと。
素プラズマを用いたドライエッチングで行うこと。
【００１１】（４）第一の膜を形成後、表面に酸素アッ
シャー処理を行うこと。
シャー処理を行うこと。
【００１２】（５）第二の膜を除去した後、全面をポリ
ッシングを用いて平坦化すること。
ッシングを用いて平坦化すること。
【００１３】（６）感光性膜は、塗布型であること、ポ
ジ型の感光性であること、第一及び第三の膜と選択性が
あることで構成するため、例えば、ポジ型感光性のポリ
イミド等でも可能であること。
ジ型の感光性であること、第一及び第三の膜と選択性が
あることで構成するため、例えば、ポジ型感光性のポリ
イミド等でも可能であること。
【００１４】（７）第三の膜は、塗布型であること、第
二の膜及び感光性の膜と選択性があることで構成するた
め、例えば、非感光性のＺＣＯＡＴ、ＢＣＢ、或いはポ
リイミド等でも可能であること。
二の膜及び感光性の膜と選択性があることで構成するた
め、例えば、非感光性のＺＣＯＡＴ、ＢＣＢ、或いはポ
リイミド等でも可能であること。
【００１５】（８）開口部分は、順テーパー形状を有す
ること。
ること。
【００１６】（９）開口部分は、プラズマによるダメー
ジを受けないこと。
ジを受けないこと。
【００１７】本発明では、基板全面に第一層の膜を堆積
し、表面に酸素アッシャー処理を行い、第二層の膜を堆
積する。これら積層形成した二種類の膜を垂直加工し、
次にこの下層膜のみ横方向にエッチングしアンダーカッ
トを施す。ここで、下層膜表面には酸素アッシャー処理
を施していることから、横方向へのエッチング速度は上
層膜との界面側が早く、順テーパー形状となる。このア
ンダーカット部分に形成した埋め込みレジストに、酸素
を用いた反応性イオンエッチング（ＲＩＥ）によってサ
イドエッチングを行うが、この際の横方向のエッチング
速度は、図２に示すように極めて制御性の良い加工が可
能である。また、この酸素ＲＩＥによるサイドエッチン
グでは基板側がエッチング速度が高く、逆テーパー状に
エッチングが進む。更に全面に第三の膜を堆積、エッチ
バックによって側面に形成し、最上層の膜を除去し、全
面平坦化を行った後、レジストを選択除去することによ
って、下層膜と第三の膜の間に基板への微細な開口パタ
ーンを形成することができる。
し、表面に酸素アッシャー処理を行い、第二層の膜を堆
積する。これら積層形成した二種類の膜を垂直加工し、
次にこの下層膜のみ横方向にエッチングしアンダーカッ
トを施す。ここで、下層膜表面には酸素アッシャー処理
を施していることから、横方向へのエッチング速度は上
層膜との界面側が早く、順テーパー形状となる。このア
ンダーカット部分に形成した埋め込みレジストに、酸素
を用いた反応性イオンエッチング（ＲＩＥ）によってサ
イドエッチングを行うが、この際の横方向のエッチング
速度は、図２に示すように極めて制御性の良い加工が可
能である。また、この酸素ＲＩＥによるサイドエッチン
グでは基板側がエッチング速度が高く、逆テーパー状に
エッチングが進む。更に全面に第三の膜を堆積、エッチ
バックによって側面に形成し、最上層の膜を除去し、全
面平坦化を行った後、レジストを選択除去することによ
って、下層膜と第三の膜の間に基板への微細な開口パタ
ーンを形成することができる。
【００１８】本発明によれば、第一及び第二の膜の積層
構造への異方性ドライエッチングによる垂直加工の高い
制御性、第一の膜へのサイドエッチングによって形成す
るアンダーカットの高い制御性、また、このアンダーカ
ット部に埋め込んで形成する感光性の膜へのサイドエッ
チングの高い制御性を利用することによって、高精度な
微細パターンをスループット良く形成することが可能と
なる。
構造への異方性ドライエッチングによる垂直加工の高い
制御性、第一の膜へのサイドエッチングによって形成す
るアンダーカットの高い制御性、また、このアンダーカ
ット部に埋め込んで形成する感光性の膜へのサイドエッ
チングの高い制御性を利用することによって、高精度な
微細パターンをスループット良く形成することが可能と
なる。
【００１９】また、第一の膜及び感光性膜へのサイドエ
ッチング形状に順テーパーを持たせることによって、開
口部へのメタル形成も優れる。
ッチング形状に順テーパーを持たせることによって、開
口部へのメタル形成も優れる。
【００２０】更に、開口部となる感光性膜直下へのドラ
イプロセスによるダメージをなくすことができるため、
ショットキー特性への影響も改善される。
イプロセスによるダメージをなくすことができるため、
ショットキー特性への影響も改善される。
【００２１】
【発明の実施の形態】以下、本発明の実施例を、図面を
用いて詳細に説明する。
用いて詳細に説明する。
【００２２】図１は、本発明による微細パターン形成方
法の実施例を示したものである。
法の実施例を示したものである。
【００２３】先ず、半導体基板（１）全面に第一酸化膜
３００ｎｍ（２）をＣＶＤを用いて形成し、この表面に
酸素アッシャー処理（１００Ｗ、３分）を施す（図１
（ａ））。この上に、第二窒化膜３００ｎｍ（３）をＣ
ＶＤを用いて積層に形成し、レジストでパターニング
後、ＲＩＥ（ガス系：ＣＦ４／Ｈ２、ＲＦパワー：２０
０Ｗ）を用いて異方性エッチングすることにより垂直加
工を行い、レジストを除去する（図１（ｂ））。
３００ｎｍ（２）をＣＶＤを用いて形成し、この表面に
酸素アッシャー処理（１００Ｗ、３分）を施す（図１
（ａ））。この上に、第二窒化膜３００ｎｍ（３）をＣ
ＶＤを用いて積層に形成し、レジストでパターニング
後、ＲＩＥ（ガス系：ＣＦ４／Ｈ２、ＲＦパワー：２０
０Ｗ）を用いて異方性エッチングすることにより垂直加
工を行い、レジストを除去する（図１（ｂ））。
【００２４】次に、弗化アンモニウムを用いて１分間の
酸処理を行い第一酸化膜のみを選択的にウェットエッチ
ングすることによって第一酸化膜／基板界面に０．３μ
ｍのアンダーカット部を形成し（図１（ｃ））、ポジ型
レジストを全面塗布、全面露光、現像することによって
埋め込みレジスト（４）を形成する（図１（ｄ））。
酸処理を行い第一酸化膜のみを選択的にウェットエッチ
ングすることによって第一酸化膜／基板界面に０．３μ
ｍのアンダーカット部を形成し（図１（ｃ））、ポジ型
レジストを全面塗布、全面露光、現像することによって
埋め込みレジスト（４）を形成する（図１（ｄ））。
【００２５】ここで、酸素ＲＩＥ（ガス系：Ｏ２、ＲＦ
パワー：１００Ｗ）を用いて埋め込みレジストに０．２
μｍのサイドエッチングを施す（図２（ａ））。
パワー：１００Ｗ）を用いて埋め込みレジストに０．２
μｍのサイドエッチングを施す（図２（ａ））。
【００２６】更に第三ＳＯＧ膜１２００ｎｍを全面に堆
積し、エッチバックによって側面に形成後（５）（図２
（ｂ））、第二窒化膜を選択除去し、全面をポリッシン
グによって平坦化する（図２（ｃ））。最後にレジスト
を選択除去することによって、０．１μｍの微細開口パ
ターン形成が可能となる（図２（ｄ））。
積し、エッチバックによって側面に形成後（５）（図２
（ｂ））、第二窒化膜を選択除去し、全面をポリッシン
グによって平坦化する（図２（ｃ））。最後にレジスト
を選択除去することによって、０．１μｍの微細開口パ
ターン形成が可能となる（図２（ｄ））。
【００２７】以上のように、本発明では、基板上に積層
に形成した第一、第二の膜の異方性ドライエッチングに
よる垂直加工の高い制御性、選択性エッチングによる第
一の膜へのアンダーカットの高い制御性、また、このア
ンダーカット部に形成する感光性膜へのサイドエッチン
グの高い制御性を利用することによって、高精度な微細
パターンをスループット良く形成することが可能とな
る。
に形成した第一、第二の膜の異方性ドライエッチングに
よる垂直加工の高い制御性、選択性エッチングによる第
一の膜へのアンダーカットの高い制御性、また、このア
ンダーカット部に形成する感光性膜へのサイドエッチン
グの高い制御性を利用することによって、高精度な微細
パターンをスループット良く形成することが可能とな
る。
【００２８】また、第一の膜及び埋め込み感光性膜への
サイドエッチング形状に順テーパーを持たせることによ
って、開口部へのメタル形成も優れる。
サイドエッチング形状に順テーパーを持たせることによ
って、開口部へのメタル形成も優れる。
【００２９】更に、開口部となる感光性膜直下へのドラ
イプロセスによるダメージをなくすことができるため、
ショットキー特性への影響も改善される。
イプロセスによるダメージをなくすことができるため、
ショットキー特性への影響も改善される。
【００３０】
【発明の効果】以上説明したように、本発明では、第一
酸化膜、第二窒化膜の異方性ドライエッチングによる垂
直加工の高い制御性、選択性ウェットエッチングによる
第一酸化膜へのアンダーカットの高い制御性、また、こ
のアンダーカット部に形成する埋め込みレジストへの酸
素ＲＩＥを用いたサイドエッチングの高い制御性を利用
することによって、高精度な微細パターンをスループッ
ト良く形成することが可能となる。
酸化膜、第二窒化膜の異方性ドライエッチングによる垂
直加工の高い制御性、選択性ウェットエッチングによる
第一酸化膜へのアンダーカットの高い制御性、また、こ
のアンダーカット部に形成する埋め込みレジストへの酸
素ＲＩＥを用いたサイドエッチングの高い制御性を利用
することによって、高精度な微細パターンをスループッ
ト良く形成することが可能となる。
【００３１】また、第一酸化膜のウェットエッチング、
埋め込みレジストのサイドエッチング形状に順テーパー
を持たせることによって、開口部へのメタル形成も優れ
る。
埋め込みレジストのサイドエッチング形状に順テーパー
を持たせることによって、開口部へのメタル形成も優れ
る。
【００３２】更に、開口部となるレジスト直下へのドラ
イプロセスによるダメージをなくすことができるため、
ショットキー特性への影響も改善される。
イプロセスによるダメージをなくすことができるため、
ショットキー特性への影響も改善される。
【図１】本発明の実施例による微細パターンの形成方法
を示す工程断面図。
を示す工程断面図。
【図２】図１に続く工程断面図。
【図３】本発明による、レジストサイドエッチングの再
現性を示す特性図。
現性を示す特性図。
１ 半導体基板 ２ 酸化膜 ３ 窒化膜 ４ レジスト ５ 第三の膜
フロントページの続き Ｆターム(参考） 2H096 AA25 CA05 HA14 HA23 KA22 KA25 5F004 AA06 AA11 DA01 DA24 DA26 DB03 DB26 EA01 EA05 EA06 EA07 EA09 EA10 EA26 EA27 5F043 AA33 BB22 DD15 FF02 FF07 5F046 AA28
Claims (5)
- 【請求項１】 基板全面に第一の膜を形成し、この表面
に酸素アッシャー処理を施す工程と、更に第二の膜を積
層形成する工程と、この積層膜を異方性ドライエッチン
グにより垂直加工する工程と、第一の膜のみ横方向にエ
ッチングしアンダーカットを施す工程と、感光性の膜を
全面塗布、全面露光、現像することによって、前記アン
ダーカット部に感光性の膜を埋め込む工程と、この感光
性膜にサイドエッチングを施す工程と、更に全面に第三
の膜を堆積、エッチバックし側面に形成する工程と、最
上層の膜を選択除去しポリッシングによって全面を平坦
化する工程と、感光性膜を選択除去することにより、第
一と第三の膜の間に基板への微細な開口部を得る工程と
を備えたことを特徴とする微細パターン形成方法。 - 【請求項２】 第一、第二の膜はエッチングの選択性が
良好であり、第三の膜は塗布型の膜から成ることを特徴
とする請求項１記載の微細パターン形成方法。 - 【請求項３】 感光性膜がポジ型レジストであることを
特徴とする請求項１記載の微細パターン形成方法。 - 【請求項４】 感光性膜のサイドエッチングは、酸素プ
ラズマを用いたドライエッチングで行うことを特徴とす
る請求項１、３記載の微細パターン形成方法。 - 【請求項５】 第一の膜を形成後、表面に酸素アッシャ
ー処理を行うことを特徴とする請求項１記載の微細パタ
ーン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000077212A JP2001267298A (ja) | 2000-03-17 | 2000-03-17 | 微細パターン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000077212A JP2001267298A (ja) | 2000-03-17 | 2000-03-17 | 微細パターン形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001267298A true JP2001267298A (ja) | 2001-09-28 |
Family
ID=18594818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000077212A Pending JP2001267298A (ja) | 2000-03-17 | 2000-03-17 | 微細パターン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001267298A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100559641B1 (ko) * | 2002-09-18 | 2006-03-10 | 동부아남반도체 주식회사 | 산화막 하드 마스크를 이용한 서브 마이크론 패턴 형성방법 |
| JP2007065624A (ja) * | 2005-08-29 | 2007-03-15 | Lg Phillips Lcd Co Ltd | 印刷版の製造方法 |
-
2000
- 2000-03-17 JP JP2000077212A patent/JP2001267298A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100559641B1 (ko) * | 2002-09-18 | 2006-03-10 | 동부아남반도체 주식회사 | 산화막 하드 마스크를 이용한 서브 마이크론 패턴 형성방법 |
| JP2007065624A (ja) * | 2005-08-29 | 2007-03-15 | Lg Phillips Lcd Co Ltd | 印刷版の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3406302B2 (ja) | 微細パターンの形成方法、半導体装置の製造方法および半導体装置 | |
| US5288654A (en) | Method of making a mushroom-shaped gate electrode of semiconductor device | |
| US7541255B2 (en) | Method for manufacturing semiconductor device | |
| JP2001267298A (ja) | 微細パターン形成方法 | |
| CN111627808A (zh) | 半导体结构及其形成方法 | |
| JPH10144633A (ja) | 半導体装置の製造方法 | |
| JPH0629406A (ja) | コンタクト構造及びそのコンタクト形成方法 | |
| JP2002299705A (ja) | 微小面積トンネル接合の作製方法 | |
| JP3274448B2 (ja) | ステンシルマスクの製造方法 | |
| KR100228765B1 (ko) | 셀 어퍼처 마스크 제조방법 | |
| JPH05299440A (ja) | 半導体装置の製造方法 | |
| JP2715877B2 (ja) | 半導体装置の製造方法 | |
| US7205243B2 (en) | Process for producing a mask on a substrate | |
| JPH05206085A (ja) | 微細パターンの形成方法 | |
| JPH03278543A (ja) | 電界効果トランジスタの製造方法 | |
| JP3550276B2 (ja) | 半導体装置の製造方法 | |
| JP2002026020A (ja) | 半導体装置の製造方法 | |
| KR100230383B1 (ko) | 반도체소자의 얼라인 키 형성방법 | |
| JPS63226930A (ja) | 半導体装置の製造方法 | |
| JPS6022335A (ja) | 半導体装置の製造方法 | |
| JPH05226278A (ja) | 半導体装置の製造方法 | |
| JPH01198030A (ja) | 半導体装置の製造方法 | |
| JPS628030B2 (ja) | ||
| JPS6189635A (ja) | 微細加工方法 | |
| JPH06349790A (ja) | 積層膜のパターン形成方法 |