JPH01198030A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体装置の製造方法に関するものである。

（従来の技術） 近年、半導体装置の高密度化、高集積化、微細化が進ん
でいる。その際に必要とされる微細な溝形パターン、い
わゆるトレンチを形成する技術として、従来、次に述べ
るようなものが用いられてきた。この技術はトレンチエ
ツチングの際にホトレジストの代わりに選択比の高い膜
厚を用いるものである。この従来の技術を第２図にもと
づいて説明する。

１）半導体基板１の上に膜厚２を形成し、その上にホト
レジスト３を塗布する。

２）次に必要とされるパターンをホトレジスト３に感光
させて現像する。

３）続いてドライエツチング等の異方性エツチングによ
り、膜厚２に開口部を形成する。

４）最後に膜厚２をマスクとして異方性エツチングによ
り基板１に溝形パターン、いわゆるトレンチを形成する
。

（発明が解決しようとする課題） しかしながら、このような従来の方法では、形成するホ
トレジスト上のパターン幅はりソグラフィ技術の解像度
により限界が決定される。さらに最終的に形成されるト
レンチの幅は前記のホトレジスト上のパターン幅よりさ
らに広がる。具体的にはホトレジスト３に形成される溝
形パターンの幅がホトリソグラフィに用いるマスク上の
パターン幅よりも現状では両側に０．１μｍ広くなる。

このようなパターンのレジストをマスクとして異方性エ
ツチングを行なうと、現在の異方性エツチング技術では
１両側に０．１μｍ程度横方向にもエツチングが進行し
、厚膜２の上に形成される溝形パターンの幅はさらに広
がる。このように溝形パターンの広がった厚膜２をマス
クとして、異方性エツチングにより基板１上にトレンチ
を形成する場合には、１−レンチ上部の幅は厚膜２上の
パターン幅よりも両側に０．１μｍ大きくなる。その結
果形成されたトレンチの寸法は、目的とする寸法よりも
両側に０．３μｍ程度大きくなり、隣接するパターンと
の間隔が小さい場合には素子間の電気的分離に支障をき
たし、また他のパターンを侵食するなどの課題を生じ、
結局、高集積化、微細化されたトレンチの形成は不可能
となる８本発明はこのような課題を解決するもので、リ
ソグラフィ技術による限界を超えた微細なトレンチを形
成することを可能とするものである。

（課題を解決するための手段） この課題を解決するために本発明は次のような構成を有
する。

基板上にトレンチエツチングのマスクとなる膜厚をトレ
ンチエツチングのマスクとして用いる際の膜厚よりも厚
く形成し、ホトリソグラフィ及び異方性エツチングによ
り厚膜上に開口部を形成する。次に前記厚膜上に前記開
口部のサイドウオールとなる薄膜を形成した後、異方性
エツチングを行い、サイドウオールを形成する。続いて
レジストを平坦に塗布し、レジストとトレンチエツチン
グのマスクとなる厚膜及びサイドウオールを、等連累方
性エツチングにより平坦にエツチングし、マスクとなる
厚膜及びサイドウオールの上部を除去する。その後開口
部に残ったレジストを除去し、開口部にサイドウオール
を備えた前記薄膜をマスクとして基板に対し異方性エツ
チングを行い、トレンチを形成する。

（作　用） 本発明は上記の構成により次のようなの作用を有する。

従来のトレンチエツチングのマスクとなる厚膜の開口部
にサイドウオールを設けることにより、開口部の寸法を
従来よりも小さくすることができる。さらにサイドウオ
ール形成に用いられる薄膜の厚さの精度はりソグラフィ
におけるパターニングの解像度による限界である０、８
μｍよりはるかに精度が高＜、０．１μｍ以上の精度は
充分にある。このためサイドウオールを０．１μｍ以上
の高い精度で形成することが可能となり、ひいてはりソ
グラフィの限界を超える微小な幅のトレンチを形成する
ことができる。

ところでサイドウオール形成のエツチングの結果、サイ
ドウオール上部がしばしば丸みをもつ。

この場合トレンチエツチングの際にサイドウオール上部
で入射するエツチング種である反応性イオンが散乱され
、その結果として第３図に示すように１−レンチ上部が
丸く広がってエツチングされるという問題を生ずる。こ
の問題に対し、サイドウオール形成後レジストを平坦に
塗布し、全面を平坦にエツチングし、厚膜及びサイドウ
オール上部を除去することによりサイドウオール上部に
丸みをもった部分を除去することができる。これにより
異方性エツチングの際にサイドウオール上部の丸みをも
った部分でイオンが散乱され、トレンチ上部が丸く広が
ってエツチングされるということがなくなる。その結果
良好な形状のトレンチが得られる。

（実施例） 第１図は本発明にもとづくトレンチ形成法の一実施例を
示したもので、以下、この図にもとづいて説明する。

１）半導体基板１の上にトレンチエッチのマスクとなる
厚膜２をトレンチエツチングのマスクとして用いる際の
膜厚よりも厚く形成し、その上にホトレジスト３を塗布
する。

２）必要とされるパターンをホトレジスト３に感光させ
現像する。

３）ドライエツチングなどの異方性エツチングにより、
厚膜２に開口部を形成する。

４）ホトレジストを酸素プラズマにより灰化し・除去す
る。

５）サイドウオールを形成するための薄膜４を形成する
。

６）異方性エツチングを用いて、この薄膜４をエツチン
グし、厚膜２の開口部側面にサイドウオール５を残す。

７）レジスト６を全面に平坦に塗布する。

８）厚膜２．サイドウオール５、レジスト６を等速エツ
チングによりエツチングし、厚膜２、サイドウオール５
の上部を均一に除去し、平坦化する。

９）残ったレジスト６を除去する。

１０）以上のようにしてパターニングされた厚膜２及び
サイドウオール５をマスクとして、基板１に対し異方性
エツチングを行い、トレンチを形成する。このトレンチ
は従来の方法によって形成されたものよりも幅が小さく
なる。

（発明の効果） 以上のように本発明によれば、リソグラフィ技良好な形
状をもって形成することが可能であり、微細な半導体装
置が実現できるという効果が得られる。

【図面の簡単な説明】

第１図は本発明の一実施例による微細なトレンチの形成
方法の説明図、第２図は従来例におけるトレンチの形成
方法の説明図、第３図はサイドウオール上部の丸みによ
るトレンチ形状への影響の説明図である。 １　・・・半導体基板、２・・・厚膜、３・・・ホトレ
ジスト、４　・・・薄膜、５　・・・サイドウオール、
６・・・レジスト、７・・・反応性イオン。 特許出願人　松下電子工業株式会社 第１図 ３　ホトレうスト 第１図 第１図 第１図 第２図 第２図

Claims (1)

【特許請求の範囲】
1. 　基板上に厚膜を形成する工程と、前記厚膜上に開口部
   を形成する工程と、前記開口部側壁に薄膜よりなるサイ
   ドウォールを選択的に形成する工程と、前記サイドウォ
   ールを有する前記開口部を備えた前記厚膜をマスクとし
   て異方性エッチングにより前記半導体基板上にトレンチ
   を形成する工程とを有することを特徴とする半導体装置
   の製造方法。