JPH06224148A

JPH06224148A - 半導体装置の製造方法

Info

Publication number: JPH06224148A
Application number: JP1140293A
Authority: JP
Inventors: Hideko Okada; 英子岡田; Yasushi Okuda; 寧奥田
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1993-01-27
Filing date: 1993-01-27
Publication date: 1994-08-12

Abstract

(57)【要約】【目的】半導体基板の上に形成された絶縁膜に高アス
ペクト比の開口を形成する。【構成】半導体基板１の上に絶縁膜２を形成する工程
と、絶縁膜２の開口予定部に選択的に不純物をイオン注
入して不純物層４を形成する工程と、不純物層４を選択
的に除去することにより絶縁膜２にコンタクトホール５
を形成する工程とを有する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置の製造方法に
関するものであり、特にコンタクトホールおよびスルー
ホールの形成技術に関するものである。

【０００２】

【従来の技術】半導体集積回路におい
て、金属配線と半導体基板間および多層金属配線間の接
続はコンタクトホールまたはスルーホールを介してなさ
れているが、コンタクトホールまたはスルーホールの形
成方法としては、一般に、まず層間絶縁膜を全面にわた
って形成し、次にマスクを用いて開口予定部を選択的に
除去する方法がよく用いられている。

【０００３】以下従来の半導体装置の製造方法につい
て、コンタクトホールの形成方法を例として説明する。
図６は従来の半導体装置の製造方法を説明する図であ
る。図６に示すように、半導体基板６１の上に層間絶縁
膜６２を全面にわたって形成し、次にレジストをマスク
として層間絶縁膜６２をドライエッチング等を用いて選
択的に除去することによってコンタクトホール６３を形
成している。コンタクトホール６３の形成に際しては、
等方性エッチングを用いると開口寸法の制御が困難であ
り、またコンタクトホール６３の形状が上方に開いた杯
状になり深く加工することができないため、微細なコン
タクトホール６３を形成するためには異方性に優れたド
ライエッチングを用いている。なお金属配線間を接続す
るためのスルーホールを形成する際にも、同様の方法が
用いられている。

【０００４】

【発明が解決しようとする課題】しかしながら上記の従
来の構成では、ドライエッチング時に半導体基板や下層
配線等の導電層がプラズマに曝されるためプラズマによ
るチャージアップが生じ、半導体基板の上に形成された
素子に電気的ダメージを与えることになり、特に下層配
線がＭＯＳＦＥＴのゲート電極に接続されている場合に
は、ゲート絶縁膜破壊を引き起こすという課題を有して
いた。

【０００５】さらに、マスクとして用いたレジストの除
去も一般にはプラズマアッシングにより行われるため、
この工程でも素子が電気的ダメージを受けるという課題
を有している。

【０００６】また高集積化にともない加工パターンが微
細化してコンタクトホール（およびスルーホール）の開
口寸法も微細化が要求されている。層間絶縁膜を薄くす
ることにより微細加工が容易になるが、一方薄膜化は絶
縁不良による歩留低下や配線容量の増大を招くことにな
る。今後、微細化と絶縁不良の競合関係の中にあって、
パターンの微細化にともないコンタクトホールのアスペ
クト比はますます増大していくことになる。しかしなが
ら従来技術により微細なコンタクトホールを深くエッチ
ングする場合、エッチング深さが深くなるにつれてコン
タクトホール底部のエッチング速度が低下するのでコン
タクトホール側壁部のエッチングが進み、開口寸法が大
きくなり、微細で高アスペクト比をもつコンタクトホー
ルを精度良く形成するのは困難である。スルーホールの
形成についてもコンタクトホールの形成と同様の課題を
有している。

【０００７】本発明は上記の従来の課題を解決するもの
で、コンタクトホールまたはスルーホール形成において
微細で高アスペクト比を実現し、さらに半導体素子への
ダメージを低減する半導体装置の製造方法を提供するこ
とを目的とする。

【０００８】

【課題を解決するための手段】この目的を達成するため
に本発明の半導体装置の製造方法は、絶縁膜の開口予定
部のみに選択的に不純物をイオン注入して不純物層を形
成する工程と、不純物層を選択的に除去することにより
絶縁膜に開口を形成する工程からなる構成を有してい
る。

【０００９】

【作用】この構成によって、不純物が導入された部分が
他の部分よりエッチング速度が早くなるため、横方向の
エッチングが不純物が導入されていない部分に到達する
と横方向のエッチング速度は深さ方向に比べて格段に小
さくなるため、それ以降は深さ方向のエッチングが圧倒
的に進行することになる。

【００１０】すなわち、一般にシリコン酸化膜等の絶縁
物に不純物を含有させるとエッチング速度が変化する。
例えばボロンやリンをシリコン酸化膜に含有させた場
合、不純物濃度に依存してエッチング速度は大きくな
る。そこで、シリコン酸化膜にボロンイオン、リンイオ
ン等を選択的に注入することによりエッチング速度の相
対的に大きな不純物層を形成すれば、その不純物層を容
易に選択的に除去することができる。

【００１１】また微細なコンタクトホールではアスペク
ト比が高くなるにつれてエッチング活性なイオンがコン
タクトホール底部の被エッチング面に到達する確率が減
少するが、開口予定部の層間絶縁膜に不純物をイオン注
入してエッチング速度を相対的に大きくすることによっ
て、エッチング深さが深くなってもコンタクトホール底
部の反応が抑えられることなくエッチングが行われるよ
うになる。したがってコンタクトホール底部のエッチン
グ時間が短縮され、コンタクトホール側壁部のエッチン
グが抑えられる。その結果、微細で高アスペクト比を有
するコンタクトホールが精度良く形成される。

【００１２】また、エッチング速度の異なる絶縁膜を重
ねて形成し、上層絶縁膜の下層絶縁膜に対する選択比を
大きくすることによって、下層絶縁膜を残すようにエッ
チングすることができる。このようにすればエッチング
残し膜厚の制御が可能となり、その後のイオン注入によ
る不純物層の形成において一様な不純物濃度が得られ、
エッチング時間の制御が容易になるとともに、開口の断
面形状の制御性が向上する。

【００１３】さらに、ドライエッチングによる絶縁膜除
去およびレジスト除去後に、コンタクトホールを最終的
にウェットエッチングにより開口することによって、半
導体基板や下層配線等の導電層がプラズマに曝されない
ので、半導体素子へのダメージが低減される。

【００１４】

【実施例】以下本発明の一実施例における半導体装置の
製造方法について、図面を参照しながら説明する。（実施例１）図１（ａ）〜（ｄ）は本発明の第１の実施
例における半導体装置の製造方法の工程断面図である。

【００１５】まず図１（ａ）に示すように、半導体基板
１の上に例えばシリコン酸化膜からなる層間絶縁膜２を
全面にわたって膜厚５００ｎｍの厚さに堆積する。次に
図１（ｂ）に示すように、フォトレジスト技術によりパ
ターニングしたレジスト３をマスクとして層間絶縁膜２
に選択的に例えばリンイオンを注入して不純物層４を形
成する。膜厚５００ｎｍのシリコン酸化膜の場合、２４
０ｋｅＶおよび１００ｋｅＶで各々４×１０¹⁶ｃｍ^-2注
入すると深さ方向に一様な不純物濃度７．２モル％が得
られる。なお、ボロンイオンを１００ｋｅＶおよび４０
ｋｅＶで各々４×１０¹⁶ｃｍ^-2の注入条件でも同様の不
純物濃度が得られる。次に図１（ｃ）に示すように、レ
ジスト３を除去する。最後に図１（ｄ）に示すように、
不純物層４をウェットエッチングにより除去することに
よってコンタクトホール５が形成される。その後、金属
配線（図示せず）を形成する。

【００１６】このとき不純物層４は半導体基板１または
層間絶縁膜２とのエッチング速度の選択比を大きくとれ
るようにする。例えば、エッチング液の組成を体積比で
ＨＦ（４６％）：ＨＮＯ₃：Ｈ₂Ｏ＝１５：１０：３００
とすると、リン（Ｐ）を７．２モル％添加したシリコン
酸化膜（ＰＳＧ膜）では、不純物を添加しないシリコン
酸化膜に対して１０：１のエッチング選択比が得られ
た。この場合、深さ０．５μｍ、底部の径０．４μｍ、
上部の径０．５μｍのコンタクトホールを形成すること
ができた。

【００１７】また図１（ｂ）に示すイオン注入工程の後
レジスト３をプラズマアッシングにより除去する際には
コンタクトホール５の領域には不純物層４が残っている
ので半導体基板１へのダメージが低減される。

【００１８】なお、本実施例では半導体基板１と金属配
線間を接続するコンタクトホール５について説明した
が、多層金属配線間を接続するスルーホールについても
同様の効果が得られる。（実施例２）図２（ａ）〜（ｅ）は本発明の第２の実施
例における半導体装置の製造方法の工程断面図である。

【００１９】まず図２（ａ）に示すように、半導体基板
２１の上に例えばシリコン酸化膜からなる層間絶縁膜２
２を全面にわたって膜厚２０００ｎｍの厚さに堆積す
る。次に図２（ｂ）に示すように、フォトレジスト技術
によりパターニングしたレジスト２３をマスクに用いて
層間絶縁膜２２の開口予定部に選択的に所定の膜厚（例
えば５００ｎｍ）を残して異方性エッチングにより開口
２２ａを形成する。そのとき開口２２ａの径は例えば
０．４μｍとする。次に図２（ｃ）に示すように、レジ
スト２３をマスクとして、例えばリンイオンを注入し、
開口２２ａの底部に不純物層２４を形成する。膜厚５０
０ｎｍのシリコン酸化膜の場合、２４０ｋｅＶおよび１
００ｋｅＶで各々４×１０¹⁶ｃｍ^-2注入すると深さ方向
に一様な不純物濃度７．２モル％が得られる。なお、ボ
ロンイオンを１００ｋｅＶおよび４０ｋｅＶで各々４×
１０¹⁶ｃｍ^-2の注入条件でも同様の不純物濃度が得られ
る。次に図２（ｄ）に示すように、不純物層２４をウェ
ットエッチングにより除去する。

【００２０】このとき不純物層２４は半導体基板２１お
よび層間絶縁膜２２とのエッチング速度の選択比を大き
くとれるようにする。例えば、エッチング液の組成を体
積比でＨＦ（４６％）：ＨＮＯ₃：Ｈ₂Ｏ＝１５：１０：
３００とすると、エッチング選択比は、ＰＳＧ膜（Ｐ濃
度７．２モル％）：シリコン酸化膜＝１０：１が得られ
る。

【００２１】最後に図２（ｅ）に示すように、レジスト
２３を除去し、コンタクトホール２５を形成した後、金
属配線（図示せず）を埋め込む。この場合、深さ２μ
ｍ、底部の径０．４μｍ、上部の径０．５μｍのコンタ
クトホール２５を形成することができた。

【００２２】なお本実施例では半導体基板２１と金属配
線間を接続するコンタクトホール２５について説明した
が、多層金属配線間を接続するスルーホールについても
同様の効果が得られる。（実施例３）図３（ａ）〜（ｅ）は本発明の一実施例に
おける半導体装置の製造方法の工程断面図である。

【００２３】まず図３（ａ）に示すように、半導体基板
３１の上に例えばシリコン酸化膜からなる層間絶縁膜３
２を全面にわたって膜厚２０００ｎｍの厚さに堆積す
る。次に図３（ｂ）に示すように、フォトレジスト技術
によりパターニングしたレジスト３３をマスクに用いて
層間絶縁膜３２の開口予定部に選択的に所定の膜厚（例
えば５００ｎｍ）を残して異方性エッチングにより開口
３２ａを形成する。そのとき開口３２ａの径は例えば
０．４μｍとする。次に図３（ｃ）に示すように、レジ
スト３３をマスクとして層間絶縁膜３２に例えばリンイ
オンを注入し、開口３２ａの底部に不純物層３４を形成
する。膜厚５００ｎｍのシリコン酸化膜の場合、２４０
ｋｅＶおよび１００ｋｅＶで各々４×１０¹⁶ｃｍ^-2注入
すると深さ方向に一様な不純物濃度７．２モル％が得ら
れる。なおボロンイオンを１００ｋｅＶおよび４０ｋｅ
Ｖで各々４×１０¹⁶ｃｍ^-2の注入条件でも同様の不純物
濃度が得られる。次に図３（ｄ）に示すように、レジス
ト３３を除去する。最後に図３（ｅ）に示すように、不
純物層３４をウェットエッチングにより除去してコンタ
クトホール３５を形成した後、金属配線（図示せず）を
埋め込む。

【００２４】このとき不純物層３４は半導体基板３１お
よび層間絶縁膜３２とのエッチング速度の選択比を大き
くとれるようにする。例えば、エッチング液の組成を体
積比でＨＦ（４６％）：ＨＮＯ₃：Ｈ₂Ｏ＝１５：１０：
３００とすると、エッチング選択比は、ＰＳＧ膜（Ｐ濃
度７．２モル％）：シリコン酸化膜＝１０：１となる。

【００２５】この場合、深さ２μｍ、底部の径０．４μ
ｍ、上部の径０．５μｍのコンタクトホール３５を形成
することができた。

【００２６】また図１（ｃ）に示すイオン注入工程の後
レジスト３３をプラズマアッシングにより除去する際に
は開口３２ａの底部には不純物層４が残っているので半
導体基板３１へのダメージを低減できる。

【００２７】なお本実施例では半導体基板３１と金属配
線間を接続するコンタクトホール３５について説明した
が、多層金属配線間を接続するスルーホールについても
同様の効果が得られる。（実施例４）図４（ａ）〜（ｅ）は本発明の一実施例に
おける半導体装置の製造方法の工程断面図である。

【００２８】まず図４（ａ）に示すように、半導体基板
４１の上に例えばシリコン酸化膜からなる第１の層間絶
縁膜４２を全面にわたって膜厚５００ｎｍの厚さに堆積
し、次に例えばリン濃度が４モル％のＰＳＧ膜からなる
第２の層間絶縁膜４３を全面にわたって膜厚１５００ｎ
ｍの厚さに堆積する。次に図４（ｂ）に示すように、フ
ォトレジスト技術によりパターニングしたレジスト４４
をマスクに用いて第２の層間絶縁膜４３に開口４３ａを
選択的に形成する。そのとき第２の層間絶縁膜４３は第
１の層間絶縁膜４２とのエッチング速度の選択比がとれ
るように添加不純物の種類および不純物濃度を考慮して
おき、第２の層間絶縁膜４３のみ選択的に除去する。そ
のとき開口４３ａの径は例えば０．４μｍとする。

【００２９】次に図４（ｃ）に示すように、レジスト４
４をマスクとして第１の層間絶縁膜４２に例えばリンイ
オンを注入し、開口４３ａの底部に不純物層４５を形成
する。膜厚５００ｎｍのシリコン酸化膜の場合、２４０
ｋｅＶおよび１００ｋｅＶで各々４×１０¹⁶ｃｍ^-2注入
すると深さ方向に一様な不純物濃度７．２モル％が得ら
れる。なお、ボロンイオンを１００ｋｅＶおよび４０ｋ
ｅＶで各々４×１０¹⁶ｃｍ^-2の注入条件でも同様の不純
物濃度が得られる。

【００３０】次に図４（ｄ）に示すように、不純物層４
５をドライエッチングにより除去し、コンタクトホール
４６を形成する。このとき不純物層４５は半導体基板４
１、第１の層間絶縁膜４２および第２の層間絶縁膜４３
とのエッチング速度の選択比を大きくとれるようにす
る。最後に図４（ｅ）に示すように、レジスト４４を除
去しコンタクトホール４６を形成した後、金属配線（図
示せず）を埋め込む。

【００３１】この場合、深さ２μｍ、底部の径０．４μ
ｍのコンタクトホール４６を形成することができた。

【００３２】なお図４（ａ）、（ｂ）のように、第１の
層間絶縁膜４２とのエッチング速度の選択比が大きい第
２の層間絶縁膜４３を重ねて形成しエッチングすること
によって、所定の膜厚、ここでは第１の層間絶縁膜４２
の膜厚を残すことができ、その後のイオン注入による不
純物層４５の形成において深さ方向に一様な濃度が得ら
れ、エッチング時間の制御が容易になる。

【００３３】なお本実施例では半導体基板４１と金属配
線間を接続するコンタクトホール４６について説明した
が、多層金属配線間を接続するスルーホールについても
同様の効果が得られる。（実施例５）図５（ａ）〜（ｆ）は本発明の第５の実施
例における半導体装置の製造方法の工程断面図である。

【００３４】まず図５（ａ）に示すように、半導体基板
５０の上に形成された例えばシリコン酸化膜からなる絶
縁膜５１の上に例えばアルミニウム・シリコン・銅合金
からなる金属配線５２を膜厚６００ｎｍの厚さに堆積
し、次に例えばシリコン酸化膜からなる第１の層間絶縁
膜５３を全面にわたって膜厚５００ｎｍの厚さに堆積し
た後、フォトレジスト技術によりパターニングしたレジ
スト５４をマスクに用いて金属配線５２と第１の層間絶
縁膜５３とを同時に異方性エッチングにより選択的に除
去し、配線パターン５２ａを形成する。次に図５（ｂ）
に示すように、例えばリン濃度４モル％のＰＳＧ膜から
なる第２の層間絶縁膜５５を全面にわたって膜厚１５０
０ｎｍの厚さに堆積する。

【００３５】次に図５（ｃ）に示すように、フォトレジ
スト技術によりパターニングしたレジスト５６をマスク
に用いて第１の層間絶縁膜５３の上の第２の層間絶縁膜
５５に開口５５ａを形成する。そのとき第２の層間絶縁
膜５５は第１の層間絶縁膜５３とのエッチング速度の選
択比がとれるようにし、第２の層間絶縁膜５５のみ選択
的に除去する。そのとき開口５５ａの径は例えば０．４
μｍとする。

【００３６】次に図５（ｄ）に示すように、レジスト５
６をマスクとして第１の層間絶縁膜５３に選択的に例え
ばリンイオンを注入して不純物層５７を形成する。膜厚
５００ｎｍのシリコン酸化膜の場合、２４０ｋｅＶおよ
び１００ｋｅＶで各々４×１０¹⁶ｃｍ^-2注入すると深さ
方向に一様な不純物濃度７．２モル％が得られる。な
お、ボロンイオンを１００ｋｅＶおよび４０ｋｅＶで各
々４×１０¹⁶ｃｍ^-2の注入条件でも同様の不純物濃度が
得られる。

【００３７】次に図５（ｅ）に示すように、レジスト５
６を除去する。最後に図５（ｆ）に示すように、不純物
層５７をウェットエッチングにより除去してスルーホー
ル５８を形成した後、金属配線（図示せず）を埋め込
む。

【００３８】このとき不純物層５７は金属配線５２、第
１の層間絶縁膜および第２の層間絶縁膜５５とのエッチ
ング速度の選択比を大きくとれるようにする。例えばエ
ッチング液の組成を体積比でＨＦ（４６％）：ＨＮ
Ｏ₃：Ｈ₂Ｏ＝１５：１０：３００とすると、エッチング
選択比は、ＰＳＧ膜（Ｐ濃度７．２モル％）：シリコン
酸化膜＝１０：１、ＰＳＧ膜（Ｐ濃度７．２モル％）：
ＰＳＧ膜（Ｐ濃度４モル％）＝５：１となる。この場
合、深さ２μｍ、底部の径０．４μｍ、上部の径０．６
μｍのスルーホール５８を形成することができた。

【００３９】なお図５（ａ）、（ｂ）、（ｃ）のよう
に、第１の層間絶縁膜５３とのエッチング速度の選択比
が大きい第２の層間絶縁膜５５を重ねて形成しエッチン
グすることによって、所定の膜厚、ここでは第１の層間
絶縁膜５３の膜厚を残すことができ、その後のイオン注
入による不純物層５７の形成において深さ方向に一様な
濃度が得られ、エッチング時間の制御が容易になる。ま
た図５（ｄ）のように不純物層５７を形成することによ
って、微細で高アスペクト比をもつスルーホールを高精
度に形成することができる。また図５（ｅ）、（ｆ）の
エッチングの際、第１および第２の層間絶縁膜５３、５
５のエッチング選択比を調整しておくことによって、ス
ルーホール５８をテーパー状に形成でき、上層配線の被
覆性がよくなる。またレジスト除去後にウェットエッチ
ングにより開口することによって、レジスト除去をプラ
ズマアッシングにより行う際の半導体素子へのダメージ
を低減できる。

【００４０】なお第１〜第５の実施例において基板を半
導体基板として説明したが、ガラス基板、サファイヤ基
板等半導体基板以外の基板上に半導体薄膜が形成されて
おり、その上に形成された絶縁膜に対しても同様にして
コンタクトホールまたはスルーホールを形成することが
できる。

【００４１】

【発明の効果】以上のように本発明は、層間絶縁膜の開
口予定部に不純物イオンを注入して不純物層を形成する
工程を設けることにより、微細で高アスペクト比のコン
タクトホールまたはスルーホールを高精度に形成するこ
とができる優れた半導体装置の製造方法を実現できるも
のである。

【００４２】また本発明では、エッチング速度の異なる
絶縁膜を重ねて形成し上層の絶縁膜のエッチング速度を
下層の絶縁膜のそれより大きくすることによって、エッ
チング残し膜厚の制御が可能となり、その後のイオン注
入による不純物層の形成において一様な濃度が得られ、
エッチング時間の制御が容易になるとともに、開口の断
面形状の制御性が向上する。

【００４３】さらに本発明では、レジスト除去時には不
純物層が残っており半導体基板が露出していないので、
プラズマアッシングによるレジスト除去時の半導体素子
に対するダメージを低減できる。

【図面の簡単な説明】

【図１】（ａ）〜（ｄ）は本発明の第１の実施例におけ
る半導体装置の製造方法の工程断面図

【図２】（ａ）〜（ｅ）は本発明の第２の実施例におけ
る半導体装置の製造方法の工程断面図

【図３】（ａ）〜（ｅ）は本発明の第３の実施例におけ
る半導体装置の製造方法の工程断面図

【図４】（ａ）〜（ｅ）は本発明の第４の実施例におけ
る半導体装置の製造方法の工程断面図

【図５】（ａ）〜（ｆ）は本発明の第５の実施例におけ
る半導体装置の製造方法の工程断面図

【図６】従来の半導体装置の製造方法を説明する図

【符号の説明】

１半導体基板２層間絶縁膜（絶縁膜）４不純物層５コンタクトホール（開口）

Claims

【特許請求の範囲】

【請求項１】半導体基板の上に絶縁膜を形成する工程
と、前記絶縁膜の開口予定部に選択的に不純物をイオン
注入して不純物層を形成する工程と、前記不純物層を選
択的に除去することにより前記絶縁膜に開口を形成する
工程とを備えた半導体装置の製造方法。
【請求項２】不純物層を形成する工程においてマスク
を用いて選択的に不純物をイオン注入し、前記マスクを
用いて選択的に前記不純物層を除去する請求項１記載の
半導体装置の製造方法。
【請求項３】不純物層を形成する工程においてマスク
を用いて選択的に不純物をイオン注入した後前記マスク
を除去し、しかる後選択的に前記不純物層を除去する請
求項１記載の半導体装置の製造方法。
【請求項４】不純物としてボロンおよびリンのうち１
種以上を用いることを特徴とする請求項１、２または３
記載の半導体装置の製造方法。
【請求項５】半導体基板の上に絶縁膜を形成する工程
と、前記絶縁膜の開口予定部の厚さ方向の一部を選択的
に除去し底部に絶縁膜を残して開口を形成する工程と、
前記開口内に残された前記絶縁膜に選択的に不純物をイ
オン注入し不純物層を形成する工程と、前記不純物層を
選択的に除去することにより前記絶縁膜に開口を形成す
る工程とを備えた半導体装置の製造方法。
【請求項６】絶縁膜を選択的に除去し開口を形成する
工程においてマスクを使用し、前記マスクを前記開口の
底部の絶縁膜に不純物をイオン注入し不純物層を形成す
る工程および前記不純物層を除去する工程において用い
ることを特徴とする請求項５記載の半導体装置の製造方
法。
【請求項７】絶縁膜を選択的に除去し開口を形成する
工程においてマスクを使用し、前記マスクを前記開口の
底部の絶縁膜に不純物をイオン注入し不純物層を形成す
る工程において使用した後除去し、しかる後選択的に前
記不純物層を除去する請求項５記載の半導体装置の製造
方法。
【請求項８】不純物としてボロンおよびリンのうち１
種以上を用いることを特徴とする請求項５、６または７
記載の半導体装置の製造方法。
【請求項９】半導体基板の上に第１の絶縁膜を形成す
る工程と、前記第１の絶縁膜上に第２の絶縁膜を形成す
る工程と、前記第２の絶縁膜を開口予定部のみ選択的に
除去し開口を形成する工程と、前記開口内の前記第１の
絶縁膜に選択的に不純物をイオン注入し不純物層を形成
する工程と、前記不純物層を選択的に除去することによ
り前記第１および第２の絶縁膜に開口を形成する工程と
を備えた半導体装置の製造方法。
【請求項１０】半導体基板の上に導電層を形成する工
程と、前記導電層上に第１の絶縁膜を形成する工程と、
前記導電層と前記第１の絶縁膜を同時に選択的に除去し
パターニングする工程と、前記半導体基板全面に第２の
絶縁膜を形成する工程と、前記第２の絶縁膜を開口予定
部のみ選択的に除去し開口を形成する工程と、前記開口
の底部の前記第１の絶縁膜に選択的に不純物をイオン注
入し不純物層を形成する工程と、前記不純物層を選択的
に除去することにより前記導電層を露出させる工程とを
備えた半導体装置の製造方法。
【請求項１１】第２の絶縁膜に選択的に開口を形成す
る工程においてマスクを使用し、前記マスクを前記開口
の底部の第１の絶縁膜に不純物をイオン注入し不純物層
を形成する工程および前記不純物層を除去する工程にお
いて用いることを特徴とする請求項９または１０記載の
半導体装置の製造方法。
【請求項１２】第２の絶縁膜に選択的に開口を形成す
る工程においてマスクを使用し、前記マスクを前記開口
の底部の第１の絶縁膜に不純物をイオン注入し不純物層
を形成する工程において使用した後除去し、しかる後選
択的に前記不純物層を除去する請求項９または１０記載
の半導体装置の製造方法。
【請求項１３】不純物としてボロンおよびリンのうち
１種以上を用いることを特徴とする請求項９、１０、１
１または１２記載の半導体装置の製造方法。