KR0130610B1 - GaAs/AlGaAs기판을 이용한 양자세선 제작방법 - Google Patents

GaAs/AlGaAs기판을 이용한 양자세선 제작방법

Info

Publication number
KR0130610B1
KR0130610B1 KR1019940017508A KR19940017508A KR0130610B1 KR 0130610 B1 KR0130610 B1 KR 0130610B1 KR 1019940017508 A KR1019940017508 A KR 1019940017508A KR 19940017508 A KR19940017508 A KR 19940017508A KR 0130610 B1 KR0130610 B1 KR 0130610B1
Authority
KR
South Korea
Prior art keywords
substrate
quantum
groove
gaas
algaas
Prior art date
Application number
KR1019940017508A
Other languages
English (en)
Other versions
KR960005814A (ko
Inventor
민석기
김무성
김용
이민석
Original Assignee
김은영
한국과학기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김은영, 한국과학기술연구원 filed Critical 김은영
Priority to KR1019940017508A priority Critical patent/KR0130610B1/ko
Publication of KR960005814A publication Critical patent/KR960005814A/ko
Application granted granted Critical
Publication of KR0130610B1 publication Critical patent/KR0130610B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Weting (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 GaAs/ AlGaAs 기판을 이용한 양자세선 제작방법에 관한 것으로, 종래의 양자세선 제작방법은 직접 GaAs 기판위에 V홈을 형성하고 그 위에 에피성장(epitaxial growth)을 실시하여 양자세선을 제작하는데, 상기와 같은 종래 양자세선 제작방법은 기판상에 형성되는 V 홈에 의해 에피층의 울퉁불퉁하게 되는 문제점이 있었다. 본 발명은 이러한 문제점을 해결하기 위하여 기판에 AlGaAs를 한층 더 성장시킨후 V홈을 형성함으로써 보다 효과적으로 양자세선을 형성시키고, 확산 제한 용액을 이용하여 마스크없이 양지세선을 보호하면서 윗면 양자우물(top quantum well)을 효과적으로 제거하는 동시에 V홈 형성에 따른 울퉁불퉁한 에피층을 간단하게 평탄화하 수 있도록 하는 GaAs/AlGaAs기판을 이용한 양자세선 제작벙법을 제공하는 것이다.

Description

GaAs/ AlGaAs 기판을 이용한 양자세선 제작방법
제1도는 본 발명에 따른 양자세선 제작공정도.
제2도는 본 발명에 따른 양자세선이 제작된 에피층의 단면사진으로, (가)는 에피층 성장 후의 주사전자 현미경(Scanning electron microscope : SEM)단면 사진이고, (나)는 양자세선부분의 투과전자 현미경(Tunneling electron microscope : TEM)사진이며, (다)는 윗면 양자우물을 제거한 주사전자 현미경(Scanning electron microscope : SEM)사진이다.
* 도면의 주요 부분에 대한 부호의 설명
10 : GaAs 가판 20,40 : AlGaAs 층
30 : 포토레지스트팬턴 50 : GaAs 층.
본 발명은 양자세선 제작방법에 관한 것으로, 특히 AlGaAs층을 형성한 GaAs /AlGaAs 기판에 V모양의 홈(groove)를 만들어 그 위에 양자세선을 형성시키고, V홈이 형성되어 울퉁불퉁한 에피층을 특수한 에칭방법을 사용하여 쉽게 평탄화 할 수 있도록 하는 GaAs /AlGaAs기판을 이용한 양자세선 제작방법에 관한 것이다.
최근에 양자세선을 이용하여 보다 성능이 뛰어난 광전소자를 개발하고자 하는 노력이 경주되어 왔다.
그러나, 종래의 양자세선 제작방법은 직접 GaAs 기판위에 V홈을 형성하고 그 위에 에피성장(Epitaxial growth)을 실시하여 양자세선을 제작하는데, 상기와 같은 종래 양자세선 제작방법은 기판상에 형성되는 V홈에 의해 에피층이 울퉁불퉁하게 되는 문제점이 있었다.
본 발명은 이러한 문제점을 해결하기 위하여 기판에 AlGaAs를 한층 더 성장시킨 후 V홈을 형성함으써 보다 효과적으로 양자세선을 형성시키고, 확산제한용액을 이용하여 마스크없이 양자세선을 보호하면서 윗면 양자우물(top quantum well)을 효과적으로 제거하는 동시에 V홈 형성에 따른 울퉁불퉁한 에피층을 간단하게 평탄화할 수 있도록 하는 것을 목적으로 한다.
상기의 목적을 달성하기 위하여 본 발명은 GaAs기판상에 AlGaAs층을 성장시키는 공정과, 상기AlGaAs층위에 원하는 방향으로 포토레지스트패턴을 형성하는 공정과, 포토공정을 통해 상기 AlGaAs층이 형성된 기판상에 V홈을 형성하는 공정과, 상기 V홈위에 에피성장하여 양자세선을 형성하는 공정으로 이루어지도록 구성하는 것으로, 이를 첨부한 도면을 실시예로 하여 상세히 설명하면 다음과 같다.
제1도의 (가)내지 (다)는 본 발명 양자세선 제작공정도로서, 제1도의 (가)에 도시한 바와같이 GaAs 기판 (10)위에 AlGaAs층(20)을 성장시킨 다음 그 AlGaAs층(20)위에 V홈을 [011]방향으로 파기 위해 사진식각(photolithography)방법으로 포토레지스트마스크(30)를 형성한다.
이때, 상기 AlGaAs층(20)을 보호하기 위해 그 AlGaAs층(20)위에 GaAs 층을 약 100nm 정도 성장시킨다. 그런다음, 제1도의 (나)에 도시한 바와같이 1:2:40 의 부피비율을 갖는 H2SO4: H2O2: H2O 에 칭용액으로 에칭하여 V홈을 형성시킨다.
여기서 AlGaAs와 GaAs층의 에칭특성이 다르므로 도면에서 보는 바와 같이 두 층사이에 오목부분(concave corner : C1)이 생기며, 이것은 양자세선형성에 중요한 역할 을 한다.
이후, 제1도의 (다)에 도시한 바와 같이 상기 V홈이 형성된 기판 위에 에피성장(epitaxal growth)방법으로 GaAs(5) 및 AlGaAs(40)을 여러층 성장시켜 V홈의 중앙에 양자세선(QWRs)을 형성시킨다.
이와같은 본 발명의 경우 5개의 GaAs양자세선을 형성시켰다. 이때, 양자세선의 양측면에는 측면 양자우물(side-Multiple Quantum Well)이 동시에 형성되고 V홈 바깥쪽에는 윗면 양자우물(top-MQWL)이 동시에 형성된다.
이와같이 하여 양자세선이 셩성되면, 본 발명은 될 수 있는데로 양자세선만의 특성을 타나내게 하거나 소자응용을 위한 평탄화를 위해 양자우물이 형성되어 있는 부분을 에칭하여 제거하였는데 제1도의 (다)와 같이 에천트 서페이스(etched surface)부분까지 제거하여 본 발명 양자세선을 제조한다.
이를 제2도를 참조하여 보다 구체적으로 설명하면 다음과 같다.
제2도의 (가) 내지 (다)는 양자세선이 제작된 에피층의 단면사진을 나타낸 것으로, (가)는 에피층성장 후의 주사전자 현미경(Scanning electron microscope : SEM)단면 사진이고, (나)는 양자세선부분의 투과전자 현미경(Tunneling electron microscope : TEM)사잔이며, (다)는 윗면 양자우물을 제거한 주사전자 현미경(Scanning electron microscope : SEM)사진이다.
즉, 제2도의 (가)와 같이 AlGaAs층(20)이 형성된 GaAs기판(10)을 H2SO4: H2O2: H2O 에칭용액으로 에치하여 V홈을 형성시키면 AlGaAs와 GaAs층의 에칭특성이 다르므로 AlGaAs층(20)에는 (111)면 (facet)이 생기고, GaAs기판(10)에는 (311)면이 생긴다. 그러므로 두 층 사이에 오목부분(C1)이 생기며 이것이 보다 효과적인 양자세선 형성에 중요한 역할을 하게 된다. 이 V홈에 에피성장법으로 에피층들을 성장하면 결국(322)면이 생기게 된다.
본 발명은 제2도의 (나)에서 보는 바와같이 5개의 양자세선이 측면 양자우물과 함께 형성되어 있다. C1부분의 영향때문에 양자세선 옆쪽의 결정방위는 (322)면이 되며, 측면 양자우물(side-MQWL)의 결정방위는 (211)면이 된다. 결국 (322)면과 (211)면 사이에 목조임영역(necking area : 화살표영역)이 싱기게 되어 양자세선의 높이 (height 또는 vertical width) 대 넓이(lateral width)의 비(ratio)가 기존의 양자세선보다 작게 되므로 보다 이상적인 양자세선에 가까와지게 된다.
이러한 효과는 C1부분의 각도가 C2부분의 각도 보다 작을때 보다 분명하며, D1(AlGaAs층의 두께)이 D2(GaAs 에 파인 깊이)보다 크면 목조임 영역은 생기지 않는다(제1도 나).
한편, 제2도의 (다)는 위면 양자우물을 제거한 주사전자 현미경(Scanning electron microscope : SEM)사진으로 에칭용액으로 H2SO4: H2O2: H2O (30 :1 :1의 부피 비율)이 사용된다. 이 에칭용액은 확산제어 에칭액(diffusion limlted etchant)으로서 굴곡이 심한 것도 쉽게 평탄하게 해줄 수 있다. 종래에는 사진식각방법을 다시 사용하여 양자세선이 형성된 부분을 마스크로 보호하고 나서 에칭을 하였으나, 위의 에칭 방법을 샤용하면 매우 간단하게 양자 세선을 보호하면서 윗면 양장우물을 에천트 서페이스(etched surface)부분까지 제거할 수 있고, 동시에 평탄화를 달성할 수 있다.
즉, 에칭액을 흐르게 하고 흐름 방향에 V홈이 직각이 되게 기판을 놓으면 V홈 안쪽의 흐름이 늦어지거나 거의 정지상태가 되어 에칭속도가 느려지고 V홈의 주위 및 바깥부분은 에칭액이 쉽게 흐르므로 에칭속도가 빠르게 되어 결국 평탄화 에칭을 달성할 수 있다.
즉, 에칭액을 흐르게 하고 흐름방향에 V홈이 직각이 되게 기판을 놓으면 V홈 안쪽 부분도 쉽게 에칭되므로 양자 세선을 보호할 수 없고 평탄화 에칭도 되지 않는다.
이상에서 설명한 바와같이 본 발명은 기판에 AlGaAs를 한층 더 성장시킨 후에 V 홈을 성장시킴으로써 보다 효과적으로 양자세선을 형성기킬 수 있고, 확산제어 용액을 이용하여 양자세선의 윗면 양자우물을 제거함으로써 울퉁불퉁한 에피층을 쉽게 평탄화 할 수 있는 효과가 있다.

Claims (6)

  1. GaAs기판상에 AlGa층을 성장시키는 공정과, 상기 AsAlGaAs층 위에 원하는 방향으로 포토레지스트패턴을 형성하는 공정과, 포토공정을 통해 상기 AlGaAs층이 형성된 기판상에 V홈을 형성하는 공정과, 상기 V홈 위에 에피성장하여 양자세선을 형성하는 공정으로 이루어지는 것을 특징으로 하는 GaAs/ AlGaAs 기판을 이용한 양자세선 제작방법.
  2. 제1항에 있어서, 확산제어에칭액으로 윗면 양자우물을 제거하여 양자세선을 평탄화하는 공정을 더 포함하는 것을 특징으로 하는 GaAs/ AlGaAs 기판을 이용한 양자세선 제작방법.
  3. 제2항에 있어서 확산제어 에칭액은 H2SO4: H2O2: H2O (30 :1 :1의 부피 비율)이 사용됨을 특징으로 하는 GaAs/ AlGaAs 기판을 이용한 양자세선 제작방법.
  4. 제1항에 있어서, V홈 형성공정은 기판과 AlGaAs층의 에칭특성각도(C1)가 기판이 파인각도(C2)보다 작게 하여 형성하는 것을 특징으로 하는 GaAs/ AlGaAs 기판을 이용한 양자세선 제작방법.
  5. 제1항에 있어서, AlGaAs층의 두께는 상기 V홈 형성에 따른 기판의 식각 두께보다 작게 형성하는 것을 특징으로 하는 GaAs/ AlGaAs 기판을 이용한 양자세선 제작방법.
  6. 제2항 또는 제3항에 있어서, 확산제어에칭액이 흐르는 방향에 V홈이 직각되게 기판을 위치시키는 것을 특징으로 하는 GaAs/ AlGaAs 기판을 이용한 양자세선 제작방법.
KR1019940017508A 1994-07-20 1994-07-20 GaAs/AlGaAs기판을 이용한 양자세선 제작방법 KR0130610B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940017508A KR0130610B1 (ko) 1994-07-20 1994-07-20 GaAs/AlGaAs기판을 이용한 양자세선 제작방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940017508A KR0130610B1 (ko) 1994-07-20 1994-07-20 GaAs/AlGaAs기판을 이용한 양자세선 제작방법

Publications (2)

Publication Number Publication Date
KR960005814A KR960005814A (ko) 1996-02-23
KR0130610B1 true KR0130610B1 (ko) 1998-04-06

Family

ID=19388392

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940017508A KR0130610B1 (ko) 1994-07-20 1994-07-20 GaAs/AlGaAs기판을 이용한 양자세선 제작방법

Country Status (1)

Country Link
KR (1) KR0130610B1 (ko)

Also Published As

Publication number Publication date
KR960005814A (ko) 1996-02-23

Similar Documents

Publication Publication Date Title
CA1159966A (en) Process of forming recessed dielectric regions in a monocrystalline silicon substrate
JPS58501014A (ja) ＩｎＧａＡｓＰ／ＩｎＰヘテロ構造中の光学的平担面の選択性エツチング法
US4496403A (en) Method of making a compound semiconductor laser
US20240274545A1 (en) Method and system for fabricating fiducials using selective area growth
KR0130610B1 (ko) GaAs/AlGaAs기판을 이용한 양자세선 제작방법
JPH07321420A (ja) 量子閉じ込めデバイス、量子閉じ込めデバイスを備えた光検出器、量子閉じ込めデバイスを備えたレーザ、および量子閉じ込めデバイスの製造方法
JP2624450B2 (ja) 量子細線構造の製造方法
US5770475A (en) Crystal growth method for compound semiconductor
JPH04165672A (ja) 埋込み型光電子集積素子の製造方法
JP4350227B2 (ja) 半導体結晶成長方法
JP3215908B2 (ja) 半導体装置の作製方法
JP3716039B2 (ja) 半導体装置およびその製造方法
JPS63209189A (ja) 半導体レ−ザの製造法
JPH08274352A (ja) 超小型半導体装置および製造方法
JPS60171737A (ja) 半導体装置の製造方法
JP3529488B2 (ja) 化合物半導体結晶成長方法
KR0141254B1 (ko) 반도체 레이저장치의 제조방법
JP3341757B2 (ja) 半導体装置及びその製造方法
JPH07302757A (ja) 半導体装置及びその製造方法
JPH01248526A (ja) 半導体素子の形成方法
JP3120439B2 (ja) 半導体装置及びその製造方法
KR100340111B1 (ko) 레이저 다이오드 제조방법
JP3627278B2 (ja) 半導体量子デバイスの製造方法
JPH0837338A (ja) ２重チャネル型プレーナ埋込み構造半導体レーザ及び その製造方法
JPH01196821A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020813

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee