JPH07302757A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH07302757A JPH07302757A JP9257694A JP9257694A JPH07302757A JP H07302757 A JPH07302757 A JP H07302757A JP 9257694 A JP9257694 A JP 9257694A JP 9257694 A JP9257694 A JP 9257694A JP H07302757 A JPH07302757 A JP H07302757A
- Authority
- JP
- Japan
- Prior art keywords
- quantum
- semiconductor device
- manufacturing
- recess
- crystal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Weting (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】量子効果を用いた量子細線、量子箱などを有す
る半導体装置に関し、これまで作製が困難であった量子
箱の作製に道を開く構造の半導体装置を提供すること。 【構成】結晶層と、前記結晶層内に形成され、かつ深く
なるにつれて開口面積が小さくなる凹部と、前記凹部の
底部と側面と該側面の交差線の少なくとも１つの上に形
成された量子構造とを有する。
る半導体装置に関し、これまで作製が困難であった量子
箱の作製に道を開く構造の半導体装置を提供すること。 【構成】結晶層と、前記結晶層内に形成され、かつ深く
なるにつれて開口面積が小さくなる凹部と、前記凹部の
底部と側面と該側面の交差線の少なくとも１つの上に形
成された量子構造とを有する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置及びその製
造方法に関し、より詳しくは、量子効果を用いた量子細
線、量子箱などを有する半導体装置及びその製造方法に
関する。
造方法に関し、より詳しくは、量子効果を用いた量子細
線、量子箱などを有する半導体装置及びその製造方法に
関する。
【０００２】
【従来の技術】半導体デバイスの微細化や新しい機能を
備えたデバイスが提案されるなかで、結晶成長技術を利
用して今までになかった構造を半導体上に形成しようと
いう動きが高まっている。なかでも、化合物半導体のヘ
テロ接合を用いて、電子あるいは正孔などの自由キャリ
アを１次元あるいは０次元のポテンシャル中に閉じ込め
た「量子細線」や「量子箱」を作製することにより、従
来観測されなかった物理現象に基づく新物性を素子動作
に用いようとする機運が高まっている。
備えたデバイスが提案されるなかで、結晶成長技術を利
用して今までになかった構造を半導体上に形成しようと
いう動きが高まっている。なかでも、化合物半導体のヘ
テロ接合を用いて、電子あるいは正孔などの自由キャリ
アを１次元あるいは０次元のポテンシャル中に閉じ込め
た「量子細線」や「量子箱」を作製することにより、従
来観測されなかった物理現象に基づく新物性を素子動作
に用いようとする機運が高まっている。
【０００３】例えば特開平２−１７４２６８号公報にお
いて量子細線を使用して一次元的にキャリアを走行させ
るデバイスが記載され、また、特開平４−２９４３３１
号公報においては量子細線や量子箱を使用する光非線形
光学素子が提案されている。従来の量子細線、量子箱の
作製には主に以下の方法が採用されていた。第一に、Ｍ
ＢＥ、ＭＯＶＰＥなどの通常法で量子井戸構造或いは超
格子構造の多層膜を形成し、その後に、マスクを使用し
てウェットエッチング、ドライエッチングなどにより所
望の形状に量子構造を切り出すことにより作製する方法
がある。量子井戸構造、超格子構造でのキャリアの閉じ
込め次元は２次元であるから、多層膜のパターニングに
よって１次元、０次元の閉じ込めが実現できる。上記し
た特開平４−２９４３３１号公報ではこの方法を採用し
ている。
いて量子細線を使用して一次元的にキャリアを走行させ
るデバイスが記載され、また、特開平４−２９４３３１
号公報においては量子細線や量子箱を使用する光非線形
光学素子が提案されている。従来の量子細線、量子箱の
作製には主に以下の方法が採用されていた。第一に、Ｍ
ＢＥ、ＭＯＶＰＥなどの通常法で量子井戸構造或いは超
格子構造の多層膜を形成し、その後に、マスクを使用し
てウェットエッチング、ドライエッチングなどにより所
望の形状に量子構造を切り出すことにより作製する方法
がある。量子井戸構造、超格子構造でのキャリアの閉じ
込め次元は２次元であるから、多層膜のパターニングに
よって１次元、０次元の閉じ込めが実現できる。上記し
た特開平４−２９４３３１号公報ではこの方法を採用し
ている。
【０００４】第二に、半導体結晶基板上にSiO2等の絶縁
膜をリソグラフィでパターニングしてこれをマスクとし
て使用し、半導体結晶基板のうちマスクに覆われない領
域にＭＯＣＶＤなどの気相成長法により選択的に多層膜
を形成し、これにより量子構造を作製する方法がある。
半導体結晶基板を露出するマスクの領域をリソグラフィ
で加工する寸法を小さくすることにより量子細線、量子
箱が形成される。
膜をリソグラフィでパターニングしてこれをマスクとし
て使用し、半導体結晶基板のうちマスクに覆われない領
域にＭＯＣＶＤなどの気相成長法により選択的に多層膜
を形成し、これにより量子構造を作製する方法がある。
半導体結晶基板を露出するマスクの領域をリソグラフィ
で加工する寸法を小さくすることにより量子細線、量子
箱が形成される。
【０００５】第三に、予めウェットエッチング、ドライ
エッチングで加工した半導体基板上に、半導体膜をＭＢ
Ｅ、ＭＯＶＰＥにより再成長を行うことで量子細線、量
子箱を作製する方法がある。
エッチングで加工した半導体基板上に、半導体膜をＭＢ
Ｅ、ＭＯＶＰＥにより再成長を行うことで量子細線、量
子箱を作製する方法がある。
【０００６】
【発明が解決しようとする課題】しかし、上記した第一
の方法では、量子構造を作製後にエッチングプロセスを
施すため、量子細線や量子箱に加工によるダメージやコ
ンタミネーションによる汚染が残り、光学特性、電気特
性ともに良いものが得られ難いという問題が指摘されて
いる。
の方法では、量子構造を作製後にエッチングプロセスを
施すため、量子細線や量子箱に加工によるダメージやコ
ンタミネーションによる汚染が残り、光学特性、電気特
性ともに良いものが得られ難いという問題が指摘されて
いる。
【０００７】このため、素子動作に係わる部分は結晶成
長により作製する方法が好ましく、上記した第二と第三
の方法が盛んに研究されている。例えば、GaAs、InP な
どのIII-Ｖ系化合物半導体の（００１）面上にSiO2など
でストライプマスクを形成し、これをエッチングして所
謂Ｖ溝を形成してからヘテロ構造となる半導体膜を成長
したり、あるいは（００１）面上にそのまま成長するこ
とにより量子細線構造を作製したとする報告が多い。
長により作製する方法が好ましく、上記した第二と第三
の方法が盛んに研究されている。例えば、GaAs、InP な
どのIII-Ｖ系化合物半導体の（００１）面上にSiO2など
でストライプマスクを形成し、これをエッチングして所
謂Ｖ溝を形成してからヘテロ構造となる半導体膜を成長
したり、あるいは（００１）面上にそのまま成長するこ
とにより量子細線構造を作製したとする報告が多い。
【０００８】それらの技術は、例えば E. Kapon, S. Simhony, R. Bhat and D. M. Hwang Ap
pl. Phys. Lett.,55, p2715 〜(1989). S. Tsukamoto et al.,J. Appl. Phys.,71, p533 〜(1
992) において記載されている。
pl. Phys. Lett.,55, p2715 〜(1989). S. Tsukamoto et al.,J. Appl. Phys.,71, p533 〜(1
992) において記載されている。
【０００９】ところが、量子箱の作製方法としてはこれ
まで具体的なものがなく、形状がそろった量子箱構造を
作製する方法の開発が待たれていた。本発明はこのよう
な問題に鑑みてなされたものであって、新たな量子細線
構造、量子箱構造を有する半導体装置及びその製造方法
を提供することを目的とする。
まで具体的なものがなく、形状がそろった量子箱構造を
作製する方法の開発が待たれていた。本発明はこのよう
な問題に鑑みてなされたものであって、新たな量子細線
構造、量子箱構造を有する半導体装置及びその製造方法
を提供することを目的とする。
【００１０】
【課題を解決するための手段】上記した課題は、結晶層
と、前記結晶層内に形成され、かつ深くなるにつれて開
口面積が小さくなる凹部と、前記凹部の底部と側面と該
側面の交差線の少なくとも１つの上に形成された量子構
造とを有することを特徴とする半導体装置によって解決
される。
と、前記結晶層内に形成され、かつ深くなるにつれて開
口面積が小さくなる凹部と、前記凹部の底部と側面と該
側面の交差線の少なくとも１つの上に形成された量子構
造とを有することを特徴とする半導体装置によって解決
される。
【００１１】また、上記した課題は、結晶層の上に窓を
有するマスクを形成する工程と、前記窓を通してエッチ
ャントを供給することにより前記結晶層に凹部を形成す
る工程と、前記凹部の底部と側面と該側面の交差線の少
なくとも１つの上に量子構造を形成する工程とを有する
ことを特徴とする半導体装置の製造方法によって解決さ
れる。
有するマスクを形成する工程と、前記窓を通してエッチ
ャントを供給することにより前記結晶層に凹部を形成す
る工程と、前記凹部の底部と側面と該側面の交差線の少
なくとも１つの上に量子構造を形成する工程とを有する
ことを特徴とする半導体装置の製造方法によって解決さ
れる。
【００１２】
【作用】本発明は、量子箱単独、量子細線単独、あるい
は量子箱、量子細線、量子井戸のうちの二者あるいは三
者の組み合わせ構造の作製方法を提供するものである。
具体的には、III-Ｖ族半導体の（１１１）Ｂ基板、ある
いはそれに近い面方位をもった基板上にフォトリソグラ
フィなどの手段により正四面体、あるいはそれに準ずる
形状のエッチング溝を形成し、ここにMBE,MOVPE,ALE な
どの成長方法を用いて選択成長あるいは再成長を行うこ
とにより量子構造を作製する。
は量子箱、量子細線、量子井戸のうちの二者あるいは三
者の組み合わせ構造の作製方法を提供するものである。
具体的には、III-Ｖ族半導体の（１１１）Ｂ基板、ある
いはそれに近い面方位をもった基板上にフォトリソグラ
フィなどの手段により正四面体、あるいはそれに準ずる
形状のエッチング溝を形成し、ここにMBE,MOVPE,ALE な
どの成長方法を用いて選択成長あるいは再成長を行うこ
とにより量子構造を作製する。
【００１３】量子箱は、四面体の底の頂点の上に形成さ
れ、量子井戸は、三角形状の側面に形成され、量子細線
は、側面の交鎖線上に形成される。それらは、Ｖ族元素
の分圧を変えるか、成長温度を変えるかの少なくともい
ずれか１つによって選択される。この技術により、特に
これまで作製が困難であった量子箱の作製に道が開かれ
るとともに、この構造を用いた新しいデバイスの作製に
拍車がかかると考えられる。
れ、量子井戸は、三角形状の側面に形成され、量子細線
は、側面の交鎖線上に形成される。それらは、Ｖ族元素
の分圧を変えるか、成長温度を変えるかの少なくともい
ずれか１つによって選択される。この技術により、特に
これまで作製が困難であった量子箱の作製に道が開かれ
るとともに、この構造を用いた新しいデバイスの作製に
拍車がかかると考えられる。
【００１４】
【実施例】そこで、以下に本発明の実施例を図面に基づ
いて説明する。本実施例は、化合物半導体層に溝（凹
部）を形成し、その溝の上に半導体を成長することによ
って、その溝内に量子箱、量子細線、量子井戸などの量
子構造を形成するものである。そこで、溝の形成方法、
膜成長方法、量子構造の形成方法について以下に詳細に
説明する。
いて説明する。本実施例は、化合物半導体層に溝（凹
部）を形成し、その溝の上に半導体を成長することによ
って、その溝内に量子箱、量子細線、量子井戸などの量
子構造を形成するものである。そこで、溝の形成方法、
膜成長方法、量子構造の形成方法について以下に詳細に
説明する。
【００１５】(1) 化合物半導体層での溝の形成 本発明の量子構造が形成される下地の化合物半導体層
は、結晶成長された基板であってもよいし、単結晶基板
の上にエピタキシャル成長された半導体膜であってもよ
い。基板を構成する材料として、例えばIII-Ｖ族化合物
半導体を用いる。二元系半導体基板として例えばガリウ
ム・砒素（GaAs）、インジウム・リン（InP ）、ガリウ
ム・リン（GaP ）からなる基板がある。また、三元系半
導体基板として例えばInGaAsからなる基板がある。
は、結晶成長された基板であってもよいし、単結晶基板
の上にエピタキシャル成長された半導体膜であってもよ
い。基板を構成する材料として、例えばIII-Ｖ族化合物
半導体を用いる。二元系半導体基板として例えばガリウ
ム・砒素（GaAs）、インジウム・リン（InP ）、ガリウ
ム・リン（GaP ）からなる基板がある。また、三元系半
導体基板として例えばInGaAsからなる基板がある。
【００１６】また、エピタキシャル成長されたIII-Ｖ族
化合物半導体膜としては、例えばGaAs、InP 、GaP のよ
うな二元混晶の他に、AlGaAs、InGaAs、InAlAs、InGaP
、AlGaAs、AlGaP などの三元混晶、AlGaAsP 、InGaAlA
s、InGaAlP 、InGaAsP などの四元混晶がある。これら
の化合物半導体膜は多層積層構造であってもよい。半導
体層の材料としては、III-Ｖ族の他に、亜鉛セレン（Zn
Se）、亜鉛テルル（ZnTe）、カドミウムテルル（CdTe）
などのII-VI 族化合物半導体を使用してもよい。
化合物半導体膜としては、例えばGaAs、InP 、GaP のよ
うな二元混晶の他に、AlGaAs、InGaAs、InAlAs、InGaP
、AlGaAs、AlGaP などの三元混晶、AlGaAsP 、InGaAlA
s、InGaAlP 、InGaAsP などの四元混晶がある。これら
の化合物半導体膜は多層積層構造であってもよい。半導
体層の材料としては、III-Ｖ族の他に、亜鉛セレン（Zn
Se）、亜鉛テルル（ZnTe）、カドミウムテルル（CdTe）
などのII-VI 族化合物半導体を使用してもよい。
【００１７】それらの化合物半導体層の結晶構造として
閃亜鉛鉱型を採用し、また、溝が形成される化合物半導
体層の面を（１１１）Ｂ面とする。 (2) 溝の形成 化合物半導体層の（１１１）Ｂ面からその中に溝を形成
する工程は次のようになる。
閃亜鉛鉱型を採用し、また、溝が形成される化合物半導
体層の面を（１１１）Ｂ面とする。 (2) 溝の形成 化合物半導体層の（１１１）Ｂ面からその中に溝を形成
する工程は次のようになる。
【００１８】まず、図１(a) に示すように、閃亜鉛鉱型
結晶構造の化合物半導体層１の（１１１）Ｂ面の上に、
ＣＶＤ法などを用いてシリコン酸化膜（SiO2膜）２を形
成し、続いて、SiO2膜をフォトリソグラフィー法により
パターニングして例えば直径１〜５０μｍの丸孔３を形
成する。このSiO2膜１を耐エッチング性のマスクとして
用いる。
結晶構造の化合物半導体層１の（１１１）Ｂ面の上に、
ＣＶＤ法などを用いてシリコン酸化膜（SiO2膜）２を形
成し、続いて、SiO2膜をフォトリソグラフィー法により
パターニングして例えば直径１〜５０μｍの丸孔３を形
成する。このSiO2膜１を耐エッチング性のマスクとして
用いる。
【００１９】次に、化合物半導体層１の｛１１１｝Ａ面
のエッチング速度が零又 は零に近いか、或いは｛１１
１｝Ａ面のエッチング速度がその他の面よりも極めて小
さくなるエッチング液を用いて、丸穴３から化合物半導
体層１をエッチングする。そのエッチングにより、図１
(b) に示すように、化合物半導体層１には４つの三角形
の面と４つの頂点を有する立法体の溝４、即ち正四面
体、或いはこれに近い四面体の溝４が形成される。その
四面体のうちの１つの頂点は底部に現れ、残りの３つの
頂点は化合物半導体層１面の（１１１）Ｂ面に現れる。
また、マスクの丸穴３の縁線は、この四面体のうち化合
物半導体層１表面の（１１１）Ｂ面上に現れた三角形に
内接し、その状態でエッチングが停止する。
のエッチング速度が零又 は零に近いか、或いは｛１１
１｝Ａ面のエッチング速度がその他の面よりも極めて小
さくなるエッチング液を用いて、丸穴３から化合物半導
体層１をエッチングする。そのエッチングにより、図１
(b) に示すように、化合物半導体層１には４つの三角形
の面と４つの頂点を有する立法体の溝４、即ち正四面
体、或いはこれに近い四面体の溝４が形成される。その
四面体のうちの１つの頂点は底部に現れ、残りの３つの
頂点は化合物半導体層１面の（１１１）Ｂ面に現れる。
また、マスクの丸穴３の縁線は、この四面体のうち化合
物半導体層１表面の（１１１）Ｂ面上に現れた三角形に
内接し、その状態でエッチングが停止する。
【００２０】正四面体の溝は、図２に示すような斜視図
となる。その図に記載しているように、化合物半導体層
内で｛−１−１１｝Ａ面同士が交わって形成される３つ
の交差線はそれぞれ＜−１−１０＞方向に延び、しかも
その交差線は｛−１００｝面上に存在する（結晶方位中
の“−”は、図２のような数字の上の“バー”を示して
いる（以下同じ））。
となる。その図に記載しているように、化合物半導体層
内で｛−１−１１｝Ａ面同士が交わって形成される３つ
の交差線はそれぞれ＜−１−１０＞方向に延び、しかも
その交差線は｛−１００｝面上に存在する（結晶方位中
の“−”は、図２のような数字の上の“バー”を示して
いる（以下同じ））。
【００２１】次に、具体例としてGaAs（III-Ｖ族半導
体）基板の（１１１）Ｂ面からその内部に溝を形成する
具体的な方法を説明する。先ず、図３(a) に示すよう
に、GaAs基板６の（１１１）Ｂ面上にＣＶＤ法などによ
りSiO2膜７を１００nm程度の厚さに形成する。その後
に、通常のフォトリソグラフィ技術を用いて、SiO2膜７
に直径１μｍ〜５０μｍ範囲内で径の異なる丸穴８ａ〜
８ｂを開けた。
体）基板の（１１１）Ｂ面からその内部に溝を形成する
具体的な方法を説明する。先ず、図３(a) に示すよう
に、GaAs基板６の（１１１）Ｂ面上にＣＶＤ法などによ
りSiO2膜７を１００nm程度の厚さに形成する。その後
に、通常のフォトリソグラフィ技術を用いて、SiO2膜７
に直径１μｍ〜５０μｍ範囲内で径の異なる丸穴８ａ〜
８ｂを開けた。
【００２２】そのGaAs基板を体積濃度1%のBr2-C2H5OHエ
ッチング液でエッチングすると、丸穴８ａ〜８ｂから異
方性エッチングが起こり、図３(b) に示すように、３つ
の｛−１−１１｝Ａ面で囲まれた四面体の溝９ａ〜９ｃ
が形成された。これは、閃亜鉛鉱構造の結晶構造を持つ
GaAs基板６のウェットエッチング速度が｛１１１｝Ａ面
で殆ど零でありその他の面に比べて非常に小さいからで
ある。エッチング液として、NH4OH にH2O2を加えた液を
使用してもよい。
ッチング液でエッチングすると、丸穴８ａ〜８ｂから異
方性エッチングが起こり、図３(b) に示すように、３つ
の｛−１−１１｝Ａ面で囲まれた四面体の溝９ａ〜９ｃ
が形成された。これは、閃亜鉛鉱構造の結晶構造を持つ
GaAs基板６のウェットエッチング速度が｛１１１｝Ａ面
で殆ど零でありその他の面に比べて非常に小さいからで
ある。エッチング液として、NH4OH にH2O2を加えた液を
使用してもよい。
【００２３】高分解能の走査電子顕微鏡（ＳＥＭ）によ
り各溝９ａ〜９ｃの最深部を観察した結果、各溝９ａ〜
９ｃのGaAs基板６内での３つの｛−１−１１｝Ａ面はほ
ぼ完全に交わっており、その底部には平坦な面は観測さ
れなかった。さらに、上記した方法でエッチングを行っ
た場合、側壁に三角形の｛−１−１１｝Ａ面が現れた領
域ではエッチングは自動的に停止し、それ以上時間を長
くしてエッチングを続けても、SiO2膜７の丸孔８ａ〜８
ｃが完全に入り込むような領域にまで溝９ａ〜９ｃは拡
張しなかった。
り各溝９ａ〜９ｃの最深部を観察した結果、各溝９ａ〜
９ｃのGaAs基板６内での３つの｛−１−１１｝Ａ面はほ
ぼ完全に交わっており、その底部には平坦な面は観測さ
れなかった。さらに、上記した方法でエッチングを行っ
た場合、側壁に三角形の｛−１−１１｝Ａ面が現れた領
域ではエッチングは自動的に停止し、それ以上時間を長
くしてエッチングを続けても、SiO2膜７の丸孔８ａ〜８
ｃが完全に入り込むような領域にまで溝９ａ〜９ｃは拡
張しなかった。
【００２４】これは、SiO2膜７とGaAs結晶の接触部でア
ンダカットが生じないからである。このため、径の異な
る丸穴８ａ〜８ｃを用いて十分長い時間エッチングを行
っても、図３(b) に示すようにそれらの丸穴８ａ〜８ｃ
を中心にして相似形の正四面体の溝９ａ〜９ｃが形成さ
れた。つまり、（１１１）Ｂ面上に形成された丸穴８ａ
〜８ｃに外接する寸法の正三角形を１つの面とした正四
面体が形成された時点でエッチングは自動停止した。
ンダカットが生じないからである。このため、径の異な
る丸穴８ａ〜８ｃを用いて十分長い時間エッチングを行
っても、図３(b) に示すようにそれらの丸穴８ａ〜８ｃ
を中心にして相似形の正四面体の溝９ａ〜９ｃが形成さ
れた。つまり、（１１１）Ｂ面上に形成された丸穴８ａ
〜８ｃに外接する寸法の正三角形を１つの面とした正四
面体が形成された時点でエッチングは自動停止した。
【００２５】これらの溝９ａ〜９ｃの形状を考えると、
（１１１）Ｂ面上の正三角形の大きさは最初の丸穴８ａ
〜８ｃの寸法に依存して変化するものの、最深部付近の
形状は全ての構造で均一になると言う大きな特徴があ
り、均一な形状の量子構造の作製に大きなメリットがあ
る。ところで、実験によれば、上記したエッチング液と
マスクを使用してGaAs基板６に形成された溝９ａ〜９ｃ
は、必ずしも正四面体となるものではなく、それに近い
四面体となることもある。例えば、図４に示すように、
GaAs基板６内に存在する３つの三角形の面は、外方に僅
かに湾曲した形状となることもある。それらの三角形の
面において、底部の頂点から引いた垂線が｛−１−１
１｝Ａ面に沿って存在する。
（１１１）Ｂ面上の正三角形の大きさは最初の丸穴８ａ
〜８ｃの寸法に依存して変化するものの、最深部付近の
形状は全ての構造で均一になると言う大きな特徴があ
り、均一な形状の量子構造の作製に大きなメリットがあ
る。ところで、実験によれば、上記したエッチング液と
マスクを使用してGaAs基板６に形成された溝９ａ〜９ｃ
は、必ずしも正四面体となるものではなく、それに近い
四面体となることもある。例えば、図４に示すように、
GaAs基板６内に存在する３つの三角形の面は、外方に僅
かに湾曲した形状となることもある。それらの三角形の
面において、底部の頂点から引いた垂線が｛−１−１
１｝Ａ面に沿って存在する。
【００２６】これに対して、InP 基板に同じ方法で形成
された四面体の溝（不図示）では、InP 基板内の３つの
三角形の面はほぼ平面となって正四面体に極めて近い立
体形状が常に得られた。InP 基板のエッチング液とし
て、体積濃度１% のBr2 -C2H5OH を使用した。ところ
で、上記した説明では四面体の溝を形成する際にマスク
に丸穴を形成し、そこからエッチングするようにした
が、とくにマスクに形成する穴の形状は丸に限るもので
はなく、例えば図５(a) 、図５(b) に示すように、マス
クに四角形の穴１０、複数の不定形状の穴１２を用いて
もそれらの穴１０，１２に外接するように溝１１，１３
が形成されることが確かめられている。
された四面体の溝（不図示）では、InP 基板内の３つの
三角形の面はほぼ平面となって正四面体に極めて近い立
体形状が常に得られた。InP 基板のエッチング液とし
て、体積濃度１% のBr2 -C2H5OH を使用した。ところ
で、上記した説明では四面体の溝を形成する際にマスク
に丸穴を形成し、そこからエッチングするようにした
が、とくにマスクに形成する穴の形状は丸に限るもので
はなく、例えば図５(a) 、図５(b) に示すように、マス
クに四角形の穴１０、複数の不定形状の穴１２を用いて
もそれらの穴１０，１２に外接するように溝１１，１３
が形成されることが確かめられている。
【００２７】なお、マスク材料は、SiO2の他にSiN 、Si
ONなどの絶縁膜、Ｗ、WSi などの導電膜があり、化合物
半導体層と密着性が良く、アンダカットが生じない材料
であればよい。さらに異種の半導体材料を積層し、選択
エッチャントを用いることにより半導体材料をマスクと
して使用することもできる。例として、GaAs上のInGaP
、InP 上のInGaAsなどがある。 （３）量子箱、量子細線、量子井戸の作り分けの方法 上記した溝内の各結晶面は、結晶学的にみた化学的性質
が大きく異なる。
ONなどの絶縁膜、Ｗ、WSi などの導電膜があり、化合物
半導体層と密着性が良く、アンダカットが生じない材料
であればよい。さらに異種の半導体材料を積層し、選択
エッチャントを用いることにより半導体材料をマスクと
して使用することもできる。例として、GaAs上のInGaP
、InP 上のInGaAsなどがある。 （３）量子箱、量子細線、量子井戸の作り分けの方法 上記した溝内の各結晶面は、結晶学的にみた化学的性質
が大きく異なる。
【００２８】例えば、GaAsの成長を考えると、砒素原子
の安定性は｛１１１｝Ａ面、｛１００｝、｛１１１｝Ｂ
面の順に良くなる。これは、最表面の砒素原子が、表面
から第二層目にあるガリウム原子と幾つの結合手で結合
するかということに関連している。つまり、｛１１１｝
Ｂ面では３本、｛１００｝面では２本、｛１１１｝Ａ面
では１本である。
の安定性は｛１１１｝Ａ面、｛１００｝、｛１１１｝Ｂ
面の順に良くなる。これは、最表面の砒素原子が、表面
から第二層目にあるガリウム原子と幾つの結合手で結合
するかということに関連している。つまり、｛１１１｝
Ｂ面では３本、｛１００｝面では２本、｛１１１｝Ａ面
では１本である。
【００２９】ＭＯＶＰＥ（metal organic vapor phase
epitaxy)或いはＭＢＥ(molecular beam epitaxy)などに
よる半導体成長実験によると、それらの面の成長速度は
砒素の安定性と大いに関係があることが報告されてい
る。つまり、｛１１１｝Ｂ面では砒素の安定性が非常に
高く、結晶成長においては寧ろ表面に砒素の過剰吸着が
起こり、ガリウム原子の結晶中への取り込みを阻害す
る。この性質は、成長温度が小さいほど、砒素供給量が
大きくなるほど顕著となる。
epitaxy)或いはＭＢＥ(molecular beam epitaxy)などに
よる半導体成長実験によると、それらの面の成長速度は
砒素の安定性と大いに関係があることが報告されてい
る。つまり、｛１１１｝Ｂ面では砒素の安定性が非常に
高く、結晶成長においては寧ろ表面に砒素の過剰吸着が
起こり、ガリウム原子の結晶中への取り込みを阻害す
る。この性質は、成長温度が小さいほど、砒素供給量が
大きくなるほど顕著となる。
【００３０】従って、｛１１１｝Ｂ面上では成長温度が
高くなるほど、或いは砒素供給量が少なくなるほど砒素
含有化合物半導体の成長速度が大きくなる。逆に、成長
温度が低いか、或いは砒素供給量が多いほど｛１１１｝
Ｂ面上での砒素含有化合物半導体の成長速度は小さくな
る。また、｛１１１｝Ａ面では砒素の結合が不安定なた
め、低温かつ砒素供給量を多くしないと半導体の成長が
起こらない。高温下で砒素供給量を少なくすると全く成
長が起こらない。｛１００｝面は、｛１１１｝Ｂ面と
｛１１１｝Ａ面の性質の中間的な性質を有する。
高くなるほど、或いは砒素供給量が少なくなるほど砒素
含有化合物半導体の成長速度が大きくなる。逆に、成長
温度が低いか、或いは砒素供給量が多いほど｛１１１｝
Ｂ面上での砒素含有化合物半導体の成長速度は小さくな
る。また、｛１１１｝Ａ面では砒素の結合が不安定なた
め、低温かつ砒素供給量を多くしないと半導体の成長が
起こらない。高温下で砒素供給量を少なくすると全く成
長が起こらない。｛１００｝面は、｛１１１｝Ｂ面と
｛１１１｝Ａ面の性質の中間的な性質を有する。
【００３１】そこで、それらの面での砒素含有半導体の
成長速度が成長温度と砒素供給量に依存することを利用
し、それらの条件を変化することにより上述した正四面
体溝の内面での砒素含有化合物半導体、例えばGaAsの成
長分布は制御可能となる。即ち、非常に低い成長温度、
高いAs供給量の下で成長を行うと砒素含有半導体はもと
もとの正四面体形状を反映したそのままの形状で成長
し、３つの｛−１−１１｝Ａ面の成長が優位となる。
成長速度が成長温度と砒素供給量に依存することを利用
し、それらの条件を変化することにより上述した正四面
体溝の内面での砒素含有化合物半導体、例えばGaAsの成
長分布は制御可能となる。即ち、非常に低い成長温度、
高いAs供給量の下で成長を行うと砒素含有半導体はもと
もとの正四面体形状を反映したそのままの形状で成長
し、３つの｛−１−１１｝Ａ面の成長が優位となる。
【００３２】それよりも成長温度を上げるか、砒素供給
量を少なくすると、ある条件を境に、３つの｛−１−１
１｝Ａ面とそれらの交差部分の｛−１００｝面の成長速
度が大きくなり、正四面体底部である（１１１）Ｂ面で
の成長は抑えられる。それよりも成長温度を上げ、As供
給量を下げると、ある条件を境にして（１１１）Ｂ面に
も成長が始まり、（１１１）Ｂ面、｛−１−１１｝Ａ
面、｛−１００｝面での砒素含有化合物半導体の成長速
度はほぼ均一になる。さらに、成長温度を上げ、砒素供
給量を少なくしてゆくと、｛−１００｝面と（１１１）
Ｂ面の成長が優位となり、ついには（１１１）Ｂ面のみ
の成長となる。
量を少なくすると、ある条件を境に、３つの｛−１−１
１｝Ａ面とそれらの交差部分の｛−１００｝面の成長速
度が大きくなり、正四面体底部である（１１１）Ｂ面で
の成長は抑えられる。それよりも成長温度を上げ、As供
給量を下げると、ある条件を境にして（１１１）Ｂ面に
も成長が始まり、（１１１）Ｂ面、｛−１−１１｝Ａ
面、｛−１００｝面での砒素含有化合物半導体の成長速
度はほぼ均一になる。さらに、成長温度を上げ、砒素供
給量を少なくしてゆくと、｛−１００｝面と（１１１）
Ｂ面の成長が優位となり、ついには（１１１）Ｂ面のみ
の成長となる。
【００３３】ところで、正四面体の溝に量子構造を形成
する場合には、障壁、井戸、障壁を順に成長する。その
障壁を成長する際には（１１１）Ｂ面、｛−１−１１｝
Ａ面、｛−１００｝面での成長速度がほぼ均一な条件に
する。また、井戸を成長する際には（１１１）Ｂ面、
｛−１−１１｝Ａ面、｛−１００｝面での成長速度を上
記したように変えることによって、量子井戸、量子細
線、量子箱を選択的に形成することが可能になる。
する場合には、障壁、井戸、障壁を順に成長する。その
障壁を成長する際には（１１１）Ｂ面、｛−１−１１｝
Ａ面、｛−１００｝面での成長速度がほぼ均一な条件に
する。また、井戸を成長する際には（１１１）Ｂ面、
｛−１−１１｝Ａ面、｛−１００｝面での成長速度を上
記したように変えることによって、量子井戸、量子細
線、量子箱を選択的に形成することが可能になる。
【００３４】それらを定性的に示すと図６のようにな
り、５つの組み合わせが可能である。図６において、第
一に、量子構造の井戸を形成する際に砒素供給量を最も
多くして成長温度を最も低くすると、正四面体の溝では
砒素含有半導体が３つの｛−１−１１｝Ａ面で優先的に
成長するので、｛−１−１１｝Ａ面に井戸が優先的に形
成され、その他の領域には形成されない。この場合、正
四面体の溝での平面構造は図７(a) のようになり、その
断面は図７(b) のようになる。図中、符号１５は基板、
１６は溝、１７は膜を示している（以下、同じ）。
り、５つの組み合わせが可能である。図６において、第
一に、量子構造の井戸を形成する際に砒素供給量を最も
多くして成長温度を最も低くすると、正四面体の溝では
砒素含有半導体が３つの｛−１−１１｝Ａ面で優先的に
成長するので、｛−１−１１｝Ａ面に井戸が優先的に形
成され、その他の領域には形成されない。この場合、正
四面体の溝での平面構造は図７(a) のようになり、その
断面は図７(b) のようになる。図中、符号１５は基板、
１６は溝、１７は膜を示している（以下、同じ）。
【００３５】また、第二に、井戸を形成する際に｛−１
−１１｝Ａ面、｛−１００｝面で優先的に半導体が成長
するような成長温度条件、砒素供給量条件にすることに
より、｛−１−１１｝Ａ面上には量子井戸、｛−１−１
１｝Ａ面同士の交差線（谷）の｛−１００｝面上には量
子細線が形成される。この場合の成長条件は、第一の場
合に比べて少なくとも成長温度が高いか、砒素供給量が
少ないかのいずれかである。正四面体状の溝での平面構
造は図８(a) のようになり、その断面は図８(b) のよう
になる。
−１１｝Ａ面、｛−１００｝面で優先的に半導体が成長
するような成長温度条件、砒素供給量条件にすることに
より、｛−１−１１｝Ａ面上には量子井戸、｛−１−１
１｝Ａ面同士の交差線（谷）の｛−１００｝面上には量
子細線が形成される。この場合の成長条件は、第一の場
合に比べて少なくとも成長温度が高いか、砒素供給量が
少ないかのいずれかである。正四面体状の溝での平面構
造は図８(a) のようになり、その断面は図８(b) のよう
になる。
【００３６】第三に、井戸を形成する際に（１１１）Ｂ
面、｛−１−１１｝Ａ面、｛−１００｝面での成長速度
がほぼ同じになる条件にすることによって、３つの｛−
１−１１｝Ａ面上には量子井戸が形成され、３つの｛−
１００｝面上には量子細線が形成され、底部の頂点の
（１１１）Ｂ面上には量子箱が形成される。この場合の
成長条件は、第二の場合に比べて少なくとも成長温度が
高いか、砒素供給量が少ないかのいずれかである。正四
面体の溝の平面構造は図９(a) のようになり、その断面
は図９(b) のようになる。
面、｛−１−１１｝Ａ面、｛−１００｝面での成長速度
がほぼ同じになる条件にすることによって、３つの｛−
１−１１｝Ａ面上には量子井戸が形成され、３つの｛−
１００｝面上には量子細線が形成され、底部の頂点の
（１１１）Ｂ面上には量子箱が形成される。この場合の
成長条件は、第二の場合に比べて少なくとも成長温度が
高いか、砒素供給量が少ないかのいずれかである。正四
面体の溝の平面構造は図９(a) のようになり、その断面
は図９(b) のようになる。
【００３７】第四に、井戸を形成する際に（１１１）Ｂ
面、｛−１００｝面での成長速度がほぼ同じになる条件
にすると、３つの｛−１−１１｝Ａ面の交差線（谷）の
｛−１００｝面上には量子細線が形成され、底部の頂点
の（１１１）Ｂ面上には量子箱が形成されるが、｛−１
−１１｝Ａ面上には量子井戸は形成されない。この場合
の成長条件は、第三の場合に比べて少なくとも成長温度
が高いか、砒素供給量が少ないかのいずれかである。正
四面体の溝の平面構造は図１０(a) のようになり、その
断面は図１０(b) のようになる。
面、｛−１００｝面での成長速度がほぼ同じになる条件
にすると、３つの｛−１−１１｝Ａ面の交差線（谷）の
｛−１００｝面上には量子細線が形成され、底部の頂点
の（１１１）Ｂ面上には量子箱が形成されるが、｛−１
−１１｝Ａ面上には量子井戸は形成されない。この場合
の成長条件は、第三の場合に比べて少なくとも成長温度
が高いか、砒素供給量が少ないかのいずれかである。正
四面体の溝の平面構造は図１０(a) のようになり、その
断面は図１０(b) のようになる。
【００３８】第五に、井戸を形成する際に（１１１）Ｂ
面での成長速度が優先する条件にすると、正四面体の底
部の頂点の（１１１）Ｂ面には量子箱が形成され、その
他の領域には量子井戸、量子細線が形成されない。この
場合の成長条件は、第四の場合に比べて少なくとも成長
温度が高いか、砒素供給量が少ないかのいずれかであ
る。この場合、正四面体の溝の平面構造は図１１(a) の
ようになり、その断面は図１１(b) のようになる。
面での成長速度が優先する条件にすると、正四面体の底
部の頂点の（１１１）Ｂ面には量子箱が形成され、その
他の領域には量子井戸、量子細線が形成されない。この
場合の成長条件は、第四の場合に比べて少なくとも成長
温度が高いか、砒素供給量が少ないかのいずれかであ
る。この場合、正四面体の溝の平面構造は図１１(a) の
ようになり、その断面は図１１(b) のようになる。
【００３９】これらの具体的な成長温度と砒素供給量に
ついては、成長方法、成長装置、成長に用いる原料など
により異なるが、成長温度の変化と砒素供給量の変化に
対する量子構造の関係は同じである。なお、以上の説明
では砒素の供給量を変えて｛−１００｝面、（１１１）
Ｂ面、｛−１−１１｝Ａ面での砒素含有化合物半導体層
の成長速度を変化させている。そのような性質は砒素含
有化合物半導体だけが有するものではなく、砒素以外の
燐、アンチモンなどのＶ族元素を含む化合物半導体でも
いえることであり、そのような場合にはそれらのＶ族元
素の供給量を変えることにより優先的に成長する面を選
択する。 （４）量子構造の形成の具体例 次に、従来ではパターニング以外の方法で形成すること
が難しかった量子箱の形成方法を例に挙げて説明する。
ついては、成長方法、成長装置、成長に用いる原料など
により異なるが、成長温度の変化と砒素供給量の変化に
対する量子構造の関係は同じである。なお、以上の説明
では砒素の供給量を変えて｛−１００｝面、（１１１）
Ｂ面、｛−１−１１｝Ａ面での砒素含有化合物半導体層
の成長速度を変化させている。そのような性質は砒素含
有化合物半導体だけが有するものではなく、砒素以外の
燐、アンチモンなどのＶ族元素を含む化合物半導体でも
いえることであり、そのような場合にはそれらのＶ族元
素の供給量を変えることにより優先的に成長する面を選
択する。 （４）量子構造の形成の具体例 次に、従来ではパターニング以外の方法で形成すること
が難しかった量子箱の形成方法を例に挙げて説明する。
【００４０】まず、図１２(a) に示すように上述した方
法によりGaAs基板２１に四面体溝２２を形成した。この
図ではマスクは除去されている。この後に減圧ＭＯＶＰ
Ｅ法により化合物半導体を成長する。その成長に用いた
装置は、縦型の減圧ＭＯＶＰＥ装置であり、その反応管
の中にGaAs基板２１を入れる。その中での化合物半導体
の成長温度を７８０℃、成長雰囲気の圧力を５０Torrと
した。成長の原料にはトリエチルガリウム（ＴＥGa）、
ジメチルエチルアミンアラン（ＤＭＥＡAl）、アルシン
（AsH3) を用い、それぞれを高純度のH2ガス（キャリア
ガス）と混合して反応管に導入することにより、AlAs、
GaAsを交互に成長した。GaAsを成長する場合にはＴＥGa
とAsH3を原料とし、AlAsを成長する場合にはAsH3とＤＭ
ＥＡAlを原料として使用する。
法によりGaAs基板２１に四面体溝２２を形成した。この
図ではマスクは除去されている。この後に減圧ＭＯＶＰ
Ｅ法により化合物半導体を成長する。その成長に用いた
装置は、縦型の減圧ＭＯＶＰＥ装置であり、その反応管
の中にGaAs基板２１を入れる。その中での化合物半導体
の成長温度を７８０℃、成長雰囲気の圧力を５０Torrと
した。成長の原料にはトリエチルガリウム（ＴＥGa）、
ジメチルエチルアミンアラン（ＤＭＥＡAl）、アルシン
（AsH3) を用い、それぞれを高純度のH2ガス（キャリア
ガス）と混合して反応管に導入することにより、AlAs、
GaAsを交互に成長した。GaAsを成長する場合にはＴＥGa
とAsH3を原料とし、AlAsを成長する場合にはAsH3とＤＭ
ＥＡAlを原料として使用する。
【００４１】各原料の反応管内での分圧は、ＴＥGaを1.
６×１０-6atm 、ＤＭＥＡAlを５×１０-7atm 、AsH3を
３×１０-5atm 〜２×１０-3atm とした。この条件の下
で、図１２(b) に示すように、AlAs層２３を１００Å成
長し、ついで図１２(c) のように、GaAs層２４を５０Å
成長し、さらにAlAs層２５を１００Åの厚さに成長した
量子構造を作製した。ここでの成長膜厚は非加工基板の
｛１１１｝Ａ面上で校正したものである。
６×１０-6atm 、ＤＭＥＡAlを５×１０-7atm 、AsH3を
３×１０-5atm 〜２×１０-3atm とした。この条件の下
で、図１２(b) に示すように、AlAs層２３を１００Å成
長し、ついで図１２(c) のように、GaAs層２４を５０Å
成長し、さらにAlAs層２５を１００Åの厚さに成長した
量子構造を作製した。ここでの成長膜厚は非加工基板の
｛１１１｝Ａ面上で校正したものである。
【００４２】ただし、AsH3の分圧は、AlAs層２３、２５
の成長の際には２×１０-3atm の高い分圧とし、GaAsの
成長の際には３×１０-5atm の低い値とした。AlAs層２
３、２５の成長をそのような高いAsH3分圧下で行うと、
図１２(b) に示すようにAlAsはもともとのエッチング形
状をトレースする形で成長するので、７８０℃の成長温
度でもAlAs層の最深部は尖ったままの形状を保存する。
の成長の際には２×１０-3atm の高い分圧とし、GaAsの
成長の際には３×１０-5atm の低い値とした。AlAs層２
３、２５の成長をそのような高いAsH3分圧下で行うと、
図１２(b) に示すようにAlAsはもともとのエッチング形
状をトレースする形で成長するので、７８０℃の成長温
度でもAlAs層の最深部は尖ったままの形状を保存する。
【００４３】一方、７８０℃の高い成長温度で且つ上記
した低いAsH3分圧とすると、GaAs層２４は、図１２(c)
のように底面の（１１１）Ｂ面に優先的に成長し、側壁
の｛−１−１１｝Ａ面、および側壁面の交線上の｛−１
００｝面には殆ど成長が起こらない。このため｛−１−
１１｝Ａ面上の量子井戸、｛−１００｝面の量子細線の
形成はない。
した低いAsH3分圧とすると、GaAs層２４は、図１２(c)
のように底面の（１１１）Ｂ面に優先的に成長し、側壁
の｛−１−１１｝Ａ面、および側壁面の交線上の｛−１
００｝面には殆ど成長が起こらない。このため｛−１−
１１｝Ａ面上の量子井戸、｛−１００｝面の量子細線の
形成はない。
【００４４】その後、再びAlAsの成長を上記条件で行う
と、図１２(d) に示すように溝２２の底部にのみ量子箱
が形成される。なお、AlAsについては非常に広い領域で
下地の結晶の形状をトレースして成長する傾向を示すの
で、GaAsの場合のような結晶面間での成長速度の競合関
係はあまり考えなくてよい。これは、Al原子のマイグレ
ーション過程がGaに比較して極めて小さいことと関係す
る。
と、図１２(d) に示すように溝２２の底部にのみ量子箱
が形成される。なお、AlAsについては非常に広い領域で
下地の結晶の形状をトレースして成長する傾向を示すの
で、GaAsの場合のような結晶面間での成長速度の競合関
係はあまり考えなくてよい。これは、Al原子のマイグレ
ーション過程がGaに比較して極めて小さいことと関係す
る。
【００４５】なお、量子箱を形成する際には、マスクを
除去せずに、溝２２内で半導体層を選択成長させてもよ
い。以上の化合物半導体の成長は、ＭＯＶＰＥ法を用い
ているが、量子構造の実現は特にＭＯＶＰＥ法の使用に
限るものではなく、ＭＢＥ、ＡＬＥ(atomic layerepita
xy)、ＧＳＭＢＥ(gas source ＭＢＥ) 、ＣＢＥ(chemic
al beam epitaxy)、ＭＯＭＢＥ (metal organic ＭＢ
Ｅ）、クロライドＶＰＥ、ハイドライドＶＰＥなどの気
相成長を始め、場合によってはＬＰＥ(liquid phase ep
itaxy)などでも実現できる。
除去せずに、溝２２内で半導体層を選択成長させてもよ
い。以上の化合物半導体の成長は、ＭＯＶＰＥ法を用い
ているが、量子構造の実現は特にＭＯＶＰＥ法の使用に
限るものではなく、ＭＢＥ、ＡＬＥ(atomic layerepita
xy)、ＧＳＭＢＥ(gas source ＭＢＥ) 、ＣＢＥ(chemic
al beam epitaxy)、ＭＯＭＢＥ (metal organic ＭＢ
Ｅ）、クロライドＶＰＥ、ハイドライドＶＰＥなどの気
相成長を始め、場合によってはＬＰＥ(liquid phase ep
itaxy)などでも実現できる。
【００４６】
【発明の効果】以上述べたように本発明によれば、（１
１１）Ｂ基板上に異方性エッチングにより形成した
（正）四面体溝を用い、ここにバンドギャップの大きな
材料と小さな材料の積層構造を成長することにより量子
箱、量子細線、量子井戸など単独構造、およびそれらの
複合体が形成できる。さらに、成長温度、Ｖ族元素供給
量などを選ぶことによりこれらの構造を制御できる。
１１）Ｂ基板上に異方性エッチングにより形成した
（正）四面体溝を用い、ここにバンドギャップの大きな
材料と小さな材料の積層構造を成長することにより量子
箱、量子細線、量子井戸など単独構造、およびそれらの
複合体が形成できる。さらに、成長温度、Ｖ族元素供給
量などを選ぶことによりこれらの構造を制御できる。
【図１】図１（ａ），（ｂ）は、本発明に使用する正四
面体の溝を結晶層に形成する工程を示す平面図である。
面体の溝を結晶層に形成する工程を示す平面図である。
【図２】図２は、図１（ｂ）に示された溝を示す斜視図
である。
である。
【図３】図３は径の異なる丸穴を有するマスクを使用し
て本発明に使用される溝を形成する工程を示す平面図で
ある。
て本発明に使用される溝を形成する工程を示す平面図で
ある。
【図４】図４は、本発明に使用する溝が正四面体となる
場合を示す平面図である。
場合を示す平面図である。
【図５】図５（ａ），（ｂ）は、本発明に使用されるマ
スクの窓の丸穴以外の形状を示す平面図である。
スクの窓の丸穴以外の形状を示す平面図である。
【図６】図６は、本発明に係る量子箱、量子細線、量子
井戸の形成を選択するための砒素分圧と成長温度との関
係を示す図である。
井戸の形成を選択するための砒素分圧と成長温度との関
係を示す図である。
【図７】図７（ａ），（ｂ）は、本発明に使用する溝内
に選択的に形成された量子井戸を示す平面図と断面図で
ある。
に選択的に形成された量子井戸を示す平面図と断面図で
ある。
【図８】図８（ａ），（ｂ）は、本発明に使用する溝内
に選択的に形成された量子井戸と量子細線を示す平面図
と断面図である。
に選択的に形成された量子井戸と量子細線を示す平面図
と断面図である。
【図９】図９（ａ），（ｂ）は、本発明に使用する溝内
に選択的に形成された量子井戸、量子細線及び量子箱を
示す平面図と断面図である。
に選択的に形成された量子井戸、量子細線及び量子箱を
示す平面図と断面図である。
【図１０】図１０（ａ），（ｂ）は、本発明に使用する
溝内に選択的に形成された量子井戸と量子細線を示す平
面図と断面図である。
溝内に選択的に形成された量子井戸と量子細線を示す平
面図と断面図である。
【図１１】図１１（ａ），（ｂ）は、本発明に使用する
溝内に選択的に形成された量子箱を示す平面図と断面図
である。
溝内に選択的に形成された量子箱を示す平面図と断面図
である。
【図１２】図１２（ａ）〜（ｄ）は、本発明の実施例の
GaAs基板の(１１１)Ｂ面から形成される正四面体の溝に
量子箱を形成する工程を示す断面図である。
GaAs基板の(１１１)Ｂ面から形成される正四面体の溝に
量子箱を形成する工程を示す断面図である。
１、６ 化合物半導体層 ２、７ SiO2膜（マスク） ３、８ａ〜８ｃ 丸穴（窓） ４、９ａ〜９ｃ 溝（凹部） １０、１２ 窓 １１、１３ 溝 １５ 化合物半導体基板 １６ 溝 １７ 半導体膜 ２１ GaAs基板 ２２ 溝 ２３、２５ AlAs層 ２４ GaAs層
Claims (19)
- 【請求項１】 結晶層と、 前記結晶層内に形成され、かつ深くなるにつれて開口面
積が小さくなる凹部と、前記凹部の底部と側面と該側面
の交差線の少なくとも１つの上に形成された量子構造と
を有することを特徴とする半導体装置。 - 【請求項２】 前記結晶層は閃亜鉛鉱型結晶構造を有
し、前記凹部が形成された前記結晶層の面は（１１１）
Ｂであることを特徴とする請求項１記載の半導体装置。 - 【請求項３】 前記凹部の形状は、１つの頂点を前記結
晶層内に有し、かつ｛-1-11 ｝Ａ面を含む４つの三角形
を有する四面体であることを特徴とする請求項２記載の
半導体装置。 - 【請求項４】 前記凹部の底部の上に形成される量子構
造は量子箱であり、前記交差線の上に形成される量子構
造は量子細線であり、前記側面に形成される量子構造は
量子井戸であることを特徴とする請求項１記載の半導体
装置。 - 【請求項５】 結晶層の上に窓を有するマスクを形成す
る工程と、 前記窓を通してエッチャントを供給することにより前記
結晶層に凹部を形成する工程と、 前記凹部の底部と側面と該側面の交差線の少なくとも１
つの上に量子構造を形成する工程とを有することを特徴
とする半導体装置の製造方法。 - 【請求項６】 前記結晶層は閃亜鉛鉱型結晶構造を有す
ることを特徴とする請求項５記載の半導体装置の製造方
法。 - 【請求項７】 前記凹部の形状は、１つの頂点を前記結
晶層内に有する４つの三角形よりなる四面体であること
を特徴とする請求項５記載の半導体装置の製造方法。 - 【請求項８】 前記量子構造は、III-Ｖ族の化合物半導
体層からなり、バンドギャップの大きな材料と小さな材
料を順に積層して形成されることを特徴とする請求項５
記載の半導体装置の製造方法。 - 【請求項９】 前記凹部の底部の上に形成される量子構
造は量子箱であり、前記交差線の上に形成される量子構
造は量子細線であり、前記側面に形成される量子構造は
量子井戸であることを特徴とする請求項５記載の半導体
装置の製造方法。 - 【請求項１０】 前記量子箱、前記量子細線、前記量子
井戸はIII-Ｖ族の化合物半導体層からなり、前記量子
箱、前記量子細線、前記量子井戸はＶ族元素の分圧と成
長温度の少なくとも１つを変えることにより選択される
ことを特徴とする請求項９記載の半導体装置の製造方
法。 - 【請求項１１】 前記凹部の形状は、１つの頂点を前記
結晶層内に有する４つの三角形よりなる四面体であり、
前記量子箱は前記結晶層内の前記頂点の上に形成され、
前記量子井戸は前記三角形の面上に形成され、前記量子
細線は前記三角形の交差線上に形成されることを特徴と
する請求項１０記載の半導体装置の製造方法。 - 【請求項１２】 前記凹部が形成される前記結晶層の面
は（１１１）Ｂであることを特徴とする請求項５、６、
７、８、９、１０、又は１１記載の半導体装置の製造方
法。 - 【請求項１３】 前記マスクの窓は、前記凹部の（１１
１）Ｂ面に形成される三角形に内接していることを特徴
とする請求項５記載の半導体装置の製造方法。 - 【請求項１４】 前記マスクの窓の形状は、任意形状の
曲線図形あるいは多角であることを特徴とする請求項５
記載の半導体装置の製造方法。 - 【請求項１５】 前記マスクの窓は、複数の開口部から
なることを特徴とする請求項５記載の半導体装置の製造
方法。 - 【請求項１６】 前記マスクの窓は、絶縁物、導電材料
あるいは半導体材料のいずれかによって構成されている
ことを特徴とする請求項５記載の半導体装置の製造方
法。 - 【請求項１７】 前記量子構造は、前記マスクを除去し
た後に形成されることを特徴とする請求項５記載の半導
体装置の製造方法。 - 【請求項１８】 前記量子構造は、前記マスクを残した
ままの状態で形成され、かつ前記凹部内に選択成長され
ることを特徴とする請求項５記載の半導体装置の製造方
法。 - 【請求項１９】 前記量子構造は、MBE,MOVPE,ALE,CBE,
GSMBE,MOMBE,クロライドVPE,ハイドライドVPE,LPE のい
ずれかによって形成されることを特徴とする請求項６記
載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9257694A JP3391418B2 (ja) | 1994-04-28 | 1994-04-28 | 半導体装置及びその製造方法 |
| US08/678,549 US6011271A (en) | 1994-04-28 | 1996-07-09 | Semiconductor device and method of fabricating the same |
| US09/366,564 US6235547B1 (en) | 1994-04-28 | 1999-08-04 | Semiconductor device and method of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9257694A JP3391418B2 (ja) | 1994-04-28 | 1994-04-28 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07302757A true JPH07302757A (ja) | 1995-11-14 |
| JP3391418B2 JP3391418B2 (ja) | 2003-03-31 |
Family
ID=14058266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9257694A Expired - Lifetime JP3391418B2 (ja) | 1994-04-28 | 1994-04-28 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3391418B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001119012A (ja) * | 1999-10-15 | 2001-04-27 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US6548875B2 (en) * | 2000-03-06 | 2003-04-15 | Kabushiki Kaisha Toshiba | Sub-tenth micron misfet with source and drain layers formed over source and drains, sloping away from the gate |
| KR100497051B1 (ko) * | 2001-06-22 | 2005-06-23 | 샤프 가부시키가이샤 | 반도체 기판 특성의 면 방위 의존성 평가방법 및 이를이용한 반도체 장치 |
-
1994
- 1994-04-28 JP JP9257694A patent/JP3391418B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001119012A (ja) * | 1999-10-15 | 2001-04-27 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US6548875B2 (en) * | 2000-03-06 | 2003-04-15 | Kabushiki Kaisha Toshiba | Sub-tenth micron misfet with source and drain layers formed over source and drains, sloping away from the gate |
| US6746909B2 (en) | 2000-03-06 | 2004-06-08 | Kabushiki Kaisha Toshiba | Transistor, semiconductor device and manufacturing method of semiconductor device |
| KR100497051B1 (ko) * | 2001-06-22 | 2005-06-23 | 샤프 가부시키가이샤 | 반도체 기판 특성의 면 방위 의존성 평가방법 및 이를이용한 반도체 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3391418B2 (ja) | 2003-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6599362B2 (en) | Cantilever epitaxial process | |
| US6235547B1 (en) | Semiconductor device and method of fabricating the same | |
| US10468551B2 (en) | Light-emitter-based devices with lattice-mismatched semiconductor structures | |
| JPH07221392A (ja) | 量子細線の作製方法、量子細線、量子細線レーザ、及び量子細線レーザの作製方法、回折格子の作製方法、及び分布帰還型半導体レーザ | |
| US5922621A (en) | Quantum semiconductor device and a fabrication process thereof | |
| EP1059661A2 (en) | Crack-free epitaxial semiconductor layer formed by lateral growth | |
| US5571376A (en) | Quantum device and method of making such a device | |
| US5258326A (en) | Quantum device fabrication method | |
| JPH02266514A (ja) | ヘテロ構造の半導体デバイス及びその製造方法 | |
| JP3391418B2 (ja) | 半導体装置及びその製造方法 | |
| KR100251602B1 (ko) | 반도체 구조체 및 그 제조 방법(Reverse side etching for producing layers with strain variation) | |
| JPS62200785A (ja) | 半導体レ−ザ装置及びその製造方法 | |
| US4716129A (en) | Method for the production of semiconductor devices | |
| US5770475A (en) | Crystal growth method for compound semiconductor | |
| JPH0927612A (ja) | 量子効果半導体装置とその製造方法 | |
| JP3278035B2 (ja) | 電流狭窄構造を持った量子箱構造及びその作成法 | |
| Naganuma et al. | InGaAs/InP quantum well wires fabricated by GSMBE, MOCVD, and selective chemical etching techniques | |
| JP3042645B2 (ja) | 半導体量子箱構造の製造方法 | |
| JPH07122486A (ja) | 量子細線または量子箱の形成方法 | |
| JPH08306906A (ja) | 量子半導体装置およびその製造方法 | |
| KR0155535B1 (ko) | 화합물 반도체의 결정 성장방법 | |
| JP2000124441A (ja) | 半導体量子ドット素子の作製方法 | |
| Kushibe et al. | New selective metalorganic chemical vapor deposition growth method for InAlAs with high aluminum composition | |
| JPH04356963A (ja) | 半導体量子細線の製造方法 | |
| JPH07183541A (ja) | 半導体微細構造の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030107 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080124 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090124 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100124 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110124 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110124 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120124 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130124 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130124 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140124 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |