JPH07122486A - 量子細線または量子箱の形成方法 - Google Patents
量子細線または量子箱の形成方法Info
- Publication number
- JPH07122486A JPH07122486A JP26858993A JP26858993A JPH07122486A JP H07122486 A JPH07122486 A JP H07122486A JP 26858993 A JP26858993 A JP 26858993A JP 26858993 A JP26858993 A JP 26858993A JP H07122486 A JPH07122486 A JP H07122486A
- Authority
- JP
- Japan
- Prior art keywords
- quantum
- layer
- face
- plane
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【構成】断面がメサ状断差のグレーティング基板を用い
て結晶成長を行い、量子細線及び量子箱を形成する。 【効果】酸化膜なしに寸法の揺らぎをおさえかつ高密度
な量子細線及び量子箱を作製できるので高性能の量子細
線レーザ及び量子箱レーザを作製する事が出来る。
て結晶成長を行い、量子細線及び量子箱を形成する。 【効果】酸化膜なしに寸法の揺らぎをおさえかつ高密度
な量子細線及び量子箱を作製できるので高性能の量子細
線レーザ及び量子箱レーザを作製する事が出来る。
Description
【０００１】
【産業上の利用分野】本発明は、半導体量子細線及び量
子箱の形成方法に係り、特に、高性能の半導体レーザ用
材料に関する。
子箱の形成方法に係り、特に、高性能の半導体レーザ用
材料に関する。
【０００２】
【従来の技術】半導体低次元（量子細線，量子箱等）構
造作製法として、有機金属気相成長（ＭＯＣＶＤ）法に
よる選択成長技術を用いた手法がある。その一例とし
て、文献１：エクステンディド アブストラクツ オブ
インターナショナル カンファレンス オン ソリッ
ド ステート デバイシーズ アンド マテリアルズ
（Extended Abstracts of International Conference o
n Solid State Devicesand Materials, Yokohama, p.41
4）が挙げられる。これは、図３（ａ）に断面構造を示
すように、ＧａＡｓ基板を用いて〔０１-１〕方向に平
行にＳｉＯ2膜３０の細線パターンを多重に配列し（図
３（ａ））、そのＳｉＯ2 膜３０をマスクとして、Ｇａ
Ａｓ層１１の（１００）面の成長速度よりも遅い（１１
１）Ａ面がファセット面として現われるように成長させ
る手法をとる。その結果、断面が鋭い鋸歯形状のＧａＡ
ｓ層の台座を作製出来る。そのＶ溝上にＡｌＧａＡｓ１
６／ＧａＡｓ１１ａ／ＡｌＧａＡｓ１６ａ構造による量
子細線を作製しているが、そのホトルミネッセンスの半
値幅は２０ｍｅＶと同じサイズの多重量子井戸構造に比
べて２０倍大きい。この原因の一つとして、ＳｉＯ2 膜
を用いているために酸素拡散によるＧａＡｓ結晶の荒れ
が挙げられる。さらに、この構造の場合Ｖ溝部分しか量
子細線を作製出来ないために、電流密度が抑制されると
いう問題があった。
造作製法として、有機金属気相成長（ＭＯＣＶＤ）法に
よる選択成長技術を用いた手法がある。その一例とし
て、文献１：エクステンディド アブストラクツ オブ
インターナショナル カンファレンス オン ソリッ
ド ステート デバイシーズ アンド マテリアルズ
（Extended Abstracts of International Conference o
n Solid State Devicesand Materials, Yokohama, p.41
4）が挙げられる。これは、図３（ａ）に断面構造を示
すように、ＧａＡｓ基板を用いて〔０１-１〕方向に平
行にＳｉＯ2膜３０の細線パターンを多重に配列し（図
３（ａ））、そのＳｉＯ2 膜３０をマスクとして、Ｇａ
Ａｓ層１１の（１００）面の成長速度よりも遅い（１１
１）Ａ面がファセット面として現われるように成長させ
る手法をとる。その結果、断面が鋭い鋸歯形状のＧａＡ
ｓ層の台座を作製出来る。そのＶ溝上にＡｌＧａＡｓ１
６／ＧａＡｓ１１ａ／ＡｌＧａＡｓ１６ａ構造による量
子細線を作製しているが、そのホトルミネッセンスの半
値幅は２０ｍｅＶと同じサイズの多重量子井戸構造に比
べて２０倍大きい。この原因の一つとして、ＳｉＯ2 膜
を用いているために酸素拡散によるＧａＡｓ結晶の荒れ
が挙げられる。さらに、この構造の場合Ｖ溝部分しか量
子細線を作製出来ないために、電流密度が抑制されると
いう問題があった。
【０００３】
【発明が解決しようとする課題】ＭＯＣＶＤ法による選
択成長は、急峻な形状を作成することに適しているが、
酸化膜の存在による結晶の荒れという問題を抱えてい
た。それを回避するためには、半導体基板に例えば（１
１１）Ａ面を側面とするグレーティングラインを施し
て、その基板上に成長するという方法がある。しかし、
（１１１）Ａ面のみで囲まれたグレーティングライン基
板上に成長を行うと、図３（ｂ）に示すようにＧａ原子
のマイグレーション効果によって底部から先に成長が行
われてしまい、頂点部分では殆んど成長が行われず、断
面が三日月状の量子細線となる。この構造の場合には寸
法精度のゆらぎ及び閉じ込め効果の抑制のために量子効
果が現れにくいという問題があった。
択成長は、急峻な形状を作成することに適しているが、
酸化膜の存在による結晶の荒れという問題を抱えてい
た。それを回避するためには、半導体基板に例えば（１
１１）Ａ面を側面とするグレーティングラインを施し
て、その基板上に成長するという方法がある。しかし、
（１１１）Ａ面のみで囲まれたグレーティングライン基
板上に成長を行うと、図３（ｂ）に示すようにＧａ原子
のマイグレーション効果によって底部から先に成長が行
われてしまい、頂点部分では殆んど成長が行われず、断
面が三日月状の量子細線となる。この構造の場合には寸
法精度のゆらぎ及び閉じ込め効果の抑制のために量子効
果が現れにくいという問題があった。
【０００４】
【課題を解決するための手段】上記目的を達成するた
め、本発明の量子細線あるいは量子箱の形成方法には、
単結晶半導体基板面に、前記基板面と同一の結晶面から
なる第一の結晶面を頂上部とし、前記第一の結晶面に比
べて成長速度の遅い第二の結晶面をＶ溝部とする断面メ
サ状の周期的多重ラインを形成する工程、前記表面形状
の半導体基板に半導体障壁層および半導体井戸層を結晶
成長し、前記結晶面による成長速度差を利用して成長速
度の速い第一の結晶面からなる頂上部に断面が三角形に
なるように成長が行われ、したがって表面形状が第二の
結晶面で形成される多重ラインを形成する工程、つづい
て、前記形状に半導体障壁層を等方的に成長する工程、
さらに前記形状に半導体井戸層を成長する際に、前記井
戸層を構成する原子のマイグレーション効果を利用し
て、Ｖ溝部分に成長速度が速い第一の結晶面が現れるよ
うに成長する工程、ひきつづき、前記半導体井戸層と同
様に第一の結晶面が現れるように半導体障壁層を成長す
る工程を包含して構成される。
め、本発明の量子細線あるいは量子箱の形成方法には、
単結晶半導体基板面に、前記基板面と同一の結晶面から
なる第一の結晶面を頂上部とし、前記第一の結晶面に比
べて成長速度の遅い第二の結晶面をＶ溝部とする断面メ
サ状の周期的多重ラインを形成する工程、前記表面形状
の半導体基板に半導体障壁層および半導体井戸層を結晶
成長し、前記結晶面による成長速度差を利用して成長速
度の速い第一の結晶面からなる頂上部に断面が三角形に
なるように成長が行われ、したがって表面形状が第二の
結晶面で形成される多重ラインを形成する工程、つづい
て、前記形状に半導体障壁層を等方的に成長する工程、
さらに前記形状に半導体井戸層を成長する際に、前記井
戸層を構成する原子のマイグレーション効果を利用し
て、Ｖ溝部分に成長速度が速い第一の結晶面が現れるよ
うに成長する工程、ひきつづき、前記半導体井戸層と同
様に第一の結晶面が現れるように半導体障壁層を成長す
る工程を包含して構成される。
【０００５】
【作用】本発明は化合物半導体基板（１００）面を利用
することにより、（１００）面よりも成長速度の遅い面
を側面とするメサ状断差の多重ラインを基板に施すこと
によって、メサ状断差頂上部及び溝部に半導体量子細線
あるいは量子箱を形成することが出来る。
することにより、（１００）面よりも成長速度の遅い面
を側面とするメサ状断差の多重ラインを基板に施すこと
によって、メサ状断差頂上部及び溝部に半導体量子細線
あるいは量子箱を形成することが出来る。
【０００６】
【実施例】〔実施例１〕図１および図２は本発明の実施
例の工程を示す断面模式図であり、以下この図を用いて
詳しく説明する。
例の工程を示す断面模式図であり、以下この図を用いて
詳しく説明する。
【０００７】干渉露光法により１００ｎｍ幅のレジスト
の細線を１００ｎｍの間隔で（100)面を有するＧａＡｓ
絶縁性基板１０の〔０１-１ 〕方向に配列する。その
後、ウェットエッチングによってメサ状断差の頂上部が
（１００）面でかつＶ溝部分が（１１１）Ａ面で形成さ
れる２００ｎｍ周期のグレーティングラインに作製する
（図１（ａ））。
の細線を１００ｎｍの間隔で（100)面を有するＧａＡｓ
絶縁性基板１０の〔０１-１ 〕方向に配列する。その
後、ウェットエッチングによってメサ状断差の頂上部が
（１００）面でかつＶ溝部分が（１１１）Ａ面で形成さ
れる２００ｎｍ周期のグレーティングラインに作製する
（図１（ａ））。
【０００８】次に、ＭＢＥ法を用いて、アンドープのＡ
ｌxＧａ1-xＡｓ層１６(ｘ＝０.４）５０ｎｍ成長させ
る。（１００）面の成長速度が（１１１）Ａ面の成長速
度に比べてはやいために、（１００）面で先に成長が起
こり、図１（ｂ）に示すような断面がメサ状のアンドー
プＡｌxＧａ1-xＡｓ層１６が形成出来る。さらに、GaAs
層１１を頂上部で三角形になるまで成長させる（図１
（ｃ））。
ｌxＧａ1-xＡｓ層１６(ｘ＝０.４）５０ｎｍ成長させ
る。（１００）面の成長速度が（１１１）Ａ面の成長速
度に比べてはやいために、（１００）面で先に成長が起
こり、図１（ｂ）に示すような断面がメサ状のアンドー
プＡｌxＧａ1-xＡｓ層１６が形成出来る。さらに、GaAs
層１１を頂上部で三角形になるまで成長させる（図１
（ｃ））。
【０００９】さらに、側面は(１１１)Ａ面によって囲ま
れているために、寸法の揺らぎを抑えることが出来る。
つぎに、アンドープのＡｌxＧａ1-xＡｓ層１６ａを５０
ｎｍ成長させる。この時、側面は（１１１）Ａ面のみで
囲まれたグレーティングラインであるために、図２
（ａ）に示すようにＡｌxＧａ1-xＡｓ層１６ａは一様な
膜厚で成長が起こる。
れているために、寸法の揺らぎを抑えることが出来る。
つぎに、アンドープのＡｌxＧａ1-xＡｓ層１６ａを５０
ｎｍ成長させる。この時、側面は（１１１）Ａ面のみで
囲まれたグレーティングラインであるために、図２
（ａ）に示すようにＡｌxＧａ1-xＡｓ層１６ａは一様な
膜厚で成長が起こる。
【００１０】さらにＧａＡｓ層１１を成長させる。（１
１１）Ａ面のみで囲まれた形状の場合にはＧａ原子のマ
イグレーション効果により、図２（ｂ）に示すようにＶ
溝の部分に先に成長がおこる。さらに、アンドープＡｌ
xＧａ1-xＡｓ層１６ｂを成長させると前述したように
（１００）面に先に成長が起こるので、図２（ｃ）の様
な成長が起こる。
１１）Ａ面のみで囲まれた形状の場合にはＧａ原子のマ
イグレーション効果により、図２（ｂ）に示すようにＶ
溝の部分に先に成長がおこる。さらに、アンドープＡｌ
xＧａ1-xＡｓ層１６ｂを成長させると前述したように
（１００）面に先に成長が起こるので、図２（ｃ）の様
な成長が起こる。
【００１１】このようにして、基板の形状を頂上部に
（１００）面がでるようなメサ状にあらかじめ加工して
おくと、頂上部及びＶ溝部に量子細線を形成することが
出来る。これは、従来のＶ溝部のみに形成される量子細
線の作製法に比べると２倍の電流密度を取ることが出来
る。
（１００）面がでるようなメサ状にあらかじめ加工して
おくと、頂上部及びＶ溝部に量子細線を形成することが
出来る。これは、従来のＶ溝部のみに形成される量子細
線の作製法に比べると２倍の電流密度を取ることが出来
る。
【００１２】本実施例では、（１００）面を有する基板
を用いてメサ状断差を形成しその側面が（１１１）Ａ面
を例にした構造であったが、（７５５）Ａ面，（２１
１）Ａ面、（３１１）Ａ面，（４１１）Ａ面のいずれか
の面を用いても良い。
を用いてメサ状断差を形成しその側面が（１１１）Ａ面
を例にした構造であったが、（７５５）Ａ面，（２１
１）Ａ面、（３１１）Ａ面，（４１１）Ａ面のいずれか
の面を用いても良い。
【００１３】あるいは、（１００）面を有する基板を用
いて台形を形成する側面が(１１１)Ｂ面、（７５５）Ｂ
面，（２１１）Ｂ面，（３１１）Ｂ面，（４１１）Ｂ面
のいずれかの面を用いても良い。いずれにしろ、メサ状
断差基板を形成する上底面及び下底面の成長速度が両側
面の成長速度に比べて速いことを満足すれば良い。
いて台形を形成する側面が(１１１)Ｂ面、（７５５）Ｂ
面，（２１１）Ｂ面，（３１１）Ｂ面，（４１１）Ｂ面
のいずれかの面を用いても良い。いずれにしろ、メサ状
断差基板を形成する上底面及び下底面の成長速度が両側
面の成長速度に比べて速いことを満足すれば良い。
【００１４】本実施例では、量子細線の作製方法に関し
て説明したが、基板に施すレジストの細線を互いに垂直
に交差することによって、量子箱を作成してもよい。そ
の場合、例えば、頂上部の面は（１００）面，逆四角錐
となる底部の４面は(１１１)Ａ面と（１１１）Ｂ面から
形成される。
て説明したが、基板に施すレジストの細線を互いに垂直
に交差することによって、量子箱を作成してもよい。そ
の場合、例えば、頂上部の面は（１００）面，逆四角錐
となる底部の４面は(１１１)Ａ面と（１１１）Ｂ面から
形成される。
【００１５】あるいは、量子箱の作製方法として底部を
形成する４面が（７５５）Ａ面と（７５５）Ｂ面、また
は、（２１１）Ａ面と（２１１）Ｂ面，（３１１）Ａ面
と（３１１）Ｂ，（４１１）Ａ面と（４１１）Ｂ面のい
ずれかの面で形成されていても良い。
形成する４面が（７５５）Ａ面と（７５５）Ｂ面、また
は、（２１１）Ａ面と（２１１）Ｂ面，（３１１）Ａ面
と（３１１）Ｂ，（４１１）Ａ面と（４１１）Ｂ面のい
ずれかの面で形成されていても良い。
【００１６】本実施例では、ＧａＡｓ／ＡｌＧａＡｓ系
の構造であったが、ＩｎＧａＡｓ層を井戸層にＧａＡｓ
層を障壁層に用いた歪量子細線構造あるいは歪量子箱構
造でも良い。
の構造であったが、ＩｎＧａＡｓ層を井戸層にＧａＡｓ
層を障壁層に用いた歪量子細線構造あるいは歪量子箱構
造でも良い。
【００１７】
【発明の効果】本発明によれば、量子細線あるいは量子
箱構造が酸化膜なしでかつ寸法精度が高くさらに従来の
Ｖ溝のみの構造に比べると二倍高い電流密度を得ること
ができ、したがって各種光デバイスの構造が可能とな
る。
箱構造が酸化膜なしでかつ寸法精度が高くさらに従来の
Ｖ溝のみの構造に比べると二倍高い電流密度を得ること
ができ、したがって各種光デバイスの構造が可能とな
る。
【図１】本発明のヘテロ接合界面の鋭い鋸歯形状を作製
する基本プロセスの説明図。
する基本プロセスの説明図。
【図２】本発明のヘテロ接合界面の鋭い鋸歯形状を作製
する基本プロセスの説明図。
する基本プロセスの説明図。
【図３】従来の酸化膜をマスクとした選択成長における
量子細線構造およびグレーティングライン基板上におけ
る量子細線の断面図。
量子細線構造およびグレーティングライン基板上におけ
る量子細線の断面図。
１０…ＧａＡｓ基板、１１，１１ａ，１１ｂ…アンドー
プＧａＡｓ層、１６，１６ａ，１６ｂ…アンドープＡｌ
xＧａ1-xＡｓ層、３０…ＳｉＯ2 膜。
プＧａＡｓ層、１６，１６ａ，１６ｂ…アンドープＡｌ
xＧａ1-xＡｓ層、３０…ＳｉＯ2 膜。
Claims (4)
- 【請求項１】側面が｛１１１｝面からなり、上面が（１
００）面からなるメサ状断差を基板の一方向に多重に施
す工程と、前記基板の（１００）面上部及び｛１１１｝
面で形成された溝部に半導体障壁層と半導体井戸層が形
成されることを特徴とする量子細線の形成方法。 - 【請求項２】請求項１において、側面が｛１１１｝面か
らなり、上面が（１００）面からなるメサ状断差を基板
の互いに交わる二方向に多重に施す工程によって半導体
障壁層と半導体井戸層が形成される量子箱の形成方法。 - 【請求項３】請求項１または請求項２において、前記半
導体障壁層がＡｌxＧａ1-xＡｓ層，半導体井戸層がＧａ
Ａｓ層で形成される量子細線及び量子箱の形成方法。 - 【請求項４】請求項１または２において、前記半導体障
壁層がＧａＡｓ層，半導体井戸層がＩｎyＧａ1-yＡｓ層
で形成される量子細線及び量子箱の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26858993A JPH07122486A (ja) | 1993-10-27 | 1993-10-27 | 量子細線または量子箱の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26858993A JPH07122486A (ja) | 1993-10-27 | 1993-10-27 | 量子細線または量子箱の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07122486A true JPH07122486A (ja) | 1995-05-12 |
Family
ID=17460638
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26858993A Pending JPH07122486A (ja) | 1993-10-27 | 1993-10-27 | 量子細線または量子箱の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07122486A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7982205B2 (en) * | 2006-01-12 | 2011-07-19 | National Institute Of Advanced Industrial Science And Technology | III-V group compound semiconductor light-emitting diode |
| JP2014110274A (ja) * | 2012-11-30 | 2014-06-12 | Fujitsu Ltd | 半導体量子ドットの製造方法、単一光子発生器及びその製造方法 |
| US11965513B2 (en) | 2021-09-14 | 2024-04-23 | Saudi Arabian Oil Company | Protecting centrifugal pumps from cavitation through applied mathematical technique |
-
1993
- 1993-10-27 JP JP26858993A patent/JPH07122486A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7982205B2 (en) * | 2006-01-12 | 2011-07-19 | National Institute Of Advanced Industrial Science And Technology | III-V group compound semiconductor light-emitting diode |
| JP2014110274A (ja) * | 2012-11-30 | 2014-06-12 | Fujitsu Ltd | 半導体量子ドットの製造方法、単一光子発生器及びその製造方法 |
| US11965513B2 (en) | 2021-09-14 | 2024-04-23 | Saudi Arabian Oil Company | Protecting centrifugal pumps from cavitation through applied mathematical technique |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5313484A (en) | Quantum box or quantum wire semiconductor structure and methods of producing same | |
| JP2827326B2 (ja) | 半導体レーザの製造方法 | |
| US4987094A (en) | Method of making a macroscopic stepped structure on a vicinally cut crystal | |
| JP3734849B2 (ja) | 半導体レーザ装置の製造方法 | |
| US5258326A (en) | Quantum device fabrication method | |
| JP3045115B2 (ja) | 光半導体装置の製造方法 | |
| US5571376A (en) | Quantum device and method of making such a device | |
| KR100251602B1 (ko) | 반도체 구조체 및 그 제조 방법(Reverse side etching for producing layers with strain variation) | |
| JPH07122486A (ja) | 量子細線または量子箱の形成方法 | |
| JPS60113488A (ja) | １次元量子サイズ効果を有する素子の作製方法 | |
| US5833870A (en) | Method for forming a high density quantum wire | |
| JP2669142B2 (ja) | ウィンドウ構造半導体レーザの製造方法 | |
| JP3391418B2 (ja) | 半導体装置及びその製造方法 | |
| JP3298572B2 (ja) | 光半導体装置の製造方法 | |
| JPH076963A (ja) | 半導体量子細線構造の作製方法 | |
| JPH0233972A (ja) | 半導体量子細線構造 | |
| JPS62273791A (ja) | 半導体量子井戸レ−ザの作製方法 | |
| JPH1126888A (ja) | 化合物半導体の量子細線形成方法 | |
| JP3082444B2 (ja) | 半導体レーザの製造方法 | |
| JP2625087B2 (ja) | Ｍｂｅ材結晶成長の分子線回折を利用した量子細線レーザーダイオードの製造方法 | |
| JPH0334594A (ja) | 量子井戸構造の製造方法 | |
| JPH04356963A (ja) | 半導体量子細線の製造方法 | |
| JPS6114788A (ja) | ２次元量子井戸構造の作製方法 | |
| JP2754671B2 (ja) | 半導体量子細線構造およびその作製方法 | |
| JPH0228387A (ja) | 量子細線構造の製造方法 |