JP3716039B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP3716039B2 JP3716039B2 JP10680196A JP10680196A JP3716039B2 JP 3716039 B2 JP3716039 B2 JP 3716039B2 JP 10680196 A JP10680196 A JP 10680196A JP 10680196 A JP10680196 A JP 10680196A JP 3716039 B2 JP3716039 B2 JP 3716039B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- etching
- optical waveguide
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体基板上に半導体光導波路を形成した半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
従来、半導体基板上に半導体層により第１半導体光導波路を形成し、第１半導体光導波路と同一直線上に滑らかに接続する第２半導体光導波路を形成する構造を有する半導体装置を製造する場合、第１半導体光導波路を形成する工程において、通常の反応性イオンエッチング処理により第１半導体光導波路を形成し、続いて反応性イオンエッチングにより生じたダメージ層をウエットエッチング処理により除去し、第２半導体光導波路形成用半導体層を選択成長した後、第１半導体光導波路と同一直線上に第２半導体光導波路を反応性イオンエッチング処理により形成する方法がある。
【０００３】
これらの工程において、第１半導体光導波路を形成した後の選択成長が、異常成長することなく平坦に行われることが、第１半導体光導波路と、その後に形成する第２半導体光導波路とが滑らかに接続されるための必要条件である。前述の方法では、第１半導体光導波路形成後のウエットエッチング処理により、エッチング用マスクに対して半導体導波路が選択的にエッチングされエッチング用マスクがひさし状になる。このエッチング用マスクのひさしにより選択成長の際に結晶が異常成長することなく平坦に成長し、第２半導体光導波路形成後に第１半導体光導波路と第２半導体光導波路とが滑らかに接続される。
【０００４】
このほか、選択成長において結晶を異常成長させることなく平坦に成長させる方法としては、１９９５年応用物理学会春季大会の２１ｐ−ＭＧ−１６、および２８ａ−ＳＺＹ−６などに報告されているように、有機金属気相成長法による選択成長の際に塩素などのハロゲン系ガスを流す、あるいは選択成長の際に試料を加熱し通常の成長温度より高くする、などの方法がある。
【０００５】
【発明が解決しようとする課題】
半導体基板上にパターン化された半導体光導波路を半導体または半導体積層体で選択成長を行う際に、エッチング用マスクにひさしが形成されていない場合、選択成長した結晶層がエッチング用マスク上にはい上がって成長する異常成長が起こり、平坦な結晶形状が得られない。このため第１半導体光導波路と同一直線上に第２半導体光導波路を形成し全導波路に光を挿入した際に、これらの接合部に異常成長した部分での光の散乱による大きな過剰損が生じ、素子特性上好ましくない。
【０００６】
また従来行われている第１半導体光導波路形成後に反応性イオンエッチングによって生じたダメージ層をウエットエッチング処理により除去する際に第１半導体光導波路をエッチングし、エッチング用マスクをひさし状にする方法については、ウエットエッチング処理は本来ダメージ層除去が目的であり、半導体光導波路の形状、特に導波路断面の形状を制御するためにはダメージ層が除去できる最小の量のエッチングにとどめることが望ましい。
【０００７】
しかし、エッチング用マスクのひさしの大きさを、選択成長の際に結晶の異常成長が起こらない最適な大きさにすることは難しい。言い換えれば、エッチング用マスクのひさしの大きさを選択成長の際に結晶の異常成長が起こらないようなものにすると、ウエットエッチング処理の際に半導体光導波路の形状、特に断面形状が制御できないといった問題点を生ずる。
【０００８】
本発明は、これら従来技術の問題点を解決し、第１半導体光導波路を所望の形状に形成し、続いて選択成長を行った後、第２半導体光導波路を同一直線上に形成し、２種類以上の半導体導波路を光学的に滑らかに接続した構造を有する半導体装置及びその製造方法を提供することを目的としてなされたものである。
【０００９】
【課題を解決するための手段】
本発明の方法は、半導体基板上に少なくとも２種類の異なる半導体層の光導波路を同一直線上に形成する半導体装置の製造方法において、半導体基板上に、少なくとも活性層形成用半導体層及びその上側に第１クラッド層形成用半導体層を形成する工程と、上記第１クラッド層形成用半導体層上にストライプ状の第１エッチング用マスクを形成する工程と、上記第１クラッド層形成用半導体層の一部を選択的にエッチングして、第１エッチング用マスクの形状をひさし状にする工程と、上記第１クラッド層形成用半導体層、及び上記活性層形成用半導体層を反応性イオンエッチング法によりエッチングし、第１クラッド層と活性層から構成される第１半導体光導波路を形成する工程と、上記第１クラッド層と活性層はエッチングし、かつ上記第１エッチング用マスクはエッチングされないエッチャントにより、上記第１半導体光導波路を所定量エッチングする工程と、上記エッチャントによりエッチングされた部分に、上記第１エッチング用マスクをマスクとして、少なくともコア層形成用半導体層、及び第２クラッド層形成用半導体層を有機金属気相法により選択成長する工程と、上記第１エッチング用マスクを除去する工程と、上記第２クラッド層形成用半導体層上に、ストライプ状でかつ上記第１半導体光導波路上及びこれと同一直線上に、第２半導体光導波路形成用のエッチング用マスクを形成する工程と、上記第２クラッド層形成用半導体層、及び上記コア層形成用半導体層を反応性イオンエッチング法によりエッチングし、第２クラッド層とコア層から構成される第２半導体光導波路を形成する工程を有することを特徴とする。
【００１０】
すなわち、上記の選択成長に伴う課題については、上記本発明の方法において、第１クラッド層形成用半導体層をエッチングする工程で、エッチング用マスクを半導体光導波路に対してひさし状にすることにより解決可能である。このエッチングによりエッチング用マスクのひさしの大きさを、選択成長の際に結晶の異常成長が起こらないような大きさに最適化することが可能である。
【００１１】
さらにこのエッチング処理は第１の半導体光導波路を形成する前に行い、かつ活性層形成用半導体層はエッチングしないため、従来の方法で問題になっているエッチング処理による半導体光導波路の形状、特に断面形状の変化は半導体光導波路上の十分小さい部分に限られ、半導体光導波路を所望の形状に形成することが可能である。また、反応性イオンエッチング後のダメージ層除去を目的としたウエットエッチングは、ダメージ層を除去できる最適量を行えばよく、活性層を含めた半導体光導波路形状の変化も必要最小限にとどめることができる。
【００１２】
図１〜図７は上記本発明の製造方法における工程概略図であり、各図とも半導体装置加工部の斜視図（ａ）、およびその一点破線部より切断した縦断面図(ｂ)を示している。
【００１３】
図１は半導体基板１０１上に活性層形成用半導体層１０２、及び第１クラッド層形成用半導体層１０３をエピタキシャル成長し、次いで第１エッチング用マスク１０４を形成した状態を示す。
【００１４】
図２は第１エッチング用マスク１０４上にストライプ状のパターンを形成した状態を示す。
【００１５】
図３は前記第１クラッド層形成用半導体層１０３にエッチングを施し第１エッチング用マスク１０４にひさしを形成した状態を示す。
【００１６】
図４は前記第１エッチング用マスク１０４をマスクとして、通常の反応性イオンエッチング技術により第１クラッド層形成用半導体層１０３、及び活性層形成用半導体層１０２をこれらに結晶方向に対して異方的にかつ垂直にエッチングを施して第１半導体光導波路を形成した状態を示す。
【００１７】
図５は前記第１エッチング用マスク１０４をマスクとして、コア層形成用半導体層１０５、及び第２クラッド層形成用半導体層１０６を選択成長した状態を示す。
【００１８】
図６は第１半導体光導波路上及びその同一直線上に第２エッチング用マスク
１０７により、ストライプ状のパターンを形成した状態を示す。
【００１９】
図７は第２エッチング用マスク１０７をマスクとして、通常の反応性イオンエッチング技術により半導体層または半導体積層体１０４をこれらに結晶方向に対して異方的にかつ垂直にエッチングを施して第２半導体光導波路を形成した状態を示す。
【００２０】
本発明によると、第１クラッド層形成用半導体層エッチング工程において、エッチング用マスクを半導体光導波路に対してひさし状にすることにより、第１半導体光導波路を所望の形状に形成し、かつ選択成長において結晶が異常成長することなく平坦に再成長させることが可能になる。
【００２１】
これにより、第１半導体光導波路とこれに対して選択成長後に同一直線上に形成する第２半導体光導波路が滑らかに接続することができ、全導波路に光を挿入した場合に、２種類の異なる半導体光導波路を接続したことによる過剰損を最小限にすることができる。また、２種類の半導体光導波路とも反応性イオンエッチングにより形成することにより、形状の制御性およびウエハ面内の均一性に優れている。さらに形状の制御性は、半導体装置の重要な特性の一つである素子の寄生容量の制御とも密接な関係があるため、寄生容量の低減が可能である。
【００２２】
上記本発明の実施にあたって、前記第１クラッド層形成用半導体層の一部を選択的にエッチングして、第１エッチング用マスク層の形状をひさし状にする工程におけるエッチング量は、０.１μｍ 以上で、かつ前記活性層形成用半導体層をエッチングしない量であることが望ましい。
【００２３】
また、上記第１クラッド層形成用半導体層上に形成する第１エッチング用マスクのパターン形状は、ストライプ状のほかに、マッハツェンダ型とすることも可能である。
【００２４】
さらに、上記第２クラッド層形成用半導体層上に形成するエッチング用マスクのパターンは、ストライプ状の他にテーパー状であってもよい。
【００２５】
また、第１半導体光導波路における第１クラッド層上部でかつ第２半導体光導波路との結合部から第１半導体光導波路側０.１μｍ 以上の部分に、第２半導体光導波路の第２クラッド層形成用半導体層結晶成長時に生じた前記第２クラッド層形成用半導体層と同じ半導体材料があることが好ましい。
【００２６】
【発明の実施の形態】
本発明の一実施例を図１０〜図１６に示す工程概略図を用いて説明する。ここで、上記各図は、半導体装置加工部の斜視図（ａ）、およびその一点破線部より切断した縦断面図（ｂ）を示している。
【００２７】
ｎ型ＩｎＰ基板４０１上にｎ型ＩｎＡｌＡｓバッファ層４０２，ＭＱＷ構造である吸収層４０３，ｐ型ＩｎＡｌＡｓクラッド層４０４、及びｐ+型ＩｎＧａＡsコンタクト層４０５を分子線エピタキシー法（ＭＢＥ法）で成長する（図１０）。次いで、通常のＣＶＤ技術により絶縁膜４０６を形成し、この上にリソグラフィ技術及びエッチング技術を用いて前記の絶縁膜にエッチング用マスクのパターンを形成する（図１１）。
【００２８】
次に前記のパターニングされた絶縁膜４０６をエッチング用マスクとしてＢｒ系のエッチャントを用いたウエットエッチングにより、絶縁膜４０６のパターンに対して少なくともｐ+ 型ＩｎＧａＡｓコンタクト層４０５を０.１μｍ 程度エッチングし、これと同時に絶縁膜４０６にひさしを形成する（図１２）。
【００２９】
次いで、前記パターニングされた絶縁膜４０６をエッチングマスクとして、塩素系プラズマを用いた反応性イオンエッチングにより前記ｐ+ 型ＩｎＧａＡｓコンタクト層４０５，ｐ型ＩｎＡｌＡｓクラッド層４０４，吸収層４０３、及びｎ型ＩｎＡｌＡｓバッファ層４０２をこれらの結晶方向に対して異方的にエッチングし第１半導体光導波路を形成した後（図１３）、反応性イオンエッチングによる半導体結晶へのダメージを受けた層を取り除くことを目的としたウエットエッチングおよび反応性イオンエッチングにより付着した異物を取り除くための洗浄を行う。この工程後においても前述のひさしの形状は十分保持されていることは言うまでもない。
【００３０】
次いで、有機金属気相成長法により、前記パターニングされた絶縁膜４０６をマスクとしてＩｎＰバッファ層４０７，ＩｎＧａＡｓＰコア層４０８，ＩｎＰクラッド層４０９を順次選択成長する（図１４）。
【００３１】
次いで絶縁膜４０６を完全に除去し、再び通常のＣＶＤ技術により絶縁膜を形成し、この上にリソグラフィ技術及びエッチング技術を用いて、前記第１半導体光導波路上でかつその同一直線上に絶縁膜によるエッチング用マスクのパターンを形成する（図１５）。さらに、この絶縁膜をエッチングマスクとして、塩素系プラズマを用いた反応性イオンエッチングによりＩｎＰクラッド層４０９，
ＩｎＧａＡｓＰコア層４０８，ＩｎＰバッファ層４０７をこれらの結晶方向に対して異方的にエッチングし第２半導体光導波路を形成する（図１６）。
【００３２】
その後再び反応性イオンエッチングによる半導体結晶へのダメージを受けた層を取り除くことを目的としたウエットエッチングおよび反応性イオンエッチングにより付着した異物を取り除くための洗浄を行う。
【００３３】
上述の実施例は、導波路集積化電界吸収型光変調器の製造工程の一部である。本変調器はＭＱＷ吸収層を持つ変調領域の光導波路（前記第１半導体光導波路）とＩｎＧａＡｓ／ＩｎＰ導波路を有する導波路領域の光導波路（前記第２半導体光導波路）からなる。導波路領域のＩｎＧａＡｓ／ＩｎＰ光導波路はアンドープ層からなっており、導波路集積化に伴う寄生容量が生じない。従って、本素子のように２種類の異なる半導体光導波路を同一基板上に形成する、すなわち接続することにより、素子の高速化が可能になる。また本素子に光を入射させた場合に、２種類の半導体光導波路を接続したことによる光挿入損失の増加は約１ｄＢ以下と極めて小さく、素子製造工程における選択成長が、良好に行われた結果を示した。
【００３４】
本実施例ではｐ+ 型ＩｎＧａＡｓ層４０５にエッチングを施し絶縁膜４０６にひさしを形成する方法として、Ｂｒ系エッチャントによるウエットエッチングを用いたが、これ以外のエッチャントによるウエットエッチング，試料におけるエッチングの面内分布を向上させるための治具を用いたウエットエッチング，試料に直接あたるプラズマの強度を抑制しガスプラズマのラジカルな成分によりサイドエッチが形成できる条件下における反応性イオンエッチング，ケミカル反応性イオンエッチング、など少なくともｐ+ 型ＩｎＧａＡｓ層が絶縁膜４０６に対してサイドエッチされ絶縁膜４０６がひさし状に加工されれば本実施例と同様の効果がある。
【００３５】
また、反応性イオンエッチング処理については、上記実施例においては塩素系ガスのプラズマをエッチングガスとして用いたが、他のハロゲン系ガス、及びメタン系などの有機系のガスを用いても本実施例と同様の効果がある。
【００３６】
さらに、反応性イオンエッチングにより加工する半導体光導波路側面の上記ｐ型ＩｎＰ基板４０１に対する角度は、反応性イオンエッチングの際におけるエッチングされる半導体試料の温度，エッチングガスの流量または流量比，エッチングされる半導体試料とエッチングガスプラズマとの間の電位差などのエッチング条件により変えることが可能であるが、上記絶縁膜にひさしの形状が十分保持されていれば、上記の角度は限定しなくても次工程である選択成長においてはほぼ同様の効果がある。
【００３７】
また、上記実施例において反応性イオンエッチング後の洗浄については反応性イオンエッチングに伴ったガスまたは半導体のかすなどの付着異物をとることを目的とし、純水による洗浄，メタノール，アセトンなどによる有機洗浄，硫酸による脱脂、および純水や有機溶媒による超音波洗浄などがある。反応性イオンエッチング後のエッチングについては反応性イオンエッチングによるダメージを受けた層を除去することを目的とし、エッチングする半導体によって硫酸系，塩酸系，燐酸系，Ｂｒ系などがある。また、エッチングと洗浄の順序，回数は特に規定しなくとも、前述の効果があることは言うまでもない。
【００３８】
図８は、第２クラッド層形成用半導体層結晶成長時に生じた当該半導体層と同じ半導体材料が、第１半導体光導波路の第１クラッド層の一部、３０８で示した部分にあることを示す図である。
【００３９】
図９は本発明による半導体装置の一実施例の導波路集積化電界吸収型光変調器を示す。同図（ａ）はこの半導体装置の上面図であり、同図（ｂ）（ｃ）及び
（ｄ）は、（ａ）に書き込まれた一点破線Ａ−Ａ′，Ｂ−Ｂ′、及びＣ−Ｃ′で切断したときの断面図をそれぞれ示す。
【００４０】
図において、６０１はｎ型ＩｎＰ基板、６０２はｎ型ＩｎＡｌＡｓバッファ層、６０３は吸収層、６０４はｐ型ＩｎＡｌＡｓクラッド層、６０５はｐ+ 型
ＩｎＧａＡｓコンタクト層、６０６はＩｎＰバッファ層、６０７はＩｎＧaＡsＰコア層、６０８はＩｎＰクラッド層、６０９はＳｉＯ2 膜、６１０はポリイミド、６１１はｐ- 電極、６１２はｎ- 電極、６１３は反射防止膜である。
【００４１】
図１７は本発明による半導体装置の一実施例の導波路集積化マッハツェンダ型光変調器を示す。同図（ａ）はこの半導体装置を上部から見た図であり、同図
（ｂ）（ｃ）及び（ｄ）は、（ａ）に書き込まれた一点破線Ａ−Ａ′，Ｂ−Ｂ′，及びＣ−Ｃ′で切断したときの断面図をそれぞれ示す。
【００４２】
図において、７０１はｎ型ＩｎＰ基板、７０２はｎ型ＩｎＰバッファ層、703は活性層、７０４はｐ型ＩｎＡｌＡｓクラッド層、７０５はｐ+ 型ＩｎＧａＡｓコンタクト層、７０６はＩｎＰバッファ層、７０７はＩｎＡｌＡｓとＩｎＧaＡsからなる量子井戸層、７０８はＩｎＰクラッド層、７０９はＳｉＯ2 膜、７１０はポリイミド、７１１はｐ- 電極、７１２はｎ- 電極、７１３は反射防止膜である。
【００４３】
【発明の効果】
本発明により、第１の半導体光導波路とこれに対して選択成長後に同一直線上に形成する第２の半導体光導波路が滑らかに接続することができ、第１の導波路から第２の導波路にわたる全導波路に光を挿入した場合に、２種類の異なる半導体光導波路の接続部で生じる過剰損を最小限にすることができる。さらに、２種類の半導体光導波路とも反応性イオンエッチングにより形成するため形状の制御性に優れており、例えば導波路における光の横モード制御や、半導体装置の寄生容量の低減も可能である。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造工程の一例を示す斜視図および断面図。
【図２】本発明の半導体装置の製造工程の一例を示す斜視図および断面図。
【図３】本発明の半導体装置の製造工程の一例を示す斜視図および断面図。
【図４】本発明の半導体装置の製造工程の一例を示す斜視図および断面図。
【図５】本発明の半導体装置の製造工程の一例を示す斜視図および断面図。
【図６】本発明の半導体装置の製造工程の一例を示す斜視図および断面図。
【図７】本発明の半導体装置の製造工程の一例を示す斜視図および断面図。
【図８】本発明の一実施例の半導体装置の斜視図および断面図。
【図９】本発明の一実施例の半導体装置の平面図および断面図。
【図１０】本発明の実施例における半導体装置製造工程を示す斜視図および断面図。
【図１１】本発明の実施例における半導体装置製造工程を示す斜視図および断面図。
【図１２】本発明の実施例における半導体装置製造工程を示す斜視図および断面図。
【図１３】本発明の実施例における半導体装置製造工程を示す斜視図および断面図。
【図１４】本発明の実施例における半導体装置製造工程を示す斜視図および断面図。
【図１５】本発明の実施例における半導体装置製造工程を示す斜視図および断面図。
【図１６】本発明の実施例における半導体装置製造工程を示す斜視図および断面図。
【図１７】本発明の一実施例の半導体装置を示す平面図および断面図。
【符号の説明】
１０１，３０１…半導体基板、１０２，３０２…活性層形成用半導体層、１０３，３０３…第１クラッド層形成用半導体層、１０４…第１エッチング用マスク、１０５，３０５…コア層形成用半導体層、１０６，３０６…第２クラッド層形成用半導体層、１０７，３０７…第２エッチング用マスク、２０８，…第１半導体光導波路、２０９…第２半導体光導波路、１０８，４１１…ひさし部、３０８…第１クラッド層の一部にある第２クラッド層形成用半導体層結晶成長時に生じた当該半導体層と同じ半導体材料、４０１，６０１，７０１…ｎ型ＩｎＰ基板、４０２，６０２…ｎ型ＩｎＡｌＡｓバッファ層、４０３，６０３…吸収層、４０４，６０４，７０４…ｐ型ＩｎＡｌＡｓクラッド層、４０５，６０５，７０５…ｐ+ 型ＩｎＧａＡｓコンタクト層、４０６…エッチング用絶縁膜マスク、４０７，６０６,７０６…ＩｎＰバッファ層、４０８，６０７，…ＩｎＧａＡｓＰコア層、４０９，６０８，７０８…ＩｎＰクラッド層、４１０…エッチング用絶縁膜マスク、609,７０９…ＳｉＯ2 膜、６１０，７１０…ポリイミド、６１１，７１１…ｐ- 電極、６１２，７１２…ｎ- 電極、６１３，７１３…反射防止膜、７０２…ｎ型InPバッファ層、７０３…活性層。
【発明の属する技術分野】
本発明は、半導体基板上に半導体光導波路を形成した半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
従来、半導体基板上に半導体層により第１半導体光導波路を形成し、第１半導体光導波路と同一直線上に滑らかに接続する第２半導体光導波路を形成する構造を有する半導体装置を製造する場合、第１半導体光導波路を形成する工程において、通常の反応性イオンエッチング処理により第１半導体光導波路を形成し、続いて反応性イオンエッチングにより生じたダメージ層をウエットエッチング処理により除去し、第２半導体光導波路形成用半導体層を選択成長した後、第１半導体光導波路と同一直線上に第２半導体光導波路を反応性イオンエッチング処理により形成する方法がある。
【０００３】
これらの工程において、第１半導体光導波路を形成した後の選択成長が、異常成長することなく平坦に行われることが、第１半導体光導波路と、その後に形成する第２半導体光導波路とが滑らかに接続されるための必要条件である。前述の方法では、第１半導体光導波路形成後のウエットエッチング処理により、エッチング用マスクに対して半導体導波路が選択的にエッチングされエッチング用マスクがひさし状になる。このエッチング用マスクのひさしにより選択成長の際に結晶が異常成長することなく平坦に成長し、第２半導体光導波路形成後に第１半導体光導波路と第２半導体光導波路とが滑らかに接続される。
【０００４】
このほか、選択成長において結晶を異常成長させることなく平坦に成長させる方法としては、１９９５年応用物理学会春季大会の２１ｐ−ＭＧ−１６、および２８ａ−ＳＺＹ−６などに報告されているように、有機金属気相成長法による選択成長の際に塩素などのハロゲン系ガスを流す、あるいは選択成長の際に試料を加熱し通常の成長温度より高くする、などの方法がある。
【０００５】
【発明が解決しようとする課題】
半導体基板上にパターン化された半導体光導波路を半導体または半導体積層体で選択成長を行う際に、エッチング用マスクにひさしが形成されていない場合、選択成長した結晶層がエッチング用マスク上にはい上がって成長する異常成長が起こり、平坦な結晶形状が得られない。このため第１半導体光導波路と同一直線上に第２半導体光導波路を形成し全導波路に光を挿入した際に、これらの接合部に異常成長した部分での光の散乱による大きな過剰損が生じ、素子特性上好ましくない。
【０００６】
また従来行われている第１半導体光導波路形成後に反応性イオンエッチングによって生じたダメージ層をウエットエッチング処理により除去する際に第１半導体光導波路をエッチングし、エッチング用マスクをひさし状にする方法については、ウエットエッチング処理は本来ダメージ層除去が目的であり、半導体光導波路の形状、特に導波路断面の形状を制御するためにはダメージ層が除去できる最小の量のエッチングにとどめることが望ましい。
【０００７】
しかし、エッチング用マスクのひさしの大きさを、選択成長の際に結晶の異常成長が起こらない最適な大きさにすることは難しい。言い換えれば、エッチング用マスクのひさしの大きさを選択成長の際に結晶の異常成長が起こらないようなものにすると、ウエットエッチング処理の際に半導体光導波路の形状、特に断面形状が制御できないといった問題点を生ずる。
【０００８】
本発明は、これら従来技術の問題点を解決し、第１半導体光導波路を所望の形状に形成し、続いて選択成長を行った後、第２半導体光導波路を同一直線上に形成し、２種類以上の半導体導波路を光学的に滑らかに接続した構造を有する半導体装置及びその製造方法を提供することを目的としてなされたものである。
【０００９】
【課題を解決するための手段】
本発明の方法は、半導体基板上に少なくとも２種類の異なる半導体層の光導波路を同一直線上に形成する半導体装置の製造方法において、半導体基板上に、少なくとも活性層形成用半導体層及びその上側に第１クラッド層形成用半導体層を形成する工程と、上記第１クラッド層形成用半導体層上にストライプ状の第１エッチング用マスクを形成する工程と、上記第１クラッド層形成用半導体層の一部を選択的にエッチングして、第１エッチング用マスクの形状をひさし状にする工程と、上記第１クラッド層形成用半導体層、及び上記活性層形成用半導体層を反応性イオンエッチング法によりエッチングし、第１クラッド層と活性層から構成される第１半導体光導波路を形成する工程と、上記第１クラッド層と活性層はエッチングし、かつ上記第１エッチング用マスクはエッチングされないエッチャントにより、上記第１半導体光導波路を所定量エッチングする工程と、上記エッチャントによりエッチングされた部分に、上記第１エッチング用マスクをマスクとして、少なくともコア層形成用半導体層、及び第２クラッド層形成用半導体層を有機金属気相法により選択成長する工程と、上記第１エッチング用マスクを除去する工程と、上記第２クラッド層形成用半導体層上に、ストライプ状でかつ上記第１半導体光導波路上及びこれと同一直線上に、第２半導体光導波路形成用のエッチング用マスクを形成する工程と、上記第２クラッド層形成用半導体層、及び上記コア層形成用半導体層を反応性イオンエッチング法によりエッチングし、第２クラッド層とコア層から構成される第２半導体光導波路を形成する工程を有することを特徴とする。
【００１０】
すなわち、上記の選択成長に伴う課題については、上記本発明の方法において、第１クラッド層形成用半導体層をエッチングする工程で、エッチング用マスクを半導体光導波路に対してひさし状にすることにより解決可能である。このエッチングによりエッチング用マスクのひさしの大きさを、選択成長の際に結晶の異常成長が起こらないような大きさに最適化することが可能である。
【００１１】
さらにこのエッチング処理は第１の半導体光導波路を形成する前に行い、かつ活性層形成用半導体層はエッチングしないため、従来の方法で問題になっているエッチング処理による半導体光導波路の形状、特に断面形状の変化は半導体光導波路上の十分小さい部分に限られ、半導体光導波路を所望の形状に形成することが可能である。また、反応性イオンエッチング後のダメージ層除去を目的としたウエットエッチングは、ダメージ層を除去できる最適量を行えばよく、活性層を含めた半導体光導波路形状の変化も必要最小限にとどめることができる。
【００１２】
図１〜図７は上記本発明の製造方法における工程概略図であり、各図とも半導体装置加工部の斜視図（ａ）、およびその一点破線部より切断した縦断面図(ｂ)を示している。
【００１３】
図１は半導体基板１０１上に活性層形成用半導体層１０２、及び第１クラッド層形成用半導体層１０３をエピタキシャル成長し、次いで第１エッチング用マスク１０４を形成した状態を示す。
【００１４】
図２は第１エッチング用マスク１０４上にストライプ状のパターンを形成した状態を示す。
【００１５】
図３は前記第１クラッド層形成用半導体層１０３にエッチングを施し第１エッチング用マスク１０４にひさしを形成した状態を示す。
【００１６】
図４は前記第１エッチング用マスク１０４をマスクとして、通常の反応性イオンエッチング技術により第１クラッド層形成用半導体層１０３、及び活性層形成用半導体層１０２をこれらに結晶方向に対して異方的にかつ垂直にエッチングを施して第１半導体光導波路を形成した状態を示す。
【００１７】
図５は前記第１エッチング用マスク１０４をマスクとして、コア層形成用半導体層１０５、及び第２クラッド層形成用半導体層１０６を選択成長した状態を示す。
【００１８】
図６は第１半導体光導波路上及びその同一直線上に第２エッチング用マスク
１０７により、ストライプ状のパターンを形成した状態を示す。
【００１９】
図７は第２エッチング用マスク１０７をマスクとして、通常の反応性イオンエッチング技術により半導体層または半導体積層体１０４をこれらに結晶方向に対して異方的にかつ垂直にエッチングを施して第２半導体光導波路を形成した状態を示す。
【００２０】
本発明によると、第１クラッド層形成用半導体層エッチング工程において、エッチング用マスクを半導体光導波路に対してひさし状にすることにより、第１半導体光導波路を所望の形状に形成し、かつ選択成長において結晶が異常成長することなく平坦に再成長させることが可能になる。
【００２１】
これにより、第１半導体光導波路とこれに対して選択成長後に同一直線上に形成する第２半導体光導波路が滑らかに接続することができ、全導波路に光を挿入した場合に、２種類の異なる半導体光導波路を接続したことによる過剰損を最小限にすることができる。また、２種類の半導体光導波路とも反応性イオンエッチングにより形成することにより、形状の制御性およびウエハ面内の均一性に優れている。さらに形状の制御性は、半導体装置の重要な特性の一つである素子の寄生容量の制御とも密接な関係があるため、寄生容量の低減が可能である。
【００２２】
上記本発明の実施にあたって、前記第１クラッド層形成用半導体層の一部を選択的にエッチングして、第１エッチング用マスク層の形状をひさし状にする工程におけるエッチング量は、０.１μｍ 以上で、かつ前記活性層形成用半導体層をエッチングしない量であることが望ましい。
【００２３】
また、上記第１クラッド層形成用半導体層上に形成する第１エッチング用マスクのパターン形状は、ストライプ状のほかに、マッハツェンダ型とすることも可能である。
【００２４】
さらに、上記第２クラッド層形成用半導体層上に形成するエッチング用マスクのパターンは、ストライプ状の他にテーパー状であってもよい。
【００２５】
また、第１半導体光導波路における第１クラッド層上部でかつ第２半導体光導波路との結合部から第１半導体光導波路側０.１μｍ 以上の部分に、第２半導体光導波路の第２クラッド層形成用半導体層結晶成長時に生じた前記第２クラッド層形成用半導体層と同じ半導体材料があることが好ましい。
【００２６】
【発明の実施の形態】
本発明の一実施例を図１０〜図１６に示す工程概略図を用いて説明する。ここで、上記各図は、半導体装置加工部の斜視図（ａ）、およびその一点破線部より切断した縦断面図（ｂ）を示している。
【００２７】
ｎ型ＩｎＰ基板４０１上にｎ型ＩｎＡｌＡｓバッファ層４０２，ＭＱＷ構造である吸収層４０３，ｐ型ＩｎＡｌＡｓクラッド層４０４、及びｐ+型ＩｎＧａＡsコンタクト層４０５を分子線エピタキシー法（ＭＢＥ法）で成長する（図１０）。次いで、通常のＣＶＤ技術により絶縁膜４０６を形成し、この上にリソグラフィ技術及びエッチング技術を用いて前記の絶縁膜にエッチング用マスクのパターンを形成する（図１１）。
【００２８】
次に前記のパターニングされた絶縁膜４０６をエッチング用マスクとしてＢｒ系のエッチャントを用いたウエットエッチングにより、絶縁膜４０６のパターンに対して少なくともｐ+ 型ＩｎＧａＡｓコンタクト層４０５を０.１μｍ 程度エッチングし、これと同時に絶縁膜４０６にひさしを形成する（図１２）。
【００２９】
次いで、前記パターニングされた絶縁膜４０６をエッチングマスクとして、塩素系プラズマを用いた反応性イオンエッチングにより前記ｐ+ 型ＩｎＧａＡｓコンタクト層４０５，ｐ型ＩｎＡｌＡｓクラッド層４０４，吸収層４０３、及びｎ型ＩｎＡｌＡｓバッファ層４０２をこれらの結晶方向に対して異方的にエッチングし第１半導体光導波路を形成した後（図１３）、反応性イオンエッチングによる半導体結晶へのダメージを受けた層を取り除くことを目的としたウエットエッチングおよび反応性イオンエッチングにより付着した異物を取り除くための洗浄を行う。この工程後においても前述のひさしの形状は十分保持されていることは言うまでもない。
【００３０】
次いで、有機金属気相成長法により、前記パターニングされた絶縁膜４０６をマスクとしてＩｎＰバッファ層４０７，ＩｎＧａＡｓＰコア層４０８，ＩｎＰクラッド層４０９を順次選択成長する（図１４）。
【００３１】
次いで絶縁膜４０６を完全に除去し、再び通常のＣＶＤ技術により絶縁膜を形成し、この上にリソグラフィ技術及びエッチング技術を用いて、前記第１半導体光導波路上でかつその同一直線上に絶縁膜によるエッチング用マスクのパターンを形成する（図１５）。さらに、この絶縁膜をエッチングマスクとして、塩素系プラズマを用いた反応性イオンエッチングによりＩｎＰクラッド層４０９，
ＩｎＧａＡｓＰコア層４０８，ＩｎＰバッファ層４０７をこれらの結晶方向に対して異方的にエッチングし第２半導体光導波路を形成する（図１６）。
【００３２】
その後再び反応性イオンエッチングによる半導体結晶へのダメージを受けた層を取り除くことを目的としたウエットエッチングおよび反応性イオンエッチングにより付着した異物を取り除くための洗浄を行う。
【００３３】
上述の実施例は、導波路集積化電界吸収型光変調器の製造工程の一部である。本変調器はＭＱＷ吸収層を持つ変調領域の光導波路（前記第１半導体光導波路）とＩｎＧａＡｓ／ＩｎＰ導波路を有する導波路領域の光導波路（前記第２半導体光導波路）からなる。導波路領域のＩｎＧａＡｓ／ＩｎＰ光導波路はアンドープ層からなっており、導波路集積化に伴う寄生容量が生じない。従って、本素子のように２種類の異なる半導体光導波路を同一基板上に形成する、すなわち接続することにより、素子の高速化が可能になる。また本素子に光を入射させた場合に、２種類の半導体光導波路を接続したことによる光挿入損失の増加は約１ｄＢ以下と極めて小さく、素子製造工程における選択成長が、良好に行われた結果を示した。
【００３４】
本実施例ではｐ+ 型ＩｎＧａＡｓ層４０５にエッチングを施し絶縁膜４０６にひさしを形成する方法として、Ｂｒ系エッチャントによるウエットエッチングを用いたが、これ以外のエッチャントによるウエットエッチング，試料におけるエッチングの面内分布を向上させるための治具を用いたウエットエッチング，試料に直接あたるプラズマの強度を抑制しガスプラズマのラジカルな成分によりサイドエッチが形成できる条件下における反応性イオンエッチング，ケミカル反応性イオンエッチング、など少なくともｐ+ 型ＩｎＧａＡｓ層が絶縁膜４０６に対してサイドエッチされ絶縁膜４０６がひさし状に加工されれば本実施例と同様の効果がある。
【００３５】
また、反応性イオンエッチング処理については、上記実施例においては塩素系ガスのプラズマをエッチングガスとして用いたが、他のハロゲン系ガス、及びメタン系などの有機系のガスを用いても本実施例と同様の効果がある。
【００３６】
さらに、反応性イオンエッチングにより加工する半導体光導波路側面の上記ｐ型ＩｎＰ基板４０１に対する角度は、反応性イオンエッチングの際におけるエッチングされる半導体試料の温度，エッチングガスの流量または流量比，エッチングされる半導体試料とエッチングガスプラズマとの間の電位差などのエッチング条件により変えることが可能であるが、上記絶縁膜にひさしの形状が十分保持されていれば、上記の角度は限定しなくても次工程である選択成長においてはほぼ同様の効果がある。
【００３７】
また、上記実施例において反応性イオンエッチング後の洗浄については反応性イオンエッチングに伴ったガスまたは半導体のかすなどの付着異物をとることを目的とし、純水による洗浄，メタノール，アセトンなどによる有機洗浄，硫酸による脱脂、および純水や有機溶媒による超音波洗浄などがある。反応性イオンエッチング後のエッチングについては反応性イオンエッチングによるダメージを受けた層を除去することを目的とし、エッチングする半導体によって硫酸系，塩酸系，燐酸系，Ｂｒ系などがある。また、エッチングと洗浄の順序，回数は特に規定しなくとも、前述の効果があることは言うまでもない。
【００３８】
図８は、第２クラッド層形成用半導体層結晶成長時に生じた当該半導体層と同じ半導体材料が、第１半導体光導波路の第１クラッド層の一部、３０８で示した部分にあることを示す図である。
【００３９】
図９は本発明による半導体装置の一実施例の導波路集積化電界吸収型光変調器を示す。同図（ａ）はこの半導体装置の上面図であり、同図（ｂ）（ｃ）及び
（ｄ）は、（ａ）に書き込まれた一点破線Ａ−Ａ′，Ｂ−Ｂ′、及びＣ−Ｃ′で切断したときの断面図をそれぞれ示す。
【００４０】
図において、６０１はｎ型ＩｎＰ基板、６０２はｎ型ＩｎＡｌＡｓバッファ層、６０３は吸収層、６０４はｐ型ＩｎＡｌＡｓクラッド層、６０５はｐ+ 型
ＩｎＧａＡｓコンタクト層、６０６はＩｎＰバッファ層、６０７はＩｎＧaＡsＰコア層、６０８はＩｎＰクラッド層、６０９はＳｉＯ2 膜、６１０はポリイミド、６１１はｐ- 電極、６１２はｎ- 電極、６１３は反射防止膜である。
【００４１】
図１７は本発明による半導体装置の一実施例の導波路集積化マッハツェンダ型光変調器を示す。同図（ａ）はこの半導体装置を上部から見た図であり、同図
（ｂ）（ｃ）及び（ｄ）は、（ａ）に書き込まれた一点破線Ａ−Ａ′，Ｂ−Ｂ′，及びＣ−Ｃ′で切断したときの断面図をそれぞれ示す。
【００４２】
図において、７０１はｎ型ＩｎＰ基板、７０２はｎ型ＩｎＰバッファ層、703は活性層、７０４はｐ型ＩｎＡｌＡｓクラッド層、７０５はｐ+ 型ＩｎＧａＡｓコンタクト層、７０６はＩｎＰバッファ層、７０７はＩｎＡｌＡｓとＩｎＧaＡsからなる量子井戸層、７０８はＩｎＰクラッド層、７０９はＳｉＯ2 膜、７１０はポリイミド、７１１はｐ- 電極、７１２はｎ- 電極、７１３は反射防止膜である。
【００４３】
【発明の効果】
本発明により、第１の半導体光導波路とこれに対して選択成長後に同一直線上に形成する第２の半導体光導波路が滑らかに接続することができ、第１の導波路から第２の導波路にわたる全導波路に光を挿入した場合に、２種類の異なる半導体光導波路の接続部で生じる過剰損を最小限にすることができる。さらに、２種類の半導体光導波路とも反応性イオンエッチングにより形成するため形状の制御性に優れており、例えば導波路における光の横モード制御や、半導体装置の寄生容量の低減も可能である。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造工程の一例を示す斜視図および断面図。
【図２】本発明の半導体装置の製造工程の一例を示す斜視図および断面図。
【図３】本発明の半導体装置の製造工程の一例を示す斜視図および断面図。
【図４】本発明の半導体装置の製造工程の一例を示す斜視図および断面図。
【図５】本発明の半導体装置の製造工程の一例を示す斜視図および断面図。
【図６】本発明の半導体装置の製造工程の一例を示す斜視図および断面図。
【図７】本発明の半導体装置の製造工程の一例を示す斜視図および断面図。
【図８】本発明の一実施例の半導体装置の斜視図および断面図。
【図９】本発明の一実施例の半導体装置の平面図および断面図。
【図１０】本発明の実施例における半導体装置製造工程を示す斜視図および断面図。
【図１１】本発明の実施例における半導体装置製造工程を示す斜視図および断面図。
【図１２】本発明の実施例における半導体装置製造工程を示す斜視図および断面図。
【図１３】本発明の実施例における半導体装置製造工程を示す斜視図および断面図。
【図１４】本発明の実施例における半導体装置製造工程を示す斜視図および断面図。
【図１５】本発明の実施例における半導体装置製造工程を示す斜視図および断面図。
【図１６】本発明の実施例における半導体装置製造工程を示す斜視図および断面図。
【図１７】本発明の一実施例の半導体装置を示す平面図および断面図。
【符号の説明】
１０１，３０１…半導体基板、１０２，３０２…活性層形成用半導体層、１０３，３０３…第１クラッド層形成用半導体層、１０４…第１エッチング用マスク、１０５，３０５…コア層形成用半導体層、１０６，３０６…第２クラッド層形成用半導体層、１０７，３０７…第２エッチング用マスク、２０８，…第１半導体光導波路、２０９…第２半導体光導波路、１０８，４１１…ひさし部、３０８…第１クラッド層の一部にある第２クラッド層形成用半導体層結晶成長時に生じた当該半導体層と同じ半導体材料、４０１，６０１，７０１…ｎ型ＩｎＰ基板、４０２，６０２…ｎ型ＩｎＡｌＡｓバッファ層、４０３，６０３…吸収層、４０４，６０４，７０４…ｐ型ＩｎＡｌＡｓクラッド層、４０５，６０５，７０５…ｐ+ 型ＩｎＧａＡｓコンタクト層、４０６…エッチング用絶縁膜マスク、４０７，６０６,７０６…ＩｎＰバッファ層、４０８，６０７，…ＩｎＧａＡｓＰコア層、４０９，６０８，７０８…ＩｎＰクラッド層、４１０…エッチング用絶縁膜マスク、609,７０９…ＳｉＯ2 膜、６１０，７１０…ポリイミド、６１１，７１１…ｐ- 電極、６１２，７１２…ｎ- 電極、６１３，７１３…反射防止膜、７０２…ｎ型InPバッファ層、７０３…活性層。
Claims (4)
- 半導体基板上に少なくとも２種類の異なる半導体層の光導波路を同一直線上に形成する半導体装置の製造方法において、
半導体基板上に、少なくとも活性層形成用半導体層及びその上側に第１クラッド層形成用半導体層を形成する工程と、
上記第１クラッド層形成用半導体層上にストライプ状の第１エッチング用マスクを形成する工程と、
上記第１クラッド層形成用半導体層の一部を選択的にエッチングして、第１エッチング用マスクの形状をひさし状にする工程と、
上記第１クラッド層形成用半導体層、及び上記活性層形成用半導体層を反応性イオンエッチング法によりエッチングし、第１クラッド層と活性層から構成される第１半導体光導波路を形成する工程と、
上記第１クラッド層と活性層はエッチングし、かつ上記第１エッチング用マスクはエッチングされないエッチャントにより、上記第１半導体光導波路を所定量エッチングする工程と、
上記エッチャントによりエッチングされた部分に、上記第１エッチング用マスクをマスクとして、少なくともコア層形成用半導体層、及び第２クラッド層形成用半導体層を有機金属気相法により選択成長する工程と、
上記第１エッチング用マスクを除去する工程と、
上記第２クラッド層形成用半導体層上に、ストライプ状でかつ上記第１半導体光導波路上及びこれと同一直線上に、第２半導体光導波路形成用のエッチング用マスクを形成する工程と、
上記第２クラッド層形成用半導体層、及び上記コア層形成用半導体層を反応性イオンエッチング法によりエッチングし、第２クラッド層とコア層から構成される第２半導体光導波路を形成する工程を有し、前記第１半導体光導波路と前記第２半導体光導波路とが平坦に形成されていることを特徴とする半導体装置の製造方法。 - 請求項１に記載の半導体装置の製造方法において、前記第１クラッド層形成用半導体層の一部を選択的にエッチングして、第１エッチング用マスク層の形状をひさし状にする工程におけるエッチング量は、０.１μｍ 以上でかつ前記活性層形成用半導体層をエッチングしない量であることを特徴とする半導体装置の製造方法。
- 請求項１に記載の半導体装置の製造方法において、上記第１クラッド層形成用半導体層上に形成する第１エッチング用マスクのパターン形状は、ストライプ状のほかに、マッハツェンダ型であることを特徴とする半導体装置の製造方法。
- 請求項１に記載の半導体装置の製造方法において、上記第２クラッド層形成用半導体層上に形成するエッチング用マスクのパターンはストライプ状の他にテーパー状であることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10680196A JP3716039B2 (ja) | 1996-04-26 | 1996-04-26 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10680196A JP3716039B2 (ja) | 1996-04-26 | 1996-04-26 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09293926A JPH09293926A (ja) | 1997-11-11 |
| JP3716039B2 true JP3716039B2 (ja) | 2005-11-16 |
Family
ID=14442983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10680196A Expired - Fee Related JP3716039B2 (ja) | 1996-04-26 | 1996-04-26 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3716039B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002344067A (ja) * | 2001-05-21 | 2002-11-29 | Sumitomo Electric Ind Ltd | 光集積素子の製造方法 |
| JPWO2007108094A1 (ja) * | 2006-03-20 | 2009-07-30 | 富士通株式会社 | 光半導体装置の製造方法 |
-
1996
- 1996-04-26 JP JP10680196A patent/JP3716039B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09293926A (ja) | 1997-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3833435A (en) | Dielectric optical waveguides and technique for fabricating same | |
| GB2267602A (en) | Method of making semiconductor laser | |
| JPH05190968A (ja) | 自己整合性半導体レーザのリッジ構造の形成方法 | |
| JPH0621575A (ja) | 埋め込みヘテロ構造半導体デバイスの製作方法 | |
| US9153942B2 (en) | Method of manufacturing semiconductor device | |
| US5665612A (en) | Method for fabricating a planar buried heterostructure laser diode | |
| JP4959962B2 (ja) | 光半導体素子の製造方法 | |
| US9753350B2 (en) | Mach-Zehnder modulator, method of making optical waveguide structure | |
| JP3716039B2 (ja) | 半導体装置およびその製造方法 | |
| JP2742391B2 (ja) | 半導体の光集積回路の製造方法 | |
| JPH09237940A (ja) | 半導体装置，及びその製造方法 | |
| JP3765987B2 (ja) | 半導体装置の製造方法 | |
| JP2624450B2 (ja) | 量子細線構造の製造方法 | |
| JP3654429B2 (ja) | 光半導体装置の製造方法 | |
| JPH10335756A (ja) | 半導体レーザの製造方法 | |
| JP2710248B2 (ja) | 半導体レーザの製造方法 | |
| JP4350227B2 (ja) | 半導体結晶成長方法 | |
| KR100319774B1 (ko) | 자동정렬 구조의 평면 매립형 반도체 레이저 제조방법 | |
| JP3654432B2 (ja) | 光半導体装置の製造方法 | |
| JPH0369904A (ja) | テーパ付き半導体導波路とそのエッチング方法 | |
| JPH0824208B2 (ja) | 半導体レ−ザの製造法 | |
| JP2500615B2 (ja) | 埋め込み構造半導体光デバイスの製造方法 | |
| JPH05102607A (ja) | 埋込み構造半導体レーザの製造方法 | |
| JPH09102649A (ja) | 半導体光素子接合構造及びその接合部の製造方法 | |
| KR20060067111A (ko) | 단일 집적 반도체 광소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050401 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050524 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050706 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050809 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050829 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080902 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090902 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090902 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100902 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110902 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120902 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130902 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |