JPH09293926A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH09293926A
JPH09293926A JP10680196A JP10680196A JPH09293926A JP H09293926 A JPH09293926 A JP H09293926A JP 10680196 A JP10680196 A JP 10680196A JP 10680196 A JP10680196 A JP 10680196A JP H09293926 A JPH09293926 A JP H09293926A
Authority
JP
Japan
Prior art keywords
semiconductor
layer
forming
optical waveguide
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10680196A
Other languages
English (en)
Other versions
JP3716039B2 (ja
Inventor
Kazuhiko Naoe
和彦 直江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP10680196A priority Critical patent/JP3716039B2/ja
Publication of JPH09293926A publication Critical patent/JPH09293926A/ja
Application granted granted Critical
Publication of JP3716039B2 publication Critical patent/JP3716039B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 【課題】半導体基板上に同一直線上で光学的に滑らかに
接続する異なる2種類の半導体光導波路を形成する。 【解決手段】半導体基板上に活性層形成用半導体層、及
びクラッド層形成用半導体層を形成し、クラッド層形成
用半導体層の一部をエッチングすると同時にエッチング
用マスク層の形状をひさし状にし、反応性イオンエッチ
ング処理により第1半導体光導波路を形成し、コア層形
成用半導体、及びクラッド層形成用半導体を選択成長さ
せ、第1半導体光導波路と同一直線上にエッチング用マ
スクをパターニングし、再び反応性イオンエッチング処
理により、第2半導体光導波路を形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体基板上に半
導体光導波路を形成した半導体装置およびその製造方法
に関する。
【0002】
【従来の技術】従来、半導体基板上に半導体層により第
1半導体光導波路を形成し、第1半導体光導波路と同一
直線上に滑らかに接続する第2半導体光導波路を形成す
る構造を有する半導体装置を製造する場合、第1半導体
光導波路を形成する工程において、通常の反応性イオン
エッチング処理により第1半導体光導波路を形成し、続
いて反応性イオンエッチングにより生じたダメージ層を
ウエットエッチング処理により除去し、第2半導体光導
波路形成用半導体層を選択成長した後、第1半導体光導
波路と同一直線上に第2半導体光導波路を反応性イオン
エッチング処理により形成する方法がある。
【0003】これらの工程において、第1半導体光導波
路を形成した後の選択成長が、異常成長することなく平
坦に行われることが、第1半導体光導波路と、その後に
形成する第2半導体光導波路とが滑らかに接続されるた
めの必要条件である。前述の方法では、第1半導体光導
波路形成後のウエットエッチング処理により、エッチン
グ用マスクに対して半導体導波路が選択的にエッチング
されエッチング用マスクがひさし状になる。このエッチ
ング用マスクのひさしにより選択成長の際に結晶が異常
成長することなく平坦に成長し、第2半導体光導波路形
成後に第1半導体光導波路と第2半導体光導波路とが滑
らかに接続される。
【0004】このほか、選択成長において結晶を異常成
長させることなく平坦に成長させる方法としては、19
95年応用物理学会春季大会の21p−MG−16、お
よび28a−SZY−6などに報告されているように、
有機金属気相成長法による選択成長の際に塩素などのハ
ロゲン系ガスを流す、あるいは選択成長の際に試料を加
熱し通常の成長温度より高くする、などの方法がある。
【0005】
【発明が解決しようとする課題】半導体基板上にパター
ン化された半導体光導波路を半導体または半導体積層体
で選択成長を行う際に、エッチング用マスクにひさしが
形成されていない場合、選択成長した結晶層がエッチン
グ用マスク上にはい上がって成長する異常成長が起こ
り、平坦な結晶形状が得られない。このため第1半導体
光導波路と同一直線上に第2半導体光導波路を形成し全
導波路に光を挿入した際に、これらの接合部に異常成長
した部分での光の散乱による大きな過剰損が生じ、素子
特性上好ましくない。
【0006】また従来行われている第1半導体光導波路
形成後に反応性イオンエッチングによって生じたダメー
ジ層をウエットエッチング処理により除去する際に第1
半導体光導波路をエッチングし、エッチング用マスクを
ひさし状にする方法については、ウエットエッチング処
理は本来ダメージ層除去が目的であり、半導体光導波路
の形状、特に導波路断面の形状を制御するためにはダメ
ージ層が除去できる最小の量のエッチングにとどめるこ
とが望ましい。
【0007】しかし、エッチング用マスクのひさしの大
きさを、選択成長の際に結晶の異常成長が起こらない最
適な大きさにすることは難しい。言い換えれば、エッチ
ング用マスクのひさしの大きさを選択成長の際に結晶の
異常成長が起こらないようなものにすると、ウエットエ
ッチング処理の際に半導体光導波路の形状、特に断面形
状が制御できないといった問題点を生ずる。
【0008】本発明は、これら従来技術の問題点を解決
し、第1半導体光導波路を所望の形状に形成し、続いて
選択成長を行った後、第2半導体光導波路を同一直線上
に形成し、2種類以上の半導体導波路を光学的に滑らか
に接続した構造を有する半導体装置及びその製造方法を
提供することを目的としてなされたものである。
【0009】
【課題を解決するための手段】本発明の方法は、半導体
基板上に少なくとも2種類の異なる半導体層の光導波路
を同一直線上に形成する半導体装置の製造方法におい
て、半導体基板上に、少なくとも活性層形成用半導体層
及びその上側に第1クラッド層形成用半導体層を形成す
る工程と、上記第1クラッド層形成用半導体層上にスト
ライプ状の第1エッチング用マスクを形成する工程と、
上記第1クラッド層形成用半導体層の一部を選択的にエ
ッチングして、第1エッチング用マスクの形状をひさし
状にする工程と、上記第1クラッド層形成用半導体層、
及び上記活性層形成用半導体層を反応性イオンエッチン
グ法によりエッチングし、第1クラッド層と活性層から
構成される第1半導体光導波路を形成する工程と、上記
第1クラッド層と活性層はエッチングし、かつ上記第1
エッチング用マスクはエッチングされないエッチャント
により、上記第1半導体光導波路を所定量エッチングす
る工程と、上記エッチャントによりエッチングされた部
分に、上記第1エッチング用マスクをマスクとして、少
なくともコア層形成用半導体層、及び第2クラッド層形
成用半導体層を有機金属気相法により選択成長する工程
と、上記第1エッチング用マスクを除去する工程と、上
記第2クラッド層形成用半導体層上に、ストライプ状で
かつ上記第1半導体光導波路上及びこれと同一直線上
に、第2半導体光導波路形成用のエッチング用マスクを
形成する工程と、上記第2クラッド層形成用半導体層、
及び上記コア層形成用半導体層を反応性イオンエッチン
グ法によりエッチングし、第2クラッド層とコア層から
構成される第2半導体光導波路を形成する工程を有する
ことを特徴とする。
【0010】すなわち、上記の選択成長に伴う課題につ
いては、上記本発明の方法において、第1クラッド層形
成用半導体層をエッチングする工程で、エッチング用マ
スクを半導体光導波路に対してひさし状にすることによ
り解決可能である。このエッチングによりエッチング用
マスクのひさしの大きさを、選択成長の際に結晶の異常
成長が起こらないような大きさに最適化することが可能
である。
【0011】さらにこのエッチング処理は第1の半導体
光導波路を形成する前に行い、かつ活性層形成用半導体
層はエッチングしないため、従来の方法で問題になって
いるエッチング処理による半導体光導波路の形状、特に
断面形状の変化は半導体光導波路上の十分小さい部分に
限られ、半導体光導波路を所望の形状に形成することが
可能である。また、反応性イオンエッチング後のダメー
ジ層除去を目的としたウエットエッチングは、ダメージ
層を除去できる最適量を行えばよく、活性層を含めた半
導体光導波路形状の変化も必要最小限にとどめることが
できる。
【0012】図1〜図7は上記本発明の製造方法におけ
る工程概略図であり、各図とも半導体装置加工部の斜視
図(a)、およびその一点破線部より切断した縦断面図
(b)を示している。
【0013】図1は半導体基板101上に活性層形成用
半導体層102、及び第1クラッド層形成用半導体層1
03をエピタキシャル成長し、次いで第1エッチング用
マスク104を形成した状態を示す。
【0014】図2は第1エッチング用マスク104上に
ストライプ状のパターンを形成した状態を示す。
【0015】図3は前記第1クラッド層形成用半導体層
103にエッチングを施し第1エッチング用マスク10
4にひさしを形成した状態を示す。
【0016】図4は前記第1エッチング用マスク104
をマスクとして、通常の反応性イオンエッチング技術に
より第1クラッド層形成用半導体層103、及び活性層
形成用半導体層102をこれらに結晶方向に対して異方
的にかつ垂直にエッチングを施して第1半導体光導波路
を形成した状態を示す。
【0017】図5は前記第1エッチング用マスク104
をマスクとして、コア層形成用半導体層105、及び第
2クラッド層形成用半導体層106を選択成長した状態
を示す。
【0018】図6は第1半導体光導波路上及びその同一
直線上に第2エッチング用マスク107により、ストラ
イプ状のパターンを形成した状態を示す。
【0019】図7は第2エッチング用マスク107をマ
スクとして、通常の反応性イオンエッチング技術により
半導体層または半導体積層体104をこれらに結晶方向
に対して異方的にかつ垂直にエッチングを施して第2半
導体光導波路を形成した状態を示す。
【0020】本発明によると、第1クラッド層形成用半
導体層エッチング工程において、エッチング用マスクを
半導体光導波路に対してひさし状にすることにより、第
1半導体光導波路を所望の形状に形成し、かつ選択成長
において結晶が異常成長することなく平坦に再成長させ
ることが可能になる。
【0021】これにより、第1半導体光導波路とこれに
対して選択成長後に同一直線上に形成する第2半導体光
導波路が滑らかに接続することができ、全導波路に光を
挿入した場合に、2種類の異なる半導体光導波路を接続
したことによる過剰損を最小限にすることができる。ま
た、2種類の半導体光導波路とも反応性イオンエッチン
グにより形成することにより、形状の制御性およびウエ
ハ面内の均一性に優れている。さらに形状の制御性は、
半導体装置の重要な特性の一つである素子の寄生容量の
制御とも密接な関係があるため、寄生容量の低減が可能
である。
【0022】上記本発明の実施にあたって、前記第1ク
ラッド層形成用半導体層の一部を選択的にエッチングし
て、第1エッチング用マスク層の形状をひさし状にする
工程におけるエッチング量は、0.1μm 以上で、かつ
前記活性層形成用半導体層をエッチングしない量である
ことが望ましい。
【0023】また、上記第1クラッド層形成用半導体層
上に形成する第1エッチング用マスクのパターン形状
は、ストライプ状のほかに、マッハツェンダ型とするこ
とも可能である。
【0024】さらに、上記第2クラッド層形成用半導体
層上に形成するエッチング用マスクのパターンは、スト
ライプ状の他にテーパー状であってもよい。
【0025】また、第1半導体光導波路における第1ク
ラッド層上部でかつ第2半導体光導波路との結合部から
第1半導体光導波路側0.1μm 以上の部分に、第2半
導体光導波路の第2クラッド層形成用半導体層結晶成長
時に生じた前記第2クラッド層形成用半導体層と同じ半
導体材料があることが好ましい。
【0026】
【発明の実施の形態】本発明の一実施例を図10〜図1
6に示す工程概略図を用いて説明する。ここで、上記各
図は、半導体装置加工部の斜視図(a)、およびその一
点破線部より切断した縦断面図(b)を示している。
【0027】n型InP基板401上にn型InAlA
sバッファ層402,MQW構造である吸収層403,
p型InAlAsクラッド層404、及びp+型InG
aAsコンタクト層405を分子線エピタキシー法(M
BE法)で成長する(図10)。次いで、通常のCVD
技術により絶縁膜406を形成し、この上にリソグラフ
ィ技術及びエッチング技術を用いて前記の絶縁膜にエッ
チング用マスクのパターンを形成する(図11)。
【0028】次に前記のパターニングされた絶縁膜40
6をエッチング用マスクとしてBr系のエッチャントを
用いたウエットエッチングにより、絶縁膜406のパタ
ーンに対して少なくともp+ 型InGaAsコンタクト
層405を0.1μm 程度エッチングし、これと同時に
絶縁膜406にひさしを形成する(図12)。
【0029】次いで、前記パターニングされた絶縁膜4
06をエッチングマスクとして、塩素系プラズマを用い
た反応性イオンエッチングにより前記p+ 型InGaA
sコンタクト層405,p型InAlAsクラッド層4
04,吸収層403、及びn型InAlAsバッファ層
402をこれらの結晶方向に対して異方的にエッチング
し第1半導体光導波路を形成した後(図13)、反応性
イオンエッチングによる半導体結晶へのダメージを受け
た層を取り除くことを目的としたウエットエッチングお
よび反応性イオンエッチングにより付着した異物を取り
除くための洗浄を行う。この工程後においても前述のひ
さしの形状は十分保持されていることは言うまでもな
い。
【0030】次いで、有機金属気相成長法により、前記
パターニングされた絶縁膜406をマスクとしてInP
バッファ層407,InGaAsPコア層408,In
Pクラッド層409を順次選択成長する(図14)。
【0031】次いで絶縁膜406を完全に除去し、再び
通常のCVD技術により絶縁膜を形成し、この上にリソ
グラフィ技術及びエッチング技術を用いて、前記第1半
導体光導波路上でかつその同一直線上に絶縁膜によるエ
ッチング用マスクのパターンを形成する(図15)。さ
らに、この絶縁膜をエッチングマスクとして、塩素系プ
ラズマを用いた反応性イオンエッチングによりInPク
ラッド層409,InGaAsPコア層408,InP
バッファ層407をこれらの結晶方向に対して異方的に
エッチングし第2半導体光導波路を形成する(図1
6)。
【0032】その後再び反応性イオンエッチングによる
半導体結晶へのダメージを受けた層を取り除くことを目
的としたウエットエッチングおよび反応性イオンエッチ
ングにより付着した異物を取り除くための洗浄を行う。
【0033】上述の実施例は、導波路集積化電界吸収型
光変調器の製造工程の一部である。本変調器はMQW吸
収層を持つ変調領域の光導波路(前記第1半導体光導波
路)とInGaAs/InP導波路を有する導波路領域
の光導波路(前記第2半導体光導波路)からなる。導波
路領域のInGaAs/InP光導波路はアンドープ層
からなっており、導波路集積化に伴う寄生容量が生じな
い。従って、本素子のように2種類の異なる半導体光導
波路を同一基板上に形成する、すなわち接続することに
より、素子の高速化が可能になる。また本素子に光を入
射させた場合に、2種類の半導体光導波路を接続したこ
とによる光挿入損失の増加は約1dB以下と極めて小さ
く、素子製造工程における選択成長が、良好に行われた
結果を示した。
【0034】本実施例ではp+ 型InGaAs層405
にエッチングを施し絶縁膜406にひさしを形成する方
法として、Br系エッチャントによるウエットエッチン
グを用いたが、これ以外のエッチャントによるウエット
エッチング,試料におけるエッチングの面内分布を向上
させるための治具を用いたウエットエッチング,試料に
直接あたるプラズマの強度を抑制しガスプラズマのラジ
カルな成分によりサイドエッチが形成できる条件下にお
ける反応性イオンエッチング,ケミカル反応性イオンエ
ッチング、など少なくともp+ 型InGaAs層が絶縁
膜406に対してサイドエッチされ絶縁膜406がひさ
し状に加工されれば本実施例と同様の効果がある。
【0035】また、反応性イオンエッチング処理につい
ては、上記実施例においては塩素系ガスのプラズマをエ
ッチングガスとして用いたが、他のハロゲン系ガス、及
びメタン系などの有機系のガスを用いても本実施例と同
様の効果がある。
【0036】さらに、反応性イオンエッチングにより加
工する半導体光導波路側面の上記p型InP基板401
に対する角度は、反応性イオンエッチングの際における
エッチングされる半導体試料の温度,エッチングガスの
流量または流量比,エッチングされる半導体試料とエッ
チングガスプラズマとの間の電位差などのエッチング条
件により変えることが可能であるが、上記絶縁膜にひさ
しの形状が十分保持されていれば、上記の角度は限定し
なくても次工程である選択成長においてはほぼ同様の効
果がある。
【0037】また、上記実施例において反応性イオンエ
ッチング後の洗浄については反応性イオンエッチングに
伴ったガスまたは半導体のかすなどの付着異物をとるこ
とを目的とし、純水による洗浄,メタノール,アセトン
などによる有機洗浄,硫酸による脱脂、および純水や有
機溶媒による超音波洗浄などがある。反応性イオンエッ
チング後のエッチングについては反応性イオンエッチン
グによるダメージを受けた層を除去することを目的と
し、エッチングする半導体によって硫酸系,塩酸系,燐
酸系,Br系などがある。また、エッチングと洗浄の順
序,回数は特に規定しなくとも、前述の効果があること
は言うまでもない。
【0038】図8は、第2クラッド層形成用半導体層結
晶成長時に生じた当該半導体層と同じ半導体材料が、第
1半導体光導波路の第1クラッド層の一部、308で示
した部分にあることを示す図である。
【0039】図9は本発明による半導体装置の一実施例
の導波路集積化電界吸収型光変調器を示す。同図(a)
はこの半導体装置の上面図であり、同図(b)(c)及
び(d)は、(a)に書き込まれた一点破線A−A′,
B−B′、及びC−C′で切断したときの断面図をそれ
ぞれ示す。
【0040】図において、601はn型InP基板、6
02はn型InAlAsバッファ層、603は吸収層、
604はp型InAlAsクラッド層、605はp+ 型
InGaAsコンタクト層、606はInPバッファ
層、607はInGaAsPコア層、608はInPクラ
ッド層、609はSiO2 膜、610はポリイミド、6
11はp- 電極、612はn- 電極、613は反射防止
膜である。
【0041】図17は本発明による半導体装置の一実施
例の導波路集積化マッハツェンダ型光変調器を示す。同
図(a)はこの半導体装置を上部から見た図であり、同
図(b)(c)及び(d)は、(a)に書き込まれた一
点破線A−A′,B−B′,及びC−C′で切断したと
きの断面図をそれぞれ示す。
【0042】図において、701はn型InP基板、7
02はn型InPバッファ層、703は活性層、704は
p型InAlAsクラッド層、705はp+ 型InGa
Asコンタクト層、706はInPバッファ層、707
はInAlAsとInGaAsからなる量子井戸層、70
8はInPクラッド層、709はSiO2 膜、710は
ポリイミド、711はp- 電極、712はn- 電極、7
13は反射防止膜である。
【0043】
【発明の効果】本発明により、第1の半導体光導波路と
これに対して選択成長後に同一直線上に形成する第2の
半導体光導波路が滑らかに接続することができ、第1の
導波路から第2の導波路にわたる全導波路に光を挿入し
た場合に、2種類の異なる半導体光導波路の接続部で生
じる過剰損を最小限にすることができる。さらに、2種
類の半導体光導波路とも反応性イオンエッチングにより
形成するため形状の制御性に優れており、例えば導波路
における光の横モード制御や、半導体装置の寄生容量の
低減も可能である。
【図面の簡単な説明】
【図1】本発明の半導体装置の製造工程の一例を示す斜
視図および断面図。
【図2】本発明の半導体装置の製造工程の一例を示す斜
視図および断面図。
【図3】本発明の半導体装置の製造工程の一例を示す斜
視図および断面図。
【図4】本発明の半導体装置の製造工程の一例を示す斜
視図および断面図。
【図5】本発明の半導体装置の製造工程の一例を示す斜
視図および断面図。
【図6】本発明の半導体装置の製造工程の一例を示す斜
視図および断面図。
【図7】本発明の半導体装置の製造工程の一例を示す斜
視図および断面図。
【図8】本発明の一実施例の半導体装置の斜視図および
断面図。
【図9】本発明の一実施例の半導体装置の平面図および
断面図。
【図10】本発明の実施例における半導体装置製造工程
を示す斜視図および断面図。
【図11】本発明の実施例における半導体装置製造工程
を示す斜視図および断面図。
【図12】本発明の実施例における半導体装置製造工程
を示す斜視図および断面図。
【図13】本発明の実施例における半導体装置製造工程
を示す斜視図および断面図。
【図14】本発明の実施例における半導体装置製造工程
を示す斜視図および断面図。
【図15】本発明の実施例における半導体装置製造工程
を示す斜視図および断面図。
【図16】本発明の実施例における半導体装置製造工程
を示す斜視図および断面図。
【図17】本発明の一実施例の半導体装置を示す平面図
および断面図。
【符号の説明】
101,301…半導体基板、102,302…活性層
形成用半導体層、103,303…第1クラッド層形成
用半導体層、104…第1エッチング用マスク、10
5,305…コア層形成用半導体層、106,306…
第2クラッド層形成用半導体層、107,307…第2
エッチング用マスク、208,…第1半導体光導波路、
209…第2半導体光導波路、108,411…ひさし
部、308…第1クラッド層の一部にある第2クラッド
層形成用半導体層結晶成長時に生じた当該半導体層と同
じ半導体材料、401,601,701…n型InP基
板、402,602…n型InAlAsバッファ層、4
03,603…吸収層、404,604,704…p型
InAlAsクラッド層、405,605,705…p
+ 型InGaAsコンタクト層、406…エッチング用
絶縁膜マスク、407,606,706…InPバッフ
ァ層、408,607,…InGaAsPコア層、40
9,608,708…InPクラッド層、410…エッ
チング用絶縁膜マスク、609,709…SiO2 膜、61
0,710…ポリイミド、611,711…p- 電極、
612,712…n- 電極、613,713…反射防止
膜、702…n型InPバッファ層、703…活性層。

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】半導体基板上に少なくとも2種類の異なる
    半導体層の光導波路を同一直線上に形成する半導体装置
    の製造方法において、半導体基板上に、少なくとも活性
    層形成用半導体層及びその上側に第1クラッド層形成用
    半導体層を形成する工程と、上記第1クラッド層形成用
    半導体層上にストライプ状の第1エッチング用マスクを
    形成する工程と、上記第1クラッド層形成用半導体層の
    一部を選択的にエッチングして、第1エッチング用マス
    クの形状をひさし状にする工程と、上記第1クラッド層
    形成用半導体層、及び上記活性層形成用半導体層を反応
    性イオンエッチング法によりエッチングし、第1クラッ
    ド層と活性層から構成される第1半導体光導波路を形成
    する工程と、上記第1クラッド層と活性層はエッチング
    し、かつ上記第1エッチング用マスクはエッチングされ
    ないエッチャントにより、上記第1半導体光導波路を所
    定量エッチングする工程と、上記エッチャントによりエ
    ッチングされた部分に、上記第1エッチング用マスクを
    マスクとして、少なくともコア層形成用半導体層、及び
    第2クラッド層形成用半導体層を有機金属気相法により
    選択成長する工程と、上記第1エッチング用マスクを除
    去する工程と、上記第2クラッド層形成用半導体層上
    に、ストライプ状でかつ上記第1半導体光導波路上及び
    これと同一直線上に、第2半導体光導波路形成用のエッ
    チング用マスクを形成する工程と、上記第2クラッド層
    形成用半導体層、及び上記コア層形成用半導体層を反応
    性イオンエッチング法によりエッチングし、第2クラッ
    ド層とコア層から構成される第2半導体光導波路を形成
    する工程を有することを特徴とする半導体装置の製造方
    法。
  2. 【請求項2】請求項1に記載の半導体装置の製造方法に
    おいて、前記第1クラッド層形成用半導体層の一部を選
    択的にエッチングして、第1エッチング用マスク層の形
    状をひさし状にする工程におけるエッチング量は、0.
    1μm 以上でかつ前記活性層形成用半導体層をエッチ
    ングしない量であることを特徴とする半導体装置の製造
    方法。
  3. 【請求項3】請求項1に記載の半導体装置の製造方法に
    おいて、上記第1クラッド層形成用半導体層上に形成す
    る第1エッチング用マスクのパターン形状は、ストライ
    プ状のほかに、マッハツェンダ型であることを特徴とす
    る半導体装置の製造方法。
  4. 【請求項4】請求項1に記載の半導体装置の製造方法に
    おいて、上記第2クラッド層形成用半導体層上に形成す
    るエッチング用マスクのパターンはストライプ状の他に
    テーパー状であることを特徴とする半導体装置の製造方
    法。
  5. 【請求項5】半導体基板上に少なくとも2種類の異なる
    半導体層からなる半導体光道波路を同一直線上に形成す
    る半導体装置において、第1半導体光導波路における第
    1クラッド層上部でかつ第2半導体光導波路との結合部
    から第1半導体光導波路側0.1μm 以上の部分に、第
    2半導体光導波路の第2クラッド層形成用半導体層結晶
    成長時に生じた前記第2クラッド層形成用半導体層と同
    じ半導体材料があることを特徴とする半導体装置。
JP10680196A 1996-04-26 1996-04-26 半導体装置およびその製造方法 Expired - Fee Related JP3716039B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10680196A JP3716039B2 (ja) 1996-04-26 1996-04-26 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10680196A JP3716039B2 (ja) 1996-04-26 1996-04-26 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH09293926A true JPH09293926A (ja) 1997-11-11
JP3716039B2 JP3716039B2 (ja) 2005-11-16

Family

ID=14442983

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10680196A Expired - Fee Related JP3716039B2 (ja) 1996-04-26 1996-04-26 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP3716039B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002344067A (ja) * 2001-05-21 2002-11-29 Sumitomo Electric Ind Ltd 光集積素子の製造方法
WO2007108094A1 (ja) * 2006-03-20 2007-09-27 Fujitsu Limited 光半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002344067A (ja) * 2001-05-21 2002-11-29 Sumitomo Electric Ind Ltd 光集積素子の製造方法
WO2007108094A1 (ja) * 2006-03-20 2007-09-27 Fujitsu Limited 光半導体装置の製造方法
JPWO2007108094A1 (ja) * 2006-03-20 2009-07-30 富士通株式会社 光半導体装置の製造方法

Also Published As

Publication number Publication date
JP3716039B2 (ja) 2005-11-16

Similar Documents

Publication Publication Date Title
JPH0621575A (ja) 埋め込みヘテロ構造半導体デバイスの製作方法
JP2742391B2 (ja) 半導体の光集積回路の製造方法
US20050185909A1 (en) Buried heterostructure device fabricated by single step MOCVD
US5805629A (en) Semiconductor laser
JP3716039B2 (ja) 半導体装置およびその製造方法
JP3765987B2 (ja) 半導体装置の製造方法
JPH077232A (ja) 光半導体装置
JP3047049B2 (ja) 埋込み構造半導体レーザの製造方法
JP4350227B2 (ja) 半導体結晶成長方法
KR100319774B1 (ko) 자동정렬 구조의 평면 매립형 반도체 레이저 제조방법
JPH0824208B2 (ja) 半導体レ−ザの製造法
JP2002232069A (ja) 光半導体装置の製造方法
JP2500615B2 (ja) 埋め込み構造半導体光デバイスの製造方法
JP2710248B2 (ja) 半導体レーザの製造方法
JP3529488B2 (ja) 化合物半導体結晶成長方法
JP2002319739A (ja) リブ型光導波路分布反射型半導体レーザの製造方法
JPH063541A (ja) 導波路型グレーティング及びその作製法
JPH09102649A (ja) 半導体光素子接合構造及びその接合部の製造方法
JP2001085782A (ja) 半導体メサデバイスの製造方法
KR100248430B1 (ko) 광도파로 집적 반도체 레이저 구조 및 그 제조방법
JPH08340153A (ja) 分布帰還型半導体レーザ及びその製造方法
JPH0837338A (ja) 2重チャネル型プレーナ埋込み構造半導体レーザ及び その製造方法
JPH0521891A (ja) 埋込み構造半導体レーザの製造方法
JPH10117039A (ja) 半導体レーザの製造方法
JPH11251686A (ja) 変調器付半導体レーザ及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050524

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050706

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050809

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050829

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080902

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090902

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090902

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100902

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110902

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120902

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130902

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees