JPS5830186A - 光半導体素子及びその製造方法 - Google Patents
光半導体素子及びその製造方法Info
- Publication number
- JPS5830186A JPS5830186A JP56129018A JP12901881A JPS5830186A JP S5830186 A JPS5830186 A JP S5830186A JP 56129018 A JP56129018 A JP 56129018A JP 12901881 A JP12901881 A JP 12901881A JP S5830186 A JPS5830186 A JP S5830186A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- crystal layer
- semiconductor crystal
- fine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02623—Liquid deposition
- H01L21/02625—Liquid deposition using melted materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、微細Ｉリーン加エエ獅を施して光学導体素子
を製造する方法の改嵐に関する。
を製造する方法の改嵐に関する。
近時、発光素子や受光素子等の光半導体素子の高性能化
に伴って、導波路構造や能動領域の形成を行う微細ノリ
ーン加工技術が重要な問題となりている。
に伴って、導波路構造や能動領域の形成を行う微細ノリ
ーン加工技術が重要な問題となりている。
液相成長によシ光半導体素子を製造する場合、結晶成長
基板、或いはその上に１度結晶成長を行りた結晶成長基
板上にＡターン加工を施して結晶成長を行う方法が一般
的である。しかし、この方法では形成された微細パター
ンが・母ターン加工時の欠陥や歪を有しておシ、また結
晶成長前に高温ガス中に曝されるためガスエツチングに
よる欠陥を有しておシ、結晶的に良質のものではない、
このため、素子化して動作させる場合、上記欠陥や歪が
素子の寿命および特性等に悪影響を及ぼすと云う問題が
あった。
基板、或いはその上に１度結晶成長を行りた結晶成長基
板上にＡターン加工を施して結晶成長を行う方法が一般
的である。しかし、この方法では形成された微細パター
ンが・母ターン加工時の欠陥や歪を有しておシ、また結
晶成長前に高温ガス中に曝されるためガスエツチングに
よる欠陥を有しておシ、結晶的に良質のものではない、
このため、素子化して動作させる場合、上記欠陥や歪が
素子の寿命および特性等に悪影響を及ぼすと云う問題が
あった。
第１図（−）〜（Ｃ）は従来の半導体レーデ素子の製造
工程を示す断面模式図である。まず、第１図（−）に示
す如（Ｎ−ＩｎＰ基板（結晶成長基板）１上にＮ−Ｉｎ
Ｐ層（バッファ層）２、Ｎ−４ｎＧａＡｓＰ （活性層
）３およびＰ−ＩｎＰ層（クラッド層）４を上記順に結
晶成長する。次に、ホトリソグ函技術を用い第１図伽）
に示す如く各層２．８．４をストライプ状に工、チング
し、その後上記エツチングされた領域に同図（−）に示
す如（Ｎ−ＩｎＰ層（埋め込みクラッド層）５を結晶成
長する。しかるのち、第１図（ｄ）に示す如く電極６，
７を被着することによって、埋め込み導波ｒｉａｏ半導
体レーデ素子が形成される。
工程を示す断面模式図である。まず、第１図（−）に示
す如（Ｎ−ＩｎＰ基板（結晶成長基板）１上にＮ−Ｉｎ
Ｐ層（バッファ層）２、Ｎ−４ｎＧａＡｓＰ （活性層
）３およびＰ−ＩｎＰ層（クラッド層）４を上記順に結
晶成長する。次に、ホトリソグ函技術を用い第１図伽）
に示す如く各層２．８．４をストライプ状に工、チング
し、その後上記エツチングされた領域に同図（−）に示
す如（Ｎ−ＩｎＰ層（埋め込みクラッド層）５を結晶成
長する。しかるのち、第１図（ｄ）に示す如く電極６，
７を被着することによって、埋め込み導波ｒｉａｏ半導
体レーデ素子が形成される。
かくして形成された半導体レーデ素子では、第１図Ｃｂ
）に示すエツチング工程によシ同図中Ｘ印で示す部分に
欠陥や歪が発生する。そして、この欠陥中歪は第１図（
ｄ） Ｋ示す如く最後まで残ることになシ、好ましくな
い。しかもこの場合、発光領域をなす活性層３が欠陥や
歪を直接受けることにな夛、素子の寿命および特性に及
はず悪影響が大きかった。
）に示すエツチング工程によシ同図中Ｘ印で示す部分に
欠陥や歪が発生する。そして、この欠陥中歪は第１図（
ｄ） Ｋ示す如く最後まで残ることになシ、好ましくな
い。しかもこの場合、発光領域をなす活性層３が欠陥や
歪を直接受けることにな夛、素子の寿命および特性に及
はず悪影響が大きかった。
本発明は上記事情を考慮してなされたもので、その目的
とするところは、微細加工時に欠陥や歪が生じることを
防止でき、素子特性の向上および長寿命化をはかシ得る
光半導体素子の製造方法を提供するととＫある。
とするところは、微細加工時に欠陥や歪が生じることを
防止でき、素子特性の向上および長寿命化をはかシ得る
光半導体素子の製造方法を提供するととＫある。
まず、本発明の詳細な説明する６本発明は、半導体基板
上にメルトバックされ易い結晶からなる微細ノナターン
を形成したのち、上記半導体基板上に第１の半導体結晶
層を成長形成し、次いで上記メルトバックされ易い結晶
からなる微細パターンをメルトバックによシ除去し、し
かるのち上記半導体基板上に第２の半導体結晶層を成長
形成するようにした方法である。したがって、上記第１
および第２の半導体結晶層に工、チングを施す必要がな
く、これらの結晶層に欠陥や沙が生じることを防止でき
る。このため、素子特性の向上および長寿命化をはかシ
得る等の効果を奏する。
上にメルトバックされ易い結晶からなる微細ノナターン
を形成したのち、上記半導体基板上に第１の半導体結晶
層を成長形成し、次いで上記メルトバックされ易い結晶
からなる微細パターンをメルトバックによシ除去し、し
かるのち上記半導体基板上に第２の半導体結晶層を成長
形成するようにした方法である。したがって、上記第１
および第２の半導体結晶層に工、チングを施す必要がな
く、これらの結晶層に欠陥や沙が生じることを防止でき
る。このため、素子特性の向上および長寿命化をはかシ
得る等の効果を奏する。
以下、本発明の詳細を図示の実施例によって説明する。
第２図（−）〜（ｄ）は本発明の一実施例に係わる半導
体レーデ素子の製造工程を示す断面模式図である、なお
、第１図（１）〜（ｄ）と同一部材には同一符号を付し
て、その詳しい説明は省略する。まず、Ｎ−ＩｎＰ基板
１上に第２図Ｃ）に示す如くメルト・譬、りされ易い結
晶層、例えばＩｎＧａＡｓやＩｎＧａＡｓＰによるスト
ライブ状／４ターン１１を形成する。ここで、上記ｉ４
ターン１ノは後に形成するストライプ状の発光領域と逆
ノ４ターンに形成される。また、上記ノ櫂ターン表面に
はＸ印で示す如く欠陥や歪が存在している。
体レーデ素子の製造工程を示す断面模式図である、なお
、第１図（１）〜（ｄ）と同一部材には同一符号を付し
て、その詳しい説明は省略する。まず、Ｎ−ＩｎＰ基板
１上に第２図Ｃ）に示す如くメルト・譬、りされ易い結
晶層、例えばＩｎＧａＡｓやＩｎＧａＡｓＰによるスト
ライブ状／４ターン１１を形成する。ここで、上記ｉ４
ターン１ノは後に形成するストライプ状の発光領域と逆
ノ４ターンに形成される。また、上記ノ櫂ターン表面に
はＸ印で示す如く欠陥や歪が存在している。
次に、第１の半導体結晶層として第２図（ｂ）Ｋ示す如
く基板１上に前記パ、ファ層２、活性層３およびクラ、
ド層４を順次成長せしめる。ここで、ストライブ状ノ母
ターン／ｌをなす結晶層は３〔μｍ〕以下の線幅に形成
されているため守上記第１の半導体結晶層の結晶成長で
は該・臂ターンｌｌの上には全く結晶成長が行われ彦い
、これは、微小領域の凸部では、ＰＯ過飽和度が低くな
るため結晶成長が行われ難い、ためである。
く基板１上に前記パ、ファ層２、活性層３およびクラ、
ド層４を順次成長せしめる。ここで、ストライブ状ノ母
ターン／ｌをなす結晶層は３〔μｍ〕以下の線幅に形成
されているため守上記第１の半導体結晶層の結晶成長で
は該・臂ターンｌｌの上には全く結晶成長が行われ彦い
、これは、微小領域の凸部では、ＰＯ過飽和度が低くな
るため結晶成長が行われ難い、ためである。
次に、第２図（Ｃ）に示す如く前記ストライダ状ｐ４タ
ーン１１をメルトバックによシ取シ除く。
ーン１１をメルトバックによシ取シ除く。
続いて、第２図（ｄ） Ｋ示す如く第２の半導体結晶層
としての埋め込みクラッド層５およびＮ−ＩｎＧａＡｓ
Ｐ層（オーミックコンタクト層）１２を成長形成し、さ
らにＰ形不純物拡散による電流注入窓１３を設ける。し
かるのち、オーミックコンタクト層５の上面および基板
１の下面に前記電極６．１をそれぞれ被着することによ
って、埋め込み導波型半導体レーデ素子が形成されるこ
とになる。
としての埋め込みクラッド層５およびＮ−ＩｎＧａＡｓ
Ｐ層（オーミックコンタクト層）１２を成長形成し、さ
らにＰ形不純物拡散による電流注入窓１３を設ける。し
かるのち、オーミックコンタクト層５の上面および基板
１の下面に前記電極６．１をそれぞれ被着することによ
って、埋め込み導波型半導体レーデ素子が形成されるこ
とになる。
かくして本実施例によれば、活性層３が工。
チングや高温ガスによる影響を受けることなく。
活性層３に欠陥や歪が生じる勢の不都合を避けることが
できる。このため、素子特性の向上および長寿命化をは
か）得る。
できる。このため、素子特性の向上および長寿命化をは
か）得る。
第３図（ＩＬ）〜（ｄ）は他の実施例に係わる半導体レ
ーデ素子の製造工程を示す断面模式図である。
ーデ素子の製造工程を示す断面模式図である。
なお、第２図（−）〜（ｄ）と同一部材には同一符号を
付して、その詳しい説Ｆ！Ａは省略する。この実施例が
先に説明し九実施例と異なる点は、最初に第１の半導体
結晶層としての電流狭窄層を設け、次いで第２の半導体
結晶層として発光領域を形成するようにしたことである
。まず、第３図（−）に示す如（Ｎ−ＩｎＰ基板１％上
にメルトパ、りされ易い結晶からなるストライプ状）量
ターン１１を、発光領域と同ノｆターンに形成する。次
に、基板１％上に第３図（ｂ）Ｋ示す如（Ｐ−ＩｎＰ層
（ブロッキング層）１４およびＮ−ＩｎＰ層（プロ、キ
ング層）１５を順次成長形成し、続いて同図（＠）に示
す如く・９ターフ１１をメルトパ、りによシ除去する。
付して、その詳しい説Ｆ！Ａは省略する。この実施例が
先に説明し九実施例と異なる点は、最初に第１の半導体
結晶層としての電流狭窄層を設け、次いで第２の半導体
結晶層として発光領域を形成するようにしたことである
。まず、第３図（−）に示す如（Ｎ−ＩｎＰ基板１％上
にメルトパ、りされ易い結晶からなるストライプ状）量
ターン１１を、発光領域と同ノｆターンに形成する。次
に、基板１％上に第３図（ｂ）Ｋ示す如（Ｐ−ＩｎＰ層
（ブロッキング層）１４およびＮ−ＩｎＰ層（プロ、キ
ング層）１５を順次成長形成し、続いて同図（＠）に示
す如く・９ターフ１１をメルトパ、りによシ除去する。
しかるのち、第３図（ｄ）に示す如く基板１上およびプ
ロ、キング層１４上に前記各層２．３，４．１：ｔを順
次成長形成し、続いて前記電極６，１等を設けることに
よって埋め込み型半導体レーデ素子が形成されることに
なる。
ロ、キング層１４上に前記各層２．３，４．１：ｔを順
次成長形成し、続いて前記電極６，１等を設けることに
よって埋め込み型半導体レーデ素子が形成されることに
なる。
かくして本実施例によれば、先の実施例と同様に活性層
３に°欠陥や歪が生じる等の不都合を防止することがで
きる。したがって、先の実施例と同様の効果を奏する。
３に°欠陥や歪が生じる等の不都合を防止することがで
きる。したがって、先の実施例と同様の効果を奏する。
また、本実施例では活性層Ｓがｚ５月状に湾曲している
ため ｚ２月状部状部中心部に等価屈折率の中心を持た
せることも可能である。なお、成長層の形状決定はスト
ライブ方向によって決定可能であシ、〔１００３面上に
おいて館２図では〈ｌｉＯ〉方向、第３図では＜１１０
）方向にすればよい。
ため ｚ２月状部状部中心部に等価屈折率の中心を持た
せることも可能である。なお、成長層の形状決定はスト
ライブ方向によって決定可能であシ、〔１００３面上に
おいて館２図では〈ｌｉＯ〉方向、第３図では＜１１０
）方向にすればよい。
なお、本発明は上述した各実施例に限定されるものでは
ない、実施例では半導体レーザ素子のみＫついて説明し
たが、発光素子および受光素子、その他各種の光半導体
素子に適用できるのは勿論のことである。ｔた、素子材
料に関してはＩｎＰ 、 ｆＧｍＡｓおよびＩ ｎＧａ
ムａＰＫ限定されるものではなく、メルトバック差の生
じる材料であれば用いることが可能である。その他、本
発明の要旨を逸脱しない範囲で、種々変形して実施する
ことができる。
ない、実施例では半導体レーザ素子のみＫついて説明し
たが、発光素子および受光素子、その他各種の光半導体
素子に適用できるのは勿論のことである。ｔた、素子材
料に関してはＩｎＰ 、 ｆＧｍＡｓおよびＩ ｎＧａ
ムａＰＫ限定されるものではなく、メルトバック差の生
じる材料であれば用いることが可能である。その他、本
発明の要旨を逸脱しない範囲で、種々変形して実施する
ことができる。
ｗｃ１図（ａ）〜（ｄ）は従来の半導体レーデ素子の製
造工程を示す図で、第２図（ａ）〜（ｄ）は本発明の一
実施例に係わる半導体レーデ素子の製造工程を示す図、
館３図（−）〜（ｄ）は他の実施例に係わる製造工程を
示すＶである。 １・−・Ｎ−Ｉ ｎＰ基板（半導体基板）、２・・・Ｎ
−１ｎＰ＃（パ、７７層）、３・−Ｎ−Ｉ ＩＩＧ＆ム
ｓＰ （活性層）、４−・−Ｐ−ＩｎＰ層（クラッド層
）、５ ＝ Ｎ−ＩｎＰ層（埋め込みクラッド層）、ｇ
、ｙ・・・電極、１１・・・ストライブ状／臂ターン、
１１−Ｎ−１ｍＧａＡｉＰ層（オーき、クコンタクト層
）、１３−電流注入窓、Ｊ ４− Ｐ−ＩｎＰ層（ゾＣ
ｆｙキンダ層）、１５・・・Ｎ−ＩｎＰ層（プロ、キン
グ層）。 第１図 第２図 １１ 第３図 １
造工程を示す図で、第２図（ａ）〜（ｄ）は本発明の一
実施例に係わる半導体レーデ素子の製造工程を示す図、
館３図（−）〜（ｄ）は他の実施例に係わる製造工程を
示すＶである。 １・−・Ｎ−Ｉ ｎＰ基板（半導体基板）、２・・・Ｎ
−１ｎＰ＃（パ、７７層）、３・−Ｎ−Ｉ ＩＩＧ＆ム
ｓＰ （活性層）、４−・−Ｐ−ＩｎＰ層（クラッド層
）、５ ＝ Ｎ−ＩｎＰ層（埋め込みクラッド層）、ｇ
、ｙ・・・電極、１１・・・ストライブ状／臂ターン、
１１−Ｎ−１ｍＧａＡｉＰ層（オーき、クコンタクト層
）、１３−電流注入窓、Ｊ ４− Ｐ−ＩｎＰ層（ゾＣ
ｆｙキンダ層）、１５・・・Ｎ−ＩｎＰ層（プロ、キン
グ層）。 第１図 第２図 １１ 第３図 １
Claims (4)
- （１） 半導体基板上にメルトバックされ易い結晶か
らなるｌｌ＃ノリーンを形成したのち、上記半導体基板
上に第１の半導体結晶層を成長形成し、次いで前記メル
ト・櫂ツクされ易い結晶からなる微細／々ターンをメル
トバックにより除去し、しかるのち前記半導体基板上に
第２の半導体結晶層を成長形成するようにしたことを特
徴とする光学導体素子の製造方法。 - （２）前記メルトパ、りされ易い結晶からなる微細・リ
ーンは、３〔μｍｌ以下の線幅或いは直径のものである
ことを特徴とする特許請求の範囲第１項記載の光学導体
素子の製造方法。 - （３）前記メルトバックされ易い結晶からなる微細・リ
ーンはストライプ状の発光領域と逆ノ臂ターンに形成さ
れ、前記ｇｌの半導体結晶層は活性層を含む発光領域を
なし、前記第２の半導体結晶層は瀧め込み層をなすもの
であることを特徴とする特許請求の範１ｉＩＩＩＩＥ１
項記載の光学導体素子の製造方法。 - （４） 前記メルトバックされ易い結晶からなる微細
・昔ターン社ストライプ状の発光領域と同パターンに形
成され、・前記第１の半導体結晶層は埋め込み層をなし
、前記＃１２の半導体結晶層は活性層を含む発光領域を
なすものであることを特徴とする特許請求の範囲第１項
記載の光半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56129018A JPS5830186A (ja) | 1981-08-18 | 1981-08-18 | 光半導体素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56129018A JPS5830186A (ja) | 1981-08-18 | 1981-08-18 | 光半導体素子及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5830186A true JPS5830186A (ja) | 1983-02-22 |
| JPH0158676B2 JPH0158676B2 (ja) | 1989-12-13 |
Family
ID=14999116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56129018A Granted JPS5830186A (ja) | 1981-08-18 | 1981-08-18 | 光半導体素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5830186A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60231378A (ja) * | 1984-04-28 | 1985-11-16 | Oki Electric Ind Co Ltd | 発光素子の製造方法 |
| JPS60253285A (ja) * | 1984-05-29 | 1985-12-13 | Oki Electric Ind Co Ltd | 半導体面発光素子の製造方法 |
| JPS6161484A (ja) * | 1984-09-01 | 1986-03-29 | Oki Electric Ind Co Ltd | 発光素子の製造方法 |
-
1981
- 1981-08-18 JP JP56129018A patent/JPS5830186A/ja active Granted
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60231378A (ja) * | 1984-04-28 | 1985-11-16 | Oki Electric Ind Co Ltd | 発光素子の製造方法 |
| JPH0260075B2 (ja) * | 1984-04-28 | 1990-12-14 | Oki Electric Ind Co Ltd | |
| JPS60253285A (ja) * | 1984-05-29 | 1985-12-13 | Oki Electric Ind Co Ltd | 半導体面発光素子の製造方法 |
| JPS6161484A (ja) * | 1984-09-01 | 1986-03-29 | Oki Electric Ind Co Ltd | 発光素子の製造方法 |
| JPH0260077B2 (ja) * | 1984-09-01 | 1990-12-14 | Oki Electric Ind Co Ltd |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0158676B2 (ja) | 1989-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2016171135A (ja) | 光半導体装置の製造方法 | |
| US4589117A (en) | Butt-jointed built-in semiconductor laser | |
| US3883219A (en) | Dielectric optical waveguide | |
| JPS5830186A (ja) | 光半導体素子及びその製造方法 | |
| JP3047049B2 (ja) | 埋込み構造半導体レーザの製造方法 | |
| JPS6223191A (ja) | リツジ型半導体レ−ザ装置の製造方法 | |
| JPH063541A (ja) | 導波路型グレーティング及びその作製法 | |
| JPH0462194B2 (ja) | ||
| JPS59229891A (ja) | 半導体レ−ザの製造方法 | |
| JPH09293926A (ja) | 半導体装置およびその製造方法 | |
| JPH02209782A (ja) | リッジ導波路の製造方法 | |
| JPH06177487A (ja) | 高抵抗埋込層の製造方法 | |
| JPS60107881A (ja) | 半導体レ−ザ装置の製造方法 | |
| JPH06283804A (ja) | 分布反射型レーザ及びその製造方法 | |
| JPS6378588A (ja) | 半導体レ−ザの製造方法 | |
| JPS59112674A (ja) | 半導体発光装置 | |
| JPH0936475A (ja) | リッジウェイブガイド半導体レーザの製造方法 | |
| JPH08340153A (ja) | 分布帰還型半導体レーザ及びその製造方法 | |
| JPS649751B2 (ja) | ||
| JPS6020593A (ja) | 化合物半導体素子の製造方法 | |
| JPH04369269A (ja) | 光集積回路の製造方法 | |
| JPS59189305A (ja) | 半導体光導波路の製作方法 | |
| JPS6014487A (ja) | 半導体レ−ザ素子及びその製造方法 | |
| JPH02237189A (ja) | 単一波長レーザの製造方法 | |
| JPS5977413A (ja) | 光導波路の形成方法 |