JPH0158676B2 - - Google Patents
Info
- Publication number
- JPH0158676B2 JPH0158676B2 JP12901881A JP12901881A JPH0158676B2 JP H0158676 B2 JPH0158676 B2 JP H0158676B2 JP 12901881 A JP12901881 A JP 12901881A JP 12901881 A JP12901881 A JP 12901881A JP H0158676 B2 JPH0158676 B2 JP H0158676B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- crystal layer
- semiconductor
- crystals
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 44
- 239000013078 crystal Substances 0.000 claims description 36
- 239000000758 substrate Substances 0.000 claims description 20
- 238000004519 manufacturing process Methods 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 13
- 230000003287 optical effect Effects 0.000 claims description 10
- 238000005253 cladding Methods 0.000 claims description 9
- 230000007547 defect Effects 0.000 description 11
- 230000000903 blocking effect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02623—Liquid deposition
- H01L21/02625—Liquid deposition using melted materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
- Semiconductor Lasers (AREA)
Description
【発明の詳細な説明】
本発明は、微細パターン加工工程を施して半導
体レーザ等を実現する光半導体素子及びその製造
方法に関する。
体レーザ等を実現する光半導体素子及びその製造
方法に関する。
近時、発光素子や受光素子等の光半導体素子の
高性能化に伴つて、導波路構造や能動領域の形成
を行う微細パターン加工技術が重要な問題となつ
ている。
高性能化に伴つて、導波路構造や能動領域の形成
を行う微細パターン加工技術が重要な問題となつ
ている。
液相成長により光半導体素子を製造する場合、
結晶成長基板、或いはその上に1度結晶成長を行
つた結晶成長基板上にパターン加工を施して結晶
成長を行う方法が一般的である。しかし、この方
法では形成された微細パターンがパターン加工時
の欠陥や歪を有しており、また結晶成長前に高温
ガス中に曝されるためガスエツチングによる欠陥
を有しており、結晶的に良質のものではない。こ
のため、素子化して動作させる場合、上記欠陥や
歪が素子の寿命および特性等に悪影響を及ぼすと
云う問題があつた。
結晶成長基板、或いはその上に1度結晶成長を行
つた結晶成長基板上にパターン加工を施して結晶
成長を行う方法が一般的である。しかし、この方
法では形成された微細パターンがパターン加工時
の欠陥や歪を有しており、また結晶成長前に高温
ガス中に曝されるためガスエツチングによる欠陥
を有しており、結晶的に良質のものではない。こ
のため、素子化して動作させる場合、上記欠陥や
歪が素子の寿命および特性等に悪影響を及ぼすと
云う問題があつた。
第1図a〜cは従来の半導体レーザ素子の製造
工程を示す断面模式図である。まず、第1図aに
示す如くN―InP基板(結晶成長基板)1上にN
―InP層(バツフア層)2、N―InGaAsP(活性
層)3およびP―InP層(クラツド層)4を上記
順に結晶成長する。次に、ホトリソグラフイ技術
を用い第1図bに示す如く各層2,3,4をスト
ライプ状にエツチングし、その後上記エツチング
された領域に同図cに示す如くN―InP層(埋め
込みクラツド層)5を結晶成長する。しかるの
ち、第1図dに示す如く電極6,7を被着するこ
とによつて、埋め込み導波型の半導体レーザ素子
が形成される。
工程を示す断面模式図である。まず、第1図aに
示す如くN―InP基板(結晶成長基板)1上にN
―InP層(バツフア層)2、N―InGaAsP(活性
層)3およびP―InP層(クラツド層)4を上記
順に結晶成長する。次に、ホトリソグラフイ技術
を用い第1図bに示す如く各層2,3,4をスト
ライプ状にエツチングし、その後上記エツチング
された領域に同図cに示す如くN―InP層(埋め
込みクラツド層)5を結晶成長する。しかるの
ち、第1図dに示す如く電極6,7を被着するこ
とによつて、埋め込み導波型の半導体レーザ素子
が形成される。
かくして形成された半導体レーザ素子では、第
1図bに示すエツチング工程により同図中×印で
示す部分に欠陥や歪が発生する。そして、この欠
陥や歪は第1図dに示す如く最後まで残ることに
なり、好ましくない。しかもこの場合、発光領域
をなす活性層3が欠陥や歪を直接受けることにな
り、素子の寿命および特性に及ぼす悪影響が大き
かつた。
1図bに示すエツチング工程により同図中×印で
示す部分に欠陥や歪が発生する。そして、この欠
陥や歪は第1図dに示す如く最後まで残ることに
なり、好ましくない。しかもこの場合、発光領域
をなす活性層3が欠陥や歪を直接受けることにな
り、素子の寿命および特性に及ぼす悪影響が大き
かつた。
本発明は上記事情を考慮してなされたもので、
その目的とするところは、微細加工時に欠陥や歪
が生じることを防止でき、素子特性の向上および
長寿命化をはかり得る光半導体素子及びその製造
方法を提供することにある。
その目的とするところは、微細加工時に欠陥や歪
が生じることを防止でき、素子特性の向上および
長寿命化をはかり得る光半導体素子及びその製造
方法を提供することにある。
まず、本発明の概要を説明する。本発明は、半
導体基板上にメルトバツクされ易い結晶からなる
微細パターンを形成したのち、上記半導体基板上
に第1の半導体結晶層を成長形成し、次いで上記
メルトバツクされ易い結晶からなる微細パターン
をメルトバツクにより除去し、しかるのち上記半
導体基板上に第2の半導体結晶層を成長形成する
ようにした方法である。したがつて、上記第1お
よび第2の半導体結晶層にエツチングを施す必要
がなく、これらの結晶層に欠陥や歪が生じること
を防止できる。このため、素子特性の向上および
長寿命化をはかり得る等の効果を奏する。
導体基板上にメルトバツクされ易い結晶からなる
微細パターンを形成したのち、上記半導体基板上
に第1の半導体結晶層を成長形成し、次いで上記
メルトバツクされ易い結晶からなる微細パターン
をメルトバツクにより除去し、しかるのち上記半
導体基板上に第2の半導体結晶層を成長形成する
ようにした方法である。したがつて、上記第1お
よび第2の半導体結晶層にエツチングを施す必要
がなく、これらの結晶層に欠陥や歪が生じること
を防止できる。このため、素子特性の向上および
長寿命化をはかり得る等の効果を奏する。
以下、本発明の詳細を図示の実施例によつて説
明する。
明する。
第2図a〜dは本発明の一実施例に係わる半導
体レーザ素子の製造工程を示す断面模式図であ
る。なお、第1図a〜dと同一部材には同一符号
を付して、その詳しい説明は省略する。まず、N
―InP基板1上に第2図aに示す如くメルトバツ
クされ易い結晶層、例えばInGaAsやInGaAsPに
よるストライプ状パターン11を形成する。ここ
で、上記パターン11は後に形成するストライプ
状の発光領域と逆パターンに形成される。また、
上記パターン表面には×印で示す如く欠陥や歪が
存在している。
体レーザ素子の製造工程を示す断面模式図であ
る。なお、第1図a〜dと同一部材には同一符号
を付して、その詳しい説明は省略する。まず、N
―InP基板1上に第2図aに示す如くメルトバツ
クされ易い結晶層、例えばInGaAsやInGaAsPに
よるストライプ状パターン11を形成する。ここ
で、上記パターン11は後に形成するストライプ
状の発光領域と逆パターンに形成される。また、
上記パターン表面には×印で示す如く欠陥や歪が
存在している。
次に、第1の半導体結晶層として第2図bに示
す如く基板1上に前記バツフア層(クラツド層)
2、活性層3およびクラツド層4を順次成長せし
める。ここで、ストライプ状パターン11をなす
結晶層は3〔μm〕以下の線幅に形成されているた
め、上記第1の半導体結晶層の結晶成長では該パ
ターン11の上には全く結晶成長が行われない。
これは、微小領域の凸部では、Pの過飽和度が低
くなるため結晶成長が行われ難いためである。
す如く基板1上に前記バツフア層(クラツド層)
2、活性層3およびクラツド層4を順次成長せし
める。ここで、ストライプ状パターン11をなす
結晶層は3〔μm〕以下の線幅に形成されているた
め、上記第1の半導体結晶層の結晶成長では該パ
ターン11の上には全く結晶成長が行われない。
これは、微小領域の凸部では、Pの過飽和度が低
くなるため結晶成長が行われ難いためである。
次に、第2図cに示す如く前記ストライプ状パ
ターン11をメルトバツクにより取り除く。続い
て、第2図dに示す如く第2の半導体結晶層とし
ての埋め込みクラツド層5およびN―InGaAsP
層(オーミツクコンタクト層)12を成長形成
し、さらにP形不純物拡散による電流注入窓13
を設ける。しかるのち、オーミツクコンタクト層
12の上面および基板1の下面に前記電極6,7
をそれぞれ被着することによつて、埋み込み導波
型半導体レーザ素子が形成されることになる。
ターン11をメルトバツクにより取り除く。続い
て、第2図dに示す如く第2の半導体結晶層とし
ての埋め込みクラツド層5およびN―InGaAsP
層(オーミツクコンタクト層)12を成長形成
し、さらにP形不純物拡散による電流注入窓13
を設ける。しかるのち、オーミツクコンタクト層
12の上面および基板1の下面に前記電極6,7
をそれぞれ被着することによつて、埋み込み導波
型半導体レーザ素子が形成されることになる。
かくして本実施例によれば、活性層3がエツチ
ングや高温ガスによる影響を受けることなく、活
性層3に欠陥や歪が生じる等の不都合を避けるこ
とができる。このため、素子特性の向上および長
寿命化をはかり得る。
ングや高温ガスによる影響を受けることなく、活
性層3に欠陥や歪が生じる等の不都合を避けるこ
とができる。このため、素子特性の向上および長
寿命化をはかり得る。
第3図a〜dは他の実施例に係わる半導体レー
ザ素子の製造工程を示す断面模式図である。な
お、第2図a〜dと同一部材には同一符号を付し
て、その詳しい説明は省略する。この実施例が先
に説明した実施例と異なる点は、最初に第1の半
導体結晶層としての電流狭窄層を設け、次いで第
2の半導体結晶層として発光領域を形成するよう
にしたことである。まず、第3図aに示す如くN
―InP基板1上にメルトバツクされ易い結晶から
なるストライプ状パターン11を、発光領域と同
パターンに形成する。次に、基板1上に第3図b
に示す如くP―InP層(ブロツキング層)14お
よびN―InP層(ブロツキング層)15を順次成
長形成し、続いて同図cに示す如くパターン11
をメルトバツクにより除去する。しかるのち、第
3図dに示す如く基板1上およびブロツキング層
14上に前記各層2,3,4,12を順次成長形
成し、続いて前記電極6,7等を設けることによ
つて埋め込み型半導体レーザ素子が形成されるこ
とになる。
ザ素子の製造工程を示す断面模式図である。な
お、第2図a〜dと同一部材には同一符号を付し
て、その詳しい説明は省略する。この実施例が先
に説明した実施例と異なる点は、最初に第1の半
導体結晶層としての電流狭窄層を設け、次いで第
2の半導体結晶層として発光領域を形成するよう
にしたことである。まず、第3図aに示す如くN
―InP基板1上にメルトバツクされ易い結晶から
なるストライプ状パターン11を、発光領域と同
パターンに形成する。次に、基板1上に第3図b
に示す如くP―InP層(ブロツキング層)14お
よびN―InP層(ブロツキング層)15を順次成
長形成し、続いて同図cに示す如くパターン11
をメルトバツクにより除去する。しかるのち、第
3図dに示す如く基板1上およびブロツキング層
14上に前記各層2,3,4,12を順次成長形
成し、続いて前記電極6,7等を設けることによ
つて埋め込み型半導体レーザ素子が形成されるこ
とになる。
かくして本実施例によれば、先の実施例と同様
に活性層3に欠陥や歪が生じる等の不都合を防止
することができる。したがつて、先の実施例と同
様の効果を奏する。また、本実施例では活性層3
が三日月状に湾曲しているため、三日月状部分の
中心部に等価屈折率の中心を持たせることも可能
である。なお、成長層の形状決定はストライプ方
向によつて決定可能であり、〔100〕面上にお
いて第2図では<110>方向、第3図では<1
10>方向にすればよい。
に活性層3に欠陥や歪が生じる等の不都合を防止
することができる。したがつて、先の実施例と同
様の効果を奏する。また、本実施例では活性層3
が三日月状に湾曲しているため、三日月状部分の
中心部に等価屈折率の中心を持たせることも可能
である。なお、成長層の形状決定はストライプ方
向によつて決定可能であり、〔100〕面上にお
いて第2図では<110>方向、第3図では<1
10>方向にすればよい。
なお、本発明は上述した各実施例に限定される
ものではない。実施例では半導体レーザ素子のみ
について説明したが、発光素子および受光素子、
その他各種の光半導体素子に適用できるのは勿論
のことである。また、素子材料に関してはInP,
InGaAsおよびInGaAsPに限定されるものではな
く、メルトバツク差の生じる材料であれば用いる
ことが可能である。その他、本発明の要旨を逸脱
しない範囲で、種々変形して実施することができ
る。
ものではない。実施例では半導体レーザ素子のみ
について説明したが、発光素子および受光素子、
その他各種の光半導体素子に適用できるのは勿論
のことである。また、素子材料に関してはInP,
InGaAsおよびInGaAsPに限定されるものではな
く、メルトバツク差の生じる材料であれば用いる
ことが可能である。その他、本発明の要旨を逸脱
しない範囲で、種々変形して実施することができ
る。
第1図a〜dは従来の半導体レーザ素子の製造
工程を示す図で、第2図a〜dは本発明の一実施
例に係わる半導体レーザ素子の製造工程を示す
図、第3図a〜dは他の実施例に係わる製造工程
を示す図である。 1…N―InP基板(半導体基板)、2…N―InP
層(バツフア層)、3…N―InGaAsP(活性層)、
4…P―InP層(クラツド層)、5…N―InP層
(埋め込みクラツド層)、6,7…電極、11…ス
トライプ状パターン、12…N―InGaAsP層
(オーミツクコンタクト層)、13…電流注入窓、
14…P―InP層(ブロツキング層)、15…N
―InP層(ブロツキング層)。
工程を示す図で、第2図a〜dは本発明の一実施
例に係わる半導体レーザ素子の製造工程を示す
図、第3図a〜dは他の実施例に係わる製造工程
を示す図である。 1…N―InP基板(半導体基板)、2…N―InP
層(バツフア層)、3…N―InGaAsP(活性層)、
4…P―InP層(クラツド層)、5…N―InP層
(埋め込みクラツド層)、6,7…電極、11…ス
トライプ状パターン、12…N―InGaAsP層
(オーミツクコンタクト層)、13…電流注入窓、
14…P―InP層(ブロツキング層)、15…N
―InP層(ブロツキング層)。
Claims (1)
- 【特許請求の範囲】 1 半導体基板上にメルトバツクされ易い結晶か
らなる微細パターンを形成したのち、上記半導体
基板上に第1の半導体結晶層を成長形成し、次い
で前記メルトバツクされ易い結晶からなる微細パ
ターンをメルトバツクにより除去し、しかるのち
前記半導体基板上に第2の半導体結晶層を成長形
成するようにしたことを特徴とする光半導体素子
の製造方法。 2 前記メルトバツクされ易い結晶からなる微細
パターンは、3μm以下の線幅或いは直径のもので
あることを特徴とする特許請求の範囲第1項記載
の光半導体素子の製造方法。 3 前記メルトバツクされ易い結晶からなる微細
パターンはストライプ状の発光領域と逆パターン
に形成され、前記第1の半導体結晶層は活性層を
含む発光領域をなし、前記第2の半導体結晶層は
埋め込み層をなすものであることを特徴とする特
許請求の範囲第1項記載の光半導体素子の製造方
法。 4 前記メルトバツクされ易い結晶からなる微細
パターンはストライプ状の発光領域と同パターン
に形成され、前記第1の半導体結晶層は埋め込み
層をなし、前記第2の半導体結晶層は活性層を含
む発光領域をなすものであることを特徴とする特
許請求の範囲第1項記載の光半導体素子の製造方
法。 5 第1導電型の半導体基板上に第1導電型のク
ラツド層、活性層及び第2導電型のクラツド層を
順次形成してなり、且つ所定幅のストライプを挟
んで基板に達する溝が形成されたダブルヘテロ接
合部と、前記溝内に形成された埋め込みクラツド
層とを具備してなることを特徴とする光半導体素
子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56129018A JPS5830186A (ja) | 1981-08-18 | 1981-08-18 | 光半導体素子及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56129018A JPS5830186A (ja) | 1981-08-18 | 1981-08-18 | 光半導体素子及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5830186A JPS5830186A (ja) | 1983-02-22 |
JPH0158676B2 true JPH0158676B2 (ja) | 1989-12-13 |
Family
ID=14999116
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56129018A Granted JPS5830186A (ja) | 1981-08-18 | 1981-08-18 | 光半導体素子及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5830186A (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60231378A (ja) * | 1984-04-28 | 1985-11-16 | Oki Electric Ind Co Ltd | 発光素子の製造方法 |
JPS60253285A (ja) * | 1984-05-29 | 1985-12-13 | Oki Electric Ind Co Ltd | 半導体面発光素子の製造方法 |
JPS6161484A (ja) * | 1984-09-01 | 1986-03-29 | Oki Electric Ind Co Ltd | 発光素子の製造方法 |
-
1981
- 1981-08-18 JP JP56129018A patent/JPS5830186A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS5830186A (ja) | 1983-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS58216486A (ja) | 半導体レ−ザおよびその製造方法 | |
JPS6318877B2 (ja) | ||
JPH0158676B2 (ja) | ||
JP3047049B2 (ja) | 埋込み構造半導体レーザの製造方法 | |
US5360763A (en) | Method for fabricating an optical semiconductor device | |
JPS59229891A (ja) | 半導体レ−ザの製造方法 | |
JPH03283689A (ja) | 半導体レーザの製造方法 | |
JP2725449B2 (ja) | 光半導体素子の製造方法 | |
JPS599990A (ja) | 半導体レ−ザの製造方法 | |
JPS5882585A (ja) | 半導体レ−ザの製造方法 | |
JPH06283804A (ja) | 分布反射型レーザ及びその製造方法 | |
JPS6057990A (ja) | 半導体レ−ザ | |
JPH0338081A (ja) | 半導体レーザの製造方法 | |
JPS6361793B2 (ja) | ||
JPH04369269A (ja) | 光集積回路の製造方法 | |
JP2736382B2 (ja) | 埋め込み型半導体レーザおよびその製造方法 | |
JPH01154585A (ja) | 半導体レーザ装置の製造方法 | |
JPH0936475A (ja) | リッジウェイブガイド半導体レーザの製造方法 | |
JPS5914912B2 (ja) | 半導体レ−ザの製造方法 | |
JPH04206985A (ja) | 光半導体素子の製造方法 | |
JPH0680864B2 (ja) | 半導体レ−ザ | |
JPH03206677A (ja) | 半導体レーザ素子およびその製造方法 | |
JPH01305586A (ja) | 半導体レーザ素子の製造方法 | |
JPS641073B2 (ja) | ||
JPH08340153A (ja) | 分布帰還型半導体レーザ及びその製造方法 |