JPH0680864B2 - 半導体レ−ザ - Google Patents
半導体レ−ザInfo
- Publication number
- JPH0680864B2 JPH0680864B2 JP62000688A JP68887A JPH0680864B2 JP H0680864 B2 JPH0680864 B2 JP H0680864B2 JP 62000688 A JP62000688 A JP 62000688A JP 68887 A JP68887 A JP 68887A JP H0680864 B2 JPH0680864 B2 JP H0680864B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- current confinement
- semiconductor laser
- inp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/16—Window-type lasers, i.e. with a region of non-absorbing material between the active region and the reflecting surface
- H01S5/164—Window-type lasers, i.e. with a region of non-absorbing material between the active region and the reflecting surface with window regions comprising semiconductor material with a wider bandgap than the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/12—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
- H01S5/125—Distributed Bragg reflector [DBR] lasers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/16—Window-type lasers, i.e. with a region of non-absorbing material between the active region and the reflecting surface
- H01S5/168—Window-type lasers, i.e. with a region of non-absorbing material between the active region and the reflecting surface with window regions comprising current blocking layers
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Description
【発明の詳細な説明】 「産業上の利用分野」 この発明は、光通信等に用いられる高効率の半導体レー
ザに関する。
ザに関する。
「従来の技術」 半導体レーザ、特に、分布反射型半導体レーザにおい
て、しきい値電流を下げ、特性を向上させるには、分布
反射領域を通る漏れ電流を防ぐことが必要である。
て、しきい値電流を下げ、特性を向上させるには、分布
反射領域を通る漏れ電流を防ぐことが必要である。
第２図（イ）は、従来の分布反射型半導体レーザの一種
であるBIG（Bundle Integrated Guide）レーザの構成例
を示す断面図、（ロ）は同図におけるＡ−Ａ線断面図、
（ハ）は同図におけるＢ−Ｂ線断面図である。なお、
（イ）は光軸を含む面における断面図である。これらの
図において、１はｐ−InP基板、２はInGaAsP活性層、３
はｎ−InP保護層、４はｎ−InGaAsP外部導波路層、５は
回折格子、６はｎ−InPクラッド層、７はSiO2膜、8,9は
各々電極である。また、第２図（ロ），（ハ）におい
て、11〜13は各々、ｎ−InP第１埋込層、ｐ−InP第２埋
込層、ｎ−InGaAsP第３埋込層である。この図に示すBIG
レーザは、分布反射領域REを矢印Y1によって示すリーク
電流が流れ、このため、しきい値電流が小さくならない
欠点がある。
であるBIG（Bundle Integrated Guide）レーザの構成例
を示す断面図、（ロ）は同図におけるＡ−Ａ線断面図、
（ハ）は同図におけるＢ−Ｂ線断面図である。なお、
（イ）は光軸を含む面における断面図である。これらの
図において、１はｐ−InP基板、２はInGaAsP活性層、３
はｎ−InP保護層、４はｎ−InGaAsP外部導波路層、５は
回折格子、６はｎ−InPクラッド層、７はSiO2膜、8,9は
各々電極である。また、第２図（ロ），（ハ）におい
て、11〜13は各々、ｎ−InP第１埋込層、ｐ−InP第２埋
込層、ｎ−InGaAsP第３埋込層である。この図に示すBIG
レーザは、分布反射領域REを矢印Y1によって示すリーク
電流が流れ、このため、しきい値電流が小さくならない
欠点がある。
そこで、このようなリーク電流を防止することができる
BIGレーザとして、第３図に示すものが考えられた。こ
の図に示すBIGレーザは、ｐ−InP基板１上の、分布反射
領域REに対応する部分にｎ−InGaAsP電流狭窄層15を形
成し、その上にｐ−InPバッファ層16を形成し、このバ
ッファ層16上に活性層２等を形成したもので、電流狭窄
層15とバッファ層16の接合部が、リーク電流に対するｐ
−ｎ逆接合として機能し、これにより、リーク電流を防
止することができる。
BIGレーザとして、第３図に示すものが考えられた。こ
の図に示すBIGレーザは、ｐ−InP基板１上の、分布反射
領域REに対応する部分にｎ−InGaAsP電流狭窄層15を形
成し、その上にｐ−InPバッファ層16を形成し、このバ
ッファ層16上に活性層２等を形成したもので、電流狭窄
層15とバッファ層16の接合部が、リーク電流に対するｐ
−ｎ逆接合として機能し、これにより、リーク電流を防
止することができる。
次に、このBIGレーザの製造方法を述べる。まず、第４
図（イ）に示すように、基板１の上面に、フォトリソグ
ラフィによって＜01＞方向に平行な（すなわち、光射
出方向と垂直な）凸状のストライプ1aを作成する。次
に、同図（ロ）に示すように、ｎ−InGaAsP電流狭窄層
（λｇ＝0.95〜1.65μｍ）15を、基板１上にエピタキシ
ャル成長させる。この際、ｎ−InGaAsPは、成長の基礎
となる面の凹凸を平坦とするように成長する性質がある
ため、同図（ロ）に示すようにストライプ1aの上部では
薄く、その他の部分では厚く成長する。次に、上記エピ
タキシャル成長が終了した後、未飽和のInP融液に接触
させ、ｎ−InGaAsP層の表面を薄くメルトバックさせる
（第４図（ハ））。このメルトバックの速度は、ｎ−In
GaAsPの方がｐ−InPより速いから、ストライプ1aの上面
に成長したｎ−InGaAsP層はすぐに除去され、メルトバ
ックの遅いｐ−InPの表面、すなわち、ストライプ1aの
上面が露出する。この結果、第４図（ハ）に示すよう
に、基板１の上面右部および左部の上のみにｎ−InGaAs
P層、すなわち、電流狭窄層15が残るとともに、この電
流狭窄層15の上面とストライプ1aの上面の高さがほぼ均
一になる。この場合、各層の高さを良好に均一化するに
は、予めメルトバックの時間とｐ−InP融液の未飽和度
を適切に調節しておけばよい。次に、上記処理に連続し
て、第４図（ニ）に示すように、ストライプ1aおよび電
流狭窄層15の上面にｐ−InPバッファ層16,活性層２等を
順次成長させて、所望の構造の元ウエハを得る。（以
下、省略する。） このように、上記の製造方法には、１回のフォトリソグ
ラフィと１回のエピタキシャル成長によって、電流狭窄
層15を埋め込んだ元ウエハが得られる利点がある。
図（イ）に示すように、基板１の上面に、フォトリソグ
ラフィによって＜01＞方向に平行な（すなわち、光射
出方向と垂直な）凸状のストライプ1aを作成する。次
に、同図（ロ）に示すように、ｎ−InGaAsP電流狭窄層
（λｇ＝0.95〜1.65μｍ）15を、基板１上にエピタキシ
ャル成長させる。この際、ｎ−InGaAsPは、成長の基礎
となる面の凹凸を平坦とするように成長する性質がある
ため、同図（ロ）に示すようにストライプ1aの上部では
薄く、その他の部分では厚く成長する。次に、上記エピ
タキシャル成長が終了した後、未飽和のInP融液に接触
させ、ｎ−InGaAsP層の表面を薄くメルトバックさせる
（第４図（ハ））。このメルトバックの速度は、ｎ−In
GaAsPの方がｐ−InPより速いから、ストライプ1aの上面
に成長したｎ−InGaAsP層はすぐに除去され、メルトバ
ックの遅いｐ−InPの表面、すなわち、ストライプ1aの
上面が露出する。この結果、第４図（ハ）に示すよう
に、基板１の上面右部および左部の上のみにｎ−InGaAs
P層、すなわち、電流狭窄層15が残るとともに、この電
流狭窄層15の上面とストライプ1aの上面の高さがほぼ均
一になる。この場合、各層の高さを良好に均一化するに
は、予めメルトバックの時間とｐ−InP融液の未飽和度
を適切に調節しておけばよい。次に、上記処理に連続し
て、第４図（ニ）に示すように、ストライプ1aおよび電
流狭窄層15の上面にｐ−InPバッファ層16,活性層２等を
順次成長させて、所望の構造の元ウエハを得る。（以
下、省略する。） このように、上記の製造方法には、１回のフォトリソグ
ラフィと１回のエピタキシャル成長によって、電流狭窄
層15を埋め込んだ元ウエハが得られる利点がある。
「発明が解決しようとする問題点」 しかしながら、上記の製造方法には次のような問題があ
る。すなわち、第４図（ロ）の状態からメルトバックに
よって第４図（ハ）に示す状態とする場合において、実
際には、第５図に示すようにストライプ1a以外の部分の
電流狭窄層15もほとんどメルトバックされてしまう場合
がある。第４図（ハ）に示すように、ストライプ1a以外
の部分にのみ電流狭窄層15を残すには、工程の条件設定
（メルトバックの時間、InP融液の未飽和度）が非常に
難しく、しかも、良好な再現性が得られない。
る。すなわち、第４図（ロ）の状態からメルトバックに
よって第４図（ハ）に示す状態とする場合において、実
際には、第５図に示すようにストライプ1a以外の部分の
電流狭窄層15もほとんどメルトバックされてしまう場合
がある。第４図（ハ）に示すように、ストライプ1a以外
の部分にのみ電流狭窄層15を残すには、工程の条件設定
（メルトバックの時間、InP融液の未飽和度）が非常に
難しく、しかも、良好な再現性が得られない。
この発明は上述した事情に鑑みてなされたもので、電流
狭窄層を有する半導体レーザであって、難しい工程条件
の設定を必要とせず、かつ、再現性のよい半導体レーザ
を提供することを目的としている。
狭窄層を有する半導体レーザであって、難しい工程条件
の設定を必要とせず、かつ、再現性のよい半導体レーザ
を提供することを目的としている。
「問題点を解決するための手段」 本発明の半導体レーザは、（ａ）上面に、活性領域形成
部を残して該活性領域形成部から光軸方向へ延びる一対
の細溝が形成された基板と、（ｂ）この基板の前記細溝
内に該基板の上面と面一状態にエピタキシャル成長によ
り形成された電流狭窄層と、（ｃ）この電流狭窄層およ
び前記活性領域形成部の上部に積層されたバッファ層
と、（ｄ）このバッファ層の上部であって、かつ、前記
活性領域形成部の上方に形成された活性導波路層と、
（ｅ）前記バッファ層の上部に、前記活性導波路層に連
接して形成された外部導波路層とを具備してなることを
特徴とするものである。
部を残して該活性領域形成部から光軸方向へ延びる一対
の細溝が形成された基板と、（ｂ）この基板の前記細溝
内に該基板の上面と面一状態にエピタキシャル成長によ
り形成された電流狭窄層と、（ｃ）この電流狭窄層およ
び前記活性領域形成部の上部に積層されたバッファ層
と、（ｄ）このバッファ層の上部であって、かつ、前記
活性領域形成部の上方に形成された活性導波路層と、
（ｅ）前記バッファ層の上部に、前記活性導波路層に連
接して形成された外部導波路層とを具備してなることを
特徴とするものである。
「作用」 本発明の半導体レーザは、外部導波路層と基板との間に
電流狭窄層、バッファ層が順次積層されているので、印
加するバイアスに対して逆接合が形成されることにより
外部導波路層を通るリーク電流を防止し得るものであ
る。そして、この半導体レーザを製造する際には、一対
の細溝を形成した基板上に液相エピタキシャル成長を行
うと、細溝の幅が広い場合は、第６図（イ）に示すよう
に上面に凹凸ができるが、狭い場合は、短時間の成長で
細溝が埋まり、第６図（ロ）に示すように、上面が平坦
になる点に着目してなされたものである。
電流狭窄層、バッファ層が順次積層されているので、印
加するバイアスに対して逆接合が形成されることにより
外部導波路層を通るリーク電流を防止し得るものであ
る。そして、この半導体レーザを製造する際には、一対
の細溝を形成した基板上に液相エピタキシャル成長を行
うと、細溝の幅が広い場合は、第６図（イ）に示すよう
に上面に凹凸ができるが、狭い場合は、短時間の成長で
細溝が埋まり、第６図（ロ）に示すように、上面が平坦
になる点に着目してなされたものである。
「実施例」 以下、第１図を参照してこの発明の一実施例を適用した
BIGレーザの製造工程を説明する。
BIGレーザの製造工程を説明する。
まず、第１図（イ）に示すように、ｐ−InP基板１の
上面に、凹溝1b、1c（一対の細溝）をフォトリソグラフ
ィによって形成する。この場合、凹溝1b,1cの幅は、第
２図（ハ）に示す外部導波路層４の幅と等しいか、僅か
に大として、幾分か幅を異なるように形成する。具体的
には、数μｍ〜20μｍとする。また、その位置は、第２
図（イ）に示す分布反射領域RE内の外部導波路層４に対
応する位置であって、電流路として活性領域形成部を除
いた、すなわち、活性領域の両脇に形成する。
上面に、凹溝1b、1c（一対の細溝）をフォトリソグラフ
ィによって形成する。この場合、凹溝1b,1cの幅は、第
２図（ハ）に示す外部導波路層４の幅と等しいか、僅か
に大として、幾分か幅を異なるように形成する。具体的
には、数μｍ〜20μｍとする。また、その位置は、第２
図（イ）に示す分布反射領域RE内の外部導波路層４に対
応する位置であって、電流路として活性領域形成部を除
いた、すなわち、活性領域の両脇に形成する。
次に、第１図（イ）に示す基板１の上に、ｎ−InGaAs
P電流狭窄層15をエピタキシャル成長させる。この場
合、凹溝1b,1cの幅が、上述したように極めて狭いの
で、凹溝1b,1c内が短時間の成長で埋まり、上面が平坦
になる。またこの場合、凹溝1b,1c以外の部分の層厚
を、凹溝1b,1c内の層厚の1/10以下とすることができ
る。
P電流狭窄層15をエピタキシャル成長させる。この場
合、凹溝1b,1cの幅が、上述したように極めて狭いの
で、凹溝1b,1c内が短時間の成長で埋まり、上面が平坦
になる。またこの場合、凹溝1b,1c以外の部分の層厚
を、凹溝1b,1c内の層厚の1/10以下とすることができ
る。
次に、短時間のメトルバックあるいは基板１からのオ
ートドーピングを行うことによって、第１図（ハ）に示
すように、凹溝1b,1c内に電流狭窄層15が埋め込まれた
ウエハを作成する。
ートドーピングを行うことによって、第１図（ハ）に示
すように、凹溝1b,1c内に電流狭窄層15が埋め込まれた
ウエハを作成する。
次に、第１図（ニ）の半断面斜視図によって示す元ウ
エハを作成する。すなわち、まず、上記の工程に連続し
て、ｐ−InPバッファ層16、InGaAsP活性層２、ｎ−InP
保護層３、必要な場合にはアンチメルトバック層などを
順次成長させ、次いで、フォトリソグラフィにより、こ
れらの活性層2,保護層３を幅方向に延びるストライプ状
に形成する。次に、ｐ−InPバッファ層16上に回折格子
５をフォトリソグラフィにより形成し、次いで、外部導
波路層4,クラッド層６を順次成長させる。
エハを作成する。すなわち、まず、上記の工程に連続し
て、ｐ−InPバッファ層16、InGaAsP活性層２、ｎ−InP
保護層３、必要な場合にはアンチメルトバック層などを
順次成長させ、次いで、フォトリソグラフィにより、こ
れらの活性層2,保護層３を幅方向に延びるストライプ状
に形成する。次に、ｐ−InPバッファ層16上に回折格子
５をフォトリソグラフィにより形成し、次いで、外部導
波路層4,クラッド層６を順次成長させる。
次に、フォトリソグラフィによって長さ方向に延びる
ストライプ構造を形成し、次いで、その両側部を、第２
図（ロ），（ハ）に示すように、ｎ−InP第１埋込層11,
p−InP第２埋込層12,n−InGaAsP第３埋込層13によって
埋め込む。
ストライプ構造を形成し、次いで、その両側部を、第２
図（ロ），（ハ）に示すように、ｎ−InP第１埋込層11,
p−InP第２埋込層12,n−InGaAsP第３埋込層13によって
埋め込む。
次に、電極8,9を形成し、次いで、へき開，チップ化
してレーザ素子とする。
してレーザ素子とする。
「発明の効果」 以上説明したように、本発明の半導体レーザにおいて
は、基板の上面に一対の細溝を形成し、この基板上にエ
ピタキシャル成長により電流狭窄層を形成するようにし
たことで、短時間の成長によりこれら細溝が埋まった
後、上面が平坦面となった電流狭窄層が形成されていく
ため、その後の製造工程において難しい工程条件の設定
をすることなく、簡単に、しかも再現性よく電流狭窄層
を形成することができる。そして、この発明による半導
体レーザは、この電流狭窄層を有することにより、低し
きい値電流化が可能となり、特性が向上する。また、こ
の発明によれば、電流狭窄層を形成しない場合と同回数
のエピタキシャル成長によってレーザ素子を作成できる
利点もある。
は、基板の上面に一対の細溝を形成し、この基板上にエ
ピタキシャル成長により電流狭窄層を形成するようにし
たことで、短時間の成長によりこれら細溝が埋まった
後、上面が平坦面となった電流狭窄層が形成されていく
ため、その後の製造工程において難しい工程条件の設定
をすることなく、簡単に、しかも再現性よく電流狭窄層
を形成することができる。そして、この発明による半導
体レーザは、この電流狭窄層を有することにより、低し
きい値電流化が可能となり、特性が向上する。また、こ
の発明によれば、電流狭窄層を形成しない場合と同回数
のエピタキシャル成長によってレーザ素子を作成できる
利点もある。
第１図はこの発明における分布反射型半導体レーザの製
造工程の１つを説明するための工程図、第２図（イ）は
従来の分布反射型レーザの構成例を示す断面図、（ロ）
は同レーザのＡ−Ａ線断面図、（ハ）は同レーザのＢ−
Ｂ線断面図、第３図は電流狭窄層15を設けた分布反射型
レーザの断面図、第４図は第３図に示す分布反射型レー
ザの製造工程を説明するための工程図、第５図は同製造
工程の問題点を説明するための図、第６図はこの発明の
着眼点を説明するための図である。 １……基板、1b,1c……凹溝（一対の細溝）、２……活
性層、15……電流狭窄層、16……バッファ層。
造工程の１つを説明するための工程図、第２図（イ）は
従来の分布反射型レーザの構成例を示す断面図、（ロ）
は同レーザのＡ−Ａ線断面図、（ハ）は同レーザのＢ−
Ｂ線断面図、第３図は電流狭窄層15を設けた分布反射型
レーザの断面図、第４図は第３図に示す分布反射型レー
ザの製造工程を説明するための工程図、第５図は同製造
工程の問題点を説明するための図、第６図はこの発明の
着眼点を説明するための図である。 １……基板、1b,1c……凹溝（一対の細溝）、２……活
性層、15……電流狭窄層、16……バッファ層。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−259593（ＪＰ，Ａ)
Claims (1)
- 【請求項１】（ａ）上面に、活性領域形成部を残して該
活性領域形成部から光軸方向へ延びる一対の細溝が形成
された基板と、 （ｂ）この基板の前記細溝内に該基板の上面と面一状態
にエピタキシャル成長により形成された電流狭窄層と、 （ｃ）この電流狭窄層および前記活性領域形成部の上部
に積層されたバッファ層と、 （ｄ）このバッファ層の上部であって、かつ、前記活性
領域形成部の上方に形成された活性導波路層と、 （ｅ）前記バッファ層の上部に、前記活性導波路層に連
接して形成された外部導波路層と、 を具備してなることを特徴とする半導体レーザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62000688A JPH0680864B2 (ja) | 1987-01-06 | 1987-01-06 | 半導体レ−ザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62000688A JPH0680864B2 (ja) | 1987-01-06 | 1987-01-06 | 半導体レ−ザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63169092A JPS63169092A (ja) | 1988-07-13 |
| JPH0680864B2 true JPH0680864B2 (ja) | 1994-10-12 |
Family
ID=11480695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62000688A Expired - Lifetime JPH0680864B2 (ja) | 1987-01-06 | 1987-01-06 | 半導体レ−ザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0680864B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2624881B2 (ja) * | 1990-08-23 | 1997-06-25 | 株式会社東芝 | 半導体レーザ素子およびその製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61259593A (ja) * | 1985-05-14 | 1986-11-17 | Fujikura Ltd | 分布反射型半導体レ−ザ |
-
1987
- 1987-01-06 JP JP62000688A patent/JPH0680864B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63169092A (ja) | 1988-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4589117A (en) | Butt-jointed built-in semiconductor laser | |
| JPH0680864B2 (ja) | 半導体レ−ザ | |
| JPH0837341A (ja) | 半導体光集積素子およびその製造方法 | |
| US20030081923A1 (en) | Waveguide type optical element, integrated optical waveguide type element using waveguide type optical element, and a method of manufacturing waveguide type optical element and integrated optical waveguide type element using waveguide type optical element | |
| US5360763A (en) | Method for fabricating an optical semiconductor device | |
| JPS63213383A (ja) | 半導体レ−ザ | |
| JPS59127892A (ja) | 半導体レ−ザとその製造方法 | |
| JPS59126693A (ja) | 分布帰還型半導体レ−ザおよびその製造方法 | |
| JPS5857770A (ja) | 半導体レ−ザ素子 | |
| JPS5834988A (ja) | 半導体レ−ザの製造方法 | |
| JPH0158676B2 (ja) | ||
| JPS6323382A (ja) | 分布反射型半導体レ−ザの製造方法 | |
| KR20010011142A (ko) | 이득 결합형 단일모드 반도체 레이저 및 그 제조방법 | |
| JPS63169093A (ja) | 半導体レ−ザ | |
| JPH04369269A (ja) | 光集積回路の製造方法 | |
| JPS5858783A (ja) | 半導体レ−ザ | |
| JPH04159513A (ja) | モード選択光素子 | |
| JPH0621574A (ja) | 半導体レーザおよびその製造方法 | |
| JPS6237908B2 (ja) | ||
| JPS63287079A (ja) | 半導体レ−ザの製造方法 | |
| JPS60165782A (ja) | 半導体レ−ザ | |
| JPH0260184A (ja) | 半導体レーザ | |
| JPH0155589B2 (ja) | ||
| JPS6251519B2 (ja) | ||
| JPS6194021A (ja) | 光方向性結合素子 |