JPS63169093A - 半導体レ−ザ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は、光通信等に用いて好適な半導体レーザ、特
に分布反射型半導体レーザに関する。

「従来の技術」 半導体レーザは光通信等の分野において、広く用いられ
ており、また、その構造も種々のものが製造されている
。

第７図は、分布反射型半導体レーザの一種である一体集
積型分布反射型半導体レーザ（ＢＩＧ−ＤＢＲレーザ）
の構成例を示す縦断面図である。

この図において、１はｐ−１ｎＰ基板、２はｎ−ＩｎＧ
ａＡｓＰ外部導波路層、３は回折格子、４はＩｎＧａＡ
ｓＰ活性導波路層、９はｎ−１ｎＰ保護層、５はｎ−Ｉ
ｎＰクラッド層、６はＳｉＯ２絶縁膜であり、７．８は
各々電極である。また、図に示すｅｌは活性層が存在す
る活性領域、ｅ、は分布反射領域である。なお、活性領
域は必要に応じて活性層を含む３層以上の）９層となる
。

この図に示すレーザは、外部導波路層２中に活性導波路
層４を埋め込んでこれらの間の整合をとり、これにより
、結合部でのレーザ光の反射を低減させ得る効果がある
。しかしながら、同図に破線矢印で示すように活性領域
に注入された電流は、ｎ−１ｎＰクラッド層５で広がっ
て分布反射領域にも流れてしまうため、効率が悪くしき
い値電流が小さくならないという欠点を有していた。

第８図は、上記欠点を解決するために開発されたレーザ
てあり、バッファ層１１と、注入電流を活性領域ｅｌに
集中して流すための電流ブロック層１０とを有している
。このような構成によると、電流ブロック層１０とｐ−
１ｎＰバッファ層１１との間でｐｎ逆接合が形成される
ため、注入電流は電流ブロック層ＩＯの無い部分を通り
、活性領域ｅ。

に集中して流れ込む。したがって、効率が極めて良くな
り、しきい値組流が低下するという利点が得られる。

「発明が解決しようとする問題点」 しかしながら、第８図に示すレーザは、以下の述べる理
由により結晶層厚が均一性に乏しい欠点を存していた。

まず、第８図に示す構成の製造方法について説明する。

始めに第９図に示すように、ｐ−１ｎＰ基板Ｉ上にｎ−
１ｎＰ（またはｎ　−Ｉ　ｎＧ　ａＡｓＰ　）の電流ブ
ロック層ＩＯを成長さ仕、次いで、電流ブロック層ＩＯ
の活性領域部分を第１Ｏ図（イ）、（ロ）に示すように
、光軸に直行する方向に帯状に除去し、この電流ブロッ
ク層１０と基板Ｉの露出面上にｐ−１ｎＰバッファ層１
１を成長させる。そして、このｐ−Ｉ　ｎＰバッファ層
１１上に活性導波路層４および保護層９を順次成長さけ
た後、これらの層の活性領域幅以外の部分を除去すると
ともに、バッファ層１１」二に回折格子３を作成する。

その後において、外部導波路層２およびクラッド層５を
順次成長させ、第１１図に示す積層構造を得る。次に、
例えば上記各層を断面逆メサ形状にエツチングし、この
逆メサ形状を第１２図に示すように埋込府１５（ｎ−１
ｎＰ）、Ｉ　６（ｐ−１ｎＰ）、１７（ｎ−１ｎＧａＡ
ｓＰ）によって埋め込み、さらに、上下各面に電極を設
けて製造工程が完了する。

さて、上記製造工程において問題となるのは、電流ブロ
ック層ＩＯ上にバッファ層！■を成長させる際において
、第１３図に示すようにバッファ層１１が歪んでしまう
ことである。すなわち、電流ブロック層ｌＯは、前述の
ように帯状の段差を有しているため、バッファ層の成長
層厚が０．３層数μｍ程度の場合は、この段差を完全に
埋めて上面を平坦にすることができない。そして、この
ようにバッファ層１１が湾曲すると、この上に成長する
活性導波路層４などの半導体層厚も歪んでしまい、発光
効率やその他の点で、不都合が生じる。

この場合、第１４図に示すように、バッファ層１１を極
めて厚く成長させれば、上記段差を吸収でき、活性導波
路層４を平坦にするとかできる。

しかしながら、このようにバッファ層が厚いと、同図に
破線で示すように外部導波路領域ｅ、にり−ク′：ｒｉ
流が流れ、注入電流のしきい値の増大を招くという問題
が発生する。

この発明は、上述した事情に鑑みてなされたもので、バ
ッファ層を厚くすることなく、活性導波路１層を平坦と
することができる半導体レーザを提１ノ（することを目
的としている。

「問題点を解決するための手段」 この発明は上記問題点を解決するために、少なくとも活
性導波路層よりなる活性領域と、この領域に連接してバ
ッファ層上に形成される外部導波路層と、前記バッファ
層と基板との間に設けられ、前記バッファ層ととらにｐ
ｎ逆接合を構成して注入電流が前記活性導波路層以外の
領域に流れることを阻止する電流ブロック層とを何した
半導体レーザにおいて、前記電流ブロック層の活性領域
に対応−七ろ部分にのみ孔を設けるようにしている。

「作用　」 前記ブロック層上に成長される薄いバッファ層の上面か
平坦になり、これにより、活性導波路層が平坦に成長す
る。

「実施例」 以下、図面を参照してこの発明の実施例について説明ず
ろ。

第１図はこの発明の一実施例の構成を示す断面斜視図で
あり、図において前述した第６図に示す各部と対応する
部分には同一の符号を付しその１悦明を省略する。

第１図において、２０は基板Ｉ上に設けられているｎ−
１ｎＰ、あるいはｎ−１ｎＧａＡｓＰの電流ブロック層
であり、この電流ブロック層２０のほぼ中央部には断面
長方形状の孔部２０ａが上下方向に貫通して設けられて
いる。また、図に示す積層構造は、活性層の両脇を一点
鎖線ａに沿う逆メサ形状にエツチングされ（図示せぬ反
対側も対称にエツチングされる）、このエツチングで除
去された部分が埋込層（第１Ｏ図の１５．１６．１７参
照）によって埋め込まれる電流狭窄構造になっている。

そして、孔２０ａの位置とエツチング後の活性層との位
置が対応している。この実施例の構造が、前述した第６
図に示す従来の分布反射型半導体レーザと異なっている
点は、上述した電流ブロック層２０の構成のみである。

次に、上記構成によるこの実施例の製造方法について説
明する。

まず、基板ｌの上面にｎ−１ｎＰの電流ブロック層２０
をエピタキシャル成長させ、その後に電流ブロック層２
０の活性領域に対応する部分のみをエツチングし、この
エツチングにより第２図に示すような５〜２０μｍ程度
の幅の短い長方形状の孔２０ａをあけ、基板１の表面を
露出させる。また、第２図は、電流ブロック層２０の斜
視図であり、この図と第１Ｏ図とを比較すると、この実
施例における電流ブロック層２０の形状の特徴か理解で
きる。

次に、」二足電流ブロック層２０および基板ｌの露出部
にバッファ層１１をエピタキシャル成長させろ。この場
合、幅が狭い溝に液相成長法でエピタキシャル成長を行
うと、周知のように僅かの成長厚で短時間に）１ηが埋
まり、成長相の表面が平坦になるきいう性質がある。そ
して、この実施例における孔２０ａは、上述のように細
い幅となっているため、バッファ層２０の成長にあたっ
ては、その層ｊ９が薄くと６第４図（イ）に示すように
孔２０ａが埋まり、バッファ層１１の表面が平坦になる
。なお、同図（ロ）は溝幅が大きい場合のバッファ層１
１の成長形状を示しており、バッファ層１１が湾曲して
いるのが判る。そして、第８図に示す従来の半導体レー
ザは、電流ブロック層１０が帯状に除去されているため
、第４図（ロ）の場合に対応する。

次に、バッファ層１１のエピタキシャル成長が完了した
後は、前述した従来の製造方法と全く同様の製造工程を
行う。すなわち、バッファ層ｌｌ上に活性導波路層４お
よび保護層９等を順次成長させ、その後にこれらの層の
活性領域ｅ、以外の部分を除去するとともに、バッファ
層ｌｌ上に回折格子３を作成する。なお、発振波長によ
っては、活性領域にアンチ・メルトバック層をさらに形
成する３層としてもよい。その後において、外部導波路
層２およびクラッド層５を順次成長させ、第１図に示す
積層構造を得る。次に、上記各層を逆メサ形状にエツチ
ングし、この逆メサ形状を埋込層（第１Ｏ図に示ずｎ−
１ｎＰ層１５、ｐ−１ｎＰ層１６、ｎ−１ｎＧａＡｓＰ
囮１７参照）によって埋め込み、さらに、上下各面に電
極を設けてへき開し、デツプ化して製造工程が完了する
。

さて、前述の実施例は電流ブロック層をエツチングによ
って開口し、その開口した部分を埋めるように表面上に
バッファ層を形成する方法が述べられているか、次の第
５図（イ）の如き島状の凸ＫＳ　Ｉ　ａが予め形成され
た基板１を用い、その凸部の周囲を電流ブロック層とな
る半導体層で埋め込んでもよい。この凸部１ａの形状は
、前記実施例における孔と同様である。これは、半導体
結晶が、表面積の乏しい凸部頂部？こけ成長しにくいと
いう性質を利用したものであって、一般には、ＩｎＧａ
ＡｓＰ混晶がＩｎＰよりも平坦面を作る能力が犬である
ため電流ブロック層にはＩ　ｎＧａＡｓＰを用いる方が
好ましい。

仮に、成長条件の多少の差によって該項部に薄Ｌ）ｎ−
１ｎＧａＡｓｌ’薄膜が成長しても、次の連続したメル
ト溜め内に未飽和のＩｎＩ’メルト層を仕込み、表面を
薄くメルトバックすれば、メルトバック速度が基板のＩ
ｎＰよりｂｌｎＧａＡｓｒ’が人であることから、凸部
１ａＪ：に成長したＩｎＧａＡｓＰ層はＩｎＰ面をメル
トバックすることなく容易に除去され、その結果、平坦
性の優れた半導体表面を得ることができる。

最初に成長されるｎ−１ｎＰバツフア層２は、基礎とな
る面が平坦であるため、層厚はそれほどなくとも平坦性
は良好であり、電流ブロック層の電流狭窄効果に浸れて
いる。なお、後者の製造方法は、電流ブロック層を成長
させる過程だけエピタキシャル成長回数（エピタキシャ
ル成長炉中にウェハを出し入れする回数）が少なくなる
。

薄い電流ブロック層を成長させた後は、第５図（ロ）の
如く連続してｎ−１ｎＰバッファ層１１゜ＩｎＧａＡｓ
Ｐ活性層（λｇ＝１．５５μｍ）４、ｎ−１ｎＰデイブ
レツンヨン層２１Ｓ　ｎ−ＩｎＧａＡｓＰエツチングス
トップ層（λｇ＝１．３μｍ）、ｎ−１ｎＰダミ一クラ
ツド層２３をエピタキシャル成長さ什る。

次に、第５図（ハ）の如く、活性領域ｅ、に対応する部
分以外をバッファ層表面まで削除し、露出したバッファ
層表面に選択格子３を形成する。

そして、次に、第５図（ハ）に従い、ｎ−１ｎＧａＡｓ
Ｐ／Ａ、部導波路層（λｇ＝１．３μｍ）２、ｎ−１ｎ
ｌ’クラッド層５を順次成長させ、以後活性層の両脇を
エツチングしてストライブ構造を作り、その両脇に埋込
層を積み上げていく。すなわち、ｐ−１ｎＰ第１埋込層
２４、ｎ−ＩｎＧａＡｓ　Ｐ第２埋込層２５を成長させ
、埋込構造とする。

この構造では、予め作り出された電流ブロック層により
、埋込成長時の微妙な層厚、位置制御を必要としない利
点がある。

なお、周知のように埋込構造は種々あり、この実施例に
は必ずしら限定されない。

例えば、前述した実施例の如く逆メサ状にエツチングし
た後、ｎ−１ｎＰ、ｎ−ＩｎＧａＡｓＰのｈ埋込層を順
次埋込んでもよい。

さらに、本発明は、一般の半導体基板上に半導体レーザ
、その他の光素子、先導波路等をモノリンツクに形成し
た光集積回路に用いて最適である。

「発明の効果」 以上説明したように、この発明によれば、すくなくとも
活性導波路層を含む活性領域と、これらを包むようにし
てバッファ層上に形成される外部導波路層と、前記バッ
ファ層と基板との間に設けられ、前記バッファ層ととも
にｐｎ逆接合を構成して注入電流が前記活性導波路層以
外の領域に流れることを阻止する電流ブロック層とを有
した半導体レーザにおいて、前記電流ブロック層の活性
領域（活性層）に対応する部分にのみ貫通孔を設けるよ
うにしたので、バッファ層を薄くすることができるとと
もに、リーク電流を極めて低減させることができ、高効
率の分布反射型半導体レーザを実現することができろ。

【図面の簡単な説明】

第１図はこの発明の一実施例の構成を示す断面斜視図、
第２図は同実施例におけろ電流ブロック層２０の斜視図
、第３図は電流ブロック層２０の毛布図、第４図（イ）
は同実施例におけるバッファ層１１の成長状態を示す断
面図、第４図（ロ）は溝幅が広い場合のバッファ層１１
の成長状態を示す断面図、第５図は、この発明の池の製
造方法を説明ずろための図であり、第５図（イ）は基板
斜視図、第５図（ロ）〜（ニ）は各製造工程中の縦。 横断面図、第６図は活性領域および外部導波路領域にお
ける断面図、第７図、第８図は各々従来の゛４６導体レ
ーザの構成を示す断面図、第９図〜第１２図は各々第８
図に示す従来の半導体レーザの製造方法を説明するため
の図であり、第９図、第１Ｏ図（ロ）、第１１図は各々
断面図、第１Ｏ図（イ）は平面図、第１２図は埋込成長
終了後の斜視図、第１３図は従来の半導体レーザにおけ
るバッファ層の成長状態を示すための斜視図、第１４図
はバッファ層を厚くした場合の問題点を示すためのレー
ザの断面図である。 ２０・・・・・・電流ブロック層、２０ａ・・・・・・
孔（ｎ通孔）。

Claims (1)

【特許請求の範囲】
1. 少なくとも活性層を含む複数の半導体層よりなる活性領
   域と、該活性領域の位置に対応して孔が形成された電流
   ブロック層とを有することを特徴とする半導体レーザ。