JPS62189784A - 埋込み型半導体レ−ザ及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は高効率で発振し高速で変調可能な光通信用半導
体レーザ及びその製造方法に関する。

〔従来の技術〕

半導体レーザは光フアイバ通信の光源として実用化が始
まっている。この用途で用いられる半導体レーザは、高
い効率で発振しかつ高速変調が可能なことが必要である
。更に、実用化の進展に伴い、高い歩留りで多量の半導
体レーザが生産できる再現性の高い製造方法が強く要望
されている。

ところが、従来の半導体レーザは上記３つの条件を同時
に満足することが出来なかった。以下に、従来製作され
てきた典型的な半導体レーザ、及びこれらのレーザー特
性を改善しようとして最近製作された、最も上記要請に
近い半導体レーザについて説明し、上記３つの要請が同
時に満足出来なかった理由を説明する。

従来製作されて来た典型的な半導体レーザは２重溝平面
埋込み型半導体レーザ（Ｄｏｕｂｌｅ　Ｃｈａｎｎｅｌ
Ｐｌａｎｎｅｒ　Ｂｕｒｉｅｄ　Ｈｅｔｅｒｏｓｔｒｕ
ｃｕｒｅ　Ｌａ５ｅｒ　Ｄｉｏｄｅ：略して　ＤＣ−Ｐ
ＢＨＬＤ）であり、ジャーナル・オブ・ライトウェーブ
・テクノロジー、ＬＴ−１巻、　１９８３年３月号、１
９５頁−２０２頁に詳述されている。この半導体レーザ
は、ストライプ状の活性領域に電流を選択的に流すよう
にするために、活性領域以外のところはｐｎｐｎ接合を
形成し電流をｎｐの逆接合により阻止している。この構
造に代表される、ｎｐ逆接合による電流阻止構造は非常
に良い電流阻止効果を発揮するので、５０％を超える高
い効率で発振する。又、製造工程も再現性の高い工程の
組み合わせによっているので、高い歩留りで製作するこ
とが出来る。しかし、このＤＣ−ＰＢＨ半導体レーザで
は、効率低下の原因となる漏れ電流がブロック層を含ん
だｎｐｎ）ランジスタ動作により高出力時に増加する問
題があった。

また、ｎｐ逆接合が１０ｐＦ以上の静電容量を有するた
めに、ＩＧｂ／ｓを超える高速で変調することが難しか
った。

上記ＤＣ−ＰＢＨ半導体レーデの欠点を克服しようとし
て考案された半導体レーザとして、以下に説明する第１
及び第２の半導体レーザがある。

第１の半導体レーザは応用物理学会予稿集（第４６回応
用物理学会学術後援会講演予稿集、２ｐ−Ｎ−１１，ｐ
、２０６．１９８５年秋季）に記載されている。

この半導体レーザは高速変調が可能となるように、活性
層の両脇の平坦なブロック層に基板に達するまでの溝を
形成することによりダイオードの静電容量の低減を図り
、小信号変調時では５ＧＨｚという比較的高い周波数で
変調可能である。しかし、この半導体レーザは残留キャ
パシタンス除去が充分でなくＩＱＧＨｚを超える変調が
難しかった。それはこの半導体レーザでは活性層両脇の
平坦な部分において３１０２履を挟んでｐ形電極と高濃
度のｐ形半導体が向きあっており、これにより残留キャ
パシタンスを発生するためである。

又、第２の半導体レーザはエレクトロニクス・レターズ
、（ε１ｅｃｔｒｏｎｉｃｓ　Ｌｅｔｔｅｒｓ）、２１
巻、１３号、５７７頁−５７８頁、　１９８５年に記載
の気相再成長埋込み型と呼ばれている半導体レーザであ
る。この半導体レーザは高速変調が可能となるようにダ
イオードの静電容量の低減を図り、生信号変調時では１
５ＧＨ２という高い周波数で変調可能である。又、高い
効率で発振するよう、効率低下の原因となる漏洩電流を
低減し、電流が活性層部のみを通電するような構造にな
っている。しかし、この半導体レーザは生産性に大きな
問題がある。それは、この半導体レーザの構造に起因し
ている。半導体レーザを単−横モードで発振するために
は、活性層幅を１〜２ミクロン程度の幅にしなければな
らない。

しかし、この半導体レーザはメサの方向が＜０１−１＞
方向を向いており、下に向かって広がる台形状となる。

そのためフォトリソグラフィー法の限界以下のストライ
プを形成するか、又は幅の広いストライプを形成し、し
かる後に活性層だけを選択的にサイドエツチングする選
択エツチングで活性層幅を狭めなければならない。とこ
ろが、この選択エツチングは非常に制御性が低く、活性
層幅を一定にすることが困難であった。これは、このエ
ツチング速度が、エツチング液の温度や濃度、及びエツ
チングされる活性層の組成に大きく依存するためである
。このため、気相再成長埋込み型半導体レーザは高い歩
留りでかつ大量に生産するには不向きな半導体レーザで
あった。

〔発明が解決しようとする問題的３ 以上のように従来の半導体レーザでは、高い効率で発振
し高速変調が可能で、かつ高い歩留りで多量の半導体レ
ーザが生産できる再現性の高い生造方法で製造できると
いう３つの条件を同時に満足することが出来なかった。

本発明の目的は、高い効率で発振し高速変調が可能で、
かつその構造が生産性の高い方法で製造可能な半導体レ
ーザ及びその製造方法を提供することにある。

〔問題点を解決するための手段〕

第１の発明は、活性領域をこの活性領域の屈折率より低
い屈折率を有しかつ前記活性領域の禁制帯幅より大きい
禁制帯幅を有する半導体で囲んだ埋込み型半導体レーザ
において、前記活性領域が２つの溝に挟まれた堤の中に
位置し、前記溝中に半導体基板とは逆導電型の通電層と
この通電層の上面に基板と同導電型の電流ブロック層と
を有し、さらに前記堤の先端と前記電流ブロック層の上
面が前記半導体基板とは逆導電型のキャップ層で覆われ
、前記キャップ層の両側に前記電流ブロック層と接続し
た電流絶縁層を有し、前記キャップ層の上面を除いた前
記電流絶縁層の上面に電気的に絶縁性をもつ有機膜を有
することを特徴としている。

第２の発明は、活性領域をこの活性領域の屈折率より低
い屈折率を有しかつ前記活性領域の禁制帯幅より大きい
禁制帯幅を有する半導体で囲んだ埋込み型半導体レーザ
の製造方法において、半導体基板の上に活性領域を含む
ダブルヘテロ構造をエピタキシャル成長する第１の工程
と、前記活性領域が２つの溝に挟まれた堤の中に位置す
るよう前記２つの溝をエツチングする第２の工程と、気
相成長法を用いて前記溝中に前記半導体基板とは逆導電
型の通電層とこの通電層の上面に前記半導体基板と同導
電型の電流ブロック層とを順次積層し、さらに前記堤の
先端と前記電流ブロック層の上面が前記半導体基板とは
逆導電型のキャップ層で覆われるよう前記キャップ層を
積層する第３の工程と、前記キャップ層の上面を除いた
前記電流絶縁層の上面に電気的に絶縁性をもつ有機膜を
形成する工程とを含むことを特徴としている。

〔作用〕

本発明の第１の発明による半導体レーデでは従来のＤＣ
−ＰＢＨ形半導体レーデの活性層の両脇の平坦部分の電
流ブロック層を５ｉｎ２等の絶縁膜に置き換えた構成に
なっている。そのため、漏れ電流の増加に寄与するｎｐ
ｎ）ランジスタは前記平坦部分には形成されず、したが
ってこの部分での漏れ電流は従来に比べて著しく低減す
ることが可能であり高い効率での発振が可能である。ま
た、ｎｐ逆バイアス領域は従来のＤＣ−ＰＢＨ半導体レ
ーザに比べてこの溝のみに限られるため、この部分に発
生する寄生容量は十分小さい。また、２つの溝の外側は
厚さ数μｍの絶縁性の有機膜で覆うことにより、従来の
ＳｉＯ２のみに比べて電荷が十分に引き離されるため寄
生容量はこの部分でｌ／１０以下になる。全体では２ｐ
Ｆ以下の寄生容量に抑えることが可能である。

上記半導体レーザは、第２の発明による製造方法によっ
て実現される。特に、第１のダブルヘテロ成長工程、第
２のエツチング工程、第３の埋め込み成長工程、及び、
第４の絶縁層塗布工程はすべて量産に適した再現性の高
い方法であり、この方法によれば高い歩留りで、高効率
で発振し高速変調可能な半導体レーザを提供することが
できる。

〔実施例〕

図面を用いて本発明の詳細な説明する。

第１図は本発明の第１の発明である埋込み型半導体レー
ザの一実施例を示す断面図である。活性領域１１は、２
つの溝に挟まれた堤の中に位置しており、禁制帯幅が０
．９５　ｅ　ＶのＩ　ｎ　Ｇ’ａΔｓＰ結晶で１．３μ
ｍで発光する。この活性層はｎ形ＩｎＰ基板１３上で、
上下から禁制帯幅が１．３ｅＶのｎ形ＩｎＰバッファ層
１２とｐ形ＩｎＰクラッド層１４により、また、左右か
ら通電層を構成するｐ形１ｎＰ層１５とこの層の上面の
ｎ形１ｎＰ電流ブロック層１６によって囲まれ、しかも
、屈折率導波形の導波構造が形成されている。さらに、
堤の先端と電流ブロック層１６の上面とは、ｐ形キャッ
プ層１７で覆われている。このｐ形キャップ層１７の上
側は、ｐ形ＩｎＧａＡｓＰコンタクト層１８で覆われ、
ｐ形キャップ層１７の両側には、電流ブロック層１６に
接続された電流絶縁層としての３１０２層１９が設けら
れている。５１０２層１９の上面には、電気的に絶縁性
をもつ有機膜であるポリイミド層２２が設けられ、また
、コンタクト層１８及びｎ形１ｎＰ基板にそれぞれ接し
て、ｎ形電極２０及びｎ形電極２１が設けられている。

以上のような構造の埋込み型半導体レーザでは、２つの
溝に埋込まれたｐ形ＩｎＰ層１５とｎ形ＩｎＰ電流ブロ
ック層１Ｇによって形成されるｎｐ逆接合、及び、ポリ
イミド層２２とＳ　１０２層１９により、ｎ形電極２０
とｎ形電極２１に印加された電圧により流れる電流はｐ
形ＩｎＧａＡＳＰコンタクト層１８、ｐ形１ｎＰキャッ
プ層１７、ｐ形１ｎＰグラッド層１４、活性領域１１、
及び、ｎ形ＩｎＰバッファ層１２へと選択的に流れる。

このとき、漏れ電流はｐ形ＩｎＰ層１５から前記溝の外
側のｐ形ＩｎＰクラッド層１４へと流れるが、この部分
ではｎｐｎ）ランジスタが形成されていないため、前記
漏れ電流は増幅されない。したがって、漏れ電流は非常
に少なく高い効率で発振する。

寄生容量は主に２箇所で発生する。１つはｎｐ逆接合部
分であり、他の１つはｎ形電極２０と溝の外側のｐ形り
ラッド層１４とがポリイミド層２２とＳｉＯ□層１９全
１９で対向することにより構成される寄生容量である。

レーザのキャビティ長を３００μｍ、電極面積を３００
μｍＸ３００μｍとすると、前者による寄生容量は溝の
幅を５μｍとしたとき約０．３ｐＦ、後者による寄生容
量はポリイミド層厚２．５μｍＳＳ　ｉ０２層厚０．２
．ｕｍのとき、約１ｐＦとなる。したがって、全寄生容
量は約１．３ｐＦとなり十分高速変調が可能なことがわ
かる。

次に本発明の第２の発明である製造法の一実施例につい
て説明する。本実施例では、第１図の構成の埋込み型半
導体レーザを製造する場合について説明する。第２図は
、製造工程の各段階における断面図を示す。

まず、第１の工程として硫黄ドープｎ−ＩｎＰ基板１３
の上に気相成長法で硫黄ドープｎ−ＩｎＰバッファ層１
２（厚さ２．５μｍ、　ｎ＝　Ｉ　ＸＩＯ”ｃｍ−３）
、ノンドープＩｎＧａＡｓＰ活性領域１１（バンドギャ
ップ０．９５　ｅ　Ｖ、厚さ０．１μｍ）、亜鉛ドープ
ｐ−ＩｎＰクラッド層１４（厚さ０．３μｍ、　ｐ　＝
　１　ｘｌＯ”ｃｍ−３）からなるダブルヘテロ（ＤＨ
）構造を形成した。

次に、第２の工程でこのようなりＨ結晶に通常のフォト
リソグラフィー法とケミカルエツチングにより約１μｍ
の長さのひさしを持つ５ｉＯａｌと２つの溝を形成する
。このためには、まず第２図（ａ）に示すようにＤＨ結
晶上に５１０２層１９を形成し、ストライブ状に２つの
窓２４．２５を開けた。次に５１０２層１９をマスクに
してＤＨＨ結晶ブロムメタノール溶液でサイドエツチン
グが生じるまで深くエツチングした。このときストライ
ブ状の窓２４．２５を結晶方位（０１１）に平行に形成
すると第２図（ｂ）に示される■字形の溝２６．２７が
２つ、形成された。これら２つの溝の間には、活性領域
１１を含む堤が形成される。次にフォトレジスト２３を
設け、通常のフォトリングラフィ及びエツチングにより
、活性領域を含む堤の部分に窓を開け、堤の上部のＳｉ
ｎ、層１９を除去した。この状態を第２図（Ｃ）に示す
。更にフォトレジスト２３を除去すると第２図（ｄ）に
示す形状が形成された。

次に第３の工程で２つの溝２６．２７の上に第１図に示
されるように気相成長法でｐ形ＩｎＰ層１５およびｎ第
１ｎＰ電流ブロック層１６を順次形成した。

このとき、ＩｎＰ電流電流ブラフ２層１６５１０２層１
９のひさしに接続された状態になるように形成される。

続いて、ｐ形ＩｎＰキャップ層１７およびｐ形ＩｎＧａ
ＡｓＰコンタクト層１８を、２つの溝と堤の活性領域１
１上のｐ形ＩｎＰクラッド層１４とを覆うように形成し
た。気相成長法特有の性質としてＷ字形の溝２６．２７
の上に結晶成長を行なうと中心部の前記堤の上への成長
は最も遅い。この気相成長法特有の性質を利用して第１
図の構造が実現される。このようにして形成された結晶
のキャップ層１７及びコンタクト層１８は５１０２層１
９に比べて約３μｍの高さのメサを形成する。

そこで第４の工程において前記段差を絶縁性の有機膜で
あるポリイミド層２２によって埋めた。この場合、ポリ
イミドには感光性のものを用い、通常のフォトリソグラ
フィーの方法により前記メサの上部に窓開けし硬化した
。その後、通常の方法によってｎ形電極２０とｎ形電極
２１を形成した。

上記第１から第４の工程はすべて量産に適した方法であ
る。特に、第３の工程における気相成長による埋め込み
成長は再現性が高く、かつ、均一性も高い。したがって
、このような方法によって製作された半導体レーザの特
性はばらつきが少なく、高い歩留りを有する。

上記実施例では、活性領域１１のＩｎＧａＡＳＰ結晶の
禁制帯幅が０．９５ｅＶであったため１．３μｍで発振
するレーザが得られたが、この混晶組成は本発明では波
長１．１μｍから１．６５μｍのどの波長で発振するよ
うにも設定が可能である。

上記実施例では第１の工程に気相成長を用いたがＤＨ構
造は液相成長法、ＭＢＥ方法等の他の成長法により形成
してもよい。

〔発明の効果〕

本発明による半導体レーザは非常に高い効率で発振し、
かつ１０ＧＨｚを超える高い周波数で応答できた。また
、本発明による製造方法では、溝の形成が安定で、かつ
、埋め込み成長も再現性が高く、したがって大変高い歩
留りを得ることが出来た。

【図面の簡単な説明】

第１図は本発明の埋込み型半導体レーザの一実施例を説
明する半導体レーザの断面図、第２図は本発明の埋込み
型半導体レーザの製造方法の一実施例を説明する半導体
レーザの断面図である。 １１　　・・・・・・・・・　活性領域１２　　・・・
・・・・・・　ｎ　形１　ｎ　Ｐバッフ１層１３　　・
・・・・・・・・　ＩｎＰ基板１４　　・・・・・・・
・・　ｐ形ＩｎＰクラッド層１５　　・・・・・・・・
・　ｐ形ＩｎＰ層１６　　・・・・・・・・・　ｎ形Ｉ
ｎＰ電流ブロック層１７　　・・・・・・・・・　ｐ形
ＩｎＰキャップ層１８　　・・・・・・・・・　ｐ形１
ｎＧａＡｓＰコンタクト層１９　　・・・・・・・・・
　ＳｉＯ□層２０　　・・・・・・・・・　ｎ形電極２
１　　・・・・・・・・・　ｎ形電極２２　　・・・・
・・・・・　ポリイミド層２３　　・・・・・・・・・
　フォトレジスト２６．２７・・・・・・溝

Claims (2)

【特許請求の範囲】
1. （１）活性領域をこの活性領域の屈折率より低い屈折率
   を有しかつ前記活性領域の禁制帯幅より大きい禁制帯幅
   を有する半導体で囲んだ埋込み型半導体レーザにおいて
   、前記活性領域が２つの溝に挟まれた堤の中に位置し、
   前記溝中に半導体基板とは逆導電型の通電層とこの通電
   層の上面に基板と同導電型の電流ブロック層とを有し、
   さらに前記堤の先端と前記電流ブロック層の上面が前記
   半導体基板とは逆導電型のキャップ層で覆われ、前記キ
   ャップ層の両側に前記電流ブロック層と接続した電流絶
   縁層を有し、前記キャップ層の上面を除いた前記電流絶
   縁層の上面に電気的に絶縁性をもつ有機膜を有すること
   を特徴とする埋込み型半導体レーザ。
2. （２）活性領域をこの活性領域の屈折率より低い屈折率
   を有しかつ前記活性領域の禁制帯幅より大きい禁制帯幅
   を有する半導体で囲んだ埋込み型半導体レーザの製造方
   法において、半導体基板の上に活性領域を含むダブルヘ
   テロ構造をエピタキシャル成長する第１の工程と、前記
   活性領域が２つの溝に挟まれた堤の中に位置するよう前
   記２つの溝をエッチングする第２の工程と、気相成長法
   を用いて前記溝中に前記半導体基板とは逆導電型の通電
   層とこの通電層の上面に前記半導体基板と同導電型の電
   流ブロック層とを順次積層し、さらに前記堤の先端と前
   記電流ブロック層の上面が前記半導体基板とは逆導電型
   のキャップ層で覆われるよう前記キャップ層を積層する
   第３の工程と、前記キャップ層の上面を除いた前記電流
   絶縁層の上面に電気的に絶縁性をもつ有機膜を形成する
   工程とを含むことを特徴とする埋込み型半導体レーザの
   製造方法。