JPH02103989A - 半導体レーザアレイ及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、新規な構造の内部電流狭窄部をＦつ屈折率
導波型の半導体し〜ザアレイ（以下レーザアレイと略称
することもある。）と、その製送方法とに関するもので
ある。

（従来の技術） 複数のレーザストライプを有したレーザアレイは、単一
のレーザストライプを有した半導体レーザの最大光出力
の上限を越える出力が得られること、また、半導体し〜
ザの機能拡大が図れること等の利点を有している。従っ
て、この種のレーザアレイに関する研究が従来から盛ん
ｆこ行なわれできており、例えば文献（ジャーナル・オ
ブ・アプライド・フィジックス（Ｊ、Ａｐｐｌ、Ｐｈｙ
ｓ、）６０　（７）（１９８６，１０）　Ｐ、２６３３
〜２６３５３に開示されている。

第５図は上述の文献に開示されている従来のレーザアレ
イの構造を概略的に示した図であり、このレーザアレイ
をレーザストライプと直交する方向に沿って切って示し
た断面図である。このレーザアレイにおいては、ｎ型Ｇ
ａＡｓ基板１１上に、ｎ型ＡＱ−ＧａＡｓ下側クラッド
層１３、活性層１５及びｐ型ＡｌＧａＡｓ上側りラッド
＃１７がこの順で設けられていると共に、この上側クラ
ッド層１７上にはストライプ方向が第５図における紙面
に垂直な方向のストライプ状のｎ型ＧａＡｓ層１９が所
定のピッチで所定の本数（図では３本のみ示しである。

）設けられでおり、ざらに、これらストライ状のｎ型Ｇ
ａＡｓ層１９間にはｐ型ＡＱ、ＧａＡｓ上側クラッド層
１７にまで達するｎ型ＧａＡｓ層２１が埋め込まれてい
た。

なお、第５図に示したレーザアレイは以下に説明するよ
うな方法で製造されていた。第６図（Ａ）及び（Ｂ）は
その製造方法の説明に供する図であり、製造工程中の主
な工程での素子の様子を第５図同様な方向で切った断面
図を以って示した図である。

先ず、ＭＯＣＶＤ（Ｍｅｔａｌｏｒｑａｎｉｃ　Ｃｈｅ
ｍｉｃａｌ　ＶａｐｏｒＤｅｐｏｓ　ｉｔ　１ｏｎ）法
によりｎ型ＧａＡｓ層１１上にｎ型Ａ’１ＧａＡｓ下側
りラッド層１３、活性層１５、ｐ型ｆｉＧａＡｓ上側ク
ラッド層１７及びｎ型ＧａＡｓ層１９がこの順に成長さ
れる（第６図（Ａ））、次に通常のフォトリングラフィ
技術及びエツチング技術によってｎ型ＧａＡｓ層１９表
面から上側クラッド層１７ｒこ至る深さの溝でストライ
プ方向が第６図（Ｂ）の紙面に垂直な方向のストライプ
状の溝２３が所定のピッチで所定個数（図では３個のみ
示しである。）形成される（第６図ＣＢ））。

次に２回目の結晶成長によりストライプ状の溝２３がｎ
型ＧａＡｓ層２１により埋め込まれ第５図に示したレー
ザアレイが得られる。

このレーザアレイでは、ストライプ状の溝２３に埋め込
ん７ｈｎ型ＧａＡｓ層２１とこれより下に在る各半導体
層とでｎ−ｐ−ｎ型の積層構造を構成するためこの部分
が電流粗止部になり、電流はｎ型ＧａＡｓ層１９が在る
部分に狭窄される。

（発明が解決しよ・つとする課題） しかしながら、上述した従来のレーザアレイは、その製
造においで、下側クラッド層１３からｎ型ＧａＡｓ層１
９までの各半導体層を連続的に成長させる第一の結晶成
長工程と、電流狭窄のためのｎ型ＧａＡｓ層２１を成長
させるための第二の結晶成長工程という合計２回の結晶
成長工程が必要であるため、製造が容易ではないという
問題点があった。

また、第二回目の結晶成長においては、酸化され易いＡ
９を含むＡＬＧａＡｓ層上にｎ型ＧａＡｓ層を成長させ
ねばならないことがら、界面の結晶性は良好とはいえず
、これがため、発振閾値電流が高くなったり、発光効率
が低下したり、寿命が短くなる等、レーザアレイの特性
の悪化を招くという問題点があった。

この発明はこのような点に鑑みなされたものであり、従
ってこの発明の目的は、結晶成長工程は１回で済む新規
な内部電流狭窄部を有する屈折率導波構造の半導体レー
ザと、その製造方法とを提供することにある。

（課題を解決するための手段） この目的の達成を図るため、この発明の半導体レーザア
レイによれば、レーザストライプの数と同数のストライ
プ状の溝であって当該化合物半導体下地上に結晶成長さ
せるＮ型不純物を含む半導体層の一部分の導電型を面方
位依存性によってｎ導電型に変化させる段差を構成する
溝を具える化合物半導体下地と、 この化合物半導体下地上に設けられた少なくとも下側ク
ラッド層用半導体層、活性層用半導体層及び上側クラッ
ド層用半導体層から成る積層体とを有し、然も、 前述の下側又は上側クラッド層用半導体層のうちの前述
の化合物半導体下地の導電型により決められる一方のク
ラッド層用半導体層の、前述の溝上の領域はｎ導電型と
されかつ前述の溝両側上の所定領域はｎ導電型とされて
いることを特徴とする。

また、この発明の半導体レーザアレイの製造方法によれ
ば、化合物半導体下地上側に複数本のレーザストライプ
を具え゛る半導体レーザアレイであって、少なくとも下
側クラッド層用半導体層又は上側クラッド層用半導体層
のうちの化合物半導体下地の導電型で決められる一方の
クラ・シト要用半導体層の、前述のレーザストライプに
対応する領域はｎ導電型とされその両側の所定領域はｎ
導電型とされている半導体レーザアレイを製造するに当
たり、 前述の化合物半導体下地に、前述のレーザストライプの
数と同数のストライプ状の溝であってこの化合物半導体
下地上に結晶成長させるｎ型不純物を含む半導体層の一
部分の導電型を面方位依存性によってｎ導電型に変化さ
せる段差を構成する溝を形成する工程と、 この溝付き化合物半導体下地上に少なくとも下側クラッ
ド層用半導体層、活性層用半導体層及び上側クラッド層
用半導体層を一回の結晶成長で成長させる工程と を含むことを特徴とする。

（作用） この発明の半導体レーザアレイによれば、少なくとも上
側クラッド層用半導体層または下側クラッド層用半導体
層のうちの化合物半導体下１也の導電型に応じた一方の
層が、その層のストライプ状の溝上に当たる領域はｎ導
電型に溝両側上の所定の領域はｎ導電型になっているの
で、この半導体層に活性層とは反対側で接する例えばコ
ンタクト層等の半導体層とか化合物半導体下地との間の
接合状態が、溝上においてはｎ−ｎ接合、溝間に対応す
る領域上ではｐ−ｎ接合になる。これらｎ−ｎ接合部と
、ｐ−ｎ接合部とに電流を流すとｎ−ｎ接合部のほうが
電流が流れ易くなることから、半導体レーザアレイに注
入された電流は、溝上に対応する領域に狭窄されるよう
になる。従って、各溝上の活性層部分がレーザストライ
プとなる。

また、この発明の半導体レーザアレイの製造方法によれ
ば、化合物半導体下地上に成長させているｎ型不純物を
含む半導体層の一部分の導電型をこの基板に設けた段差
の構成面の面方位によってｎ導電型に変化させるの°で
、基板上に成長させるヘテロ接合形成用の半導体層をは
じめとする各種半導体層を一回の結晶成長工程で連続的
に成長させても、内部電流狭窄部がセルファライン的に
得られる。

（実施例） 以下、図面を参照してこの発明の半導体レーザアレイ及
びその製造方法のそれぞれの実施例につき説明する。

なお、以下の実施例をレーザストライプ（エレメントレ
ーザ）の数が４本の場合の例により、かつ、化合物半導
体下地１ＧａＡｓ基板としたＡｌＧａＡｓ系の半導体レ
ーザにこれらの発明を適用した例により説明する。しか
しこれは単なる例示にすぎず、従って、レーザストライ
プの数は設計に応じ変更出来、また、他の化合物半導体
材料を用いた半導体レーザに対してもこの発明を適用出
来ることは理解されたい、また実施例の説明で用いる各
図はこの発明が理解出来る程度に概略的に示しであるに
すぎず、従って、各構成成分の形状や寸法比等が、図示
例に限定されるものではないことは明らかである。

稟ユ」ｕＩλ版朋 〈第一実施例〉 先ず、第１図を参照して第−実施例の半導体レーザアレ
イの構造につき説明する。第１図は二の構造を概略的に
示した図であり、このレーザアレイをレーザストライプ
と直交する方向に沿っ１切フて示した断面図である。

第１図において３１で示すものは化合物半導体コ地であ
り、この実施例では、面方位（００１）のｐμＧａＡｓ
基板３１ヲ用いている。そして、このＧａＡｓ基巾３１
は、レーザストライプの数と同数（この場合１本）のス
トライプ状の溝であってＧａＡｓ基板３１上（２結晶成
長させるＮ型不純物を含む半導体層の一合分の導電型を
面方位依存性によってｎ導電型に瀕死させる段差を構成
する溝３３を具えている。こσようなストライプ状の溝
３３ヲ、この実施例の１合、ストライプ方向が＜１１０
＞であり、このストライプ方向（こ直交する方向にとっ
た断面が逆メサ片状であり、深ざｄ、が０．７５Ｎ１ｍ
程度であり、４つσ溝のそれぞれの上側の幅Ｗ１．Ｗ２
．Ｗ３及びＷ４が全て２．４ｕｍ程度であり、各溝間の
間隔ｔが２ｕｍ和度であり、溝内の斜面３３ａが（Ｉｌ
ｌ）Ａ面である溝としている。

また、このような溝３３を有するＧａＡｓ基板３１上に
は、この場合、ｐ型ＧａＡｓバッファ層３５、下側クラ
ッド層用半導体層としてのｐ型Ａｌｌ、Ｇａ＋、Ａｓ層
３７、活性層用半導体層としてのＡＱｖＧａ＋−ｖＡｓ
層３９、上側クラッド層用半導体層としてのｎ型ｆｉＪ
ａ＋−８Ａｓ層４１及びｎ型ＧａＡｓコンタクトＮ！４
３がら成る積層体が設けである。そして、この実施例で
は溝３３の底部からｎ型ＡＩＬ、Ｇａ＋−、Ａｓ層４１
の下側面までの厚さｄ２を２．６μｍ程度にしである。

またさらに、前記下側又は上側クラッド層用半導体層の
うちの前記化合物半導体基板の導電型により決められる
一方のクラッド層用半導体層即ちこの場合はＧａＡｓ基
板３１がｐ型であるので上側クラッド層４１の、前記溝
上の領域４１ａは基板面とほぼ平行になっておりその導
電型がｎ導電型となっている。ざらにこの上側クラッド
層４１の前記溝３３の両側上の所定領域（この場合溝間
の領域に対応する領域４１ｂと、４つの溝の中の両端の
溝の外側の締部からおおよそｔ／２程度の領域に対応す
る領域４１ｃを云う）では、基板面に対する傾斜角が谷
溝３３の斜面に対応する部分４１ｂ＋、４１Ｌ、４１（
ｉ＋で約６０７Ｉの角度（図中０１で示す角度）になっ
ており、溝３３の縁部に対応する部分ｔｌｂ２．４１ｂ
、、ｔｌｃ２で約２７度の角度（図中０２で示す角度）
になっていると共に、その導電型がｎ導電型となフてい
る。従ってこのｎ導電型の部分４Ｔｂ、４ｆｃは電流狭
窄部として機能し、各溝３３上の活性層部分がレーザス
トライプｆこそれぞれなる。また、ｎ型ＧａＡｓコンタ
クト層４３の、基板面に対する角度が約２５度以上にな
っている領域４３ａも、上側クラ・ンド層４１と同様に
ｎ導電型となっておりこの部分も電流狭窄部としで機能
する。そしてこの実施例の場合このｎ型コンタクト層４
３の４つの溝を渡る領域を除く領域上には絶縁膜４５が
設けてあり、この結果、ｎ型コンタクト層４３の絶縁膜
４５から露出している領域を通して電流が流れ、さらに
電流狭窄部４１ｂ、４１℃があるので電流は４１ａで示
す部分を通して活性層の所定部分に効率的に注入される
ことになる。なお、ｎ型ＧａＡｓコンタクト層４３の４
つの溝それぞれに対応する部分をストライプ状にそれぞ
れ露出するように絶縁膜４５を設けても勿論良い。

く第二実施例〉 次に、レーザアレイの第二実施例の説明を行なう、この
第二実施例は、化合物半導体下地をｎ型ＧａＡｓ基板と
した場合の例である。第２図はその説明に供する図であ
り、第１図同様にとった断面図である。このｎ型ＧａＡ
ｓ基板５１には第一実施例と同様な形状及び寸法のスト
ライプ状の溝３３が同様など・ンチで４本設けである。

またｎ型ＧａＡｓ基板５１上には第一実施例とは導電型
が逆とされた、ｎ型ＧａＡｓバ・シファ層５３、ｎ型Ａ
ＱｘＧａ＋−ｘ＾Ｓ下側クラッド層５６、活性層５７、
ＡｔｘＧａ＋−ＸＡＳ上側クラりド層５９及びｐ型Ｇａ
Ａｓコンタク層６１がこの順で設けである。そして、こ
の第二実施例の場合は、ＧａＡｓ基板がｎ型であるので
ｎ型ＡｌｘＧａ＋−ＸＡＳ下側クラりド層５５の、溝３
３上の領域はｎ導電型とされかつ溝３３両側上の所定領
域はｎ導電型となっている。ｎ型ＡＱｗＧａ＋−＊Ａｓ
下側クラッド層５５の詳細な構成は第一実施例のｎ型Ａ
ｌ、ｌＧａ＋−Ｊｓ上側クラッド層４１と同じであるの
でその説明は省略する。この第二実施例においでは、下
側クラッド層５５のｐ導電型の部分が電流狭窄部になる
。

〈第三実施例〉 次にレーザアレイの第三実施例の説明を行なう、第３図
はその説明に供する図であり、第１図同様にとった断面
図である。この第三実施例は、コンタクト層をｎ型Ｇａ
Ａｓ層７１とし、かつ、ストライプ状の溝３３に対応す
る領域にコンタクト層７１表面からｐ型上側クラッド層
５９に至る亜鉛（２ｎ）等による拡散ストライプ７３を
設けたものであり、それ以外は第二実施例と同様な構成
となっている。

この第三実施例によればより良好な電流狭窄が行なえる
。

なおこの発明は上述した実施例にのみ限定されるもので
はなく例えば以下に説明するような種々変更を行なえる
。

上述の各実施例ではＧａＡｓ基板上にＧａＡｓバッファ
層を設けた例で説明しているが、場合によってはバッフ
ァ層を省略しても良い。

また上述の実施例では化合物半導体下地をＧａＡｓ基板
としているが、化合物半導体下地をＧａＡｓ基板とこの
上に形成したバッファ層との積層体を以って構成しても
勿論良い、このような積層体を下地とする場合は、スト
ライプ状の溝３３はバッファ層に設けるか或いはバッフ
ァ層表面から基板に至るように設けることになる。

また各実施例で述べたストライプ状の溝３３の形状、及
びｄ＋、　ｄｚ、Ｗ、〜Ｗ４、ｔで示す各寸法は単なる
一例である。従って、ＧａＡｓ基板３１上に結晶成長さ
せるＮ型不純物を含む半導体層の一部分の導電型を面方
位依存性によってｐ導電型に変化させる段差を構成する
ことが出来る溝であれば他の形状、寸法のものでも良い
、さらに、設計に応じてはストライプ状の溝のそれぞれ
の幅Ｗ、〜ｗＪ、それぞれ異なる寸法としたり数個を異
なる寸法としても良い。

また化合物半導体下地の面方位やストライプ状の溝のス
トライプ方向も、用いる材料や設計に応じて変更される
可能性があることは理解されたい。

製１しケ法１１λ明 次に、１図に示したレーザアレイを製造する例によりこ
の発明の製造方法の実施例の説明を行なう。第４図（Ａ
）及び（Ｂ）は実施例の製造方法の説明に供する図であ
り、製造工程中の主な工程の素子の様子を斜視図を以っ
て示した図である。

この発明の製造方法によれば、先ず、ｐ型ＧａＡｓ基板
３１に、レーザアレイのレーザストライプの数と同数の
ストライプ状の溝であってこのＧａＡｓ基板上に結晶成
長させるｎ型不純物を含む半導体層の一部分の導電型を
面方位依存性によってｐ導電型に変化させる段差を構成
するストライプ状の溝を形成する。この実施例では、こ
のことを以下の手順で行なう。

先ず、ｐ型ＧａＡｓ基板３１の（００１）面上に、この
ｐ型ＧａＡｓ基板３１を＜＋＋０＞方・向にストライプ
状に露出する所定の寸法の窓８１ａを４個所定の間隔で
有するエツチングマスク８１を、従来公知の方法で形成
する（第４図（Ａ）’）、次いで、所定のエツチング液
を用いＧａＡｓ基板３１のエツチングマスク８１から露
出している部分を所定時間エツチングする。この結果、
ストライプ方向が＜１１０＞であり、このストライプ方
向に直交する方向にとった断面が逆メサ形状であり、深
さｄｌが０．７５μｍ程度であり、４つの溝のそれぞれ
の上側の幅Ｗ＋、Ｗ２．Ｗｉ及びｗ４が全て２．４μｍ
程度であり、各溝間の間隔ｔが２μｍ程度であり、さら
に溝の斜面３３ａが（１１１）Ａ面である溝３３を得た
（第４図（Ｂ））。

次に、溝３３を形成したｐ型ＧａＡｓ基板３１上に、Ｍ
旺法（分子線エピタキシ法）により、ｎ型不純物として
シリコン（Ｓｔ）！用いて、ｐ型ＧａＡｓバッファ層３
５、下側クラッド層用半導体層としてのｐ型Ａ（ｌＪａ
＋−ＪＳ層３７、活性層用半導体層としてのＡｌｖＧａ
＋−ＶＡＳ層３９、上側クラッド層用半導体層としての
ｎ型Ａ（１，０ａ＋−１ｌＡｓ層４１及びｎ型ＧａＡｓ
コンタクト層４３をこの順で一回の成長工程で成長させ
る。この結晶成長において、溝３３の底面からｎ型膜、
Ｇａ＋−Ｊｓ層４１のこの溝３３上の下側面までの厚さ
（第１図中にｄ２で示した厚さ）を２．６ｕｍ程度にす
ると、シリコンを含むｎ型ＡＱ、ｘＧａ＋−ｘＡｓ層４
１及びｎ型ＧａＡｓコンタクト層４３の溝３３の上部の
両側のｔ域の基板面に対する傾斜角は、第１図に４１ｂ
。

４１ｂａ、４１０＋を付した領域で約６０度、第１図（
２４１ｂ２．４１ｂ３．４１ｃ２を付したＷ４域で約２
７度となった。

この傾斜角は、さらに結晶成長を進めると即′Ｉ５ｄを
厚くすると徐々に減少しでゆく、ここで傾斜芦が約２５
度以上の場合その部分の結晶層はｐ　４Ｗｆｆになるこ
とが知られている（例えば文献エレクトロニクス・レタ
ーズ（Ｅｌｅｃｔｒｏｎｉｃｓ　Ｌｅｔｔｅｒｓ）　１
（１）　（１９８７）　ｐ、３５）　、従って、この実
施例の場ａは、第１図に示すよう１こ、ｎ型ＡＱｘＧａ
＋−３ＩＡｓ層４１Ｃ溝間の領域に対応する領域４１ｂ
と、ｎ型ＧａＡｓコンタクト層４３の基板面に対する傾
斜が約２５度以上Ｃコなる領域４３ａと、両端の溝の縁
部からおおよそｔ／２までの領域に対応する領域４１ｃ
とはｐ導ｌｌ型になり、それ以外の領域′４１ａはｎ導
電型になる。

これがため、−回の結晶成長で本来はｎ型となる上側ク
ラッド層４１の一部領域をｎ導電型に変化させることが
出来る。従って、このレーザアレイ（こ電流を注入した
場合、電流は４１ａで示す各領域【こ狭窄される。なお
、電流注入に供するｎ型ＧａＡｓコンタクト層４３上へ
の絶ＲＷ！４４５や電極（図示せず）の形成は、従来公
知の方法で行なうことが出来るのでその説明を省略する
。

なお、この発明の製造方法は上述の実施例のみに限定さ
れるものではなく例えば以下に説明するような禮々の変
更を行なうことが出来る。

例えば化合物半導体下地に形成するストライプ状の溝３
３の形状や寸法は実施例のもの１こ限られるものではな
く、下地上に結晶成長させるＮ型不純物を含む半導体層
の一部分の導電型を面方位依存性によってｎ導電型に変
化させる段差を構成するストライプ状の溝であれば他の
形状、寸法の溝でも良い、そして、ストライプ状の溝３
３の形状や寸法を変更する場合、例えば以下のようなこ
とを考慮して行なうのが良い。

ストライプ状の溝３３の深ざｄ、については、実施例で
はｄ＋＝０．７５Ｌ１ｍとしているが、この溝深さｄ。

が深ければ深い種化合物半導体下地上に成長する半導体
層の下地面に対する傾斜角（第１図０１とかθ２で示し
た角度）は大きくなり、よって、シリコンを含む半導体
層の一部をｎ導電型に変化させた電流狭窄部が得やすく
なる。従って、ｄ、を０．７５ａｍ以上の深さとしでも
適正な範囲内であればこの発明の目的を達成出来ると云
える。また、ｄ、が０．７５ＬＩｍより小さい場合でも
その目的を達成出来る値が存在する。

また、溝間の間隔ｔ（第１図参照）については、その値
を変更する際は、以下のことに留意する必要がある。つ
まり溝深ざｄ、、溝幅−７、成長層の厚ざｄ２等を上述
したような値に固定してｔを２ｕｍより大きくした場合
、溝と溝との闇に在る活性層のどこかに平坦な部分が生
じる可能性がある。そしてこのような平坦な部分には電
流が流れ不要なレーザ発揚が起こってしまう、従って、
溝間隔ｔを太き（する場合は、溝Φ深ざｄｌをより深く
したり成長層の厚ざｄ２をより厚くしたりする等の対策
を取り平坦な部分が生じないようにする必要がある。

また、溝幅Ｗ、〜Ｗ４についてもそれぞれを別の寸法に
するとか、１個の溝幅だけ他のものと異ならせる等、種
々の変更を行なえる。この溝幅の変更に際しでも、これ
に伴い溝深ざｄ、や成長層の厚ざｄ２を適正な値にすれ
ば、目的の電流狭窄部を有するレーザアレイを製作出来
る。

また実施例では結晶成長をＭＢＥ法で行なっているが、
ＭＯＣＶｏ層（有機金属化学気相成長法）によっても行
なえる可能性がある。

また、第２図に示した第二実施例の半導体レーザアレイ
は、第一実施例のレーザアレイの導電型が反対になって
いるだけであるから上述の実施例の製造方法と同様な方
法で形成出来ることは明らかである。また、第３図に示
した第三実施例の半導体レーザアレイの亜鉛拡散ストラ
イプは従来公知の成膜技術、フォトエツチング技術及び
拡散技術で容易に形成出来るのでその説明は省略する。

（発明の効果） 上述した説明からも明らかなように、この発明の半導体
レーザアレイによれば、上側クラッド層用半導体層また
は下側クラッド層用半導体層のうちの一方の層のストラ
イプ状の溝上に当たる領域はｎ導電型にこの溝上に当た
る領域の両側の所定領域はｎ導電型になっており、この
ｎ導電型の領域が電流狭窄部としで機能する。

また、この発明の半導体レーザアレイの製造方法によれ
ば、化合物半導体下地上に成長させているｎ型不純物を
含む半導体層の一部分の導電型をこの基板に設けた段差
の構成面の面方位によってｎ導電型に変化させるので、
基板上に成長させるヘテロ接合形成用の半導体層をはじ
めとする各種半導体層を一回の結晶成長工程で連続的に
成長させても、内部電流狭窄部が得られる。従って結晶
成長を二回行なわなければならなかった従来の製造方法
で生じる問題が起こることはない。

【図面の簡単な説明】

第１図は、第一実施例の半導体レーザアレイの構造を概
略的に示す断面図、 第２図は、第二実施例の半導体レーザアレイの構造を概
略的に示す断面図、 第３図は、第三実施例の半導体レーザアレイの構造を概
略的に示す断面図、 第４図（Ａ）及び（Ｂ）は、この発明の半導体レーザア
レイの製造方法の実施例を示す工程図、第５図は、従来
の半導体レーザアレイの構造を概略的に示す断面図、 第６図（Ａ）及び（Ｂ）は、従来の半導体レーザアレイ
の製造方法を示す工程図である。 ３　＋−・・化合物半導体下地（ｐ型ＧａＡｓ基板）３
３・・・ストライプ状の溝 ３５・−ｐ型ＧａＡｓバッファ層 ３７−・・下側クラッド層用半導体層（ｐ型ＡＱ４Ｇａ
＋−ｘＡＳ層） ３９−・・活性層用半導体層（ＡＱｖＧａ＋−ｖＡＳ層
）４１・・・上側クラッド層用半導体層（ｎ型ＡｌｘＧ
ａ＋−ＪＳ層） ４１ａ・−ｎ！電型領域、　４１ｂ、４１ｃ　−ｎ導電
型領域４３．７１−”ｎ型ＧａＡｓコンタクト層４３ａ
−ｎ導電型領域、　４５−・・絶Ｒ膜５１・・・化合物
半導体下地（ｎ型ＧａＡｓ基板）５３・”ｎ型ＧａＡｓ
バッファ層 ５５・・・下側クラッド層用半導体層（ｎ型ＡＱｚＧａ
＋−ＸＡ３層） ５７−・・活性層用半導体層（ＡＩＬ、Ｇａ、−、Ａｓ
層）５９−・・上側クラッド層用半導体層（ｐ型Ａｌｘ
Ｇａ＋−ｘＡｓ層） ６１−１）型ＧａＡｓコンタクト層 ７３−Ｚｎ拡散ストライプ ８１・・・エッチジグマスク、　８１ａ−窓。 特許出願人　　　　沖電気工業株式会社従来の半導体レ
ーザアレイを示す断面図第５図 従来の製造方法を示す工程図 第６図

Claims (2)

【特許請求の範囲】
1. （１）レーザストライプの数と同数のストライプ状の溝
   であって当該化合物半導体下地上に結晶成長させるＮ型
   不純物を含む半導体層の一部分の導電型を面方位依存性
   によってｐ導電型に変化させる段差を構成する溝を具え
   る化合物半導体下地と、該化合物半導体下地上に設けら
   れた少なくとも下側クラッド層用半導体層、活性層用半
   導体層及び上側クラッド層用半導体層から成る積層体と
   を有し、然も、 前記下側又は上側クラッド層用半導体層のうちの前記化
   合物半導体下地の導電型により決められる一方のクラッ
   ド層用半導体層の、前記溝上の領域はｎ導電型とされか
   つ前記溝両側上の所定領域はｐ導電型とされていること
   を特徴とする半導体レーザアレイ。
2. （２）化合物半導体下地上側に複数本のレーザストライ
   プを具える半導体レーザアレイであって、少なくとも下
   側クラッド層用半導体層又は上側クラッド層用半導体層
   のうちの前記化合物半導体下地の導電型で決められる一
   方のクラッド層用半導体層の、前記レーザストライプに
   対応する領域はｎ導電型とされその両側の所定領域はｐ
   導電型とされている半導体レーザアレイを製造するに当
   たり、 前記化合物半導体下地に、前記レーザストライプの数と
   同数のストライプ状の溝であって該化合物半導体下地上
   に結晶成長させるｎ型不純物を含む半導体層の一部分の
   導電型を面方位依存性によってｐ導電型に変化させる段
   差を構成する溝を形成する工程と、 該溝付き化合物半導体下地上に少なくとも下側クラッド
   層用半導体層、活性層用半導体層及び上側クラッド層用
   半導体層を一回の結晶成長で成長させる工程と を含むことを特徴とする半導体レーザアレイの製造方法
   。