JP4724946B2

JP4724946B2 - 半導体レーザ素子及びその作製方法

Info

Publication number: JP4724946B2
Application number: JP2001120610A
Authority: JP
Inventors: 康成半澤; 健博谷口
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2001-04-19
Filing date: 2001-04-19
Publication date: 2011-07-13
Anticipated expiration: 2021-04-19
Also published as: JP2002314200A

Description

【０００１】
【発明の属する技術分野】
本発明は、ＳＤＨ型の埋め込みヘテロ接合型半導体レーザ素子及びその作製方法に関し、更に詳細には、電流リークがなく、光出力対電流効率が高く、低しきい値電流で、しかも面内均一性が良好な構成を備えたＳＤＨ型半導体レーザ素子及びその作製方法に関するものである。
【０００２】
【従来の技術】
低いしきい値電流の半導体レーザ素子として、生産性が高い、ＳＤＨ（Separate Double Hetero Junction ）型の埋め込みヘテロ接合型半導体レーザ素子が注目されている。
ＳＤＨ型の埋め込みヘテロ接合型半導体レーザ素子は、予め半導体基板上にストライプ状のリッジを形成してリッジ基板を作製し、エピタキシャル成長速度の結晶面方位依存性を利用することにより、作製したリッジ基板上に、順次、化合物半導体層を連続的にエピタキシャル成長させて作製した半導体レーザ素子である。
【０００３】
ここで、図３を参照して、上述のＳＤＨ型の埋め込みヘテロ接合型半導体レーザ素子の構成を説明する。図３は埋め込みヘテロ接合型半導体レーザ素子の構成を示す断面図である。
ＳＤＨ型の埋め込みヘテロ接合型半導体レーザ素子（以下、簡単にＳＤＨ型半導体レーザ素子と言う）１０は、図３に示すように、（１００）結晶面１２ａを上面とし、図３の紙面に直交する＜０１１＞軸方向に延びるストライプ状メサ型リッジ１２を有する、主面が（１００）結晶面の、例えばｎ型ＧａＡｓ基板１４を基板としている。
ＳＤＨ型半導体レーザ素子１０は、ｎ型ＧａＡｓ基板１４上に、順次、ｎ型ＡｌＧａＡｓクラッド層１６、低不純物ないしはアンドープのＧａＡｓ活性層１８、第１ｐ型ＡｌＧａＡｓクラッド層２０、ｎ型ＡｌＧａＡｓ電流ブロック層２２、第２ｐ型ＡｌＧａＡｓクラッド層２４、及びｐ型ＧａＡｓキャップ層２６からなる積層構造を備えている。
【０００４】
ｎ型ＡｌＧａＡｓクラッド層１６、第１及び第２ｐ型ＡｌＧａＡｓクラッド層２０、２４、及びｎ型ＡｌＧａＡｓ電流ブロック層２２は、それぞれ、ＧａＡｓ活性層１８に比してバンドギャップ・エネルギーが大きく、屈折率が小さい化合物半導体層である。
【０００５】
更に、ＳＤＨ型半導体レーザ素子１０は、リッジ１２の（１００）面上面１２ａ上に、ｎ型ＡｌＧａＡｓクラッド層１６ａ、ＧａＡｓ活性層１８ａ、及び第１ｐ型ＡｌＧａＡｓクラッド層２０ａからなる、三角形断面の積層構造を備えている。三角形断面の積層構造は、主面に対して約５５°の傾きを有する（１１１）Ｂ結晶面１３を側斜面としている。
リッジ１２上のｎ型ＡｌＧａＡｓクラッド層１６ａ、ＧａＡｓ活性層１８ａ、及び第１ｐ型ＡｌＧａＡｓクラッド層２０ａは、それぞれ、リッジ１２の両脇のＧａＡｓ基板１４上に積層されたｎ型ＡｌＧａＡｓクラッド層１６、ＧａＡｓ活性層１８、及び第１ｐ型ＡｌＧａＡｓクラッド層２０と同時に成膜された、実質的に同じ組成の層である。
【０００６】
ｎ型ＡｌＧａＡｓクラッド層１６ａ及びＧａＡｓ活性層１８ａは、それぞれ、台形断面の層として形成されている。
ｎ型ＡｌＧａＡｓクラッド層１６ａは両側辺で第１ｐ型ＡｌＧａＡｓクラッド層２０及びｎ型ＡｌＧａＡｓ電流ブロック層２２に接し、ＧａＡｓ活性層１８ａは両側辺でその全長にわたりｎ型ＡｌＧａＡｓ電流ブロック層２２に接している。
ＧａＡｓ活性層１８ａ上の第１ｐ型ＡｌＧａＡｓクラッド層２０ａは、三角形断面に形成され、両側辺でｎ型ＡｌＧａＡｓ電流ブロック層２２及び第２ｐ型ＡｌＧａＡｓクラッド層２４に接し、頂角を第２ｐ型ＡｌＧａＡｓクラッド層２４内に突出させている。
リッジ両脇のｎ型ＡｌＧａＡｓクラッド層１６及びＧａＡｓ活性層１８は、それぞれ、リッジ１２上のｎ型ＡｌＧａＡｓクラッド層１６ａより下方にあって、ｎ型ＡｌＧａＡｓクラッド層１６ａの底辺の両端に向かって膜厚が縮小し、終端で接している。
【０００７】
ｐ型キャップ層２６上にはオーミック接合するｐ側電極２８が、ＧａＡｓ基板１４の裏面にはオーミック接合するｎ側電極３０が形成されている。
【０００８】
次に、図３及び図４を参照して、本ＳＤＨ型半導体レーザ素子１０の作製方法を説明する。図４（ａ）から（ｃ）は、ＧａＡｓ基板上にリッジ１２を形成する工程毎の断面図である。
先ず、図４（ａ）に示すように、ＧａＡｓ基板１４の（１００）面上にレジスト膜でストライプ状パターンを有するエッチングマスク３２を＜０１１＞軸方向に形成する。次いで、図４（ｂ）に示すように、ウエットエッチング法によりＧａＡｓ基板１４をエッチングし、図４（ｃ）に示すように、両側にリッジ溝を有し、両側面がなだらかな湾曲凹面となるほぼ順メサ形のストライプ状のリッジ１２を形成する。
次いで、エッチングマスク３２を除去し、リッジ１２を有するＧａＡｓ基板１４の（１００）面上に、ＭＯＣＶＤ法によって、順次、連続的に、ｎ型ＡｌＧａＡｓクラッド層１６、低不純物ないしはアンドープのＧａＡｓ活性層１８、第１ｐ型ＡｌＧａＡｓクラッド層２０、ｎ型ＡｌＧａＡｓ電流ブロック層２２、第２ｐ型ＡｌＧａＡｓクラッド層２４、及びｐ型キャップ層２６をエピタキシャル成長させる。
【０００９】
以上のリッジ基板上でのエピタキシャル成長により、リッジ１２上のエピタキシャル成長部は、断面三角形の積層構造となる。
これは、エピタキシャル成長によって（１１１）Ｂ結晶面が一旦リッジ１２上に生じると、（１１１）Ｂ結晶面でのエピタキシャル成長速度は、他の結晶面、例えば（１００）面の数１０分の１以下であるため、（１１１）Ｂ結晶面でのエピタキシャル成長は他の結晶面に比べて殆ど停止しているのと同然であるから、この（１１１）Ｂ結晶面に沿って断層が生じることになるからである。
【００１０】
すなわち、ＧａＡｓ基板１４のリッジ１２の結晶方位、形状、及び大きさ、並びに、ｎ型ＡｌＧａＡｓクラッド層１６、ＧａＡｓ活性層１８、第１ｐ型ＡｌＧａＡｓクラッド層２０、及びｎ型ＡｌＧａＡｓ電流ブロック層２２の膜厚を適正に設定することによって、ｎ型ＡｌＧａＡｓクラッド層１６ａ、ＧａＡｓ活性層１８ａ、及び第１ｐ型ＡｌＧａＡｓクラッド層２０ａからなる三角形断面の積層構造をリッジ１２の（１００）面上にストライプ状に形成することができる。
そして、リッジ１２上の積層構造は、基板面に対して約５５°の傾きを有する（１１１）Ｂ結晶面からなる側斜面で挟まれ、かつ活性層１８が両側辺でその全長にわたり電流ブロック層２２に接している。
【００１１】
このように、リッジ１２上で、活性層１８が電流ブロック層２２によって囲まれた構成にすることによって、しき値電流Ｉ_thの小さい半導体レーザを１回の連続エピタキシャル成長工程で作製することができる。
【００１２】
【発明が解決しようとする課題】
ところで、基板をウエットエッチングすることによってリッジ基板を作製する上述のような方法に代えて、基板のリッジ形成領域上に選択成長法より化合物半導体層をエピタキシャル成長させてリッジを形成することにより、リッジ基板を作製する方法が研究されている。
それは、ウエットエッチング法に比べて、リッジ形状の面内均一性が良好で、生産性が高く、しかも上部が逆メサ形にならない理想的なリッジ形状を得ることができるからである。
【００１３】
選択成長法によるリッジ基板の作製では、先ず、図５（ａ）に示すように、基板面のリッジ形成領域３３のみを開口し、それ以外の領域を覆うようなマスク３４をＳｉＯ₂膜等でＧａＡｓ基板３６の基板面上に形成する。次いで、選択的にリッジ形成領域３３上にＧａＡｓ層をエピタキシャル成長させて、リッジ形成領域３３にリッジ３８を形成する。
しかし、開口したリッジ形成領域３３に比べてその両側をＳｉＯ₂マスク３４で広く覆ったときには、マイグレーション効果により、図５（ｂ）に示すように、マスク３４全面にエピタキシャル成長層４０が成長する。これでは、マスク３４の除去が面倒になる。
【００１４】
そこで、図６（ａ）に示すように、リッジ形成領域４１の両側の最小領域のみをマスクで覆うようにして、マスク幅を極力小さくしたマスク４２を使うことが試みられている。
この方法で、選択成長法によってリッジ形成領域４１にリッジ４４をエピタキシャル成長させると、図６（ｂ）に示すように、リッジ脇のマスク４２上にはエピタキシャル成長層が成長しないものの、マスク４２の両側の領域には、エピタキシャル成長層４６が成長する。
マスクを除去すると、図６（ｃ）に示すように、リッジ４６の両側にリッジ溝４８を介してエピタキシャル成長層４６からなる段差５０が形成され、リッジ４６の両側に段差５０を有するリッジ基板５２となる。
【００１５】
しかし、このようなリッジ基板５２上にエピタキシャル成長法によって連続的に化合物半導体層を成長させ、図３に示す前述の半導体レーザ素子１０を作製しようとすると、図７に示すように、リッジ４６の両脇の段差５０の斜面５４で、電流ブロック層２２が不連続になる。その結果、半導体レーザ素子１０を動作させた際、斜面５４から電流がリークして光出力対注入電流効率が低下するという問題が生じる。
尚、図７で、リッジ４６上の三角形断面の積層構造の傾斜面は、前述したエピタキシャル成長速度の結晶面方位依存性の理由から、リッジ４６の傾斜面の延長上にある。
【００１６】
そこで、本発明の目的は、エピタキシャル成長法により作製されたリッジ基板上に形成され、しかも電流リークが無く、光出力対注入電流効率が高い半導体レーザ素子及びその作製方法を提供することである。
【００１７】
【課題を解決するための手段】
本発明者は、電流ブロック層２２が不連続になっている図７に示したような層構造の各層の膜厚の関係を研究し、電流ブロック層が不連続にならないようにする方法を見い出した。
そこで、図８及び図９を参照して、本発明者が得た知見を説明する。図８はｐ型基板上に形成された、電流ブロック層が不連続の層構造を示し、図９は電流ブロック層が連続して延在している層構造を示している。尚、図８の層構造は、図３の半導体レーザ素子の層構造とは導電型が相互に逆になっているが、説明の便宜上から同じ符号を使っている。
【００１８】
図８で、リッジ４４の上面４４ａの幅をＷ、リッジ４４の側斜面の基板面に対する角度をθ、活性層１８ａの幅をｗ_actとし、下部クラッド層１６ａ及び第１上部クラッド層２０ａに比べて極めて薄い活性層１８ａの膜厚を無視すると、リッジ４４上のｐ型下部クラッド層１６ａの膜厚ｔ_pcl、及び活性層１８上のｎ型第１上部クラッド層２０ａの膜厚ｔ_nclは、それぞれ、
ｔ_pcl＝（Ｗ−ｗ_act）／２・ｔａｎθ
ｔ_ncl＝ｗ_act／２・ｔａｎθ
と表される。
【００１９】
また、段差５０上のｐ型下部クラッド層１６の膜厚ｔ_pcl′、及び活性層１８上のｎ型第１上部クラッド層２０の膜厚ｔ_ncl′は、それぞれ、リッジ４４上のｐ型下部クラッド層１６ａの膜厚ｔ_pcl、及び活性層１８ａ上のｎ型第１上部クラッド層２０ａの膜厚ｔ_nclに対して、それぞれ、

の関係にある。ここで、ａはエピタキシャル成長の際のリッジ４４上と段差５０上と間の成長速度比であって、例えばａは約１．３の定数である。θは、５４．７°である。
また、ｗ_actは、
ｗ_act＝Ｗ−２ｔ_pcl・ｃｏｔθ
で表される。
【００２０】
以上の式から、段差５０上のｐ型下部クラッド層１６の膜厚ｔ_pcl′、及び活性層１８上のｎ型第１上部クラッド層２０の膜厚ｔ_ncl′は、それぞれ、リッジ４４の上面の幅Ｗ、リッジ４４の側斜面の基板面に対する角度θ、エピタキシャル成長の際のリッジ４４上と段差５０上と間の成長速度比ａ、及びリッジ４４上のｐ型下部クラッド層１６ａの膜厚ｔ_pclによって一義的に規定される値であることが判る。
また、図９に示すように、段差５０上のｎ型第１上部クラッド層２０の上面が、リッジ４４上の活性層１８ａとほぼ同じ高さにあると、リッジ４４上の活性層１８ａの側辺からリッジ溝４８を経て段差５０上にわたり電流ブロック層２２を連続的に形成することができる。
【００２１】
よって、段差５０の高さをリッジ４４の高さより低くすることにより、例えば段差５０上のｎ型第１上部クラッド層２０の上面が、リッジ４４上の活性層１８ａとほぼ同じ高さになるように段差５０の高さを調節することにより、リッジ４４上の活性層１８ａの側辺からリッジ溝４８を経て段差５０上にわたり電流ブロック層２２を連続的に形成することができる。
そして、段差５０をリッジ４４より低くするには、段差形成領域面がリッジ形成領域面より低い基板上に基板と同じ化合物半導体層をエピタキシャル成長させて、リッジ及び段差を形成することにより、所望のリッジ基板を形成することができる。
更に、本発明者は、実験を重ねて、これを確かめ、以下の本発明を発明するに到った。
【００２２】
上記目的を達成するために、本発明に係る半導体レーザ素子は、基板面と平行な上面を有するストライプ状メサ型リッジと、リッジ溝を隔ててリッジの両側にそれぞれ設けられた段差とを第１の導電型の基板上に有するリッジ基板と、
リッジ基板上に、順次、積層された、少なくとも第１の導電型の下部クラッド層、活性層、第２の導電型の第１上部クラッド層、第１の導電型の電流ブロック層、及び第２の導電型の第２上部クラッド層の積層構造と
を備え、
リッジ基板のリッジ及び段差は、段差の上面がリッジの上面より所定高さだけ低くなるように基板上に設けられた第１の導電型のエピタキシャル成長層で形成され、
リッジ上の積層構造は、リッジの上面を底辺とする三角形断面のストライプ状積層構造であって、少なくとも、台形断面の下部クラッド層、下部クラッド層の台形上に設けられ、両側辺でその全長にわたり電流ブロック層に接する台形断面の活性層、及び活性層の台形上に設けられ、第２上部クラッド層に突出させた頂角を有する三角形断面の第１上部クラッド層を有し、
電流ブロック層がリッジ上の活性層の両側辺からリッジ溝上を経て段差上に連続して延在していることを特徴としている。
【００２３】
本発明では、リッジ上の下部クラッド層及び第２上部クラッド層と、段差上の下部クラッド層及び第２上部クラッド層との間のエピタキシャル成長の成長速度の差を考慮して、段差の上面が所定高さだけリッジの上面より低くなっている。つまり、本発明の好適な実施態様では、リッジ上の下部クラッド層及び第２上部クラッド層と段差上の下部クラッド層及び第２上部クラッド層とのエピタキシャル成長速度の差に基づいて、段差上の電流ブロック層の下地層の上面が、リッジ上の活性層の高さになるように、段差の上面がリッジの上面より低くなっている。
また、リッジが台形断面の順メサとして形成され、リッジ上の三角形断面の積層構造の側辺がリッジの台形断面の側辺の延長上にあって、リッジとリッジ上の三角形断面の積層構造が、一つの三角形断面の積層構造としてストライプ状に基板上に延在する。
更に好適には、リッジ基板がｐ型ＧａＡｓ基板で、積層構造がＧａＡｓ系化合物半導体層で構成され、基板面が（１００）面で、かつリッジの上面を底辺とする三角形断面の積層構造の側辺が（１１１）Ｂ面である。ここで、ＧａＡｓ系化合物半導体層とは、Ｇａ及びＡｓを含む化合物半導体層を言う。
本実施態様でｐ型基板を使っているのは、ｐ型基板の方がｎ型基板より基板と同じ組成の化合物半導体層のエピタキシャル成長が容易であるからである。
【００２４】
本発明に係る半導体レーザ素子の作製方法は、リッジ形成領域を露出させるストライプ状開口パターンを有し、かつマスクの両側を露出させるストライプ状マスクを基板上に形成するステップと、
マスクの両側の基板を所定深さエッチングして、マスクの両側の基板面をマスク下の領域より低くするステップと、
マスクを使って基板と同じ化合物半導体層を基板面に選択成長させ、リッジ形成領域上にリッジを、マスク下の領域にリッジ溝を、リッジ溝の両側の領域にリッジより低い段差を、それぞれ、形成するステップと
を経て、リッジ基板を形成する工程を有し、
更に、リッジ基板を形成する工程に続いて、
リッジ基板上に、それぞれがＧａＡｓ系化合物半導体層である、少なくとも第１の導電型の下部クラッド層、活性層、及び第２の導電型の第１上部クラッド層をエピタキシャル成長させ、かつリッジ上の活性層の両側辺からリッジ溝を経て段差上の第１上部クラッド層上に連続的に延在する第１の導電型の電流ブロック層をエピタキシャル成長させる工程を有するものである。
【００２５】
本発明で段差とリッジとの高さの差は、第２上部クラッド層上に成膜する電流ブロック層がリッジの両側辺からリッジ溝上を経て段差上に連続して延在するように、リッジ上の下部クラッド層及び第２上部クラッド層と段差上の下部クラッド層及び第２上部クラッド層とのエピタキシャル成長速度の差に基づいて、実験的に、又は実績データによって決める。
基板のエッチングは、ドライエッチング法によっても、又はウエットエッチング法によっても良い。
【００２７】
本発明で、リッジ基板上に積層構造を形成する際、各化合物半導体層の成膜方法は、従来と同様に例えばＭＯＣＶＤ法等を使用する。
本発明方法の好適な実施態様では、基板としてｐ型ＧａＡｓ基板を使用し、基板面を（１００）面とする。ｐ型基板の方が、ｎ型基板より基板と同じ化合物半導体層のエピタキシャル成長が容易であるからである。
【００２８】
【発明の実施の形態】
以下に、添付図面を参照して、実施形態例に基づいて本発明をより詳細に説明する。尚、以下の実施形態例で示した膜種、膜厚、成膜方法、その他寸法等は、本発明の理解を容易にするための例示であって、本発明はこれら例示に限定されるものではない。
半導体レーザ素子の実施形態例
本実施形態例は、本発明に係る半導体レーザ素子の実施形態の一例であって、図１は本実施形態例の半導体レーザ素子の構成を示す断面図である。
本実施形態例の半導体レーザ素子６０は、図１に示すように、ＳＤＨ型のＧａＡｓ系埋め込みヘテロ接合型半導体レーザ素子であって、リッジの両側に段差を有するｐ型のＧａＡｓリッジ基板６２上に、ＧａＡｓ系化合物半導体層の積層構造を備えている。
【００２９】
ｐ型のＧａＡｓリッジ基板６２は、（１００）面基板面と平行な上面を有するストライプ状順メサ型リッジ６４と、リッジ溝６６を隔ててリッジ６４の両側にそれぞれ設けられた段差６８とをｐ型ＧａＡｓ基板６１の（１００）面基板面上に有する。ＧａＡｓリッジ基板６２のリッジ６４及び段差６８は、それぞれ、ｐ型ＧａＡｓエピタキシャル成長層で形成され、段差６８の上面がリッジ６４の上面より所定高さだけ低くなるようにＧａＡｓ基板６１上に設けられている。
積層構造は、ＧａＡｓリッジ基板６２上に、順次、積層された、ｐ型ＡｌＧａＡｓ下部クラッド層７０、ＧａＡｓ活性層７２、ｎ型ＡｌＧａＡｓ第１上部クラッド層７４、ｐ型ＡｌＧａＡｓ電流ブロック層７６、ｎ型ＡｌＧａＡｓ第２上部クラッド層７８、及びｎ型ＧａＡｓキャップ層８０から構成されている。
【００３０】
リッジ６４上の積層構造は、リッジ６４の上面６４ａを底辺とする三角形断面のストライプ状積層構造であって、台形断面のｐ型ＡｌＧａＡｓ下部クラッド層７０ａ、下部クラッド層７０ａの台形上に設けられた、台形断面の活性層７２ａ、及び活性層７２ａの台形上に設けられ三角形断面のｎ型ＡｌＧａＡｓ第１上部クラッド層７４ａとから構成されている。
下部クラッド層７０ａは両側辺でｎ型第１上部クラッド層７４及び電流ブロック層７６に接し、活性層７２ａは両側辺でその全長にわたり電流ブロック層７６に接している。また、ｎ型第１上部クラッド層７４ａはその頂角をｎ型第２上部クラッド層７８内に突出させている。
リッジ６４上のｐ型ＡｌＧａＡｓクラッド層７０ａ、ＧａＡｓ活性層７２ａ、及びｎ型第１ＡｌＧａＡｓクラッド層７４ａは、それぞれ、リッジ６４の両脇のＧａＡｓ基板６２上に積層されたｐ型ＡｌＧａＡｓクラッド層７０、ＧａＡｓ活性層７２、及び第１ｎ型ＡｌＧａＡｓクラッド層７４と同時に成膜された、実質的に同じ組成の層である。
【００３１】
本実施形態例では、段差６８上のｎ型第２上部クラッド層７４の上面がリッジ６４上の活性層７２ａと同じ高さになるように、所定高さだけ、段差６８がリッジ６４より低く形成されているので、連続エピタキシャル成長法により積層構造を形成した際、電流ブロック層７６がリッジ６４上の活性層７２ａの両側辺からリッジ溝６６上を経て段差６８上に連続して延在するように形成される。上述の所定高さは、実験的に又は実績データにより決められる。
ｎ型ＧａＡｓキャップ層８０上にはｎ型電極８２が、ｐ型ＧａＡｓ基板６２の裏面にはｐ側電極８４が、それぞれ、形成されている。
本実施形態例の半導体レーザ素子６０では、注入電流が電流ブロック層７６の不連続部からリークするようなことが生じないので、光出力対注入電流効率が高く、低しきい値電流の半導体レーザ素子が実現する。
【００３２】
半導体レーザ素子の作製方法の実施形態例
本実施形態例は、本発明に係る半導体レーザ素子の作製方法を上述の半導体レーザ素子６０の作製に適用した実施形態の一例であって、図２（ａ）から（ｅ）は、本実施形態例の方法に従って半導体レーザ素子６０を作製する際の工程毎の基板断面図である。
本実施形態例では、先ず、図２（ａ）に示すように、リッジ形成領域８６を露出させるストライプ状開口パターンを有し、かつマスクの両側を露出させるストライプ状マスク８８をｐ型ＧａＡｓ基板６１上に形成する。
図２（ｂ）に示すように、マスク８８の一方の外縁部から他方の外縁部までマスク８８を覆うエッチングマスク９０をフォトレジスト膜でＧａＡｓ基板６１上に形成する。
【００３３】
続いて、図２（ｃ）に示すように、エッチングマスク９０を使って、マスク８８の両側のＧａＡｓ基板６１をドライエッチング法又はウエットエッチング法によりエッチングして、マスク８８の両側の基板面をマスク８８下の基板面より低くする。
エッチングする際には、エッチング面に段差６８をエピタキシャル成長させ、次いでｐ型下部クラッド層７０、活性層７２、及びｎ型第２上部クラッド層７４をエピタキシャル成長させたとき、ｎ型第２上部クラッド層７４の上面がリッジ６４上の活性層７２ａと同じ高さになるようになエッチング深さＤを決めて、ＧａＡｓ基板６１をエッチングする。
【００３４】
次いで、エッチングマスク９０を除去し、マスク８８を使ってＧａＡｓ層を基板面に選択成長させ、図２（ｄ）に示すように、リッジ形成領域８６上にリッジ６４を、マスク８８の両側の領域にリッジ６４より低い段差６８を、それぞれ、形成する。
続いて、マスク８８を除去すると、マスク８８下の領域にはリッジ溝６６が形成されている。これにより、ｐ型のＧａＡｓリッジ基板６２を形成することができる。本実施形態例では、例えば、リッジ６４のリッジ幅Ｗを４μｍ、リッジ高さＨを４μｍとする。
【００３５】
次いで、ｐ型のＧａＡｓリッジ基板６２上に、従来と同様にして、ＭＯＣＶＤ法等によって、ｐ型ＡｌＧａＡｓ下部クラッド層７０、ＧａＡｓ活性層７２、ｎ型ＡｌＧａＡｓ第１上部クラッド層７４、ｐ型ＡｌＧａＡｓ電流ブロック層７６、ｎ型ＡｌＧａＡｓ第２上部クラッド層７８、及びｎ型ＧａＡｓキャップ層８０を、順次、連続的にエピタキシャル成長させることにより、図１に示す半導体レーザ素子６０を作製することができる。
【００３６】
【発明の効果】
本発明によれば、リッジをエピタキシャル成長層で形成したリッジ基板であって、リッジ脇の段差がリッジより低いリッジ基板上に共振器構造を構成する積層構造を形成しているので、電流ブロック層が連続してリッジ脇に延在し、電流リークがなく、光出力対注入電流効率が高く、低しきい値電流で、しかも面内均一性が高く、生産性の高い構成を備えたＳＤＨ型の埋め込みヘテロ接合型半導体レーザ素子を実現している。
本発明方法は、本発明に係る半導体レーザ素子の好適な作製方法を実現している。
【図面の簡単な説明】
【図１】実施形態例のＳＤＨ型半導体レーザ素子の構成を示す断面図である。
【図２】図２（ａ）から（ｅ）は、それぞれ、実施形態例の方法に従って半導体レーザ素子を作製する際の工程毎の基板断面図である。
【図３】従来のＳＤＨ型半導体レーザ素子の構成を示す断面図である。
【図４】図４（ａ）から（ｃ）は、それぞれ、ＧａＡｓ基板上にリッジを形成する工程毎の断面図である。
【図５】図５（ａ）と（ｂ）は、それぞれ、選択成長法によってリッジを基板上に形成する方法の工程毎の基板断面図である。
【図６】図６（ａ）から（ｃ）は、それぞれ、選択成長法によってリッジを基板上に形成する別の方法の工程毎の基板断面図である。
【図７】選択成長法によってリッジ基板を作製する従来の方法の問題を説明する基板断面図である。
【図８】従来の方法によって従来のリッジ基板を作製したときの各層の膜厚の関係を説明するための基板断面図である。
【図９】電流ブロック層が連続している状態を示す基板断面図である。
【符号の説明】
１０……ＳＤＨ型のＧａＡｓ系埋め込みヘテロ接合型半導体レーザ素子、１２……ストライプ状リッジ、１２ａ……（１００）結晶面、１３……（１１１）Ｂ面、１４……ｎ型ＧａＡｓ基板、１６……ｎ型ＡｌＧａＡｓクラッド層、１６ａ……リッジ上のｎ型ＡｌＧａＡｓクラッド層、１８……低不純物ないしはアンドープのＧａＡｓ活性層、１８ａ……リッジ上のＧａＡｓ活性層、２０……第１ｐ型ＡｌＧａＡｓクラッド層、２０ａ……リッジ上の第１ｐ型ＡｌＧａＡｓクラッド層、２２……ｎ型ＡｌＧａＡｓ電流ブロック層、２４……第２ｐ型のＡｌＧａＡｓクラッド層、２６……ｐ型ＧａＡｓキャップ層、２８……ｐ側電極、３０……ｎ側電極、３２……エッチングマスク、３３……リッジ形成領域、３４……マスク、３６……基板、３８……リッジ、４０……エピタキシャル成長層、４１……リッジ形成領域、４２……マスク、４４……リッジ、４６……エピタキシャル成長層、４８……リッジ溝、５０……段差、５２……リッジ基板、５４……段差斜面、６０……実施形態例のＳＤＨ型のＧａＡｓ系埋め込みヘテロ接合型半導体レーザ素子、６１……ｐ型ＧａＡｓ基板、６２……ｐ型ＧａＡｓリッジ基板、６４……ストライプ状リッジ、６６……リッジ溝、６８……段差、７０……ｐ型ＡｌＧａＡｓクラッド層、７０ａ……リッジ上のｐ型ＡｌＧａＡｓクラッド層、７２……低不純物ないしはアンドープのＧａＡｓ活性層、７２ａ……リッジ上のＧａＡｓ活性層、７４……第１ｎ型ＡｌＧａＡｓクラッド層、７４ａ……リッジ上の第１ｎ型ＡｌＧａＡｓクラッド層、７６……ｐ型ＡｌＧａＡｓ電流ブロック層、７８……第２ｎ型ＡｌＧａＡｓ上部クラッド層、８０……ｎ型ＧａＡｓキャップ層、８２……ｎ型電極、８４……ｐ側電極、８６……リッジ形成領域、８８……マスク、９０……エッチングマスク。

Claims

基板面と平行な上面を有するストライプ状メサ型リッジと、リッジ溝を隔ててリッジの両側にそれぞれ設けられた段差とを第１の導電型の基板上に有するリッジ基板と、
リッジ基板上に、順次、積層された、少なくとも第１の導電型の下部クラッド層、活性層、第２の導電型の第１上部クラッド層、第１の導電型の電流ブロック層、及び第２の導電型の第２上部クラッド層の積層構造と
を備え、
リッジ基板のリッジ及び段差は、段差の上面がリッジの上面より所定高さだけ低くなるように基板上に設けられた第１の導電型のエピタキシャル成長層で形成され、
リッジ上の積層構造は、リッジの上面を底辺とする三角形断面のストライプ状積層構造であって、少なくとも、台形断面の下部クラッド層、下部クラッド層の台形上に設けられ、両側辺でその全長にわたり電流ブロック層に接する台形断面の活性層、及び活性層の台形上に設けられ、第２上部クラッド層に突出させた頂角を有する三角形断面の第１上部クラッド層を有し、
電流ブロック層がリッジ上の活性層の両側辺からリッジ溝上を経て段差上に連続して延在している半導体レーザ素子。
リッジ上の下部クラッド層及び第１上部クラッド層と、段差上の下部クラッド層及び第１上部クラッド層との間のエピタキシャル成長の成長速度の差を考慮して、段差の上面が所定高さだけリッジの上面より低くなっている請求項１に記載の半導体レーザ素子。
リッジ上の下部クラッド層及び第１上部クラッド層と段差上の下部クラッド層及び第１上部クラッド層とのエピタキシャル成長速度の差に基づいて、段差上の電流ブロック層の下地層の上面が、リッジ上の活性層の高さになるように、段差の上面がリッジの上面より低くなっている請求項１又は２に記載の半導体レーザ素子。
リッジが台形断面の順メサとして形成され、リッジ上の三角形断面の積層構造の側辺がリッジの台形断面の側辺の延長上にあって、リッジとリッジ上の三角形断面の積層構造が、一つの三角形断面の積層構造としてストライプ状に基板上に延在する請求項１から３のうちのいずれか１項に記載の半導体レーザ素子。
リッジ基板がｐ型ＧａＡｓ基板で、積層構造がＧａＡｓ系化合物半導体層で構成され、基板面が（１００）面で、かつリッジの上面を底辺とする三角形断面の積層構造の側辺が（１１１）Ｂ面である請求項１から４のいずれか１項に記載の半導体レーザ素子。
リッジ形成領域を露出させるストライプ状開口パターンを有し、かつマスクの両側を露出させるストライプ状マスクを基板上に形成するステップと、
マスクの両側の基板を所定深さエッチングして、マスクの両側の基板面をマスク下の領域より低くするステップと、
マスクを使って基板と同じ化合物半導体層を基板面に選択成長させ、リッジ形成領域上にリッジを、マスク下の領域にリッジ溝を、リッジ溝の両側の領域にリッジより低い段差を、それぞれ、形成するステップと
を経て、リッジ基板を形成する工程を有し、
リッジ基板を形成する工程に続いて、
リッジ基板上に、それぞれがＧａＡｓ系化合物半導体層である、少なくとも第１の導電型の下部クラッド層、活性層、及び第２の導電型の第１上部クラッド層をエピタキシャル成長させ、かつリッジ上の活性層の両側辺からリッジ溝を経て段差上の第１上部クラッド層上に連続的に延在する第１の導電型の電流ブロック層をエピタキシャル成長させる工程を有する半導体レーザ素子の作製方法。
基板としてｐ型ＧａＡｓ基板を使用し、基板面を（１００）面とする請求項６に記載の半導体レーザ素子の作製方法。