JP2009064838A - 光半導体素子及びその製造方法 - Google Patents

光半導体素子及びその製造方法 Download PDF

Info

Publication number
JP2009064838A
JP2009064838A JP2007229426A JP2007229426A JP2009064838A JP 2009064838 A JP2009064838 A JP 2009064838A JP 2007229426 A JP2007229426 A JP 2007229426A JP 2007229426 A JP2007229426 A JP 2007229426A JP 2009064838 A JP2009064838 A JP 2009064838A
Authority
JP
Japan
Prior art keywords
diffraction grating
ridge
ridge structure
groove
optical semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007229426A
Other languages
English (en)
Other versions
JP4769778B2 (ja
Inventor
Tamotsu Tanaka
有 田中
Manabu Matsuda
松田  学
Takayuki Yamamoto
剛之 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2007229426A priority Critical patent/JP4769778B2/ja
Publication of JP2009064838A publication Critical patent/JP2009064838A/ja
Application granted granted Critical
Publication of JP4769778B2 publication Critical patent/JP4769778B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

【課題】リッジ構造の側面に回折格子を有する光半導体素子において、マイクロローディング効果を抑制しながら、所望の結合係数が得られるようにし、かつ、電流拡がりを抑制できるようにする。
【解決手段】光半導体素子を、半導体基板1上に形成されたリッジ構造2を有する光導波路11と、リッジ構造2の側面に形成され、光導波方向に沿って交互に形成された凹部3Aと凸部3Bで構成され、所望の長さを有する回折格子3と、凸部3Bの端部との間に凹部3Aの幅と同程度の幅を有する溝5が形成されるように、リッジ構造2及び回折格子3が形成されている領域以外の領域に形成されたダミー構造体4とを備えるものとする。
【選択図】図1

Description

本発明は、リッジ構造の側面に回折格子を有する光半導体素子及びその製造方法に関する。
インターネットトラフィックの爆発的な増大により、光通信及び光伝送における超高速化と大容量化への取り組みが活発化している。
このため、非冷却で、単一モード発振し、10Gb/s以上の直接変調可能で安価な半導体レーザが求められており、その候補として、回折格子を備える分布帰還型(distributed feedback:DFB)レーザを挙げることができる。
DFBレーザの回折格子の作製方法としては、下部半導体層(半導体結晶成長層)を結晶成長させ、この下部半導体層上に回折格子パターンを形成した後、その上部に上部半導体層を結晶成長(再成長)させて、下部半導体層と上部半導体層との界面に回折格子を形成する再成長法と、半導体積層構造を形成した後、その表面からエッチングを行なって回折格子を形成する積層一括エッチング法とがある。
このうち、安価にレーザを作製するためには、1回成長で作製可能な積層一括エッチング法が有望である。
例えば特許文献1では、このような方法によってリッジ構造を有するDFBレーザ(リッジ型DFBレーザ)を作製することが開示されている。つまり、特許文献1には、基板上に、下部クラッド層、活性層、上部クラッド層、コンタクト層等を積層した後、コンタクト層から上部クラッド層にかけてドライエッチング又はウェットエッチングによって規則的な凹部を形成することによって、凹部と凸部とからなる回折格子を形成することが開示されている。
このようにして作製されるリッジ型DFBレーザは、平行に形成された回折格子の間の回折格子が形成されていない領域がリッジ構造を構成する。つまり、リッジ構造を挟む形で凹部と凸部とからなる回折格子が形成される。この場合、一方の回折格子を構成する凹部の壁面と他方の回折格子を構成する凹部の壁面とによってリッジ構造の幅が規定される。
また、例えば特許文献2では、活性層への電流供給効率を高め、しきい電流値を低下させるために、メサ構造を電流狭窄層で埋め込んだ埋込構造を有するDFBレーザ(埋込型DFBレーザ)とし、回折格子を、メサ構造(上部に活性層に電流を注入するための電極が形成される)を構成する材料と異なる材料、即ち、電流狭窄層によって形成することで(具体的にはメサ構造を構成するp型クラッド層の側面に接するようにn型電流狭窄層を形成してp−n接合による電位障壁を形成することで)、注入電流が横方向に形成された回折格子部分に拡がってしまうのを抑制することが提案されている。
さらに、特許文献3には、リッジ型DFBレーザの製造方法として、基板上に、下部クラッド層、活性層、上部クラッド層を積層した後、エッチングによって、リッジ構造を形成するとともに、このリッジ構造の側面に凹凸形状の回折格子を形成し、回折格子の外側の領域は除去することが開示されている。
特開平8−167759号公報 特開平8−264890号公報 特開2003−152273号公報
しかしながら、上述の特許文献1に開示されているような構造のDFBレーザでは、リッジ構造の上部に活性層に電流を注入するための電極(オーミック電極)が形成されるが、リッジ構造とその側面に形成される回折格子は同一材料で形成されるため、電極から注入された電流は横方向に形成された回折格子部分に拡がってしまい、活性層に充分な電流を注入することができず、電流供給効率が下がってしまい、結果としてレーザ発振閾値が上昇してしまうことになる。
また、上述の特許文献2において提案されているような構造のものを作製するには、まず光導波路を構成する積層構造(特許文献2ではp型上部クラッド層を含む)を成長させ、メサ構造(メサ型)にエッチングした後、メサ構造を埋め込むように電流狭窄層(特許文献2ではn型電流狭窄層)を再成長させることになり、2段階の成長を行なう必要があるため、安価にレーザを供給できないという課題がある。
さらに、上述の特許文献3に開示されているような方法によって、横方向への長さが非常に短い回折格子を形成することができ、横方向に形成された回折格子部分に注入電流が拡がってしまうのを抑制することはできるが、回折格子の横方向への長さが短すぎるため、レーザ特性において重要な所望の結合係数を得ることができない。
そこで、電流拡がりを抑制しながら、所望の結合係数が得られるようにすべく、図15(A),(B)に示すように、横方向に所望の長さを有する回折格子105をリッジ構造108の側面に形成し、回折格子105の外側の領域をエッチングによって完全に除去してしまうことが考えられる。なお、図15(A),(B)中、符号100はn型基板、101はn型下部クラッド層、102は活性層、103はp型上部クラッド層、104はp型コンタクト層、106は上部電極、107は下部電極、109は完全エッチング領域をそれぞれ示している。
しかしながら、回折格子105の周期程度の非常に幅の狭い凹部の微小エッチングを行なう場合、回折格子105の凹部とその外側の広い完全エッチング領域109ではエッチング条件が異なり、エッチングレートが異なってしまう。
このため、回折格子105の凹部を形成するエッチング条件によってエッチングを行なうと、完全エッチング領域109では、微小領域のエッチングを含む場合のマイクロローディング効果によって、図15(A)中、矢印Aで示すように、所望の深さよりも深い位置までエッチングが進行してしまい、活性層102よりも深い位置まで到達してしまう場合もあり、この結果、所望のレーザ特性が得られなくなる。
一方、完全エッチング領域109においてエッチングを活性層102の直上で止めようとすると(即ち、完全エッチング領域109のエッチング条件によってエッチングを行なうと)、図15(B)中、矢印Bで示すように、回折格子105の凹部においてエッチングが進まず、回折格子105の凹部の壁面によって規定されるリッジ構造108の底部の側面近傍に上部クラッド層103が残ってしまい、所望の結合係数が得られない状態になりやすい。
本発明は、このような課題に鑑み創案されたもので、リッジ構造の側面に回折格子を有する光半導体素子において、マイクロローディング効果を抑制しながら、所望の結合係数が得られるようにし、かつ、電流拡がりを抑制できるようにした、光半導体素子及びその製造方法を提供することを目的とする。
このため、本発明の光半導体素子は、半導体基板上に形成されたリッジ構造を有する光導波路と、リッジ構造の側面に形成され、光導波方向に沿って交互に形成された凹部と凸部で構成され、所望の長さを有する回折格子と、凸部の端部との間に凹部の幅と同程度の幅を有する溝が形成されるように、リッジ構造及び回折格子が形成されている領域以外の領域に形成されたダミー構造体とを備えることを特徴としている。
また、本発明の光半導体素子の製造方法は、半導体基板上に半導体積層構造を形成する工程と、半導体積層構造をエッチングして、リッジ構造、及び、リッジ構造に連なり、凹部と凸部で構成される回折格子を形成するエッチング工程とを備え、エッチング工程において、リッジ構造及び回折格子を形成するのと同時に、回折格子が所望の長さになるように、半導体積層構造をエッチングして、凹部の幅と同程度の幅を有する第1の溝をリッジ構造から所望の距離だけ離れた位置にリッジ構造に沿って形成することを特徴としている。
したがって、本発明の光半導体素子及びその製造方法によれば、リッジ構造の側面に回折格子を有する光半導体素子において、マイクロローディング効果を抑制しながら、所望の結合係数が得られ、かつ、電流拡がりを抑制できるという利点がある。
以下、図面により、本発明の実施の形態にかかる光半導体素子及びその製造方法について説明する。
[第1実施形態]
まず、本発明の第1実施形態にかかる光半導体素子及びその製造方法について、図1〜図6を参照しながら説明する。
本実施形態にかかる光半導体素子は、例えばリッジ型導波路構造を有するDFBレーザ(リッジ型DFBレーザ)であって、例えば図1(A),(B)に示すように、半導体基板(ここではn型GaAs基板)1上に形成されたリッジ構造2を有するリッジ型光導波路11と、リッジ構造2と一体に形成された回折格子3と、ダミー構造体4とを備える。
ここで、回折格子3は、リッジ構造2に連なるように、リッジ構造2の両側面に形成されている。これにより、このリッジ型光導波路11の導波路内をDFBレーザ発振した光が伝播することになる。
これらの回折格子3は、図1(B)に示すように、それぞれ、光導波方向(リッジ構造2の延在方向)に沿って交互に形成された(所定の周期で配列された)凹部3Aと凸部3Bで構成される。つまり、光導波方向に沿って複数の凹部3Aが規則的に並ぶように形成することで、これらの凹部3Aの間に凸部3Bが形成され、これらの凹部3A及び凸部3Bによって回折格子3が構成される。
また、本実施形態では、図1(A),(B)に示すように、リッジ構造2の側面から所望の距離だけ離れた位置に、リッジ構造2に沿って平行に、回折格子3の凹部3Aの幅と同程度の幅を有する幅狭のスリット状の溝(スリット)5が形成されている。
そして、これらの溝5によって回折格子3が終端され、所望の長さを有する回折格子3が形成されるようにしている。ここでは、回折格子3の長さは、所望の結合係数が得られ、かつ、電流拡がりを抑制できる程度の長さに設定されている。
ダミー構造体4は、図1(A),(B)に示すように、回折格子3の凸部3Bの端部との間に、回折格子3の凹部3Aの幅と同程度の幅を有する溝5が形成されるように、リッジ構造2及び回折格子3が形成されている領域以外の半導体基板1上の領域に形成されている。
本実施形態では、ダミー構造体4は、図1(A),(B)に示すように、回折格子3を構成する凹部3A及び凸部3Bのそれぞれに溝5を介して連なるように形成された凹部4A及び凸部4Bと、これらの凹部4A及び凸部4Bに連なるように形成された平面状の導波路構造部(積層構造)4Cとを備える。
具体的には、本リッジ型DFBレーザを構成するリッジ構造2、回折格子3及びダミー構造体4は、図1(A),(B)に示すように、n型半導体基板(ここではn型GaAs基板)1上に、n型下部クラッド層(ここではn型Al0.4Ga0.6As下部クラッド層)6、活性層(ここではInAs量子ドット及びGaAs障壁層からなる量子ドット活性層)7、p型上部クラッド層(ここではp型Al0.4Ga0.6As上部クラッド層)8、p型コンタクト層(ここではp型GaAsコンタクト層)9を順に積層した半導体積層構造10(図4参照)をエッチングすることによって形成される。このため、リッジ構造2、凹部3Aと凸部3Bとで構成される回折格子3、ダミー構造体4は、同一の材料によって形成され、同一の積層構造を有する。
本実施形態では、リッジ構造2は、図1(A),(B)に示すように、回折格子3が形成されていない中央の領域のストライプ状に形成されたp型コンタクト層9及びp型上部クラッド層8によって構成される。また、このリッジ構造2を構成するp型上部クラッド層8と、この下側に形成された活性層7及びn型下部クラッド層6とによって、リッジ型光導波路11が構成される。
そして、平行に形成された回折格子3の間の回折格子3が形成されていない中央の領域の幅でリッジ構造2の幅(リッジ幅)が規定される。つまり、一方の回折格子3を構成する凹部3Aの壁面と他方の回折格子3を構成する凹部3Aの壁面とによってリッジ構造2の幅が規定される。ここでは、リッジ構造2の幅はおよそ2μm程度である。
また、本実施形態では、図1(A),(B)に示すように、p型コンタクト層9及びp型上部クラッド層8をエッチングして、所定の周期で配列された凹部3Aを形成することによって、回折格子3が形成されている。
ここで、回折格子3の周期Λ[図1(B)参照]は、発振波長1.55μm帯のDFBレーザの場合、0.25μm程度であり、発振波長1.3μm帯のDFBレーザの場合、0.2μm程度である。また、回折格子3の凹部3Aの深さは0.5〜3μm程度である。
なお、ここでは、回折格子3の凹部3Aの深さとp型コンタクト層9とp型上部クラッド層8の合計の厚さとが一致するようにしているが(即ち、エッチングを活性層7の上面で止めるようにしているが)、これに限られるものではなく、所望のレーザ特性や所望の結合係数が得られる範囲内で、これらは異なっていても良く、例えば、回折格子3の凹部3Aの底面が活性層7に達しない位置になっていても良いし、回折格子3の凹部3Aの底面が活性層7の上面よりも深い位置になっていても良い。
また、DFBレーザの特性に重要な結合係数κは、次式(1)で与えられる。
Figure 2009064838
ここで、n1は回折格子の凸部を構成する半導体材料の屈折率であり、n2は回折格子の凹部に満たされるもの(例えば誘電体材料)の屈折率であり、neffは実効屈折率であり、λは波長であり、mはモード次数であり、Λ1は回折格子の凹部の幅であり、Γは導波路伝播光のモード分布(導波モード分布)と回折格子との間の規格化重なり積分値である。
このような式(1)で与えられる結合係数κとして、大きい値を得るためには、回折格子3の凹部3Aの幅Λ1[図1(B)参照]と回折格子3の周期Λとの比を0.5にし、また、規格化重なり積分値Γをできるだけ大きくする必要がある。
このため、回折格子3の凹部3Aの幅を0.1μm程度にする必要がある。また、規格化重なり積分値Γをできるだけ大きくすべく、エッチング底面をできる限り平坦にする必要がある。つまり、回折格子3の凹部3Aを形成するためのエッチングが進まず、回折格子3の凹部3Aの壁面によって規定されるリッジ構造2の底部の側面近傍に上部クラッド層8が残ってしまわないようにして、エッチング底面をできるだけ平坦にする必要がある。
また、本実施形態では、p型コンタクト層9及びp型上部クラッド層8をエッチングして、リッジ構造2の側面から所望の距離だけ離れた位置に、リッジ構造2に沿って平行に(光伝播方向に平行に、即ち、回折格子3を構成する凹部3A及び凸部3Bに垂直に)、幅狭のスリット状の溝5が形成されている。
ここで、溝5の幅は、回折格子3の凹部3Aの幅と同程度(0.1μm程度)である。また、溝5の深さは、回折格子3の凹部3Aの深さと同程度(0.5〜3μm程度)である。
ここでは、リッジ構造2に連なる回折格子3が所望の長さになるようにしている。つまり、DFBレーザのレーザ発振のために充分な結合係数κが得られるように、リッジ型光導波路11を伝播する伝播光のモード分布から充分に離れた位置まで回折格子3が延びるように、回折格子3の長さを設定している。
ここで、図2は、上述のように、回折格子3が所望の長さになるように溝5を形成した場合のDFBレーザの発振特性(図2中、実線Aで示す)と、このような溝5を形成しない場合のDFBレーザの発振特性(図2中、実線Bで示す)を、それぞれ示している。
図2に示すように、回折格子3が所望の長さになるように溝5を形成することによって(即ち、スリット構造の有無によって)、レーザ発振閾値が大幅に下がっていることがわかる。
ここで、図3は、リッジ構造2の側面から溝5が形成されている位置までの距離(スリット位置;即ち、回折格子3の長さ)に応じて得られる結合係数κの値をプロットしたものである。なお、リッジ構造2の幅(リッジ幅)は1.8μmとしている。
図3を見れば明らかなように、リッジ構造2の側面から溝5が形成されている位置までの距離(即ち、回折格子3の長さ)が0.1μm,0.2μmの場合、結合係数κは、それぞれ、4cm-1、16cm-1となっており、結合係数κは小さな値しか得られないことがわかる。
一方、リッジ構造2の側面から溝5が形成されている位置までの距離(即ち、回折格子3の長さ)が0.5μmになると、結合係数κは50cm-1程度の大きな値が得られ、さらに、1〜2μmになると、結合係数κは60cm-1程度の大きな値が得られていることがわかる。
したがって、リッジ構造2の側面から溝5が形成されている位置までの距離(即ち、回折格子3の長さ)は、0.5μm以上にすることが好ましい。また、1〜2μmまでは結合係数κとして同様の大きな値が得られており、一方で、電流拡がりを考慮すると、リッジ構造2の側面から溝5が形成されている位置までの距離(即ち、回折格子3の長さ)はあまり大きくない方が良いため、リッジ構造2の側面から溝5が形成されている位置までの距離(即ち、回折格子3の長さ)は2μm以下にすることが好ましい。
そこで、本実施形態では、溝5は、リッジ構造2の側面から0.5μm以上2μm以下の距離だけ離れた位置に形成している。これにより、回折格子3の長さが、0.5μm以上2μm以下の長さに設定されている。
また、上述のように、スリット状の溝5を形成することによって、ダミー構造体4を構成する凹部4A及び凸部4Bが、溝5を挟んでリッジ構造2の反対側に、リッジ構造2に連なる回折格子3を構成する凹部3A及び凸部3Bに溝5を介して連なるように形成されることになる。
さらに、本実施形態では、ダミー構造体4を構成する凹部4A及び凸部4Bに連なるように、ダミー構造体4を構成する平面状の導波路構造部(積層構造)4Cが形成されている。
つまり、リッジ構造2の側面に形成された回折格子3を構成する凹部3A及び凸部3Bに溝5を介して連なるように、ダミー構造体4を構成する凹部4A及び凸部4Bが形成されており、このダミー構造体4を構成する凹部4A及び凸部4Bは、一様に平面状の積層構造4Cで終端されている。
また、リッジ構造2の上部、即ち、リッジ構造2を構成するp型GaAsコンタクト層9上には、AuZn/Au上部電極12が形成されており、n型GaAs基板1の裏面側には、AuGe/Au下部電極13が形成されている。
なお、図1(A),(B)では、上部電極12の幅がp型コンタクト層9の幅よりも広くなるように記載しているが、これに限られるものではなく、上部電極12の幅がp型コンタクト層9の幅よりも狭くなるようにしても良いし、上部電極12の幅がp型コンタクト層9の幅と同一になるようにしても良い。
次に、本実施形態にかかる光半導体素子(リッジ型DFBレーザ)の製造方法について
図4〜図6を参照しながら説明する。
まず、図4に示すように、半導体基板1上に半導体積層構造10を形成する。つまり、半導体基板1上に、下部クラッド層6、活性層7、上部クラッド層8、コンタクト層9を構成する各半導体エピタキシャル膜を、例えば分子線エピタキシー(MBE)法や有機金属気相成長(MOCVD)法を用いるなどして、順次、エピタキシャル結晶成長させて形成する。
具体的には、図4に示すように、n型半導体基板[ここでは(001)面を主面とするn型GaAs基板]1上に、n型下部クラッド層(ここではn型Al0.4Ga0.6As下部クラッド層)6、活性層(ここではInAs量子ドット及びノンドープのGaAs障壁層からなる量子ドット活性層)7、p型上部クラッド層(ここではp型Al0.4Ga0.6As上部クラッド層)8、p型コンタクト層(ここではp型GaAsコンタクト層)9の各層が順に積層されるように、例えばMBE法によってエピタキシャル結晶成長させて形成する。なお、活性層7を構成する量子ドットは、例えば自己形成法によって形成することができる。
次に、図6に示すように、このようにして形成された半導体積層構造10をエッチングして、リッジ構造(メサ構造)2、回折格子3、スリット状の溝5、及び、ダミー構造体4を同時に形成する(エッチング工程)。ここでは、回折格子3は積層一括エッチング法によって形成されることになる。
本実施形態では、半導体基板1の中央近傍領域(リッジ構造2を形成する領域;素子中央近傍領域)及び両側面近傍領域(素子両側面近傍領域)において半導体積層構造10が残り、かつ、リッジ構造2を形成する領域の両側に、この領域(この領域は光導波方向に延びる)に沿って複数の凹部が規則的に並び(所定の周期で配列され)、これらの凹部が略中央でスリット状の溝5によって分断されるように[図1(B)参照]、図6に示すように、p型コンタクト層9からp型上部クラッド層8までをエッチング(メサエッチング;ドライ又はウェットエッチング)する。
つまり、図6に示すように、半導体基板1の中央近傍領域(ここでは両側に形成される複数の凹部の間に残されるストライプ状の領域)及び両側面近傍領域において、半導体積層構造10(ここではp型コンタクト層9及びp型上部クラッド層8)をエッチングせずに残すことで、リッジ構造2、及び、ダミー構造体4を構成する平面状の導波路構造部(積層構造)4Cが形成される。
一方、図6に示すように、半導体基板1の中央近傍領域の両側に(ここではリッジ構造2と導波路構造部4Cとの間に)、所定の周期で配列された複数の凹部が形成されるように半導体積層構造10(ここではp型コンタクト層9及びp型上部クラッド層8)をエッチングすることによって、これらの凹部の間に凸部が形成され、さらに、これらの凹部及び凸部が溝5によって分断(ここでは2分割)されるようにスリット状にエッチングすることによって、リッジ構造2に連なるように回折格子3を構成する凹部3A及び凸部3Bが形成されるとともに、導波路構造部4Cに連なるようにダミー構造体4を構成する凹部4A及び凸部4Bが形成される[図1(B)参照]。つまり、両側の回折格子3に挟まれる形でリッジ構造2が形成されるとともに(即ち、回折格子3を側面に有するリッジ構造2が形成されるとともに)、ダミー構造体4を構成する凹部4A及び凸部4Bが、溝5を挟んでリッジ構造2の反対側に、溝5を介して回折格子3を構成する凹部3A及び凸部3Bのそれぞれに連なるように形成される。
特に、本実施形態では、図6に示すように、回折格子3の凹部3Aの幅と同程度の幅を有するスリット状の溝(第1の溝)5がリッジ構造2から所望の距離だけ離れた位置にリッジ構造2に沿って形成されるように、半導体積層構造10(ここではp型コンタクト層9及びp型上部クラッド層8)をエッチングすることによって、リッジ構造2の側面に連なる回折格子3が終端され、所望の長さに形成される[図1(B)参照]。
具体的には、図5,図6に示すように、リッジ構造(メサ構造)2、回折格子3、スリット状の溝5、及び、ダミー構造体4は、これらを形成するためのマスクパターンを、例えばリソグラフィー技術によって、p型コンタクト層9上に形成された酸化シリコン(SiO2)からなる膜(SiO2膜;誘電体膜)14にパターニングし、このようなマスクパターンを有するSiO2膜(SiO2マスク)14を用い、エッチングによって、半導体積層構造10(ここではp型コンタクト層9及びp型上部クラッド層8)にパターンを転写することによって形成する。
つまり、まず、図5に示すように、p型コンタクト層9上に、例えば化学気相成長(CVD)法によって、SiO2膜(例えば厚さ300nm)14を形成する。
次に、図5,図6に示すように、SiO2膜14上に、例えば電子ビーム露光用レジスト膜(EBレジスト層)15を形成した後、電子ビーム露光(EB露光)、レジスト膜15の現像、SiO2膜14のエッチング、及び、レジスト膜15の除去の各工程を経て、SiO2膜14に、マスクパターンとして、回折格子パターン及びスリット状溝パターンを形成する。
次いで、図6に示すように、このようなマスクパターンを有するSiO2膜(SiO2マスク)14をエッチングマスクとして用い、半導体積層構造10を構成するp型コンタクト層9及びp型上部クラッド層8をエッチングする。このエッチングには、例えば塩素系ガスを用いたドライエッチングを採用すれば良い。
その後、SiO2マスク14を除去した後、通常の電極プロセスによって、リッジ構造2の上面、即ち、リッジ構造2を構成するp型コンタクト層9上に、上部電極(ここではAuZn/Au上部電極)12を形成し、n型半導体基板1の下面に、下部電極(ここではAuGe/Au下部電極)13を形成する[図1(A)参照]。
したがって、本実施形態にかかる光半導体素子及びその製造方法によれば、リッジ構造2の側面に回折格子3を有する光半導体素子において、マイクロローディング効果を抑制しながら、所望の結合係数が得られ、かつ、電流拡がりを抑制できるという利点がある。
つまり、本光半導体素子及びその製造方法によれば、エッチング工程において、回折格子3の凹部3A、及び、回折格子3の凹部Aの幅と同程度の狭い幅を有するスリット状の溝5を形成するだけであるため、回折格子3を側面に有するリッジ構造2を形成する際にそれ以外の領域を完全にエッチングしてしまう場合に顕著となるマイクロローディング効果を回避することが可能となる。
また、リッジ構造2の側面に連なる回折格子3の長さが、導波モード分布から充分に離れた位置(ここではリッジ構造2の側面から0.5μm以上離れた位置)まで延びるように設定されているため、所望の結合係数(規格化結合係数)を得ることが可能となる。
さらに、リッジ構造2の側面に連なる回折格子3がスリット状の溝5で終端されているため、上部電極(オーミック電極)12から注入される電流拡がりを抑制することができる。これにより、従来の回折格子を側壁に有するリッジ型DFBレーザと比較して、レーザ発振閾値を大幅に低下させることが可能となる。
なお、上述の実施形態では、ダミー構造体4を、回折格子3を構成する凹部3A及び凸部3Bのそれぞれに溝5を介して連なるように形成された凹部4A及び凸部4Bと、これらの凹部4A及び凸部4Bに連なるように形成された平面状の導波路構造部4Cとを備えるものとして構成しているが、これに限られるものではなく、例えば図7(A),(B)に示すように、ダミー構造体4Xを、平面状の導波路構造部(積層構造)4XCのみを備えるものとして構成しても良い。なお、図7(A),(B)では、上述の実施形態[図1(A),(B)参照]と同一のものには同一の符号を付している。
つまり、上述の実施形態では、所望の長さよりも長くなるように回折格子を形成するとともに、その途中でスリット状の溝5によって回折格子が分断されるようにしているため、ダミー構造体4が、回折格子3を構成する凹部3A及び凸部3Bのそれぞれに溝5を介して連なるように形成された凹部4A及び凸部4Bを備えるものとして構成されているが、これに限られるものではなく、所望の長さの回折格子3が形成されるように回折格子3の端部をスリット状の溝5で終端し、溝5を挟んで回折格子3の反対側の半導体積層構造10をエッチングせずに残すことによって、溝5を挟んで回折格子3の反対側に、ダミー構造体4Xを構成する平面状の導波路構造部(積層構造)4XCが形成されるようにしても良い。
但し、例えば、リッジ構造2を構成するp型コンタクト層9上に形成される上部電極12が、ダミー構造体の上部にまで延びるように広範囲にわたって形成されてしまうような場合には、上述の実施形態のように、ダミー構造体4が、凹部4A及び凸部4Bを備えるものとして構成されていると、ダミー構造体4に流れる電流を抑制することができるという利点がある。
[第2実施形態]
次に、本発明の第2実施形態にかかる光半導体素子及びその製造方法について、図8を参照しながら説明する。
本実施形態にかかる光半導体素子(リッジ型DFBレーザ)の製造方法は、図8に示すように、上述の第1実施形態のものに対し、エッチング工程において、リッジ構造2、回折格子3及びスリット状の溝(第1の溝)5を形成するのと同時に、半導体積層構造10[図1(A)参照]をエッチングして、リッジ構造2の端部(リッジ構造2の端面近傍)の側面が規定されるように、回折格子3の凹部3Aの幅と同程度の幅を有するスリット状の溝(第2の溝)16を形成する点が異なる。なお、図8では、上述の第1実施形態(図1参照)と同一のものには同一の符号を付している。
特に、本実施形態では、素子端面近傍に形成される回折格子3が回折格子として機能しないようにすべく、素子端面近傍のリッジ構造2と回折格子3とが分離されるように、リッジ構造2の端部の側面と、その側面に形成される回折格子3との間をスリット状にエッチングして、回折格子3の凹部3Aの幅と同程度の幅を有するスリット状の溝16を形成するようにしている。これにより、劈開時に、素子端面近傍の回折格子3がダメージを受け、全体の素子構造及び特性に影響を与えることがないようにしている。
この場合、エッチング工程において、リッジ構造2、回折格子3及びスリット状の溝(第1の溝)5を形成するのと同時に、半導体積層構造10[ここではp型コンタクト層9及びp型上部クラッド層8;図1(A)参照]をエッチングして、半導体基板1の端面近傍領域(素子端面近傍領域)に回折格子3を構成する凹部3A及び凸部3Bと同一の幅を有する凹部4D及び凸部4Eが形成されることになる。
このように、本実施形態では、素子端面近傍のリッジ構造2から分離された回折格子は、回折格子として機能しないため、ダミー構造体4を構成する。つまり、素子端面近傍にダミー構造体4を構成する凹部4D及び凸部4Eが形成され、この領域は回折格子3が形成されていない領域となる。また、ダミー構造体4を構成する凹部4D及び凸部4Eは、リッジ構造2の端部の側面との間に回折格子3の凹部3Aの幅と同程度の間隔をあけて形成されることになる。
このため、本光半導体素子(リッジ型DFBレーザ)は、図8に示すように、リッジ構造2の端部近傍(素子端面近傍)に回折格子3が形成されていない領域を有し、ダミー構造体4が、リッジ構造2の端部の側面との間に回折格子3の凹部3Aの幅と同程度の間隔をあけて形成されることになる。
なお、図8では、説明の便宜上、素子端面から2番目までの回折格子とリッジ構造2との間にスリット状の溝16を形成しているが、これに限られるものではなく、例えば図9に示すように、素子端面から4番目までの回折格子とリッジ構造2との間にスリット状の溝16を形成しても良い。要するに、素子端面から任意の数の回折格子(例えば1番目から10番目まで等)とリッジ構造2との間にスリット状の溝16を形成すれば良い。なお、図9では、図8に示すものと同一のものには同一の符号を付している。
なお、その他の構成及び製造方法は、上述の第1実施形態及びその変形例のものと同じであるため、ここでは説明を省略する。
したがって、本実施形態にかかる光半導体素子及びその製造方法によれば、上述の第1実施形態のものと同様に、リッジ構造2の側面に回折格子3を有する光半導体素子において、マイクロローディング効果を抑制しながら、所望の結合係数が得られ、かつ、電流拡がりを抑制できるという利点がある。
なお、上述の実施形態では、素子端面近傍(素子の両端面近傍)において、回折格子3が、リッジ構造2の側面から所望の距離だけ離れた位置(ここでは回折格子中央位置)、及び、リッジ構造2の側面を規定しうる位置(リッジ脇近傍位置)の2箇所でスリット状の溝5,16によって分断されているが[即ち、スリット状の溝(第1の溝)5が半導体基板1の端面(素子端面)まで延びるように形成されているが]、これに限られるものではない。
例えば図10に示すように、素子端面近傍(半導体基板1の端面近傍)において、回折格子中央位置のスリット状の溝(第1の溝)5を形成するためのエッチングを行なわずに半導体積層構造10を残して、スリット状の溝5を省略し、上述の実施形態のダミー構造体4を構成する凹部4A及び凸部4Bと凹部4D及び凸部4Eとが連なるようにして、ダミー構造体4を、導波路構造部4Cに連なる凹部4F及び凸部4Gを備えるものとして構成しても良い。なお、図10では、図8に示すものと同一のものには同一の符号を付している。また、このように構成する場合に、素子端面近傍(半導体基板1の端面近傍)で回折格子3を形成するためのエッチングを行なわずに半導体積層構造10[ここではp型コンタクト層9及びp型上部クラッド層8;図1(A)参照]を残すようにしても良い。
また、例えば図11に示すように、素子端面近傍(半導体基板1の端面近傍)において、上述の実施形態の構成に加え、ダミー構造体4を構成する平面状の導波路構造部4Cと、これに連なる凹部4A及び凸部4Bとが分断されるように、これらの導波路構造部4Cと凹部4A及び凸部4Bとの間をスリット状にエッチングして、回折格子3の凹部3Aと同程度の幅を有するスリット状の溝(第3の溝)17を形成しても良い。なお、図11では、図8に示すものと同一のものには同一の符号を付している。
また、上述の実施形態では、ダミー構造体4を、回折格子3を構成する凹部3A及び凸部3Bのそれぞれに溝5を介して連なるように形成された凹部4A及び凸部4Bと、これらの凹部4A及び凸部4Bに連なるように形成された平面状の導波路構造部4Cと、リッジ構造2から分離されて回折格子3として機能しない凹部4D及び凸部4Eとを備えるものとして構成しているが、これに限られるものではなく、例えば図12に示すように、ダミー構造体4Xを、平面状の導波路構造部(積層構造)4XCと、凹部4D及び凸部4Eとを備えるものとして構成しても良い。なお、図12では、図8や図7に示すものと同一のものには同一の符号を付している。
つまり、上述の実施形態では、所望の長さよりも長くなるように回折格子3を形成するとともに、その途中でスリット状の溝5によって回折格子3が分断され、さらに、素子端面近傍の回折格子3がリッジ構造2から分断されているため、ダミー構造体4が、回折格子3を構成する凹部3A及び凸部3Bのそれぞれに溝5を介して連なるように形成された凹部4A及び凸部4Bを備え、さらに、回折格子3として機能しない凹部4D及び凸部4Eを備えるものとして構成されているが、これに限られるものではなく、所望の長さの回折格子3が形成されるように回折格子3の端部をスリット状の溝5で終端し、溝5を挟んで回折格子3の反対側の半導体積層構造10をエッチングせずに残すことによって、溝5を挟んで回折格子3の反対側にダミー構造体4Xを構成する平面状の導波路構造部(積層構造)4XCが形成されるようにしても良い。
但し、例えば、リッジ構造2を構成するp型コンタクト層9上に形成される上部電極12が、ダミー構造体の上部にまで延びるように広範囲にわたって形成されてしまうような場合には、上述の実施形態のように、ダミー構造体4が、凹部4A及び凸部4Bを備えるものとして構成されていると、ダミー構造体4に流れる電流を抑制することができるという利点がある。
[第3実施形態]
次に、本発明の第3実施形態にかかる光半導体素子及びその製造方法について、図13を参照しながら説明する。
本実施形態にかかる光半導体素子(リッジ型DFBレーザ)の製造方法は、図13に示すように、上述の第2実施形態の変形例(図12参照)ものに対し、エッチング工程において、素子端面近傍(半導体基板1の端面近傍)で回折格子3を形成するためのエッチングを行なわずに半導体積層構造10(ここではp型コンタクト層9及びp型上部クラッド層8)を残す点が異なる。なお、図13では、上述の第2実施形態及びその変形例(図12参照)と同一のものには同一の符号を付している。
このため、本光半導体素子(リッジ型DFBレーザ)は、図13(A),(B)に示すように、上述の第2実施形態の変形例(図12参照)のものに対し、リッジ構造2の端部近傍(素子端面近傍)に回折格子3が形成されていない領域を有し、ダミー構造体4が、リッジ構造2の端部の側面との間に回折格子3の凹部3Aの幅と同程度の間隔をあけて形成されている。
特に、本実施形態では、素子端面近傍で回折格子3を形成するためのエッチングを行なわないで半導体積層構造10(ここではp型コンタクト層9及びp型上部クラッド層8)を残し、素子端面近傍に、ダミー構造体4として、上述の第2実施形態の変形例の凸部4Eのみが形成されるようにするとともに、素子端面近傍のリッジ構造2とダミー構造体4を構成する凸部4Eとが分離されるように、リッジ構造2の端部の側面と、その側面に形成される凸部4Eとの間をスリット状にエッチングして、回折格子3の凹部3Aの幅と同程度の幅を有するスリット状の溝16を形成するようにしている。これにより、劈開時に、素子端面近傍の回折格子3がダメージを受け、全体の素子構造及び特性に影響を与えることがないようにしている。
なお、図13では、説明の便宜上、素子端面から2番目までの回折格子の凸部の間に凹部を形成しないでダミー構造体4を構成する凸部4Eを形成し、このダミー構造体4を構成する凸部4Eとリッジ構造2との間にスリット状の溝16を形成しているが、これに限られるものではなく、素子端面から任意の数の回折格子(例えば1番目から10番目まで等)の凸部の間に凹部を形成しないでダミー構造体4を構成する凸部4Eを形成し、このダミー構造体4を構成する凸部4Eとリッジ構造2との間にスリット状の溝16を形成すれば良い。
なお、その他の構成及び製造方法は、上述の第2実施形態及びその変形例のものと同じであるため、ここでは説明を省略する。
したがって、本実施形態にかかる光半導体素子及びその製造方法によれば、上述の第2実施形態及びその変形例と同様に、リッジ構造2の側面に回折格子3を有する光半導体素子において、マイクロローディング効果を抑制しながら、所望の結合係数が得られ、かつ、電流拡がりを抑制できるという利点がある。
なお、上述の実施形態では、素子端面近傍(素子の両端面近傍)において、リッジ構造2の側面から所望の距離だけ離れた位置(両側の導波路構造部近傍位置)、及び、リッジ構造2の側面を規定しうる位置(リッジ脇近傍位置)の2箇所にスリット状の溝5,16が形成されているが、これに限られるものではなく、例えば図14に示すように、素子端面近傍(半導体基板1の端面近傍)において、両側の導波路構造部近傍位置のスリット状の溝(第1の溝)5を形成するためのエッチングを行なわないで、スリット状の溝5を省略し、上述の実施形態のダミー構造体4を構成する凸部4Eと導波路構造部4Cとが連なるようにして構成しても良い。なお、図14では、図13に示すものと同一のものには同一の符号を付している。
[その他]
なお、上述の各実施形態では、ダミー構造体4を導波路構造部4Cを備えるものとして構成しているが、これに限られるものではなく、例えば、ダミー構造体4を、導波路構造部4Cを備えないものとして構成しても良い。つまり、ダミー構造体4を構成する凹部及び凸部が素子側面まで延びるように構成しても良い。
また、上述の各実施形態では、活性層7を量子ドット構造としているが、これに限られるものではなく、その他の構造としても良い。例えば、量子井戸構造、量子細線構造、バルク構造としても良い。また、活性層として、p型不純物をドープした量子ドット活性層を用いても良い。
また、上述の各実施形態では、n型GaAs基板1上に、InAs/AlGaAs系化合物半導体層を成長させた構造を採用しているが、これに限られるものではなく、その他の基板や半導体材料の組み合わせを採用することも可能である。例えば、InP基板上にInGaAsP系化合物半導体層やAlGaInAs系化合物半導体層を成長させた構造を採用することも可能である。また、例えば基板はn型基板及びp型基板のいずれを採用しても良い。
また、上述の各実施形態において、回折格子3の凹部3Aは、半導体材料、半導体材料の酸化物、二酸化珪素、窒化珪素、ポリイミド系有機化合物、エポキシ系有機化合物、アクリル系有機化合物、BCB、空気、窒素などによって満たされるようにしても良いし、真空になるようにしても良い。
また、本発明は、上述した各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することができる。
以下、上述の実施形態に関し、更に、付記を開示する。
(付記1)
半導体基板上に形成されたリッジ構造を有する光導波路と、
前記リッジ構造の側面に形成され、光導波方向に沿って交互に形成された凹部と凸部で構成され、所望の長さを有する回折格子と、
前記凸部の端部との間に前記凹部の幅と同程度の幅を有する溝が形成されるように、前記リッジ構造及び前記回折格子が形成されている領域以外の領域に形成されたダミー構造体とを備えることを特徴とする光半導体素子。
(付記2)
前記リッジ構造と前記回折格子とは、同一の材料・構造によって構成されることを特徴とする、付記1記載の光半導体素子。
(付記3)
前記ダミー構造体が、前記回折格子を構成する前記凹部及び前記凸部のそれぞれに前記溝を介して連なるように形成された凹部及び凸部を備えることを特徴とする、付記1又は2記載の光半導体素子。
(付記4)
前記ダミー構造体が、前記リッジ構造と同一の材料・構造によって構成される導波路構造部を備えることを特徴とする、付記1〜3のいずれか1項に記載の光半導体素子。
(付記5)
前記リッジ構造の端部近傍に前記回折格子が形成されていない領域を有し、
前記ダミー構造体が、前記リッジ構造の端部の側面との間に前記凹部の幅と同程度の間隔をあけて形成されていることを特徴とする、付記1〜4のいずれか1項に記載の光半導体素子。
(付記6)
前記回折格子は、所望の結合係数が得られ、かつ、電流拡がりを抑制できる程度の長さに設定されていることを特徴とする、付記1〜5のいずれか1項に記載の光半導体素子。
(付記7)
前記回折格子は、0.5μm以上2μm以下の長さに設定されていることを特徴とする、付記1〜6のいずれか1項に記載の光半導体素子。
(付記8)
半導体基板上に半導体積層構造を形成する工程と、
前記半導体積層構造をエッチングして、リッジ構造、及び、前記リッジ構造に連なり、凹部と凸部で構成される回折格子を形成するエッチング工程とを備え、
前記エッチング工程において、前記リッジ構造及び前記回折格子を形成するのと同時に、前記回折格子が所望の長さになるように、前記半導体積層構造をエッチングして、前記凹部の幅と同程度の幅を有する第1の溝を前記リッジ構造から所望の距離だけ離れた位置に前記リッジ構造に沿って形成することを特徴とする光半導体素子の製造方法。
(付記9)
前記エッチング工程において、前記リッジ構造に連なる凹部及び凸部が分断されるように前記第1の溝を形成することを特徴とする、付記8記載の光半導体素子の製造方法。
(付記10)
前記エッチング工程において、前記第1の溝を挟んで前記回折格子の反対側の前記半導体積層構造をエッチングせずに残すことを特徴とする、付記8記載の光半導体素子の製造方法。
(付記11)
前記エッチング工程において、前記半導体積層構造をエッチングして、前記リッジ構造の端部の側面が規定されるように前記凹部の幅と同程度の幅を有する第2の溝を形成することを特徴とする、付記8〜10のいずれか1項に記載の光半導体素子の製造方法。
(付記12)
前記エッチング工程において、素子端面近傍で前記回折格子を形成するためのエッチングを行なわないで前記半導体積層構造を残すことを特徴とする、付記11記載の光半導体素子の製造方法。
(付記13)
前記エッチング工程において、前記半導体積層構造をエッチングして、素子端面近傍に前記回折格子を構成する凹部及び凸部と同一の幅を有する凹部及び凸部を形成することを特徴とする、付記11記載の光半導体素子の製造方法。
(付記14)
前記エッチング工程において、前記半導体積層構造をエッチングして、素子端面まで延びるように前記第1の溝を形成することを特徴とする、付記11〜13のいずれか1項に記載の光半導体素子の製造方法。
(付記15)
前記エッチング工程において、素子端面近傍で前記第1の溝を形成するためのエッチングを行なわないで前記半導体積層構造を残すことを特徴とする、付記11〜13のいずれか1項に記載の光半導体素子の製造方法。
(A),(B)は、本発明の第1実施形態にかかる光半導体素子(リッジ型DFBレーザ)の構成を示す模式図であって、(A)は断面図であり、(B)は平面図である。 本発明の第1実施形態にかかる光半導体素子(リッジ型DFBレーザ)による効果を説明するための図である。 光半導体素子(リッジ型DFBレーザ)のリッジ構造の側面からスリット状の溝が形成されている位置までの距離(回折格子の長さ)に応じて得られる結合係数κの値をプロットした図である。 本発明の第1実施形態にかかる光半導体素子(リッジ型DFBレーザ)の製造方法を説明するための模式的断面図である。 本発明の第1実施形態にかかる光半導体素子(リッジ型DFBレーザ)の製造方法を説明するための模式的断面図である。 本発明の第1実施形態にかかる光半導体素子(リッジ型DFBレーザ)の製造方法を説明するための模式的断面図である。 (A),(B)は、本発明の第1実施形態の変形例にかかる光半導体素子(リッジ型DFBレーザ)の構成を示す模式図であって、(A)は断面図であり、(B)は平面図である。 本発明の第2実施形態にかかる光半導体素子(リッジ型DFBレーザ)の構成を示す模式的平面図である。 本発明の第2実施形態の変形例にかかる光半導体素子(リッジ型DFBレーザ)の構成を示す模式的平面図である。 本発明の第2実施形態の変形例にかかる光半導体素子(リッジ型DFBレーザ)の構成を示す模式的平面図である。 本発明の第2実施形態の変形例にかかる光半導体素子(リッジ型DFBレーザ)の構成を示す模式的平面図である。 本発明の第2実施形態の変形例にかかる光半導体素子(リッジ型DFBレーザ)の構成を示す模式的平面図である。 (A),(B)は、本発明の第3実施形態にかかる光半導体素子(リッジ型DFBレーザ)の構成を示す模式図であって、(A)は断面図であり、(B)は平面図である。 本発明の第3実施形態の変形例にかかる光半導体素子(リッジ型DFBレーザ)の構成を示す模式的平面図である。 (A),(B)は本発明の課題を説明するための模式的断面図である。
符号の説明
1 n型GaAs基板
2 リッジ構造
3 回折格子
3A 凹部
3B 凸部
4,4X ダミー構造体
4A 凹部
4B 凸部
4C,4XC 導波路構造部
4D 凹部
4E 凸部
4F 凹部
4G 凸部
5 スリット状の溝(第1の溝)
6 n型Al0.4Ga0.6As下部クラッド層
7 量子ドット活性層
11 リッジ型光導波路
8 p型Al0.4Ga0.6As上部クラッド層
9 p型GaAsコンタクト層
10 半導体積層構造
11 リッジ型光導波路
12 AuZn/Au上部電極
13 AuGe/Au下部電極
14 SiO2膜(SiO2マスク)
15 レジスト膜
16 スリット状の溝(第2の溝)
17 スリット状の溝(第3の溝)

Claims (10)

  1. 半導体基板上に形成されたリッジ構造を有する光導波路と、
    前記リッジ構造の側面に形成され、光導波方向に沿って交互に形成された凹部と凸部で構成され、所望の長さを有する回折格子と、
    前記凸部の端部との間に前記凹部の幅と同程度の幅を有する溝が形成されるように、前記リッジ構造及び前記回折格子が形成されている領域以外の領域に形成されたダミー構造体とを備えることを特徴とする光半導体素子。
  2. 前記リッジ構造と前記回折格子とは、同一の材料・構造によって構成されることを特徴とする、請求項1記載の光半導体素子。
  3. 前記ダミー構造体が、前記回折格子を構成する前記凹部及び前記凸部のそれぞれに前記溝を介して連なるように形成された凹部及び凸部を備えることを特徴とする、請求項1又は2記載の光半導体素子。
  4. 前記ダミー構造体が、前記リッジ構造と同一の材料・構造によって構成される導波路構造部を備えることを特徴とする、請求項1〜3のいずれか1項に記載の光半導体素子。
  5. 前記リッジ構造の端部近傍に前記回折格子が形成されていない領域を有し、
    前記ダミー構造体が、前記リッジ構造の端部の側面との間に前記凹部の幅と同程度の間隔をあけて形成されていることを特徴とする、請求項1〜4のいずれか1項に記載の光半導体素子。
  6. 前記回折格子は、0.5μm以上2μm以下の長さに設定されていることを特徴とする、請求項1〜5のいずれか1項に記載の光半導体素子。
  7. 半導体基板上に半導体積層構造を形成する工程と、
    前記半導体積層構造をエッチングして、リッジ構造、及び、前記リッジ構造に連なり、凹部と凸部で構成される回折格子を形成するエッチング工程とを備え、
    前記エッチング工程において、前記リッジ構造及び前記回折格子を形成するのと同時に、前記回折格子が所望の長さになるように、前記半導体積層構造をエッチングして、前記凹部の幅と同程度の幅を有する第1の溝を前記リッジ構造から所望の距離だけ離れた位置に前記リッジ構造に沿って形成することを特徴とする光半導体素子の製造方法。
  8. 前記エッチング工程において、前記リッジ構造に連なる凹部及び凸部が分断されるように前記第1の溝を形成することを特徴とする、請求項7記載の光半導体素子の製造方法。
  9. 前記エッチング工程において、前記第1の溝を挟んで前記回折格子の反対側の前記半導体積層構造をエッチングせずに残すことを特徴とする、請求項7記載の光半導体素子の製造方法。
  10. 前記エッチング工程において、前記半導体積層構造をエッチングして、前記リッジ構造の端部の側面が規定されるように前記凹部の幅と同程度の幅を有する第2の溝を形成することを特徴とする、請求項7〜9のいずれか1項に記載の光半導体素子の製造方法。
JP2007229426A 2007-09-04 2007-09-04 光半導体素子及びその製造方法 Active JP4769778B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007229426A JP4769778B2 (ja) 2007-09-04 2007-09-04 光半導体素子及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007229426A JP4769778B2 (ja) 2007-09-04 2007-09-04 光半導体素子及びその製造方法

Publications (2)

Publication Number Publication Date
JP2009064838A true JP2009064838A (ja) 2009-03-26
JP4769778B2 JP4769778B2 (ja) 2011-09-07

Family

ID=40559199

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007229426A Active JP4769778B2 (ja) 2007-09-04 2007-09-04 光半導体素子及びその製造方法

Country Status (1)

Country Link
JP (1) JP4769778B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010278278A (ja) * 2009-05-29 2010-12-09 Nippon Telegr & Teleph Corp <Ntt> 光半導体装置
JP2017168592A (ja) * 2016-03-15 2017-09-21 株式会社東芝 分布帰還型半導体レーザ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010278278A (ja) * 2009-05-29 2010-12-09 Nippon Telegr & Teleph Corp <Ntt> 光半導体装置
JP2017168592A (ja) * 2016-03-15 2017-09-21 株式会社東芝 分布帰還型半導体レーザ
US10714897B2 (en) 2016-03-15 2020-07-14 Kabushiki Kaisha Toshiba Distributed feedback semiconductor laser

Also Published As

Publication number Publication date
JP4769778B2 (ja) 2011-09-07

Similar Documents

Publication Publication Date Title
US7835418B2 (en) Optical semiconductor device having diffraction grating disposed on both sides of waveguide and its manufacture method
JP5177285B2 (ja) 光素子及びその製造方法
JP5182362B2 (ja) 光素子及びその製造方法
JP2007243019A (ja) 光半導体素子
US20150331298A1 (en) Semiconductor optical integrated device
JP4909159B2 (ja) 半導体導波路素子およびその作製方法ならびに半導体レーザ
JP5617178B2 (ja) 光導波路の製造方法
JP4947778B2 (ja) 光半導体素子及びその製造方法
JP2008071906A (ja) 光半導体集積装置およびその製造方法
JP4769778B2 (ja) 光半導体素子及びその製造方法
JP4014861B2 (ja) 化合物半導体デバイス及びその作製方法
JP2004119467A (ja) 半導体レーザ装置
JP4151043B2 (ja) 光半導体装置の製造方法
JP5217767B2 (ja) 半導体レーザ及び半導体レーザの製造方法
JP2894186B2 (ja) 光半導体装置
JP4212040B2 (ja) 複合光導波路
JP3186645B2 (ja) 半導体レーザ及びその製造方法
JP5163355B2 (ja) 半導体レーザ装置
JP2008218549A (ja) 半導体導波路素子及び半導体レーザ及びその作製方法
JP4161672B2 (ja) 光集積素子の製造方法
KR100681294B1 (ko) 반도체 레이저 소자 및 그 제조 방법
JPH11223739A (ja) 集積型光回路素子及びその製造方法
JP4453937B2 (ja) 光集積素子及びその製造方法
JP4161671B2 (ja) 光集積素子の製造方法
JP3715638B2 (ja) 半導体発光素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090319

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110530

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110607

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110620

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4769778

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140624

Year of fee payment: 3