JP4161672B2 - 光集積素子の製造方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、光集積素子及びその製造方法に関する。
【０００２】
【従来の技術】
近年、光通信の超高速化及び高品質化に伴い、光集積素子、殊に半導体レーザ素子と光変調器が半導体基板上に一体に形成された光半導体集積素子の必要性及び高機能化への要望が高まっている。このような光集積素子として、波長安定性に優れる分布帰還型（ＤＦＢ）半導体レーザと電界吸収（ＥＡ）型変調器が単一半導体基板上にモノシリックに集積されたものが知られている（例えば、特許文献１参照。）。
【０００３】
かかる光集積素子では、ＤＦＢ半導体レーザ領域及びＥＡ型変調器領域の両活性層が光学的に結合されたストライプ状の光導波路が形成されている。図９（Ａ）〜（Ｄ）は、従来の方法によってかかる光集積素子を製造している状態の一例を示す工程図である。まず、ｎ型ＩｎＰ半導体から成る基板２１０の主面全面上にｎ型ＩｎＰ下部クラッド層２４２、ｉ型ＧａＩｎＡｓＰ活性層２４４、及びｐ型ＩｎＰ第１上部クラッド層２４６を順次成長させる（図９（Ａ）参照）。
【０００４】
次いで、第１上部クラッド層２４６上に絶縁膜を形成する。基板２１０は、ＤＦＢ半導体レーザのための領域ＲａとＥＡ型変調器のための領域Ｒｂとを有しており、次に、フォトリソグラフィによって領域Ｒｂ上の絶縁膜を除去して領域Ｒａ上に残った絶縁膜から成るマスク２６１を形成する。その後、領域Ｒｂ上の下部クラッド層２４２、活性層２４４、及び第１上部クラッド層２４６をエッチングで取り除く（図９（Ｂ）参照）。このとき、下部クラッド層２４２を残す場合もある。
【０００５】
次に、領域Ｒｂの基板２１０上にｎ型ＩｎＰ下部クラッド層２１２、ｉ型ＧａＩｎＡｓＰ活性層２１４、及びｐ型ＩｎＰ第１上部クラッド層２１６を順次成長させる（図９（Ｃ）参照）。このとき、各層の厚さを、領域Ｒａにおける下部クラッド層２４２、活性層２４４、及び上部クラッド層２４６の各厚さと同等にし、各層のレベルを合わせる。
【０００６】
次に、マスク２６１を除去した後、領域Ｒａ，Ｒｂ上に絶縁膜を形成し、フォトリソグラフィによってその一部を取り除き、領域Ｒａ，Ｒｂにかけて一定幅を有するマスク２９３を形成する（図９（Ｄ）参照）。そして、マスク２９３を用い、基板２１０の主面が露出する程度までメサエッチングを行う。こうして、図９（Ｄ）中に一点鎖線で表されるストライプ状メサが形成される。
【０００７】
【特許文献１】
特開２００２−２７０９４６号公報
【０００８】
【発明が解決しようとする課題】
ところで、かかる光集積素子に要求される個々の素子の光導波路は、各素子の機能や要求仕様によって異なる最適幅を有する。特に、光通信の超高速化及び多チャネル化に対応すべく、より高速な変調特性を奏する素子の開発が熱望されており、これを実現すべく光導波路の最適設計が必要である。
【０００９】
これに対し、上述の如く、従来の方法では、製造上の理由等から、メサ形成に用いるマスク２９３は領域Ｒａ，Ｒｂに渡って同一の幅を有しており、形成されるＤＦＢ半導体レーザの光導波路の幅ＷａとＥＡ型変調器の光導波路の幅Ｗｂは同一とされるのが通常である。しかし、これでは、より高速な変調が可能な光半導体素子を実現することは困難であった。
【００１０】
そこで、本発明は、かかる事情に鑑みてなされたものであり、従来に比して優れた変調特性、特に、より高速な変調が可能な光集積素子及びその製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記課題を解決するために、本発明による光集積素子は、第１の活性層を含む第１のIII−Ｖ族化合物半導体多層膜を有し第１の光導波路が形成された第１の半導体光デバイスと、第２の活性層を含む第２のIII−Ｖ族化合物半導体多層膜を有し第２の光導波路が形成された第２の半導体光デバイスとを備えるものであって、第１及び第２の半導体光デバイスが、下記式（１）；
Ｗａ＞Ｗｂ …（１）、
で表される関係を満たすように、且つ、前記第１の活性層と前記第２の活性層が光学的に結合するように基板上に集積されて成ることを特徴とする。
【００１２】
式中、Ｗａは所定レベルにおける第１の光導波路の幅を示し、Ｗｂはその所定レベルにおける第２の光導波路の幅を示す。なお、上記光導波路の幅Ｗａ，Ｗｂを規定する所定レベルを決定する高さ位置は、光導波路と認められる領域内であれば特に制限されず、例えば、第１の活性層の上面レベルを規定レベルとすることができる。
【００１３】
このように構成された光集積素子では、第１の半導体光デバイスを構成するIII−Ｖ族化合物半導体多層膜に形成された第１の光導波路の幅Ｗａが、第２の半導体光デバイスを構成するIII−Ｖ族化合物半導体多層膜に形成された第２の光導波路の幅Ｗｂよりも大きいので、第２の半導体光デバイスの素子容量が第１の半導体光デバイスに比して小さくされる。
【００１４】
具体的な構成としては、例えば、第１の半導体光デバイスがＤＦＢ半導体レーザであり、第２の半導体光デバイスがＥＡ型変調器であって、それぞれ第１及び第２のIII−Ｖ族化合物半導体多層膜にストライプ状メサが形成されており且つ埋め込み型の第１及び第２の光導波路が形成された光集積素子が挙げられる。この場合、ＥＡ型変調器の素子容量が従来に比して格段に低減される。
【００１５】
より具体的には、第１及び第２のIII−Ｖ族化合物半導体多層膜が、それぞれ基板上に順次積層された第１及び第２の下部クラッド層、第１及び第２の下部分離閉じ込めヘテロ構造層、第１及び第２の活性層、第１及び第２の上部分離閉じ込めヘテロ構造層、並びに、第１及び第２の上部クラッド層を有しており、基板、第１及び第２の下部クラッド層、並びに第１及び第２の上部クラッド層がＩｎＰから成り、第１及び第２の下部分離閉じ込めヘテロ構造層、第１及び第２の活性層、並びに第１及び第２の上部分離閉じ込めヘテロ構造層がＩｎＧａＡｓＰから成るものである。
【００１６】
また、第１の光導波路の幅Ｗａが１．３〜２．０μｍであり、第２の光導波路の幅Ｗｂが０．８〜１．２μｍであると好ましい。このようにすれば、例えば、第１の半導体光デバイスがＤＦＢ半導体レーザであり且つ第２の半導体光デバイスがＥＡ型変調器の場合に要求される横シングルモード条件といった一定の発振条件が確実に発現されると共に、第２の半導体光デバイスの素子容量を有意に低減しつつ十分な光閉じ込め性を担保できる。
【００１７】
また、本発明による光集積素子の製造方法は、本発明の光集積素子を有効に製造するための方法であり、第１の活性層を含む第１のIII−Ｖ族化合物半導体多層膜を有し第１の光導波路が形成された第１の半導体光デバイスと、第２の活性層を含む第２のIII−Ｖ族化合物半導体多層膜を有し第２の光導波路が形成された第２の半導体光デバイスとを備える光集積素子を製造する方法であって、第１及び第２の半導体光デバイスが、上記式（１）で表される関係を満たすように、且つ、第１の活性層と第２の活性層が光学的に結合するように第１及び第２の半導体光デバイスを基板上に形成することを特徴とする。
【００１８】
より具体的には、例えば、第１及び第２のIII−Ｖ族化合物半導体多層膜をメサエッチングしてストライプ状の第１及び第２の光導波路を形成する際に、メサエッチングのために用いるマスク層の幅を、第１及び第２の半導体光デバイスの形成領域において互いに異なる幅とし、第１の半導体光デバイス領域のマスク幅を第２の半導体光デバイス領域のマスク幅よりも広くする方法が挙げられる。
【００１９】
或いは、更に好ましくは、（ａ）導体基板上に、第１の半導体光デバイスを構成するための第１の下部クラッド層、第１の下部分離閉じ込めヘテロ構造層、第１の活性層、第１の下部分離閉じ込めヘテロ構造層、及び第１の上部クラッド層をこの順に積層して第１のIII−Ｖ族化合物半導体多層膜を形成する工程と、（ｂ）第１のIII−Ｖ族化合物半導体多層膜の第１の領域上に第１の絶縁体マスクを形成する工程と、（ｃ）第１の絶縁体マスクを用いて第１の領域と異なる第２の領域における第１のIII−Ｖ族化合物半導体多層膜をエッチングする工程と、（ｄ）第１の絶縁体マスクを残した状態で、第２の領域に第２の半導体光デバイスを構成するための第２の下部クラッド層、第２の下部分離閉じ込めヘテロ構造層、第２の活性層、第２の下部分離閉じ込めヘテロ構造層、及び、第１の上部クラッド層よりも薄い第２の上部クラッド層をこの順に積層して第２のIII−Ｖ族化合物半導体多層膜を形成する工程と、（ｅ）第１の絶縁体マスクを除いた後に、第１及び第２の上部クラッド層上にキャップ層を形成し、更に該キャップ層上に一定の幅を有する第２の絶縁体マスクを形成する工程と、（ｆ）キャップ層及び第２の絶縁体マスクを用いて第１及び第２の光導波路を構成するためのメサを形成する工程と、（ｇ）メサの側方を埋め込む埋め込み部を形成する工程と、（ｈ）第２の絶縁体マスクを除いた後に第１及び第２上部クラッド層の上方にコンタクト層及び上部電極を形成する工程とを備えることが望ましい。
【００２０】
先述した第１の半導体光デバイス領域のマスク層幅を第２の半導体光デバイス領域のマスク層幅よりも広くする方法では、第１及び第２の半導体光デバイスの接合部でマスク層の幅が急激に（ステップ状に）変化せざるを得ず、第１及び第２の光導波路の接合部において散乱による光結合の損失が生じ易くなる。こうなると迷光が生じてＥＡ変調器等の第２の半導体光デバイスにおける消光比の低下を招くおそれがある。さらに、素子のサイズによっては、幅の異なるマスク層を０．１μｍオーダーで両デバイスの接合部に的確に位置合わせする必要があり、製造工程が複雑且つ手間の掛かるものとなるおそれがある。
【００２１】
これに対し、第２のIII−Ｖ族化合物半導体多層膜を形成する工程において、第１の上部クラッド層よりも薄い第２の上部クラッド層を形成する上記方法を用いれば、メサエッチングが開始されるレベル（起点となるレベル）すなわち第１の上部クラッド層の上面が第２の上部クラッド層の上面よりも高くなる。よって、第１及び第２の光導波路を構成するためのメサを形成する工程において、第１及び第２の半導体光デバイスの領域上に形成する第２の絶縁体マスクを両デバイス領域に渡って同一の一定幅としても、第１の活性層を含む第１の光導波路の幅が、第２の活性層を含む第２の光導波路の幅よりも大きくされる。つまり、式（１）で表される関係を満足する。なお、ここでの‘レベル’とは、基板に垂直な方向に沿った高さ位置をいう。
【００２２】
具体的には、基板、第１及び第２の下部クラッド層、並びに第１及び第２の上部クラッド層としてＩｎＰを用い、第１及び第２の下部分離閉じ込めヘテロ構造層、第１及び第２の活性層、並びに第１及び第２の上部分離閉じ込めヘテロ構造層としてＩｎＧａＡｓＰを用いることができる。
【００２３】
またさらに、メサを形成する工程においては、リン酸系溶液を用いてキャップ層の露出部分をエッチングした後、臭素及びアルコールの混合溶液を用いてメサエッチングを行うと、所望のメサエッチングを有効に実施できる点でより好ましい。
【００２４】
さらにまた、第１及び第２のIII−Ｖ族化合物半導体多層膜を形成する工程に先立って、予め求めておいた第１及び第２の上部クラッド層と同種材料から成る上部クラッド層の膜厚と、メサを形成する工程を実施した場合に形成される第１及び第２の活性層と同種材料から成る活性層の幅との相関関係に基づいて、メサを形成する工程によって形成される第１及び第２の光導波路が上記式（１）で表される関係を満たす所望の幅を有するように、それぞれ第１及び第２上部クラッド層の膜厚を予め決定し、第１及び第２のIII−Ｖ族化合物半導体多層膜を形成する工程においては、それぞれ予め決定した膜厚となるように第１及び第２の上部クラッド層を形成すると一層好適である。
【００２５】
本発明者の知見によれば、上部クラッド層と、メサエッチングで形成される活性層の幅とが高度の相関関係を有することが確認された。すなわち、実際の製造条件において予め取得した両者の関係から、所望の光導波路の幅が達成される第１及び第２の上部クラッド層の厚さを決定し、各々の厚さを有する第１及び第２クラッド層を積層すれば、その後のメサエッチングによって第１及び第２の光導波路に対する所望の幅Ｗａ，Ｗｂを実現できる。
【００２６】
加えて、第１及び第２のIII−Ｖ族化合物半導体多層膜を形成する工程においては、第１の光導波路の幅Ｗａが１．３〜２．０μｍとなるように、且つ、第２の光導波路の幅Ｗｂが０．８〜１．２μｍとなるように、第１及び第２上部クラッドを成膜すると有用である。
【００２７】
【発明の実施の形態】
以下、本発明の実施形態について詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。また、図示の便宜上、図面の寸法比率は図示の値に限定されず、また説明のものと必ずしも一致しない。さらに、上下左右等の位置関係については、特に明示しない限り、図面における位置関係に基づくものとする。
【００２８】
図１は、本発明による光集積素子の好適な一実施形態の構造を示す斜視図である。また、図２は、図１におけるII−II線断面を示す模式図であり、図３及び図４は、図１及び図２におけるそれぞれIII−III線断面びIV−IV線断面を示す模式図である。光集積素子１００は、半導体から成る基板１０の主面上の領域Ｒａ（第１の領域）及び領域Ｒｂ（第２の領域）にそれぞれＤＦＢ半導体レーザ１（第１の半導体光デバイス）及びＥＡ型変調器２（第２の半導体光デバイス）が形成された光半導体集積素子であり、縦方向（図１のｚ方向）に延在するストライプ構造を有している。
【００２９】
領域Ｒａに形成されたＤＦＢ半導体レーザ１は、基板１０の上面に順次に被着された下部クラッド層４２（第１の下部クラッド層）、多重量子井戸−分離閉じ込め構造（ＭＱＷ−ＳＣＨ）層４４、及び上部クラッド層４６（第１の上部クラッド層）を備えている。これらは、いずれもメサ型の半導体層である。基板１０及び下部クラッド層４２は、いずれもｎ−ＩｎＰから成る一方、上部クラッド層４６はｐ−ＩｎＰから成る。このように、下部クラッド層４２、ＭＱＷ−ＳＣＨ層４４、及び上部クラッド層４６から第１のIII−Ｖ族化合物半導体多層膜が構成されている。これらの下部クラッド層４２、上部クラッド層４６、及び後述する上部クラッド層２２は、ＭＱＷ−ＳＣＨ層４４で発生した光をＭＱＷ−ＳＣＨ層４４内に閉じ込めるためのものである。したがって、これらのクラッド層は、ＭＱＷ−ＳＣＨ層４４よりも低い屈折率を有している。
【００３０】
また、ＭＱＷ−ＳＣＨ層４４は、下部クラッド層４２から上部クラッド層４６へ向かって、例えば、第１ＳＣＨ層、第２ＳＣＨ層（第１の下部分離閉じ込めヘテロ構造層）、活性層（第１の活性層）、第３ＳＣＨ層及び第４ＳＣＨ層（第１の上部分離閉じ込めヘテロ構造層）が順次積層された多層半導体であり、各層は、何れも４元化合物半導体のＩｎＧａＡｓＰで構成されている。
【００３１】
詳細構造の図示を省略するが、第１ＳＣＨ層と第４ＳＣＨ層は、対になって分離閉じ込めヘテロ構造を形成しており、両層は、同一のバンドギャップを有している。また、第２ＳＣＨ層と第３ＳＣＨ層も、対になって分離閉じ込めヘテロ構造を形成しており、両層は、第１ＳＣＨ層及び第４ＳＣＨ層と異なる同一のバンドギャップを有している。さらに、第２ＳＣＨ層及び第３ＳＣＨ層に挟まれた活性層は、複数のバリア層及び複数の井戸層が交互に積層された多重量子井戸（ＭＱＷ）構造を成している。
【００３２】
このように構成されたＭＱＷ−ＳＣＨ層４４は、バンドギャップ波長分布と同様の屈折率分布を有している。なお、各層のバンドギャップ波長分布と屈折率分布は、ＩｎＧａＡｓＰの組成を適宜調整することにより実現される。また、ＭＱＷ−ＳＣＨ層４４における活性層は、好ましくはアンドープ半導体であり、こうすることにより相対的にキャリア濃度が低い半導体層（例えばｉ層）となる傾向にある。ただし、この活性層は、隣接する半導体層に比してキャリア濃度が絶対的に低いｎ型又はｐ型半導体層であっても構わない。
【００３３】
またさらに、ＭＱＷ−ＳＣＨ層４４と上部クラッド層４６との界面、より具体的には、上述したＭＱＷ−ＳＣＨ層４４の最上層たる第４ＳＣＨ層と上部クラッド層４６との界面には、例えば断面が正弦波形状を成す回折格子が設けられている（図２参照）。かかる回折格子は、例えば第４ＳＣＨ層の上面に形成されており、レーザ共振器を構成する。なお、回折格子は上述した第１ＳＣＨ層と下部クラッド層４２との界面に設けられていてもよい。このような回折格子としては、例えば、水平方向（図１のｙ方向）に沿って一様に設けられ、且つ、活性層の全長に沿って形成された均一回折格子が挙げられる。
【００３４】
一方、領域Ｒｂに形成されたＥＡ型変調器２は、基板１０の上面に順次に被着された下部クラッド層１２（第２の下部クラッド層）、ＭＱＷ−ＳＣＨ層１４、及び上部クラッド層１６（第２の上部クラッド層）を備えている。これらは、いずれもメサ型の半導体層である。下部クラッド層１２は、ｎ−ＩｎＰから成る一方、上部クラッド層１６は、ｐ−ＩｎＰから成る。このように、下部クラッド層１２、ＭＱＷ−ＳＣＨ層１４、及び上部クラッド層１６から第２のIII−Ｖ族化合物半導体多層膜が構成されている。
【００３５】
また、ＭＱＷ−ＳＣＨ層１４は、下部クラッド層１２から上部クラッド層１６へ向かって、例えば、第１ＳＣＨ層、第２ＳＣＨ層（第２の下部分離閉じ込めヘテロ構造層）、活性層（第２の活性層）、第３ＳＣＨ層及び第４ＳＣＨ層（第２の上部分離閉じ込めヘテロ構造層）が順次積層された多層半導体であり、各層は、何れも４元化合物半導体のＩｎＧａＡｓＰで構成されている。これらの下部クラッド層１２、上部クラッド層１６、及び後述する上部クラッド層２２は、ＭＱＷ−ＳＣＨ層４４で発生してＭＱＷ−ＳＣＨ層１４内に入射した光をＭＱＷ−ＳＣＨ層１４内に閉じ込めるためのものである。したがって、これらのクラッド層は、ＭＱＷ−ＳＣＨ層１４よりも低い屈折率を有している。
【００３６】
詳細構造の図示を省略するが、ＭＱＷ−ＳＣＨ層１４は、第４ＳＣＨ層と上部クラッド層１６との界面に回折格子が設けられていないこと以外は、ＭＱＷ−ＳＣＨ層４４と同様に、対になったＳＣＨ層で形成された分離閉じ込めヘテロ構造に活性層が挟まれた構造を有している。なお、各層のバンドギャップ波長分布と屈折率分布は、ＩｎＧａＡｓＰの組成を適宜調整することにより実現される。
【００３７】
また、下部クラッド層１２，４２、ＭＱＷ−ＳＣＨ層１４，４４、及び上部クラッド層１６，４６の両側面は、ｐ−ＩｎＰから成る埋め込み層１８によって覆われている。さらに、その上には、ｎ−ＩｎＰから成る電流ブロック層２０が設けられている。さらに、上部クラッド層１６，４６、埋め込み層１８、及び電流ブロック層２０の上には、ｐ−ＩｎＰから成る上部クラッド層２２が被着されている。このように、ｎ型の電流ブロック層２０が、ｐ型の上部クラッド層２２とｐ型の埋め込み層１８との間に介在している。
【００３８】
上部クラッド層２２の上面における領域Ｒａ，Ｒｂには、それぞれＤＥＢ半導体レーザ１及びＥＡ型変調器２のためのｐ⁺−ＩｎＧａＡｓから成る各コンタクト層２４が被着されている。両コンタクト層は電気的に分離されており、それらの各上面には、開口部を有する絶縁膜（図示せず）を介して、それぞれＤＥＢ半導体レーザ１及びＥＡ型変調器２のための各上部電極層２８が被着されている。また、基板１０の下面には、下部共通電極層３０が被着されている。なお、コンタクト層２４に隣接する上部クラッド層２２は、上部クラッド層１６，４６よりも高いｐ型導電性を有していてもよい。さらに、下部共通電極層３０に隣接する基板１０は、下部クラッド層１２，４２よりも高いｎ型導電性を有していてもよい。
【００３９】
このようにして領域Ｒａから領域Ｒｂへ向かう軸（図示ｚ軸）に沿って、領域Ｒａ，ＲｂにそれぞれＤＦＢ半導体レーザ１の光導波路（第１の光導波路）、及びＥＡ型変調器２の光導波路（第２の光導波路）が形成されている。ここで、光集積素子１００における積層構造の具体的な寸法の一例を表１に示す。
【００４０】
【表１】

【００４１】
また、光集積素子１００は、下記式（１）；
Ｗａ＞Ｗｂ …（１）、
で表される関係を満たすように、ＤＦＢ半導体レーザ１及びＥＡ型変調器２が形成されたものである。式中、Ｗａは、ＤＦＢ半導体レーザ１のＭＱＷ−ＳＣＨ層４４の上面レベルにおける図示ｙ方向に沿う幅（所定レベルにおける第１の光導波路の幅）を示し（図４参照）、Ｗｂは、ＥＡ型変調器２のＭＱＷ−ＳＣＨ層１４の上面レベルにおける図示ｙ方向に沿う幅（所定レベルにおける第２の光導波路の幅）を示す（図３参照）。
【００４２】
また、好ましくは、Ｗａが１．３〜２．０μｍであり、Ｗｂが０．８〜１．２μｍであって、特に好ましくは、Ｗａが略１．３μｍ、及びＷｂが略１．０μｍを例示できる。
【００４３】
また、ＥＡ型変調器が形成された領域Ｒｂにおける前端面３２には、ＤＦＢ半導体レーザ１のＭＱＷ−ＳＣＨ層４４の活性層で発生してＥＡ型変調器２を通過した光に対する反射率が結晶へき開面より小さくなるようにＡＲ（Anti-Reflection：無反射）コートが施されている。一方、ＤＦＢ半導体レーザ１が形成された領域Ｒａの後端面３４には、ＭＱＷ−ＳＣＨ層４４の活性層で発生した光に対する反射率が結晶へき開面より大きくなるように、ＨＲ（High Reflection：高反射）コートが施されている。こうして、ＤＦＢ半導体レーザ１で生成されたレーザ光は、前端面３２から図２中に示す矢印６０の方向に出射する。
【００４４】
次に、光集積素子１００を有効に製造する方法の一例について説明する。図５（Ａ）〜（Ｄ）は、本発明の光集積素子の製造方法によって光集積素子１００を製造している状態の一例を示す工程図である。
【００４５】
〈ＤＦＢ半導体レーザ１のための半導体多層膜の成長〉
まず、基板１０の主面の全面（領域Ｒａ，Ｒｂ）上に下部クラッド層４２、ＭＱＷ−ＳＣＨ層４４を構成する各層、及び上部クラッド層４６を、例えば有機金属気相成長法等により順次エピタキシャル成長させる（図５（Ａ）参照）。これにより、最終的にＤＦＢ半導体レーザ１を構成するIII−Ｖ族化合物半導体多層膜が形成される。このとき、ＭＱＷ−ＳＣＨ層４４の最上層である第４ＳＣＨ層と上部クラッド層４６との界面、具体的には第４ＳＣＨ層の上面に均一回折格子を形成する。なお、かかる回折格子を、ＭＱＷ−ＳＣＨ層４４の最下層である第１ＳＣＨ層と下部クラッド層４２との界面に形成するようにしてもよい。
【００４６】
〈領域Ｒａでの絶縁体マスク形成〉
次に、上部クラッド層４６上の全面に絶縁膜を形成する。この絶縁膜としては、シリコン窒化膜（ＳｉＮ膜）、シリコン酸化膜（ＳｉＯ₂膜）、シリコン窒化酸化膜（ＳｉＯＮ膜）等の絶縁性シリコン化合物膜を用いることができる。さらに、フォトリソグラフィにより領域Ｒａの絶縁膜上にレジスト膜を形成する。このレジスト膜をマスクとし、例えばドライエッチング法により領域Ｒｂの絶縁膜を除去して絶縁体マスク６１（第１の絶縁体マスク）を形成する。
【００４７】
〈領域Ｒｂの半導体多層膜のエッチング〉
次いで、領域Ｒｂ上の下部クラッド層４２、ＭＱＷ−ＳＣＨ層４４、及び上部クラッド層４６をエッチングによって取り除く（図５（Ｂ）参照）。このとき、下部クラッド層２４２を残してもよい。エッチング方法としては、反応性イオンエチング（ＲＩＥ）を用いると好適である。これにより、ＤＦＢ半導体レーザ１を構成するIII−Ｖ族化合物半導体多層膜が形成される。
【００４８】
〈ＥＡ型変調器２のための半導体多層膜の成長〉
次に、領域Ｒｂに露出した基板１０の面上に下部クラッド層１２、ＭＱＷ−ＳＣＨ層１４を構成する各層、及び上部クラッド層１６を、例えば有機金属気相成長法等により順次エピタキシャル成長させる（図５（Ｃ）参照）。このとき、領域Ｒａ上には絶縁体マスク６１が被着されているため、領域Ｒａ上では半導体結晶は成長しない。これにより、ＥＡ型変調器２を構成するIII−Ｖ族化合物半導体多層膜が形成される。その後、絶縁体マスク６１を除去する。
【００４９】
ここで、本工程においては、後掲する表２に示す如く、下部クラッド層１２，４２を同等の厚さとし、ＭＱＷ−ＳＣＨ層１４，４４を略同等の厚さとする一方、上部クラッド層１６の厚さが上部クラッド層４６に比して薄くなるように成膜を実施する。その結果、図５（Ｃ）に示すように、領域Ｒａ，Ｒｂのそれぞれに形成された半導体多層膜は、ＭＱＷ−ＳＣＨ層１４，４４で光学的に結合するように、且つ、上部クラッド層１６，４６の境界において僅かな段差を有するように接合される。
【００５０】
〈メサエッチングのための絶縁体マスク形成〉
次に、領域Ｒａ，Ｒｂの上部クラッド層１６，４６上の全面にＧａＩｎＡｓから成るキャップ層（図５（Ｄ）において図示せず）を形成した後、その上の全面に絶縁膜を形成する。この絶縁膜としては、ＳｉＮ膜、ＳｉＯ₂膜、ＳｉＯＮ膜等の絶縁性シリコン化合物膜を用いることができる。さらに、フォトリソグラフィにより領域Ｒａ，Ｒｂの図示ｚ軸に沿う中央部上に一定幅のレジスト膜を形成する。このレジスト膜をマスクとし、例えばドライエッチング法により領域Ｒａ，Ｒｂの絶縁膜を除去して絶縁体マスク６３（第２の絶縁体マスク）を形成する。
【００５１】
図５（Ｄ）に示す如く、絶縁体マスク６３は、領域Ｒａ，Ｒｂに渡って一定の同一幅を有するストライプ状を成しており、上部クラッド層１６，４６の境界における段差の側壁面上にも形成される。また、絶縁体マスク６３の延在する方向（領域ＲａからＲｂへ向かう図示ｚ軸方向）は、半導体多層膜のオリエンテーションフラットに垂直な方向：〈０１１（バー）〉とされている。
【００５２】
〈メサエッチング〉
次に、絶縁体マスク６３を用い、図５（Ｄ）に示す一点鎖線の外側をエッチングしてストライプ状のメサを形成する。図６（Ａ）〜（Ｃ）は、図５（Ｄ）に示す状態の半導体多層膜の集積体をメサエッチングしている状態を示す工程図であり、それぞれ図５（Ｄ）におけるIV−IV線断面を表したものである。また、図５（Ｄ）に示す半導体多層膜の集積体における積層構造の具体的な寸法の一例を表２に示す。
【００５３】
【表２】

【００５４】
メサ形成においては、まず、絶縁体マスク６３が形成されていない露出したキャップ層６５（図６（Ａ）参照）を除去する。このときのエッチングは、ドライエッチ又はウェットエッチのいずれでもよく、メサ形成においてダミー層として機能するキャップ層６５や半導体多層膜の組成等に応じたエッチング剤（エッチャント）を適宜選択できるが、ＧａＩｎＡｓ系又はＩｎＰ系のキャップ層６５の場合には、リン酸系エッチング液によるウェットエッチが好適である。これにより、絶縁体マスク６３が形成されていないキャップ層６５の露出部がエッチングされ、ストライプが形成される（図６（Ｂ）参照）。
【００５５】
次に、リン酸系エッチング液を洗浄した後、臭素及びエタノールの混合液から成るエッチング液を用い、基板１０の一部が露出する程度まで、ウェットエッチを施す。これにより、キャップ層６５及び半導体多層膜の一定の結晶面が露呈するような異方性成分を含むメサエッチングが行われ、絶縁体マスク６３直下近傍のキャップ層６５及び半導体多層膜の一部が内側にオーバーエッチされると共に裾広がりの断面形状を有するメサが形成される（図６（Ｃ）参照）。
【００５６】
こうして形成されたメサ形状を有するストライプ状の光導波路においては、領域Ｒａでの上部クラッド層４６の上面レベルが上部クラッド層１６に比して高いので、前者のメサエッチングがその高い位置から開始される。よって、同一レベルにおけるメサ幅は、領域Ｒａの方が領域Ｒｂよりも大きくなる。すなわち、ＤＦＢ半導体レーザ１の光導波路の幅ＷａがＥＡ型変調器２の光導波路の幅Ｗｂよりも大きくなり、式（１）で表される関係が満たされる（図６（Ｃ）参照）。
【００５７】
また、メサの形成に先立って予め求めておいた上部クラッド層１６，４６の厚さと、メサエッチングによって形成される光導波路の幅（メサ幅）との関係に基づいて、エピタキシャル成長させる上部クラッド層１６，４６の厚さを調整することにより、最終的に形成されるＤＦＢ半導体レーザ１及びＥＡ型変調器２の光導波路の幅（本実施形態では、ＭＱＷ−ＳＣＨ層１４，４４の上面の幅Ｗａ，Ｗｂ）を所望の値に制御する。
【００５８】
図７は、ｐ−ＩｎＰから成る上部クラッド層（上部クラッド層１６，４６と同一組成を有するもの）の厚さと、その層厚を有する上部クラッド層を用いたメサエッチングによって形成されたＭＱＷ−ＳＣＨ層（ＭＱＷ−ＳＣＨ層１４，４４に相当）の幅との関係の一例を示すグラフである。これは、ストライプ状の絶縁体マスク（絶縁体マスク６３に相当）の幅を４μｍとしたときの結果である。図中、黒丸は測定点を示し、実線で示す曲線は各測定点を結ぶ目安線である。これより、上部クラッド層の厚さとＭＱＷ−ＳＣＨ層のが高い相関関係を示すことが確認された。よって、所望の幅を有するＭＱＷ−ＳＣＨ層１４，４４を得るには、図７に例示する関係から上部クラッド層１６，４６に必要な厚さを決定することができる。
【００５９】
〈埋め込み層の形成〉
次いで、絶縁体マスク６３を残した状態で、埋め込み層１８及び電流ブロック層２０を堆積させる。このとき、絶縁体マスク６３上には半導体結晶は成長しない。これにより、メサの側方が埋め込まれて平坦化される。その後、絶縁体マスク６３及びその下のエッチングされなかったキャップ層６５を順次選択除去する。
【００６０】
〈コンタクト層、電極層の形成〉
さらに、平坦化されたメサ上の領域Ｒａ，Ｒｂの全面に上部クラッド層２２を被着させた後、その上にコンタクト膜を形成する。そして、領域Ｒａ，Ｒｂの境界中央部、すなわち、ＤＦＢ半導体レーザ１及びＥＡ型変調器２をそれぞれ構成する半導体多層膜の接合部において光導波路の延在方向と交差する図示ｙ方向に沿って延びる部位のコンタクト膜を除去する。これにより、ＤＦＢ半導体レーザ１及びＥＡ型変調器２のための互いに分離された各コンタクト層２４が形成される。さらに、それらの上に図示しない絶縁膜を介して互いに分離された上部電極層２８（アノード電極として機能する）を形成する。また、基板１０の裏面側には下部共通電極層３０（カソード電極として機能する）を形成する。
【００６１】
このような構成を有する光集積素子１００及びその製造方法によれば、ＤＦＢ半導体レーザの光導波路の幅Ｗａが、それと同一レベルにおけるＥＡ型変調器２の光導波路の幅Ｗｂよりも大きいので、ＥＡ型変調器２の素子容量がＤＦＢ半導体レーザ１に比して小さくされる。したがって、両光導波路の幅が同一である従来に比して、より高速な光変調が可能となる。
【００６２】
また、ＤＦＢ半導体レーザ１の光導波路の幅Ｗａを１．３〜２．０μｍとし、ＥＡ型変調器２の光導波路の幅Ｗｂを０．８〜１．２μｍとした場合には、両光デバイスに要求される横シングルモード条件といった一定の発振条件を実現できる。さらに、ＥＡ型変調器２の素子容量を一層低減して更なる高速変調を実現できると共に、十分な光閉じ込め性を担保できる。詳しくは、ＤＦＢ半導体レーザ１に係る幅Ｗａが１．３μｍ未満又は２．０μｍを超えると、横シングルモードでの発振が困難となるおそれがある。特に、その上限を超えた場合には、高次のモード（多モード）の存在確率が高まる傾向にある。
【００６３】
これに対し、ＥＡ型変調器２に係る幅Ｗｂが０．８μｍ未満となると、横シングルモードでの発振が困難となるおそれがあると共に、変調効率の低下が不都合な程に増大するおそれがある。一方、この幅Ｗｂが１．２μｍを超えると、ＤＦＢ半導体レーザ１に比して且つ絶対的に素子容量を有意に低減することが困難となり、こうなると十分な高速変調化を行い難くなる。
【００６４】
そして、かかる幅寸法の条件を満たすように光集積素子１００を形成すれば、例えばＷｂが０．８μｍのときにＥＡ型変調器２の素子容量を最大３０％程度低減することが可能となる。本発明者の知見によれば、光集積素子１００における最適値は、幅Ｗａが１．３μｍ程度であり、幅Ｗｂが１．０μｍ程度である。
【００６５】
さらに、光集積素子１００の製造において、異なる層厚の上部クラッド層１６，４６を成長させ、特に式（１）で表される関係を満たすべく、領域Ｒｂの上部クラッド層１６を領域Ｒａの上部クラッド層４６に比して薄く設けるので、メサ形成に際して単一の一定幅を有する絶縁体マスク６３、つまり単一のマスクパターンを用いれば足りる。このように、従来と異なる構成を有する光集積素子１００を製造するのに、新たな成膜工程やエッチング工程が付加された新規なプロセスを採用する必要がないので、製造プロセスの複雑化、生産歩留まりの低下、及び経済性の悪化を防止できる。
【００６６】
またさらに、単一幅の絶縁体マスク６３を用いるので、領域Ｒａ，Ｒｂの境界部、つまりＤＦＢ半導体レーザ１及びＥＡ型変調器２を構成するそれぞれの半導体多層膜の境界において、メサ形成後の各光導波路の接合部で散乱による光結合の損失が生じることを抑止できる。よって、迷光の発生を防止でき、ひいてはＥＡ型変調器２での消光比の低下を防止できる。
【００６７】
さらにまた、上部クラッド層１６，４６の境界部に生じる段差は、数百ｎｍ（表１及び２に示す素子構造では２００ｎｍ（０．２μｍ））に過ぎず、その上方に形成される上部クラッド層２２（表１より１５００ｎｍ（１．５μｍ））、及びコンタクト層２４（表１より５００ｎｍ（０．５μｍ））に比して微小である。よって、上部クラッド層２２及びコンタクト層２４を形成した後、その上面は実質的に平坦化されており、その後の上部電極層２８の形成や実装工程に対して当該段差が悪影響を与えるおそれはない。
【００６８】
また、図７に示す如く高度な相関関係を示す上部クラッド層の層厚とメサ形成後のＭＱＷ−ＳＣＨ層の幅との関係に基づいて上部クラッド層１６，４６の厚さを決定し、その厚さとなるように上部クラッド層１６及び／又は上部クラッド層４６の成長を制御すれば、式（１）で表される関係を満たす所望の幅Ｗａ，Ｗｂを有する光導波路を備える光集積素子１００を確実に製造し易くなる。よって、製品の安定性及び信頼性を向上できる。
【００６９】
さらに、光集積素子１００を有効に製造する方法の他の例について説明する。図８（Ａ）〜（Ｄ）は、本発明の光集積素子の製造方法によって光集積素子１００を製造している状態の他の例を示す工程図である。
【００７０】
〈ＤＦＢ半導体レーザ１のための半導体多層膜の成長〉
まず、上述した図５（Ａ）に示すのと同様にして、基板１０と同組成を有する基板１１０の主面全面（領域Ｒａ，Ｒｂ）上に下部クラッド層１４２（第１の下部クラッド層）、ＭＱＷ−ＳＣＨ層１４４を構成する各層、及び上部クラッド層１４６（第１の上部クラッド層）を順次エピタキシャル成長させる（図８（Ａ）参照）。このとき、ＭＱＷ−ＳＣＨ層１４４の最上層のＳＣＨ層と上部クラッド層１４６との界面、或いは、ＭＱＷ−ＳＣＨ層４４の最下層のＳＣＨ層と下部クラッド層１４２との界面に均一回折格子を形成する。
【００７１】
〈領域Ｒａでの絶縁体マスク形成〉及び〈領域Ｒｂの半導体多層膜のエッチング〉
次に、上述した図５（Ｂ）に示すのと同様にして、上部クラッド層１４６上の全面にＳｉＮ膜等の絶縁膜を形成し、レジスト膜をマスクとしてドライエッチング法等により領域Ｒｂの絶縁膜を除去して絶縁体マスク１６１（第１の絶縁体マスク）を形成する。次いで、領域Ｒｂ上のクラッド層１４２、ＭＱＷ−ＳＣＨ層１４４、及び上部クラッド層１４６をＲＩＥ等のエッチングで除去する（図８（Ｂ）参照）。
【００７２】
〈ＥＡ型変調器２のための半導体多層膜の成長〉
次に、領域Ｒｂに露出した基板１１０の面上に下部クラッド層１１２（第２の下部クラッド層）、ＭＱＷ−ＳＣＨ層１１４を構成する各層、及び上部クラッド層１１６（第２の上部クラッド層）を順次エピタキシャル成長させる（図８（Ｃ）参照）。このとき、領域Ｒａ上には絶縁体マスク６１が被着されているため、領域Ｒａ上では半導体結晶は成長しない。その後、絶縁体マスク６１を除去する。
【００７３】
ここで、本例においては、前掲した表２に示すのと異なり、下部クラッド層１２，４２を同等の厚さとし、ＭＱＷ−ＳＣＨ層１１４，１４４を略同等の厚さとするだけでなく、上部クラッド層１１６，１４６の厚さも同等となるように成膜を実施する。その結果、図８（Ｃ）に示すように、領域Ｒａ，Ｒｂのそれぞれに形成された半導体多層膜は、ＭＱＷ−ＳＣＨ層１１４，１４４で光学的に結合するように、且つ、上部クラッド層１１６，１４６の境界において段差を有しないように接合される。
【００７４】
〈メサエッチングのための絶縁体マスク形成〉
次に、領域Ｒａ，Ｒｂの上部クラッド層１１６，１４６上の全面にＧａＩｎＡｓから成るキャップ層（図５（Ｄ）において図示せず）を形成した後、その上の全面にＳｉＮ膜等の絶縁膜を形成する。さらに、フォトリソグラフィにより領域Ｒａ，Ｒｂの図示ｚ軸に沿う中央部上に、それぞれ異なる一定幅のレジスト膜を形成する。このとき、領域Ｒａにおけるレジスト膜の幅が、領域Ｒｂにおけるレジスト膜の幅よりも大きくなるようなパターンを用いる。
【００７５】
次に、これらのレジスト膜をマスクとし、例えばドライエッチング法により領域Ｒａ，Ｒｂの絶縁膜を除去し、それぞれ絶縁体マスク９３ａ，９３ｂ（第２の絶縁体マスク）を形成する。図８（Ｄ）に示す如く、絶縁体マスク９３ａ，９３ｂは、領域Ｒａ，Ｒｂにおいて渡って異なる一定幅を有するストライプ状を成しており、具体的には、絶縁体マスク９３ａの方が、絶縁体マスク９３ｂよりも幅広とされている。なお、絶縁体マスク９３ａ，９３ｂの延在する方向は、上述した例と同様に半導体多層膜のオリエンテーションフラットに垂直な方向：〈０１１（バー）〉とされている。
【００７６】
〈メサエッチング〉
次に、絶縁体マスク６３を用い、図８（Ｄ）に示す一点鎖線の外側をエッチングしてストライプ状のメサを形成する。このメサ形成は、上述したのと略同様の条件で実施できる。概説すると、絶縁体マスク６３が形成されていない露出したキャップ層を、例えばリン酸系エッチング液によるウェットエッチで除去した後、臭素及びエタノールの混合液から成るエッチング液を用い、基板１１０の一部が露出する程度まで、ウェットエッチを施す。これにより、キャップ層及び半導体多層膜の一定の結晶面が露呈するような異方性成分を含むメサエッチングが行われ、メサが形成される。
【００７７】
こうして形成されたメサ形状を有するストライプ状の光導波路においては、領域Ｒａ，Ｒｂにおいてメサエッチングが開始される起点レベルが同等であるが、絶縁体マスク９３ａが絶縁体マスク９３ｂより幅が広い。よって、同一レベルにおけるメサ幅は、領域Ｒａの方が領域Ｒｂよりも大きくなる。すなわち、ＤＦＢ半導体レーザ１の光導波路の幅ＷａがＥＡ型変調器２の光導波路の幅Ｗｂよりも大きくなり、式（１）で表される関係が満たされる（図８（Ｄ）参照）。
【００７８】
〈埋め込み層の形成〉及び〈コンタクト層、電極層の形成〉
次いで、上述したのと同様にして、埋め込み層１８及び電流ブロック層２０を堆積させてメサの側方を埋め込んで平坦化する。その後、絶縁体マスク６３及びその下のエッチングされなかったキャップ層を順次選択除去する。さらに、平坦化されたメサ上の領域Ｒａ，Ｒｂの全面に上部クラッド層２２を被着させた後、その上に両領域Ｒａ，Ｒｂに各コンタクト層２４、及び各上部電極層２８を形成する。また、基板１０の裏面側には下部共通電極層３０を形成する。
【００７９】
このような製造方法によっても、式（１）で表される関係を満たす光導波路を有する光集積素子１００を確実に得ることができる。ただし、絶縁体マスク９３ａ，９３ｂの幅が、領域Ｒａ，Ｒｂの境界部（ＤＦＢ半導体レーザ１及びＥＡ型変調器２の各半導体多層膜の接合部）で急激に（ステップ状に）変化するため、メサ形成後の各光導波路の接合部において散乱による光結合の損失が生じるおそれがある。こうなると迷光が生じてＥＡ型変調器２における消光比の低下を招くことがあるので注意が必要である。
【００８０】
さらに、光集積素子１００の寸法形状（表１及び２参照）で、幅の異なる絶縁体マスク９３ａ，９３ｂを０．１μｍオーダーで接合部に的確に位置合わせするには、製造工程が複雑となる場合がある。よって、かかる不都合が想定されるときには、前述した図５（Ａ）〜（Ｄ）、図６及び図７を参照して説明した上部クラッド層１６，４６の接合部に段差を設ける方法・手順によるのが好ましい。
【００８１】
以上、本発明をその実施形態に基づいて詳細に説明したが、本発明は上記の各実施形態に限定されるものではない。本発明は、その要旨を逸脱しない範囲で様々な変形が可能である。
【００８２】
例えば、光集積素子として、他の半導体レーザ、光増幅器、受光素子、マッハツェンダ型変調器、光導波器、合波器、分波器といった他のデバイスを単数又は複数備えてもよい。また、本発明の目的に鑑みれば、光通信の高速化に資するための変調特性、特に高速変調化を促進するための光集積素子の提供を主目的とするものの、その本質は、第２の半導体光デバイスの素子容量を低減することにある。よって、かかる手段が有効であれば、第１及び第２の半導体光デバイスとして、ＤＦＢ半導体レーザ１及びＥＡ型変調器２以外の上記他のデバイスを単独で又は複数組み合わせて適用することができる。
【００８３】
また、メサエッチングとしてＲＩＥを用いてもよい。さらに、基板１０，１１０として、ＧａＡｓ半導体基板を用いる場合にも、本発明は有効である。さらに、ＤＦＢ半導体レーザ１に設ける回折格子は、均一でなくてもよく、また、位相シフトするようにしても構わない。またさらに、埋め込み層１８として、Ｆｅ等の不純物がドープされたＩｎＰを用いてもよい。
【００８４】
【発明の効果】
以上説明したように、本発明の光集積素子及びその製造方法によれば、優れた変調特性を実現することができ、特に、光通信における変調速度の高速化を達成できる。また、かかる高速変調が可能な光集積素子を実現できるので、光集積素子の多種・多様化に資することができる。
【図面の簡単な説明】
【図１】本発明による光集積素子の好適な一実施形態の構造を示す斜視図である。
【図２】図１におけるII−II線断面を示す模式図である。
【図３】図１におけるIII−III線断面を示す模式図である。
【図４】図１におけるIV−IV線断面を示す模式図である。
【図５】図５（Ａ）〜（Ｄ）は、本発明の光集積素子の製造方法によって光集積素子１００を製造している状態の一例を示す工程図である。
【図６】図６（Ａ）〜（Ｃ）は、図５（Ｄ）に示す状態の半導体多層膜の集積体をメサエッチングしている状態を示す工程図である。
【図７】上部クラッド層の厚さとＭＱＷ−ＳＣＨ層の幅との関係の一例を示すグラフである。
【図８】図８（Ａ）〜（Ｄ）は、本発明の光集積素子の製造方法によって光集積素子１００を製造している状態の他の例を示す工程図である。
【図９】図９（Ａ）〜（Ｄ）は、従来の方法によってかかる光集積素子を製造している状態の一例を示す工程図である。
【符号の説明】
１…ＤＦＢ半導体レーザ（第１の半導体光デバイス）、２…ＥＡ型変調器（第２の半導体光デバイス）、１０，１１０…基板、１２，１１２…下部クラッド層（第２の下部クラッド層）、１４，１１４…ＭＱＷ−ＳＣＨ層、１６，１１６…上部クラッド層（第２の上部クラッド層）、１８…埋め込み層、２０…電流ブロック層、２２…上部クラッド層、２４…コンタクト層、２８…上部電極層、３０…下部共通電極層、４２，１４２…下部クラッド層（第１の下部クラッド層）、４４，１４４…ＭＱＷ−ＳＣＨ層、４６，１４６…上部クラッド層（第１の上部クラッド層）、６１，１６１…絶縁体マスク（第１の絶縁体マスク）、６３，９３ａ，９３ｂ…絶縁体マスク（第２の絶縁体マスク）、６５…キャップ層、１００…光集積素子、Ｒａ…領域（第１の領域）、Ｒｂ…領域（第２の領域）、Ｗａ，Ｗｂ…光導波路の幅。

Claims (5)

1. 第１の活性層を含む第１のＩＩＩ−Ｖ族化合物半導体多層膜を有し第１の光導波路が形成された第１の半導体光デバイスと、第２の活性層を含む第２のＩＩＩ−Ｖ族化合物半導体多層膜を有し第２の光導波路が形成された第２の半導体光デバイスとを備える光集積素子の製造方法であって、
   前記第１及び第２の半導体光デバイスが、下記式（１）；
   Ｗａ＞Ｗｂ …（１）、
   Ｗａ：所定レベルにおける前記第１の光導波路の幅、
   Ｗｂ：前記所定レベルにおける前記第２の光導波路の幅、
   で表される関係を満たすように、且つ、前記第１の活性層と前記第２の活性層が光学的に結合するように、該第１及び第２の半導体光デバイスを基板上に形成するものであり、
   前記基板上に、前記第１の半導体光デバイスを構成するための第１の下部クラッド層、第１の下部分離閉じ込めヘテロ構造層、前記第１の活性層、第１の上部分離閉じ込めヘテロ構造層、及び第１の上部クラッド層をこの順に積層して第１のＩＩＩ−Ｖ化合物半導体多層膜を形成する工程と、
   前記第１のＩＩＩ−Ｖ族化合物半導体多層膜の第１の領域上に第１の絶縁体マスクを形成する工程と、
   前記第１の絶縁体マスクを用いて前記第１の領域と異なる第２の領域における前記第１のＩＩＩ−Ｖ族化合物半導体多層膜をエッチングする工程と、
   前記第１の絶縁体マスクを残した状態で、前記第２の領域に前記第２の半導体光デバイスを構成するための第２の下部クラッド層、第２の下部分離閉じ込めへテロ構造層、前記第２の活性層、第２の上部分離閉じ込めヘテロ構造層、及び、前記第１の上部クラッド層よりも薄い第２の上部クラッド層をこの順に積層して第２のＩＩＩ−Ｖ族化合物半導体多層膜を形成する工程と、
   前記第１の絶縁体マスクを除いた後に、前記第１及び第２の上部クラッド層上にキャップ層を形成し、更に該キャップ層上に一定の幅を有する第２の絶縁体マスクを形成する工程と、
   前記キャップ層及び前記第２の絶縁体マスクを用いて前記第１及び第２の光導波路を構成するためのメサを形成する工程と、
   前記メサの側方を埋め込む埋め込み部を形成する工程と、
   前記第２の絶縁体マスクを除いた後に前記第１及び第２上部クラッド層の上方にコンタクト層及び上部電極を形成する工程と、
   を備える光集積素子の製造方法。
2. 前記基板、前記第１及び第２の下部クラッド層、並びに前記第１及び第２の上部クラッド層としてＩｎＰを用い、
   前記第１及び第２の下部分離閉じ込めヘテロ構造層、前記第１及び第２の活性層、並びに前記第１及び第２の上部分離閉じ込めへテロ構造層としてＩｎＧａＡｓＰを用いる、
   請求項１記載の光集積素子の製造方法。
3. 前記メサを形成する工程においては、リン酸系溶液を用いて前記キャップ層の露出部分をエッチングした後、臭素及びアルコールの混合溶液を用いてメサエッチングを行う、
   請求項１又は２記載の光集積素子の製造方法。
4. 前記第１及び第２のＩＩＩ−Ｖ族化合物半導体多層膜を形成する工程に先立って、予め求めておいた前記第１及び第２の上部クラッド層と同種材料から成る上部クラッド層の膜厚と、前記メサを形成する工程を実施した場合に形成される前記第１及び第２の活性層と同種材料から成る活性層の幅との相関関係に基づいて、前記メサを形成する工程によって形成される前記第１及び第２の光導波路が前記式（１）で表される関係を満たす所望の幅を有するように、それぞれ前記第１及び第２上部クラッド層の膜厚を予め決定し、
   前記第１及び第２のＩＩＩ−Ｖ族化合物半導体多層膜を形成する工程においては、それぞれ予め決定した膜厚となるように前記第１及び第２の上部クラッド層を形成する、
   請求項１〜３のいずれか一項に記載の光集積素子の製造方法。
5. 前記第１及び第２のＩＩＩ−Ｖ族化合物半導体多層膜を形成する工程においては、前記第１の光導波路の幅Ｗａが１．３〜２．０μｍとなるように、且つ、前記第２の光導波路の幅Ｗｂが０．８〜１．２μｍとなるように、前記第１及び第２上部クラッド層を成膜する、
   請求項１〜４のいずれか一項に記載の光集積素子の製造方法。

Images