JP6487195B2 - 半導体光集積素子、半導体光集積素子の製造方法及び光モジュール - Google Patents

半導体光集積素子、半導体光集積素子の製造方法及び光モジュール Download PDF

Info

Publication number
JP6487195B2
JP6487195B2 JP2014248981A JP2014248981A JP6487195B2 JP 6487195 B2 JP6487195 B2 JP 6487195B2 JP 2014248981 A JP2014248981 A JP 2014248981A JP 2014248981 A JP2014248981 A JP 2014248981A JP 6487195 B2 JP6487195 B2 JP 6487195B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor optical
semiconductor
integrated device
optical integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014248981A
Other languages
English (en)
Other versions
JP2016111263A5 (ja
JP2016111263A (ja
Inventor
光一朗 足立
光一朗 足立
鈴木 崇功
崇功 鈴木
康 佐久間
康 佐久間
和彦 直江
和彦 直江
慧 中西
慧 中西
Original Assignee
日本オクラロ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本オクラロ株式会社 filed Critical 日本オクラロ株式会社
Priority to JP2014248981A priority Critical patent/JP6487195B2/ja
Priority to US14/961,984 priority patent/US9780530B2/en
Publication of JP2016111263A publication Critical patent/JP2016111263A/ja
Publication of JP2016111263A5 publication Critical patent/JP2016111263A5/ja
Application granted granted Critical
Publication of JP6487195B2 publication Critical patent/JP6487195B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/10Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/12Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
    • H01S5/1231Grating growth or overgrowth details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054Methods of obtaining the confinement
    • H01S5/2081Methods of obtaining the confinement using special etching techniques
    • H01S5/209Methods of obtaining the confinement using special etching techniques special etch stop layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/026Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H01S5/0267Integrated focusing lens
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/028Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
    • H01S5/0287Facet reflectivity
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/10Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/12Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
    • H01S5/125Distributed Bragg reflector [DBR] lasers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227Buried mesa structure ; Striped active layer
    • H01S5/2275Buried mesa structure ; Striped active layer mesa created by etching

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は、半導体光集積素子、半導体光集積素子の製造方法及び光モジュールに関する。
近年では、素子高機能化や光モジュール小型化のため、光を発生するレーザ部と種々の機能素子が同一基板上にモノリシック集積された半導体光集積素子(例えば特許文献1)が開発されている。
集積構造の製造方法として、最初に結晶成長した半導体積層構造の一部の領域にマスクを形成し、不要部分をエッチングにより除去し、除去した領域に異なる半導体積層構造を再度結晶成長(以下、単に「再成長」という)する方法が知られている。異なる半導体積層構造が接続する領域では、光軸をそろえて形成されるため、上記の手法は一般に突き合わせ接続(Butt Joint:BJ)と呼ばれている。BJを用いれば、集積される半導体光素子それぞれに対して、最適な半導体積層構造を独立に設計できるため、高機能な半導体光集積素子を製造できる。
例えば、BJにより製造される半導体光集積素子として、特許文献2では、半導体レーザと電界吸収型変調器を同一基板上にBJ集積し、BJ接続上に保護層を設けることで、高い信頼性と歩留まりを確保したBJ集積素子が開示されている。
また、特許文献3には、分布帰還型(Distributed Feedback:DFB)レーザの縦単一モード発振歩留まりと高速特性の両方を向上するBJ集積構造として、分布反射型(Distributed Reflector:DR)レーザが開示されている。
DRレーザは、DFBレーザの後端面に、DFBレーザに集積されている回折格子と同一周期の回折格子と受動導波路からなる分布反射型(Distributed Bragg Reflector:DBR)ミラーをBJ集積した半導体レーザである。また、DBRミラーのDFBレーザと接続していない端面および、DFBレーザの前端面(レーザ光出射端)にはそれぞれ無反射膜が形成されている。更に、DFBレーザ領域とDBRミラー領域に渡って、回折格子は同一位相となっている。
良く知られているように、DFBレーザの縦単一モード発振特性は回折格子の端面位相に強く影響を受ける。しかしながら、通信波長帯DFBレーザの回折格子は200nm程度であるため、劈開により回折格子の位相を精密に制御することはほぼ不可能でありランダム性が生じる。これに対して、DRレーザでは劈開によりDFBレーザの端面に生じていた回折格子位相のランダム性を除去できるため、縦単一モード発振歩留まりを向上できる。
また、一般に半導体レーザは、光を発生する活性層領域の体積を低減することで、素子に固有の緩和振動周波数を増大でき、高速特性を向上できる。活性層の性能や横モードに影響なく、簡易に活性層体積を低減する手段として素子の短共振器化が有効である。しかし、DFBレーザでは共振器長が素子長となるため、短共振器化すると劈開時のハンドリングが困難になる。特に、25Gbps以上の高速変調を実現するためには、直接変調型レーザの共振器長は100μm近傍に短縮する必要があり、この問題が顕著となる。これに対してDRレーザでは、DBRミラーをBJ集積しているため、高速化に必要な短いDFB長とハンドリング可能な素子長を両立することが可能である。
DRレーザにおいて安定なレーザ発振を得るためには、DFBレーザ領域からDBRミラー領域に渡って、回折格子が途切れることなく同一位相に接続されていることが必要である。
また、特許文献4には、回折格子をDFBレーザ領域の活性層の上方及び、DBRミラー領域の受動導波路層の上方に形成した構造を有するDRレーザが開示されている。以降ではこのようなDRレーザを特許文献3に記載のDRレーザと区別するため、上方回折格子型DRレーザと称する。
上方回折格子型DRレーザでは、通常の半導体基板上に活性層や導波路層をエピタキシャル成長後、これら半導体層の上方に回折格子を形成するため、半導体基板の表面モフォロジーに起因した特性劣化は発生しない。そのため、上方回折格子型DRレーザは、回折格子を厚くして高い反射係数を実現したい場合などに有利な構造といえる。
特開2008−277445号公報 特開2009−4488号公報 特開2010−45066号公報 特開2014−082411号公報
しかしながら、上記の特許文献4に記載の上方回折格子型DRレーザは、DFBレーザ領域の活性層の上方と、DBRミラー領域の導波路層の上方とにそれぞれ別工程でエピタキシャル成長により回折格子層を形成しているため、DFBレーザ領域とDBRミラー領域とにおいて回折格子に段差や不連続が生じることがある。
また、上記の特許文献4に記載の上方回折格子型DRレーザでは、DFBレーザ領域の活性層の上方と、DBRミラー領域の導波路層の上方とにそれぞれ別工程でエピタキシャル成長によりエッチング停止層を形成しているため、DFBレーザ領域とDBRミラー領域とにおいてエッチング停止層に段差が生じ、段差からエッチング液が浸入してプロセス不良を生じることもある。
このように、活性層を備える第1の半導体素子と、導波路層を備える第2の半導体素子とをBJ接続して構成される半導体光集積素子において、活性層の上部と、導波路層の上部にエピタキシャル成長により形成される半導体層に接続不良が生じることで歩留まりが悪化するという課題がある。
(1)本発明の一側面に係る半導体光集積素子は、半導体基板上に、第1半導体光素子及び第2半導体光素子が、光軸を揃え突き合わせ接続される半導体光集積素子であって、前記第1半導体光素子は、光を発生する活性層を含み、前記第2半導体光素子は、前記活性層で発生する光を導波する導波路層を含み、前記半導体光集積素子は、前記活性層と前記導波路層の上部の全面に渡って、一回のエピタキシャル成長で形成される回折格子層又はエッチング停止層の少なくとも一方を含む半導体再成長層と、前記半導体再成長層の上部に形成されるクラッド層と、を含む。
(2)本発明の一側面では、(1)に記載の半導体光集積素子において、前記半導体再成長層が、前記クラッド層を所定のエッチング溶液を用いて化学エッチングする際のエッチング停止層を含むこととする。
(3)本発明の一側面では、(1)に記載の半導体光集積素子において、前記半導体再成長層が、前記クラッド層と同一の半導体材料により形成され、前記半導体再成長層が、前記クラッド層とはドーピングイオン濃度が異なる半導体材料からなるスペーサ層と、前記スペーサ層の上に形成される、前記光の光軸方向に沿って所定のピッチを有する回折格子が形成される回折格子層と、を含むこととする。
(4)本発明の一側面では、(3)に記載の半導体光集積素子において、前記半導体再成長層が、前記クラッド層を所定のエッチング溶液を用いて化学エッチングする際のエッチング停止層を更に含み、前記エッチング停止層の上に前記スペーサ層が形成され、前記スペーサ層の上に前記回折格子層が形成されることとする。
(5)本発明の一側面では、(1)乃至(4)のいずれかに記載の半導体光集積素子において、前記半導体再成長層は、前記クラッド層と同一の半導体材料からなり、前記クラッド層とはドーピングイオン濃度が異なる半導体材料からなるバッファ層を更に含み、前記バッファ層は、前記活性層および前記導波路層の上に形成されることとする。
(6)本発明の一側面では、(1)乃至(5)のいずれかに記載の半導体光集積素子において、光軸を揃え突き合わせ接続される前記活性層と前記導波路層との接続界面に形成される側壁形状制御層を含むこととする。
(7)本発明の一側面では、(6)に記載の半導体光集積素子において、前記活性層は、アルミを含み、前記活性層の上に、リンを含むリン系スペーサ層を含み、前記リン系スペーサ層は、前記活性層を覆い、且つ、前記半導体光集積素子における前記接続界面とは反対の端部から前記側壁形状制御層の上にまで達する庇状に形成されることとする。
(8)本発明の一側面では、(1)乃至(7)のいずれかに記載の半導体光集積素子において、前記第1半導体光素子は、分布帰還型半導体レーザであり、前記第2半導体光素子は、分布ブラッグ反射ミラーであることとする。
(9)本発明の一側面では、(1)乃至(8)のいずれかに記載の半導体光集積素子において、前記第2半導体光素子と反対側において、前記第1半導体光素子と光軸を揃え突き合わせ接続される第3半導体光素子を更に含み、前記第3半導体光素子は、前記活性層で発生する光を導波する導波路層を含み、前記半導体再成長層は、前記活性層、前記第2半導体光素子の前記導波路層及び前記第3半導体光素子の前記導波路層の上部の全面に渡って、一回のエピタキシャル成長で形成される回折格子層又はエッチング停止層の少なくとも一方を含むこととする。
(10)本発明の一側面では、(9)に記載の半導体光集積素子において、前記第3半導体光素子は、分布ブラッグ反射ミラーであることとする。
(11)本発明の一側面では、(1)乃至(10)のいずれかに記載の半導体光集積素子において、光出射端に前記活性層から発生した光を前記半導体基板面に向かって反射させる反射鏡と、前記半導体基板面上であって、前記反射鏡によって反射された光が出射する位置に設けられた、当該光を集光するためのレンズと、を更に含むこととする。
(12)本発明の一側面に係る半導体光集積素子の製造方法は、半導体基板上に、第1半導体光素子及び第2半導体光素子が、光軸を揃え突き合わせ接続される半導体光集積素子の製造方法であって、前記第1半導体光素子に、光を発生する活性層を形成する工程と、前記第2半導体光素子に、前記活性層で発生する光を導波する導波路層を形成する工程と、前記活性層と前記導波路層の上部の全面に渡って、回折格子層又はエッチング停止層を一回のエピタキシャル成長で形成する工程と、前記回折格子層又はエッチング停止層を含む半導体再成長層の上部にクラッド層を形成する工程と、を含む。
(13)本発明の一側面では、(12)に記載の半導体光集積素子の製造方法において、前記クラッド層を所定のエッチング溶液を用いて化学エッチングする際のエッチング停止層と、前記クラッド層と同一の半導体材料であり、前記クラッド層とはドーピングイオン濃度が異なる半導体材料からなるスペーサ層と、回折格子層を順に積層して形成する工程と、前記回折格子層に光軸方向に沿って所定のピッチを有する回折格子を形成する工程とを含むこととする。
(14)本発明の一側面では、(12)又は(13)に記載の半導体光集積素子の製造方法において、前記活性層で発生する光を導波する導波路層を含む、前記第1半導体光素子と光軸を揃え突き合わせ接続される第3半導体光素子を、前記第2半導体光素子と反対側に形成する工程を更に含み、前記一回のエピタキシャル成長で形成する工程では、前記活性層、前記第2半導体光素子の前記導波路層及び前記第3半導体光素子の前記導波路層の上部の全面に渡って、前記回折格子層又はエッチング停止層が一回のエピタキシャル成長で形成されることとする。
(15)本発明の一側面では、(12)乃至(14)のいずれかに記載の半導体光集積素子の製造方法において、マストランスポート現象によって、前記半導体基板の形状を変化させて、前記活性層と前記導波路層との接続界面において、前記活性層と前記導波路層のそれぞれの側壁に接する側壁形状制御層を形成する工程と、前記活性層の直上にリンを含むリン系スペーサ層を形成する工程と、を更に含み、前記活性層は、アルミを含み、前記リン系スペーサ層は、前記活性層を覆い、且つ、前記半導体光集積素子における前記接続界面とは反対の端部から前記側壁形状制御層の上にまで達する庇状に形成されることとする。
(16)本発明の一側面に係る光モジュールは、(1)乃至(11)のいずれかに記載の半導体光集積素子と、前記半導体光集積素子を駆動する駆動回路と、前記半導体光集積素子及び前記駆動回路を収容する筺体と、を備える。
本発明の一側面に係る半導体光集積素子によれば、活性層と導波路層の上部に渡って形成されるエッチング停止層又は回折格子層を含む半導体再成長層のBJ接続界面近傍での接続不良を低減させ、歩留まりを向上させることができる。
第1の実施形態に係るDRレーザの光軸方向断面図である。 第1の実施形態に係るDRレーザの光軸方向垂直断面図である。 第1の実施形態に係るDRレーザの光軸方向垂直断面図である。 第1の実施形態に係るDRレーザの製造工程を示す断面図である。 第1の実施形態に係るDRレーザの製造工程を示す断面図である。 第1の実施形態に係るDRレーザの製造工程を示す断面図である。 第1の実施形態に係るDRレーザの製造工程を示す断面図である。 第1の実施形態に係るDRレーザの製造工程を示す断面図である。 第1の実施形態に係るDRレーザの製造工程を示す断面図である。 第1の実施形態に係るDRレーザの製造工程を示す断面図である。 第1の実施形態に係るDRレーザの製造工程を示す断面図である。 第1の実施形態に係るDRレーザの製造工程を示す断面図である。 第2の実施形態に係るDRレーザの光軸方向断面図である。 第3の実施形態に係るDRレーザの光軸方向断面図である。 第3の実施形態に係るDRレーザの上面図である。 第4の実施形態に係るDRレーザの光軸方向断面図である。 第4の実施形態に係るDRレーザの光軸方向垂直断面図である。 第5の実施形態に係るDRレーザの光軸方向断面図である。 第5の実施形態に係るDRレーザの光軸方向垂直断面図である。 第5の実施形態に係るDRレーザの光軸方向垂直断面図である。 本発明の実施形態に係るDRレーザを搭載した光モジュールの構成図である。 本発明の比較例に係るDRレーザの光軸方向断面図である。 本発明の比較例に係るDRレーザの光軸方向断面図である。
以下、本発明の実施の形態(以下、実施形態)について、図面を参照しつつ説明する。なお、図面において、同一又は同等の要素には同一の符号を付し、重複する説明を省略することがある。また、図はあくまで、本発明の実施形態を説明するものであって、図の大きさと実施形態の縮尺は必ずしも一致するものではない。また、本発明に関して影響しない、微小な段差や構造物などの詳細な記述は省略している。
[本発明の比較例]
本発明の実施形態を説明する前に、まず本発明の比較例に係る上方回折格子型DRレーザの一構成例について説明する。
図8Aは、本発明の比較例に係る上方回折格子型DRレーザ100の光軸方向断面図である。ここで、DFBレーザ領域100aは、n型InP基板101、n型InGaAlAs光ガイド層102、InGaAlAs多重量子井戸103、p型InGaAlAs光ガイド層104、p型InAlAs電子ストップ層105、p型InGaAsPエッチング停止層106、p型InPスペーサ層107、p型InGaAsP回折格子層108を加工して形成した回折格子、p型InPクラッド層113、p型InGaAsコンタクト層114、p型電極116から成る。
また、DBRミラー領域(受動領域)100bは、n型InP基板101上にアンドープInGaAsP光導波路層110、p型InGaAsPエッチング停止層130,アンドープInPクラッド層111、アンドープInGaAsP回折格子層112をそれぞれ積層した構造から成る。
また、DFBレーザ領域100aとDBRミラー領域100bの接続部には、n型InP側壁形状制御層109が形成されている。
ここで、n型InP側壁形状制御層109のDFBレーザ領域100a側の側壁は、n型InP基板101、n型InGaAlAs光ガイド層102、InGaAlAs多重量子井戸103、p型InGaAlAs光ガイド層104、p型InAlAs電子ストップ層105の5つの半導体層の側壁と接続されており、DBRミラー領域100b側の側壁はアンドープInGaAsP光導波路層110の側壁部と接続されている。また、p型InGaAsPエッチング停止層106は、n型InP側壁形状制御層109とp型InAlAs電子ストップ層105を覆うように形成されている。
ここで、アンドープInGaAsP回折格子層112はp型InGaAsP回折格子層108と良好な結晶性を維持しつつ連続的に接続されている必要がある。このような構造を歩留まり良く実現するためには、各半導体層の膜厚が設計に対して大きくずれず、面内分布よく形成されること、BJ集積界面近傍で結晶が平坦であることが必要である。具体的には、各回折格子層の直下に形成されている、p型InAlAs電子ストップ層105と光導波路層110最表面の高さの差が数nm以下に制御され、p型InGaAsPエッチング停止層106とp型InGaAsPエッチング停止層130の最表面の高さの差が数nm以下に制御され、アンドープInP層111とp型InPスペーサ層107の膜厚も数nm以下に制御され、且つこれらの界面は良好な結晶性を維持しつつ連続的に接続されている必要がある。このような構造を実現するためには、BJ集積構造を形成する際のエピタキシャル成長において、BJ集積界面の平坦性を維持しつつ、各半導体層の膜厚の作製誤差を数nm以下の精度で制御する必要がある。
しかしながら、SiO膜のマスク効果によりBJ集積層が凹凸形状となることが懸念される。また、マストランスポート現象は原子の移動を伴うため、この近傍で数nmの精度での平坦性を制御性や面内歩留まり良く維持することは一般的には難しい。
また、実際に図8Aの構造を作製した場合、エッチング誤差や、n型InP側壁形状制御層109の形状、BJ集積の接続面形状の影響、BJ集積時の各層の成長膜厚誤差等の要因により、数nm以下程度の厚さ精度を歩留まり良く実現することは困難であり、実際には図8Bの接続部121に示されるように、アンドープInGaAsP回折格子層112とp型InGaAsP回折格子層108に段差が生じ、連続的に接続されないことがある。また、同様に、p型InGaAsPエッチング停止層106とp型InGaAsPエッチング停止層130もずれてしまうことがある。
なお、リッジ構造を形成する際のエッチングは、InPはエッチングされ、InGaAsPはエッチングされないような溶液を用いて形成する。ここで図8Aの構造であれば、p型InPクラッド層113、p型InPスペーサ層107、およびアンドープInPクラッド層111はエッチングされ、p型InGaAsPエッチング停止層106とp型InGaAsPエッチング停止層130はエッチングされないために、凸状のリッジ構造が形成できる。しかしながら、図8Bの構造の場合は、p型InGaAsPエッチング停止層106とp型InGaAsPエッチング停止層130がずれているため、エッチング溶液はアンドープInPクラッド層111もエッチングした後、n型InP側壁形状制御層109もエッチングしてしまい、p型InGaAsPエッチング停止層130でエッチングを停止することができなくなる。結果として、n型InP側壁形状制御層109がエッチングされることによる空洞などが発生し、素子特性への影響が出る。
以下に説明する本発明の実施形態は、上記の課題を解決するものである。
[第1の実施形態]
第1の実施形態は本発明を、DFBレーザ領域とDBRミラー領域が側壁形状制御層を介してBJ集積された、リッジ導波路型の上方回折格子型DRレーザ(半導体光集積素子の一例)に適用したものである。
本発明の第1の実施形態に係る上方回折格子型DRレーザの構造を図1A、図1B、図1Cに基づき説明する。図1Aは、上方回折格子型DRレーザの光軸方向断面図である。また、図1B、図1Cはそれぞれ、図1AのL1、L2位置での光軸垂直方向の断面図である。
図1Aに示すように、第1の実施形態のDRレーザ200は、電流が注入されて光を発するDFBレーザ領域200aと、電流が注入されずDFBレーザ領域200aから発生した光を反射して再びDFBレーザ領域200aに戻すDBRミラー領域200bとを備える。
本実施例のDRレーザ200では、DFBレーザ領域200aのみに電流注入されるため、この領域のみにp型InGaAsコンタクト層210及びp型電極212が設けられている。また、n型InP基板201の裏面側にn型電極213が設けられている。また、DRレーザ200の両端面には、誘電体無反射膜214が設けられている。
また、DFBレーザ領域200a及びDBRミラー領域200bには、図1B,図1Cに示すように、それぞれp型InPクラッド層207を備え、基板の[110]方向、または[1−10]方向(例えば図1Aの左右方向)に延伸するように形成したストライプ状のメサ部を備えており、各々のストライプは光軸方向に互いに対向するように形成されている。
ここで、DFBレーザ領域200aは、n型InP基板201上に、電流注入によって利得を生じるInGaAlAs系活性層202と、p型InPスペーサ層206、p型エッチング停止層203、p型InPスペーサ層204、p型InGaAsP回折格子層205、p型InPクラッド層207とを備える。例えば、DFBレーザ領域200aの長さは、150μmであり、InGaAlAs系活性層202は、InGaAlAs系半導体層を複数層積層した半導体多重量子井戸であり、量子井戸層の組成波長は1.31μmとしてよい。
また、DBRミラー領域200bは、n型InP基板201上にアンドープInGaAsP光導波路層208の上部に、p型エッチング停止層203、p型InPスペーサ層204、p型InGaAsP回折格子層205、p型InPクラッド層207を備え、DFBレーザ領域200aの後端面側(図2Aにおける右側)に連なるように設けられている。導波路コア層となるアンドープInGaAsP光導波路層208は、DFBレーザ領域200aから発生される光を吸収しない組成波長を有し、例えば、1.15μmとしてよい。また例えば、DBRミラー領域200bの光軸方向長さは250μmとしてよい。
更に、InGaAlAs系活性層202とアンドープInGaAsP光導波路層208の間には、例えば長さ約500nmに渡るn型InP側壁形状制御層209が設けられている。
第1の実施形態に係るDRレーザ200では、特に、p型エッチング停止層203、p型InPスペーサ層204、p型InGaAsP回折格子層205を形成するためのp型InGaAsP半導体層が、それぞれ、DFBレーザ領域200aからDBRミラー領域200bに渡るウェハ全面に、一度のエピタキシャル成長工程で形成された同一の半導体層であることを特徴としている。このため、上記比較例の図8Bのように、DBRミラー領域200bとなる領域のアンドープInGaAsP光導波路層208の成長時において、膜厚が所望の厚さと異なった場合であっても、アンドープInGaAsP光導波路層208の後に全領域に渡ってp型エッチング停止層203やp型InGaAsP回折格子層205を成長するため、p型エッチング停止層203が境界部分で接続されておらず、以降のエッチング工程での空洞などの不具合は発生しない。
ここで、p型InGaAsP回折格子層205は、上述のp型InGaAsP半導体層をDFBレーザ領域200aからDBRミラー領域200bに渡り光軸方向に、一定のピッチでエッチングし、p型InPクラッド層207で埋め込むことによって形成されている。例えば、回折格子のピッチはブラッグ波長が1.31μmとなるように形成されることとしてよい。第1の実施形態のDRレーザ200では、上記の構成を有することにより、p型InGaAsP回折格子層205はDFBレーザ領域200aからDBRミラー領域200bに連続して同一の位相で形成されており、回折格子の高さも一定となる。このため、回折格子層が、全体としてBJ接続境界にて段差を持った形状となる場合でも、回折格子層自体は連続してつながった状態を保つために、回折格子層の不連続性による特性への悪影響についても低減することができる。
更に、第1の実施形態に係るDRレーザ200では、DFBレーザ領域200aとDBRミラー領域200bで結合係数は同じ値であり、各々の領域内で等価屈折率は光軸方向に沿って一定である。
このため、p型エッチング停止層203、p型InGaAsP回折格子層205はDFBレーザ領域200aとDBRミラー領域200bの境界部分においても途切れや、段差が発生することなく良好に接続されており、境界部分でのエッチング停止層の形状不良に起因する作製不良や、回折格子層の接続不良によるレーザ特性の劣化が発生しない。従って、DFBレーザ領域200aとDBRミラー領域200bの半導体多層構造がそれぞれ、別のエピタキシャル成長工程で形成されるDRレーザ(上記の比較例参照)と比較して、素子の作製歩留まりや、特性歩留りを向上させることができる。
第1の実施形態に係るDRレーザ200では、更に、InGaAlAs系活性層202直上にp型InPスペーサ層206が備えられており、このp型InPスペーサ層206は直下のInGaAlAs系活性層202の側壁よりも突出した庇形状に加工されており、この庇形状の直下に接続するようにn型InP側壁形状制御層209が形成されていることを特徴としている。
このような構造とすることで、InPスペーサ層206に沿って、n型InP側壁形状制御層209とp型とInGaAlAs系活性層202の高さを同一面に揃えることができる。従って、上述のp型エッチング停止層203、p型InPスペーサ層204、p型InGaAsP回折格子層205を形成するためのp型InGaAsP半導体層をエピタキシャル成長する表面の平坦性を良好に保つことができ、これらエピタキシャル成長する半導体層の平坦性や接続性をより向上させる効果がある。
次に、図2A〜図2Iに基づいて、第1の実施形態に係るDRレーザ200の製造方法について説明する。なお、図2A〜図2Iは、DRレーザ200の製造工程を順に示す光軸方向の断面図である。
まず、レーザ部分を形成するため、有機金属気相成長法などを用いてn型InP基板210上にInGaAlAs系活性層202とp型InPスペーサ層206をこの順番でエピタキシャル成長する。ここで、InGaAlAs系活性層202は、n型InGaAlAsで構成されたn側光閉じ込め層とp型InGaAlAsで構成されたp型光閉じ込め層の間に、アンドープのInGaAlAsで構成され、例えば厚さ7nmのウェル層WLと厚さ8nmのバリア層BLを8周期積層した多重量子井戸構造を備えている。
次に、図2Aに示すように、ウェハ全面にSiO2膜を形成し、ホトリソグラフィー法とドライエッチング法を用いて、p型InPスペーサ層206とInGaAlAs系活性層202をエッチングするための、SiOパターニングマスク215を形成する。
続いて、SiOパターニングマスク215をエッチングマスクとして、DBR領域を形成する部分のp型InPスペーサ層206とInGaAlAs系活性層202をそれぞれエッチングにより除去する。ここで、それぞれの半導体層には適切な量のサイドエッチングが施されているようにする。
例えば、まず、図2Bに示すように、p型InPスペーサ層206とInGaAlAs系活性層202両方の側壁がSiOパターニングマスク215の側壁よりも内側となるようにこれらの半導体層をエッチングする。
続いて、図2Cに示すように、InGaAlAs系活性層202の側壁が、p型InPスペーサ層206の側壁よりも内側となるようにInGaAlAs系活性層202をエッチングする。
このようなエッチングは、例えば、2種類のエッチング液を用いて2回のウェットエッチング法を実施することで可能である。
以上のように2段階に庇形状を形成したウェハを、有機金属気相成長炉の炉内に放置し、ホスフィン(PH)雰囲気中で熱処理を加える。ここで熱処理の温度、時間は、例えば650℃、10分程度とする。このとき、n型InP半導体基板表面からのP原子の脱離が生じることによって、In原子の表面拡散が起こり,表面エネルギーが最低になる形状に固体表面の形状が変化する、いわゆるマストランスポート現象が生じることによって、図2Dに示すように、エッチングにより露出したInGaAlAs系活性層202の側壁にn型InP側壁形状制御層209が形成される。ここで、n型InP側壁形状制御層209がp型InPスペーサ層206の庇部分直下に形成されるように成長条件を最適化することとしてよい。また、このとき形成されるn型InP側壁形状制御層209の光軸方向長さは例えば0.5μmとしてよい。
このようにして形成した、n型InP側壁形状制御層209は、組成変化が生じない2元系材料であるため欠陥が少ないため、BJ集積界面での結晶欠陥増殖を抑制できる。
次に、図2Eに示すように、p型InPスペーサ層206とn型InP側壁形状制御層209の側壁にアンドープInGaAsP光導波路層208を有機金属気相成長法によってBJ集積する。有機金属気相成長法では、SiOパターニングマスク215上に半導体層は成長されないため、この性質を利用するとウェハ面内の任意の位置のみに所望の半導体層を形成できる。また、SiOパターニングマスク215の形状や、庇部分の長さを適切に設計することで、再成長時におけるマスク周辺での異常成長を抑制することができる。
本実施形態では、既に述べたSiOパターニングマスク215形成工程と、p型InPスペーサ層206及びInGaAlAs系活性層202のエッチング工程において、異常成長が抑制できるようにSiOパターニングマスク215の形状と庇長を最適化することとしてよい。また、p型InPスペーサ層206とアンドープInGaAsP光導波路層208の表面が平坦となるように有機金属気相成長法の成長条件も最適化することとしてよい。
続いて、図2Fに示すように、ウェハを成長炉から取り出し、SiOパターニングマスク215を除去した後、再度このウェハを成長炉内に投入し、ウェハ全面にp型InGaAsPエッチング停止層203、p型InPスペーサ層204、p型InGaAsP回折格子層205をこの順でエピタキシャル成長する。なお、図示していないが、p型InGaAsP回折格子層205上部に更に、p型InP保護層を成長する。
以上の工程において、InGaAlAs系活性層202とn型InP側壁形状制御層109の光軸方向の合計長さは例えば150μmとする。また、アンドープInGaAsP光導波路層208の光軸方向長さは例えば250μmとする。
その後、電子ビーム露光法を用いて、DFBレーザ領域及びDBRミラー領域上のp型InGaAsP回折格子層205を均一なピッチを有する回折格子状に加工する。回折格子の構造は、室温でのDFBレーザの発振波長が例えば1.31μmとなるように形成する。
なお、本実施形態では、回折格子がDFBレーザの全領域で均一に形成されることとするが、必要に応じて、InGaAlAs活性層202上の一部で回折格子の位相をずらして構成した、いわゆる位相シフト構造を設けてもよい。或いは回折格子の周期が軸方向に変化している構造を設けてもよい。
また、DBRミラー領域200bは、その反射スペクトルが例えば1.31μmを中心に約40nmの幅で反射率が98%以上のストップバンドを持つように形成されることとしてよい。更に、InGaAlAs活性層108とパッシブ導波路層127の実効的な伝搬定数が同じとなるように層構造を最適化することとしてよい。
その後、図2Gに示すように、ウェハを再度成長炉内に導入し、ウェハ全面にp型InPクラッド層207及びp型InGaAsコンタクト層210を積層する。p型InGaAsコンタクト層210のドーピングによるキャリア濃度は例えば10の18乗cm−3にした。
次いで、図2Hに示すように、上記の多層構造を有するInPウェハ上に、ホトレジスト法とリン酸系エッチャントによるウェットエッチング法を用いて、DFBレーザ領域200a以外のコンタクト層210をエッチングにより除去する。
続いて、このウェハ上に二酸化珪素膜を被覆して保護マスクとする。この二酸化珪素マスクを用いて、DFBレーザ領域200aからDBRミラー領域200bに渡って、図1B,図1Cに示すようなリッジ型導波路構造を形成する。その後、図2Iに示すように、ウェハ全面にSiO保護膜211を形成し、p型InGaAsコンタクト層210の上部のSiO保護膜211を除去し、p型電極212を蒸着する。
その後、基板裏面を100μmの厚みまで研磨した後、基板裏面にn型電極213を蒸着した。以上で、本実施形態のDRレーザ200のウェハプロセスが完了する。この後、劈開によりウェハからチップを切り出し、DFBレーザ領域側とDBR領域側それぞれの劈開端面に誘電体無反射膜214を形成して、図1Aに示すDRレーザ200が完成する。
以上の工程により作製されたDRレーザ200の発振特性を評価したところ、室温での発振しきい電流は7mA、スロープ効率は0.3W/Aであり、副モード抑圧比40dB以上の良好な単一波長発振を得た。また、電流光出力特性及び発振スペクトルにはBJ集積界面近傍からの反射や吸収に依存する特性劣化は見られなかった。このことから第1の実施形態に係るDRレーザ200では、BJ集積界面近傍において、途切れや、段差がない良好に接続された回折格子、エッチング停止層が得られていることが確認できた。
なお、本実施形態ではInP基板上に形成された波長帯1.3μmのInGaAlAs量子井戸型レーザに適用した例を示したが、基板材料や活性層材料、そして発振波長はこの例に限定されるものではない。本発明は例えば1.55μm帯InGaAsPレーザ等のその他の材料系にも同様に適用可能である。
[第2の実施形態]
次に、本発明の第2の実施形態について説明する。第2の実施形態は、本発明を、DFBレーザ領域とDBRミラー領域が側壁形状制御層を介してBJ集積された、リッジ導波路型の上方回折格子型DRレーザに適用したものである。
図3は第2の実施形態に係るDRレーザ300の光軸方向断面図である。図3に示されるように、第2の実施形態に係るDRレーザ300と、第1の実施形態に記載のDRレーザ200とは、DRレーザ300ではBJ集積後のエピタキシャル成長層の最下層にp型InPバッファ層307が含まれている点でDRレーザ200と相違し、その他の点では共通する。
即ち、第2の実施形態に係るDRレーザ300では、DFBレーザ領域300aは、n型InP基板301、InGaAlAs系活性層302、p型InPスペーサ層306、p型InPバッファ層307、p型エッチング停止層303、p型InPスペーサ層304、p型InGaAsP回折格子層305、p型InPクラッド層308からなる。
また、DBRミラー領域200bは、n型InP基板301、アンドープInGaAsP光導波路層309、及び、DFBレーザ領域300aと共通の半導体層である、p型エッチング停止層303、p型InPバッファ層307、p型InPスペーサ層303、p型InGaAsP回折格子層305、p型InPクラッド層307からなる。
また、InGaAlAs系活性層302とアンドープInGaAsP光導波路層309の間には、n型InP側壁形状制御層310が挿入されている。
p型InGaAsコンタクト層311及び、p型電極313はDFBレーザ領域300aのみに具備されており、n型InP基板301の裏面にはn型電極314が設けられている。また、DFBレーザ領域300aとDBRミラー領域300bの劈開端面には、誘電体無反射膜315が設けられている。
図示していないが、DFBレーザ領域300a及びDBRミラー領域300bにはそれぞれp型InPクラッド層307を用いて、基板の[110]方向、または[1−10]方向に延伸するように形成したストライプ状のメサ部を有しており、各々のストライプは長手方向に互いに対向するように形成されている。
第2の実施形態のDRレーザ300の製造方法では、n型InP基板301上に、InGaAlAs系活性層302、p型InPスペーサ層306を順次エピタキシャル成長する。続いて、第1の実施形態と同様に、不要部分をエッチング除去し、マストランスポート現象を利用してn型InP側壁形状制御層310を形成する。
続いて、第1の実施形態と同様の手順でマスクのSiOを除去した後、ウェハ全面にp型InPスペーサ層307、p型InGaAsPエッチング停止層303、p型InPスペーサ層304、p型InGaAsP回折格子層305をこの順でエピタキシャル成長した。
これ以後の工程は、第1の実施形態と同様の方法を用いることで、上方回折格子型のDRレーザ300が作製可能である。InGaAlAs系活性層302とn型InP側壁形状制御層310の光軸方向の合計長さ、及び、アンドープInGaAsP光導波路層309の光軸方向長さはそれぞれ、例えば150μm、250μmとする。
以上のように作製したDRレーザは、室温で、発振しきい電流7mAで発振し、スロープ効率0.3W/A、副モード抑圧比40dB以上の良好な単一波長発振を得た。
また、電流光出力特性及び発振スペクトルにはBJ集積界面近傍からの反射や吸収に依存する特性劣化は見られず、横モード抑圧比40dB以上の良好な単一波長発振を確認した。
[第3の実施形態]
次に、本発明の第3の実施形態について説明する。第3の実施形態は、本発明を水平共振器型面出射の機構を有するDRレーザに適用した例である。図4Aは、本実施形態のDRレーザ400の光軸方向断面図であり、図4Bは上面図である。
図4Aに示すように第3の実施形態のDRレーザ400は、DFBレーザ領域400bの両端に前方DBRミラー領域400a、後方DBRミラー領域400cがそれぞれ側壁形状制御層を介してBJ集積されており、前方DBRミラー領域400aの前方に集積ミラー416が集積されており、更にDFBレーザ領域400bから発生したレーザ光が集積ミラーで折り返されて到達する出射面には集積レンズ417が集積されている。
以下、図4A及び図4Bに基づき、DRレーザ400の構造を詳述する。DFBレーザ領域400bは、n型InP基板401上にInGaAlAs活性層402とp型InPスペーサ層406が積層され、この上部に、p型InPバッファ層407、p型エッチング停止層403、p型InPスペーサ層404、p型InGaAsP回折格子層405、p型InPクラッド層408を含む。前方DBRミラー領域400a、後方DBRミラー領域400cの多層構造は同じであり、これらの領域は光軸方向の長さが異なる。本実施形態では、前方DBRミラー領域400aの光軸方向長さが、後方DBRミラー領域400cの光軸方向長さよりも短いこととし、前方DBRミラー領域400a、後方DBRミラー領域400cのそれぞれの光軸方向長さを例えば50μm、250μmとする。
前方DBRミラー領域400a及び後方DBRミラー領域400cは、n型InP基板401、アンドープInGaAsP光導波路層409、及び、DFBレーザ領域400bと共通の半導体層である、p型InPバッファ層407、p型エッチング停止層403、p型InPスペーサ層404、p型InGaAsP回折格子層405、p型InPクラッド層408を含む。また、InGaAlAs系活性層402とアンドープInGaAsP光導波路層409の間には、n型InP側壁形状制御層410が挿入されている。
図4Bに示すように、DFBレーザ領域400b及び前方DBRミラー領域400a及び後方DBRミラー領域400cにはそれぞれp型InPクラッド層407を用いて、基板の[110]方向、または[1−10]方向に延伸するように形成したリッジ型ストライプ421を有しており、各々のストライプは長手方向に互いに対向するように形成されている。
前方DBRミラー領域400aの前方には、p型InPを用いて形成した集積ミラー416が具備されている。p型InGaAsコンタクト層411及び、p型電極413は、DFBレーザ領域上のみに、形成されている。また、n型電極414は、図示していないが、p型InPクラッドから活性層までをエッチングにより除去して露出したn型InP基板401の表面からなるn型電極コンタクト部420に接続され、p型InPクラッド上まで引き出されており、p,n両電極がウェハ表面に配置された構造を有している。
次に第3の実施形態のDRレーザの製造方法を説明する。回折格子を形成するまでの工程は第2の実施形態と同様である。但し、本実施形態ではDFB領域の前後にDBRを集積するため、光軸方向に沿ってInGaAlAs活性層402の前後部分をエッチング除去している。その後、第2の実施形態と同様の手順にて、n型InP側壁形状制御層410を形成し、続いて、p型InPスペーサ層406、p型InPバッファ層407、p型エッチング停止層403、p型InPスペーサ層404、p型InGaAsP回折格子層405を成長する。第2の実施形態と同様に、本実施形態においても、p型InPバッファ層407を導入することで、平坦性のよい表面状態でウェハ前面に、エッチング停止層や回折格子層を成長することができるため、素子歩留まりが向上する。
続いて第2の実施形態と同様の手順で回折格子を形成した後、前方DBRミラー領域400aより前方部分の、活性層、スペーサ層、エッチング停止層、回折格子層をエッチング除去する。この状態で、ウェハ前面に、p型InPクラッド層408をエピタキシャル成長する。この結果、前方DBRミラー領域400aの前方部分は、p型InPクラッド層に埋め込まれた構造となる。
その後、リッジ型ストライプ421を形成する。この時、リッジ型ストライプ形成と同時にn型電極が形成される領域のp型InPクラッド層408を除去し、続いて、前方及び後方DBRミラー領域、および集積ミラー416が形成される領域のp型InGaAsコンタクト層411を除去する。この時、同時にn型電極コンタクト420の領域にある半導体層をアンドープInGaAsP光導波路層409まで除去する。
続いて、エッチングマスク用の窒化珪素膜(SiN保護膜)を形成し、前方DBRミラー領域400aの前方部分に埋め込まれたp型InPを45度の傾斜角度にエッチングすることにより、p型InPクラッド層408およびn型InP基板401で構成された前方モノリシック集積ミラー416を形成する。この傾斜エッチングには、塩素とアルゴンガスを用いた化学アシストイオンビームエッチング(CAIBE:Chemically Assisted Ion Beam Etching)を用い、ウェハを45度の角度に傾斜させてエッチングすることにより45度のエッチングを実現する。なお、本実施形態ではCAIBEを用いたエッチング方法について記載したが、塩素系ガスの反応性イオンビームエッチング(RIBE:Reactive Ion Beam Etching)や、ウェットエッチングを用いてもよい。反射鏡である前方モノリシック集積ミラー416の光軸方向断面形状は、一方の切断面がn型InP基板401の面に垂直であるカタカナの“レ”の字型としたが、両方の切断面がn型InP基板401の面に斜めであるV型でも可能であり、また、斜面のみからなる構造でも可能である。本実施形態においては、45度の角度にモノリシック集積ミラーを形成することとしたが、これ以外の角度であってもよい。
次に、DFBレーザ領域400b上のp型InGaAsコンタクト層411の上部のSiN保護膜を除去し、p型電極413を蒸着し、続いて、n型電極コンタクト部420にn型電極414を蒸着する。
その後、基板裏面を150μmの厚みまで研磨した後、基板裏面に窒化珪素マスクを形成する。続いて、メタンと水素の混合ガスを用いた反応性イオンエッチングにより、例えば直径125μm深さ30μmのドーナツ状の円形(又は楕円形でもよい)にエッチングしり。続いて、ドーナツ状に掘りこんだ部分に囲まれた柱状部分の上部の窒化珪素マスクを除去し、ウェットエッチングを行う。これにより柱状の部分表面から食刻されて角が取れ、裏面InPレンズであるモノリシック集積レンズ417が形成される。なお、モノリシック集積レンズ471の表面は、後の工程で、反射防止膜418で覆われる。
本実施形態においては、DFBの共振器長は例えば70μmとし、回折格子の結合係数は200cm−1としているが、これら以外の値であってもよい。また、このときの素子の光軸方向全長は例えば600μmとする。また、回折格子ピッチはウェハ内均一とし、例えば1.3μmで発振するように形成する。なお、回折格子は、DFB上で位相シフトを設けても良く、あるいは、光軸方向に複数のピッチ長が配置された構造でもよい。
続いて、ウェハを素子形状に劈開して、後方DBRミラー領域400cの端面に誘電体無反射膜415を形成する。
第3の実施形態に係るDRレーザ400の直流電流特性を評価したところ、室温でしきい電流が5mA、スロープ効率が0.35W/Aの良好な発振特性を得た。また、波長1.3μmで良好な単一波長発振した。また、発振スペクトル形状にBJ集積界面近傍からの反射や吸収に依存する特性劣化は見られなかった。また、この時、レーザ光のファーフィールドパターン(FFP)は共振器垂直方向、水平方向共に半地全幅で約3度であり、レンズ集積を反映した極めて狭いFFPを得ることができた。このレーザとシングルモードファイバ(SMF:Single Mode Fiber)との直接光結合実験を実施したところ、結合損失―3dB程度の良好な光結合を得ることができた。また、結合効率−1dB劣化時の位置ズレ量は10μm前後であった。従って、本実施形態のDRレーザ400を用いることで、部品点数削減と簡易な実装が可能である。
次にこのレーザの高周波特性を測定したところ、室温での変調大域がバイアス電流40ミリAの低電流で室温での変調帯域が30GHzと短共振器構造を反映した、広い帯域を得ることができた。以上のように、本発明の第3の実施形態によれば、簡易実装に対応した次世代の高速光源として好適な高速素子を歩留まり良く作製することができた。
[第4の実施形態]
次に、本発明の第4の実施形態について説明する。第4の実施形態は本発明を、半絶縁性InP基板上に形成した上方回折格子型DRレーザに適用した例である。図5Aは、本実施形態のDRレーザ500の光軸方向断面図であり、図5Bは、図5AのL3位置における光軸垂直方向の断面図である。本実施形態のDRレーザ500は基板を除く多層構造は第1の実施形態に記載のDRレーザ200と同一である。従って、側壁形状制御層形成やBJ集積を含むエピタキシャル成長工程は第1の実施形態と同じである。
図5Aに示すように、本実施形態のDRレーザ500は、半絶縁性InP基板550上にn型InPバッファ層501が形成されており、この上部に第1の実施形態と同様のDRレーザ構造が形成されている。半絶縁性のInP基板としては、FeドープのInP基板を用い、n型InPバッファ層の厚さは例えば5μmとする。
DFBレーザ領域500aは、n型InPバッファ層501上に、InGaAlAs系活性層502、p型InPスペーサ層506、p型エッチング停止層503、p型InPスペーサ層504、p型InGaAsP回折格子層505、p型InPクラッド層507を積層した多層構造からなる。
また、DBRミラー領域500bは、n型InPバッファ層501上に、アンドープInGaAsP光導波路層508、及び、DFBレーザ領域500aと共通の半導体層である、p型エッチング停止層503、p型InPバッファ層507、p型InPスペーサ層504、p型InGaAsP回折格子層505、p型InPクラッド層507を積層した多層構造からなる。
また、InGaAlAs系活性層502とアンドープInGaAsP光導波路層508の間には、n型InP側壁形状制御層509が挿入されている。
p型InGaAsコンタクト層510及び、p型電極512はDFBレーザ領域500aのみに具備されている。また、DFBレーザ領域500aとDBRミラー領域500bの劈開端面には、誘電体無反射膜514が設けられている。
図示していないが、DFBレーザ領域500a及びDBRミラー領域500bにはそれぞれp型InPクラッド層507を用いて、基板の[110]方向、または[1−10]方向に延伸するように形成したストライプ状のメサ部を有しており、各々のストライプは長手方向に互いに対向するように形成されている。
ここで、図5Bに示すように、ウェハの一部をn型InPバッファ層501に到達するまでエッチングし、露出したn型InPバッファ層501表面にn型電極513を蒸着している。また、図示していないが、隣接する素子間のn型InPバッファ層501はエッチングにより除去し、光軸垂直方向に配置された各素子が電気的に分離される構造とする。なお、InGaAlAs系活性層502の光軸方向長さやその他の寸法、及び回折格子の設計は第1の実施形態のDRレーザと同じとしてよい。
以上の構造を有する半絶縁基板上のDRレーザ500の直流電流特性を評価したところ、室温でしきい電流が5mA、スロープ効率が0.35W/Aとn型InP基板上に作成した場合と同等の良好な発振特性を得た。また、発振スペクトル形状においても、n型InP基板上のレーザと同様にBJ集積界面近傍からの反射や吸収に依存する特性劣化は見られず、歩留まりよいDRレーザを作製することができた。
続いて、このレーザを4チャンネルのアレイ状に切り出し、25Gb/sのアイ開口を評価した。本実施形態のDRレーザは、各チャンネルが電気的に分離されているため、アレイ構造において各チャンネルを差動駆動することが可能である。各素子に印加する直流バイアス電流を60mAで固定し、差動駆動による25Gb/sのアイ波形を評価した結果、振幅電流20mAの低振幅でのアイ開口を確認することができた。
以上から、本発明の第4の実施形態によれば、低電力駆動に対応したDRレーザを高い歩留まりで作製することができた。
[第5の実施形態]
次に、本発明の第5の実施形態について説明する。第5の実施形態は、本発明を埋め込みヘテロ(BH:Beried Hetero)型の上方回折格子型DRレーザに適用した例である。図6Aは、本実施形態のDRレーザ600の光共振器部分の光軸方向断面図であり、図6B、図6Cはそれぞれ、図6AのL4、L5位置における光軸垂直方向の断面図である。
図6Aに示すように、本実施形態のDFBレーザ領域600aの光共振器部分の光軸方向断面構造は、n型InP基板601上に、InGaAlAs系活性層602、p型InPスペーサ層603、604、p型InGaAsP回折格子層605、p型InPクラッド層606、p型InGaAsコンタクト層609を備える。ここで、DFBレーザ領域600aの長さは例えば150μmとする。
また、図6Bに示すように、DFBレーザ領域600aの光軸垂直方向の構造は、光共振器部分以外のInGaAlAs系活性層602をn型InP基板601に到達するまでエッチング除去したのち、両脇部分を半絶縁性InP埋め込み層614で埋め込んだ、所謂ハイメサ型のBH構造である。ここでは、半絶縁性InPとして、FeドープInPを用いることとするが、その他の半絶縁性InPとして、RuドープInPを用いてもよい。
また、DBRミラー領域600bの光共振器部分は、n型InP基板601に、アンドープInGaAsP光導波路層607、及び、DFBレーザ領域600aと共通の半導体層である、p型InPスペーサ層604、p型InGaAsP回折格子層505、p型InPクラッド層606を備える。また、DBRミラー領域600bの長さは250μmである。
また、光軸垂直方向の構造は図6Cに示すように、導波路層となる半導体層の両脇をn型InP基板601に到達するまでエッチング除去し、DFBレーザ領域600aと同じ半絶縁性のInP埋め込み層614で埋め込んでいる。
ここで、DBRミラー領域600bはDFBレーザ領域600aの後端面(図6Aの右側)に連なるように形成され、ハイメサストライプ構造はDFBレーザ領域600aから連続して形成されている。
また、InGaAlAs系活性層602とアンドープInGaAsP光導波路層607の間には、n型InP側壁形状制御層608が挿入されている。また、p型InGaAsコンタクト層609及び、p型電極611は電流注入するDFBレーザ領域600aのみに具備されており、DBRミラー領域600bには形成されていない。
n型InP基板612の裏面には、n型電極612が設けられている。また、DFBレーザ領域600aとDBRミラー領域600bの劈開端面には、誘電体無反射膜613が設けられている。
次に本実施形態のDRレーザ600の製造方法を説明する。本実施形態のDRレーザ600の製造方法は、アンドープInGaAsP光導波路層607をBJ集積するまでの方法は第1の実施形態と同じである。続くエピタキシャル成長において、本実施形態では、ウェハ全面に渡り、p型InPスペーサ層604、p型InGaAsP回折格子層605を成長する。続いて、第1の実施形態と同様の手順で回折格子を形成し、p型InPクラッド層606をエピタキシャル成長する。ここでは、回折格子のピッチは一定としたが、DFBレーザ領域600aの上部に位相シフトを設けてもよい。あるいは、一部が他の領域と異なるピッチを有するように、ピッチ長が部分的に変調された構造でもよい。
従って、本実施形態においても、第1の実施形態と同様にBJ集積の境界近傍を含んだ、DFBレーザ領域600aからDBRミラー領域600bに渡って、良好な接続性を有する回折格子層が形成されている。
続いて、DFBレーザ領域600aからDBRミラー領域600bに渡って、ストライプ状のSiOパターニングマスクを形成し、不要部分の半導体多層をn型InP基板601に到達するまでエッチング除去する。
続いて、SiOマスクを残したまま、ウェハを有機金属成長炉に導入し、エッチング除去した部分に半絶縁性のInPを成長する。ここで、半絶縁性のInPとして、FeドープのInPを用いた。以上の工程により、形成された半導体層が図6B,Cに示すようなハイメサ型のBH構造が完成する。その後、DFBレーザ領域600aの所定部分のみに、p型電極611を形成し、ウェハを100μmの厚さに研磨する。研磨後、n型InP基板612の裏面に、n型電極612を形成する。
以上の工程を経たウェハから、劈開によりレーザチップを切り出した後、素子両端面にそれぞれ誘電体無反射膜613を形成し、DRレーザ600が完成する。
このDRレーザ600の直流電流特性を評価した結果、BH構造による効率的な電流注入を反映し、85℃の高温下においてのしきい電流10mAの低しきい電流でレーザ発振した。また、横モード抑圧比が50dB以上の良好な単一モード発振を得た。このときの発振スペクトルにはBJ集積領域近傍での余分な反射あるいは、回折格子位相の不連続や回折格子層の接続不良に起因した、劣化は見られず、低閾値のBH型DRレーザを良好な歩留まりで作製することができた。
[光送受信モジュール]
次に、図7に基づき、本発明の実施形態に係るDRレーザを搭載した光送受信モジュール(光モジュール)の構成例について説明する。なお、光送受信モジュールに搭載されるDRレーザは、本発明を適用した半導体光集積素子であれば、上述した第1〜第5の実施形態に限られるものではない。
図7に示されるように、光送受信モジュール1000は上方回折格子型DRレーザを内蔵した光送信モジュール1100、外部からの光受信信号を受信する光受信モジュール1200を備えている。更に、光送信モジュール1100及び光受信モジュール1200はそれぞれフレキシブル基板1110,1210でプリント基板(メイン基板)1300と接続しており、電気信号のやり取りを行っている。また、プリント基板1300上には光送信モジュール1100へ繋がっている駆動IC1320、光受信モジュール1200と繋がっている増幅器1310が搭載されており、更に外部インターフェース1500により外部と電気接続されるようになっており、駆動回路を形成している。また光送信モジュール1100、光受信モジュール1200、プリント基板1300等は筺体1600に収められている。
外部インターフェース1500より入力された電気送信信号は、駆動IC1320で増幅され、フレキシブル基板1110を通り光送信モジュール1100内の上方回折格子型DRレーザへと伝達され、上方回折格子型DRレーザにて電気送信信号は光送信信号に変換され、外部へと発振される。本願発明の高歩留である上方回折格子型DRレーザを備えることで、低価格な光送受信モジュール1000を実現することが出来る。
またここでは、送信機能と受信機能の両方を備えた光送受信モジュール1000について説明したが、送信機能だけを備えたものであっても構わない。
101、201、301、410、601 n型InP基板、
550 半絶縁性InP基板、
501 n型InPバッファ層、
202、302、402、502、602 InGaAlAs系活性層、
106、203、303、403、503、130 p型InGaAsPエッチング停止層、
107、204、206、304、306、404、406、504、506、603、604 p型InPスペーサ層、
108、205、305、405、505、605 p型InGaAsP回折格子層、
113、207、308、408、507、606 p型InPクラッド層、
110、208、309、409、508、607 アンドープInGaAsP光導波路層、
109、209、310、410、509、608 n型InP側壁形状制御層、
114、210、311、411、510、609 p型InGaAsコンタクト層、
115、119、211、312、511、610 SiO保護膜、
116、212、313、413、512、611 p型電極、
117、213、314、414、513、612 n型電極、
118、214、315、415、418、514、613 誘電体無反射膜、
416 集積ミラー、
417 集積レンズ、
419 p型電極パッド、
420 n型電極コンタクト部、
421 リッジ型ストライプ、
307、407 p型InPバッファ層、
102 n型InGaAlAs光ガイド層、
103 InGaAlAs多重量子井戸、
104 p型InGaAlAs光ガイド層、
105 p型InAlAs電子ストップ層、
111 アンドープInPクラッド層、
112 アンドープInGaAsP回折格子層、
614 半絶縁性InP埋め込み層、
215 SiOパターニングマスク。

Claims (15)

  1. 半導体基板上に、第1半導体光素子及び第2半導体光素子が、光軸を揃え突き合わせ接続される半導体光集積素子であって、
    前記第1半導体光素子は、光を発生する活性層を含み、
    前記第2半導体光素子は、前記活性層で発生する光を導波する導波路層を含み、
    前記半導体光集積素子は、
    前記活性層と前記導波路層の上部の全面に渡って、一回のエピタキシャル成長で形成される回折格子層及びエッチング停止層を含む半導体再成長層と、
    前記半導体再成長層の上部に形成されるクラッド層と、を含み、
    前記回折格子層は第1導電型にドーピングされ、
    前記回折格子層は前記エッチング停止層の上に配置される、
    ことを特徴とする半導体光集積素子。
  2. 請求項1に記載の半導体光集積素子において、
    前記半導体再成長層が、前記クラッド層を所定のエッチング溶液を用いて化学エッチングする際のエッチング停止層を含む
    ことを特徴とする半導体光集積素子。
  3. 請求項に記載の半導体光集積素子において、
    前記半導体再成長層は、
    記エッチング停止層の上に前記スペーサ層が形成され、
    前記スペーサ層の上に前記回折格子層が形成される
    ことを特徴とする半導体光集積素子。
  4. 請求項1乃至のいずれかに記載の半導体光集積素子において、
    前記半導体再成長層は、前記クラッド層と同一の半導体材料からなり、前記クラッド層とはドーピングイオン濃度が異なる半導体材料からなるバッファ層を更に含み、
    前記バッファ層は、前記活性層および前記導波路層の上に形成される
    ことを特徴とする半導体光集積素子。
  5. 請求項1乃至のいずれかに記載の半導体光集積素子において、
    光軸を揃え突き合わせ接続される前記活性層と前記導波路層との接続界面に形成される側壁形状制御層を含む
    ことを特徴とする半導体光集積素子。
  6. 請求項に記載の半導体光集積素子において、
    前記活性層は、アルミを含み、
    前記活性層の上に、リンを含むリン系スペーサ層を含み、
    前記リン系スペーサ層は、前記活性層を覆い、且つ、前記半導体光集積素子における前記接続界面とは反対の端部から前記側壁形状制御層の上にまで達する庇状に形成される
    ことを特徴とする半導体光集積素子。
  7. 請求項1乃至のいずれかに記載の半導体光集積素子において、
    前記第1半導体光素子は、分布帰還型半導体レーザであり、
    前記第2半導体光素子は、分布ブラッグ反射ミラーである
    ことを特徴とする半導体光集積素子。
  8. 請求項1乃至のいずれかに記載の半導体光集積素子において、
    前記第2半導体光素子と反対側において、前記第1半導体光素子と光軸を揃え突き合わせ接続される第3半導体光素子を更に含み、
    前記第3半導体光素子は、
    前記活性層で発生する光を導波する導波路層を含み、
    前記半導体再成長層は、前記活性層、前記第2半導体光素子の前記導波路層及び前記第3半導体光素子の前記導波路層の上部の全面に渡って、一回のエピタキシャル成長で形成される回折格子層及びエッチング停止層をみ、
    前記回折格子層は前記第1導電型にドーピングされ、
    前記回折格子層は前記エッチング停止層の上に配置される、
    ことを特徴とする半導体光集積素子。
  9. 請求項に記載の半導体光集積素子において、
    前記第3半導体光素子は、分布ブラッグ反射ミラーである
    ことを特徴とする半導体光集積素子。
  10. 請求項1乃至のいずれかに記載の半導体光集積素子において、
    光出射端に前記活性層から発生した光を前記半導体基板面に向かって反射させる反射鏡と、
    前記半導体基板面上であって、前記反射鏡によって反射された光が出射する位置に設けられた、当該光を集光するためのレンズと、を更に含む
    ことを特徴とする半導体光集積素子。
  11. 半導体基板上に、第1半導体光素子及び第2半導体光素子が、光軸を揃え突き合わせ接続される半導体光集積素子の製造方法であって、
    前記第1半導体光素子に、光を発生する活性層を形成する工程と、
    前記第2半導体光素子に、前記活性層で発生する光を導波する導波路層を形成する工程と、
    前記活性層と前記導波路層の上部の全面に渡って、エッチング停止層及び回折格子層をこの順に一回のエピタキシャル成長で形成する工程と、
    前記回折格子層に第1導電型にドーピングをする工程と、
    前記エッチング停止層及び回折格子層を含む半導体再成長層の上部にクラッド層を形成する工程と、を含む、
    半導体光集積素子の製造方法。
  12. 請求項11に記載の半導体光集積素子の製造方法において、
    前記クラッド層を所定のエッチング溶液を用いて化学エッチングする際のエッチング停止層と、前記クラッド層と同一の半導体材料であり、前記クラッド層とはドーピングイオン濃度が異なる半導体材料からなるスペーサ層と、回折格子層を順に積層して形成する工程と、
    前記回折格子層に光軸方向に沿って所定のピッチを有する回折格子を形成する工程と
    を含む
    ことを特徴とする半導体光集積素子の製造方法。
  13. 請求項11又は12に記載の半導体光集積素子の製造方法において、
    前記活性層で発生する光を導波する導波路層を含む、前記第1半導体光素子と光軸を揃え突き合わせ接続される第3半導体光素子を、前記第2半導体光素子と反対側に形成する工程を更に含み、
    前記一回のエピタキシャル成長で形成する工程では、前記活性層、前記第2半導体光素子の前記導波路層及び前記第3半導体光素子の前記導波路層の上部の全面に渡って、前記エッチング停止層及び回折格子層がこの順に一回のエピタキシャル成長で形成される
    ことを特徴とする半導体光集積素子の製造方法。
  14. 請求項11乃至13に記載のいずれかひとつの半導体光集積素子の製造方法において、
    マストランスポート現象によって、前記半導体基板の形状を変化させて、前記活性層と前記導波路層との接続界面において、前記活性層と前記導波路層のそれぞれの側壁に接する側壁形状制御層を形成する工程と、
    前記活性層の直上にリンを含むリン系スペーサ層を形成する工程と、を更に含み、
    前記活性層は、アルミを含み、
    前記リン系スペーサ層は、前記活性層を覆い、且つ、前記半導体光集積素子における前記接続界面とは反対の端部から前記側壁形状制御層の上にまで達する庇状に形成される
    ことを特徴とする半導体光集積素子の製造方法。
  15. 請求項1乃至10のいずれかに記載の半導体光集積素子と、
    前記半導体光集積素子を駆動する駆動回路と、
    前記半導体光集積素子及び前記駆動回路を収容する筺体と、を備えることを特徴とする光モジュール。
JP2014248981A 2014-12-09 2014-12-09 半導体光集積素子、半導体光集積素子の製造方法及び光モジュール Active JP6487195B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014248981A JP6487195B2 (ja) 2014-12-09 2014-12-09 半導体光集積素子、半導体光集積素子の製造方法及び光モジュール
US14/961,984 US9780530B2 (en) 2014-12-09 2015-12-08 Semiconductor integrated optical device, manufacturing method thereof and optical module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014248981A JP6487195B2 (ja) 2014-12-09 2014-12-09 半導体光集積素子、半導体光集積素子の製造方法及び光モジュール

Publications (3)

Publication Number Publication Date
JP2016111263A JP2016111263A (ja) 2016-06-20
JP2016111263A5 JP2016111263A5 (ja) 2017-09-21
JP6487195B2 true JP6487195B2 (ja) 2019-03-20

Family

ID=56095185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014248981A Active JP6487195B2 (ja) 2014-12-09 2014-12-09 半導体光集積素子、半導体光集積素子の製造方法及び光モジュール

Country Status (2)

Country Link
US (1) US9780530B2 (ja)
JP (1) JP6487195B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10063032B2 (en) 2016-03-06 2018-08-28 Finisar Corporation Distributed reflector laser
DE102016106495A1 (de) * 2016-04-08 2017-10-12 Osram Opto Semiconductors Gmbh Halbleiterlaser
JP6388007B2 (ja) * 2016-08-08 2018-09-12 三菱電機株式会社 光デバイスの製造方法
JP7046484B2 (ja) * 2016-11-30 2022-04-04 日本ルメンタム株式会社 アレイ半導体光素子、光送信モジュール、及び光モジュール、並びに、それらの製造方法
DE102017100997A1 (de) * 2017-01-19 2018-07-19 Osram Opto Semiconductors Gmbh Halbleiterlaser und Verfahren zur Herstellung eines solchen Halbleiterlasers
CN107863686B (zh) * 2017-10-25 2023-05-09 中国科学院福建物质结构研究所 一种激光二极管与背光探测器集成的制备方法及集成芯片
JP2020174140A (ja) * 2019-04-11 2020-10-22 住友電気工業株式会社 半導体集積光デバイス、半導体集積光デバイスを作製する方法
FR3095903B1 (fr) * 2019-05-09 2022-12-09 Commissariat Energie Atomique Laser monomode hybride III-V sur silicium de fabrication simplifiée
CN110824721B (zh) * 2019-09-24 2021-11-23 杭州驭光光电科技有限公司 衍射光学组件的设计方法及衍射光学组件
US11251585B2 (en) 2019-10-01 2022-02-15 Ii-Vi Delaware, Inc. DFB with weak optical feedback
US11233375B2 (en) 2019-10-01 2022-01-25 Ii-Vi Delaware, Inc. Two-kappa DBR laser
US11784464B2 (en) 2020-09-30 2023-10-10 Ii-Vi Delaware, Inc. Directly modulated laser
JP2024113981A (ja) 2023-02-10 2024-08-23 富士通オプティカルコンポーネンツ株式会社 光デバイス、光モジュール及び光トランシーバ

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008277445A (ja) 2007-04-26 2008-11-13 Opnext Japan Inc 半導体レーザおよび光モジュール
JP5047704B2 (ja) 2007-06-20 2012-10-10 日本オクラロ株式会社 光集積素子
JP5163355B2 (ja) 2008-08-08 2013-03-13 富士通株式会社 半導体レーザ装置
WO2010111689A2 (en) * 2009-03-26 2010-09-30 Kaiam Corp. A semiconductor laser device and circuit for and method of driving same
JP5691216B2 (ja) * 2010-03-29 2015-04-01 富士通株式会社 光半導体集積素子及びその製造方法
JP6084428B2 (ja) * 2012-10-18 2017-02-22 日本オクラロ株式会社 半導体光集積素子及びその製造方法
US9048618B2 (en) * 2013-03-12 2015-06-02 Finisar Corporation Short gain cavity distributed bragg reflector laser

Also Published As

Publication number Publication date
US20160164257A1 (en) 2016-06-09
JP2016111263A (ja) 2016-06-20
US9780530B2 (en) 2017-10-03

Similar Documents

Publication Publication Date Title
JP6487195B2 (ja) 半導体光集積素子、半導体光集積素子の製造方法及び光モジュール
US8472494B2 (en) Semiconductor laser silicon waveguide substrate, and integrated device
WO2011096040A1 (ja) 半導体レーザ素子、半導体レーザ素子の製造方法および光モジュール
US9088132B2 (en) Semiconductor optical element, integrated semiconductor optical element, and semiconductor optical element module
JP2013251394A (ja) 半導体レーザ装置
US6850550B2 (en) Complex coupling MQW semiconductor laser
US9601903B2 (en) Horizontal cavity surface emitting laser device
US20150357792A1 (en) Semiconductor laser element, integrated semiconductor laser element, and method for producing semiconductor laser element
JP2017204601A (ja) 半導体レーザ
US7949020B2 (en) Semiconductor laser and optical integrated semiconductor device
JP2015164148A (ja) 集積型半導体光素子、及び集積型半導体光素子の製造方法
JP7376837B2 (ja) 半導体チップおよび光モジュール
CN107623250A (zh) 一种短腔长面发射激光器及其制造方法
US12027818B2 (en) Semiconductor laser
JP5206976B2 (ja) 半導体レーザ及びその製造方法
US20170194766A1 (en) Optical device and optical module
CN115051239A (zh) 可调谐电吸收调制激光器及其制备方法
JP5163355B2 (ja) 半導体レーザ装置
JP2002057405A (ja) 半導体レーザ装置及びその製造方法
JP4457000B2 (ja) 光増幅装置
JP2009016878A (ja) 半導体レーザ及びそれを用いた光モジュール
JP2000183443A (ja) スポットサイズ変換器付き半導体レーザ装置、及びその製造方法
JP2009244648A (ja) 光変調器、その製造方法、光集積素子およびその製造方法
US20130129278A1 (en) Integrated semiconductor device
JP5310187B2 (ja) 半導体レーザ、その製造方法、及び光送信器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170807

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170807

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181009

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190221

R150 Certificate of patent or registration of utility model

Ref document number: 6487195

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250