JP6487195B2 - 半導体光集積素子、半導体光集積素子の製造方法及び光モジュール - Google Patents

半導体光集積素子、半導体光集積素子の製造方法及び光モジュール Download PDF

Info

Publication number
JP6487195B2
JP6487195B2 JP2014248981A JP2014248981A JP6487195B2 JP 6487195 B2 JP6487195 B2 JP 6487195B2 JP 2014248981 A JP2014248981 A JP 2014248981A JP 2014248981 A JP2014248981 A JP 2014248981A JP 6487195 B2 JP6487195 B2 JP 6487195B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor optical
semiconductor
integrated device
optical integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014248981A
Other languages
English (en)
Other versions
JP2016111263A5 (ja
JP2016111263A (ja
Inventor
光一朗 足立
光一朗 足立
鈴木　崇功
崇功 鈴木
康 佐久間
康 佐久間
和彦 直江
和彦 直江
慧 中西
慧 中西
Original Assignee
日本オクラロ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本オクラロ株式会社 filed Critical 日本オクラロ株式会社
Priority to JP2014248981A priority Critical patent/JP6487195B2/ja
Priority to US14/961,984 priority patent/US9780530B2/en
Publication of JP2016111263A publication Critical patent/JP2016111263A/ja
Publication of JP2016111263A5 publication Critical patent/JP2016111263A5/ja
Application granted granted Critical
Publication of JP6487195B2 publication Critical patent/JP6487195B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/12—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
    • H01S5/1231—Grating growth or overgrowth details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2081—Methods of obtaining the confinement using special etching techniques
    • H01S5/209—Methods of obtaining the confinement using special etching techniques special etch stop layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H01S5/0267—Integrated focusing lens
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/028—Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
    • H01S5/0287—Facet reflectivity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/12—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
    • H01S5/125—Distributed Bragg reflector [DBR] lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は、半導体光集積素子、半導体光集積素子の製造方法及び光モジュールに関する。
近年では、素子高機能化や光モジュール小型化のため、光を発生するレーザ部と種々の機能素子が同一基板上にモノリシック集積された半導体光集積素子（例えば特許文献１）が開発されている。
集積構造の製造方法として、最初に結晶成長した半導体積層構造の一部の領域にマスクを形成し、不要部分をエッチングにより除去し、除去した領域に異なる半導体積層構造を再度結晶成長（以下、単に「再成長」という）する方法が知られている。異なる半導体積層構造が接続する領域では、光軸をそろえて形成されるため、上記の手法は一般に突き合わせ接続（Ｂｕｔｔ Ｊｏｉｎｔ：ＢＪ）と呼ばれている。ＢＪを用いれば、集積される半導体光素子それぞれに対して、最適な半導体積層構造を独立に設計できるため、高機能な半導体光集積素子を製造できる。
例えば、ＢＪにより製造される半導体光集積素子として、特許文献２では、半導体レーザと電界吸収型変調器を同一基板上にＢＪ集積し、ＢＪ接続上に保護層を設けることで、高い信頼性と歩留まりを確保したＢＪ集積素子が開示されている。
また、特許文献３には、分布帰還型（Ｄｉｓｔｒｉｂｕｔｅｄ Ｆｅｅｄｂａｃｋ：ＤＦＢ）レーザの縦単一モード発振歩留まりと高速特性の両方を向上するＢＪ集積構造として、分布反射型（Ｄｉｓｔｒｉｂｕｔｅｄ Ｒｅｆｌｅｃｔｏｒ：ＤＲ）レーザが開示されている。
ＤＲレーザは、ＤＦＢレーザの後端面に、ＤＦＢレーザに集積されている回折格子と同一周期の回折格子と受動導波路からなる分布反射型（Ｄｉｓｔｒｉｂｕｔｅｄ Ｂｒａｇｇ Ｒｅｆｌｅｃｔｏｒ：ＤＢＲ）ミラーをＢＪ集積した半導体レーザである。また、ＤＢＲミラーのＤＦＢレーザと接続していない端面および、ＤＦＢレーザの前端面（レーザ光出射端）にはそれぞれ無反射膜が形成されている。更に、ＤＦＢレーザ領域とＤＢＲミラー領域に渡って、回折格子は同一位相となっている。
良く知られているように、ＤＦＢレーザの縦単一モード発振特性は回折格子の端面位相に強く影響を受ける。しかしながら、通信波長帯ＤＦＢレーザの回折格子は２００ｎｍ程度であるため、劈開により回折格子の位相を精密に制御することはほぼ不可能でありランダム性が生じる。これに対して、ＤＲレーザでは劈開によりＤＦＢレーザの端面に生じていた回折格子位相のランダム性を除去できるため、縦単一モード発振歩留まりを向上できる。
また、一般に半導体レーザは、光を発生する活性層領域の体積を低減することで、素子に固有の緩和振動周波数を増大でき、高速特性を向上できる。活性層の性能や横モードに影響なく、簡易に活性層体積を低減する手段として素子の短共振器化が有効である。しかし、ＤＦＢレーザでは共振器長が素子長となるため、短共振器化すると劈開時のハンドリングが困難になる。特に、２５Ｇｂｐｓ以上の高速変調を実現するためには、直接変調型レーザの共振器長は１００μｍ近傍に短縮する必要があり、この問題が顕著となる。これに対してＤＲレーザでは、ＤＢＲミラーをＢＪ集積しているため、高速化に必要な短いＤＦＢ長とハンドリング可能な素子長を両立することが可能である。
ＤＲレーザにおいて安定なレーザ発振を得るためには、ＤＦＢレーザ領域からＤＢＲミラー領域に渡って、回折格子が途切れることなく同一位相に接続されていることが必要である。
また、特許文献４には、回折格子をＤＦＢレーザ領域の活性層の上方及び、ＤＢＲミラー領域の受動導波路層の上方に形成した構造を有するＤＲレーザが開示されている。以降ではこのようなＤＲレーザを特許文献３に記載のＤＲレーザと区別するため、上方回折格子型ＤＲレーザと称する。
上方回折格子型ＤＲレーザでは、通常の半導体基板上に活性層や導波路層をエピタキシャル成長後、これら半導体層の上方に回折格子を形成するため、半導体基板の表面モフォロジーに起因した特性劣化は発生しない。そのため、上方回折格子型ＤＲレーザは、回折格子を厚くして高い反射係数を実現したい場合などに有利な構造といえる。
特開２００８−２７７４４５号公報 特開２００９−４４８８号公報 特開２０１０−４５０６６号公報 特開２０１４−０８２４１１号公報
しかしながら、上記の特許文献４に記載の上方回折格子型ＤＲレーザは、ＤＦＢレーザ領域の活性層の上方と、ＤＢＲミラー領域の導波路層の上方とにそれぞれ別工程でエピタキシャル成長により回折格子層を形成しているため、ＤＦＢレーザ領域とＤＢＲミラー領域とにおいて回折格子に段差や不連続が生じることがある。
また、上記の特許文献４に記載の上方回折格子型ＤＲレーザでは、ＤＦＢレーザ領域の活性層の上方と、ＤＢＲミラー領域の導波路層の上方とにそれぞれ別工程でエピタキシャル成長によりエッチング停止層を形成しているため、ＤＦＢレーザ領域とＤＢＲミラー領域とにおいてエッチング停止層に段差が生じ、段差からエッチング液が浸入してプロセス不良を生じることもある。
このように、活性層を備える第１の半導体素子と、導波路層を備える第２の半導体素子とをＢＪ接続して構成される半導体光集積素子において、活性層の上部と、導波路層の上部にエピタキシャル成長により形成される半導体層に接続不良が生じることで歩留まりが悪化するという課題がある。
（１）本発明の一側面に係る半導体光集積素子は、半導体基板上に、第１半導体光素子及び第２半導体光素子が、光軸を揃え突き合わせ接続される半導体光集積素子であって、前記第１半導体光素子は、光を発生する活性層を含み、前記第２半導体光素子は、前記活性層で発生する光を導波する導波路層を含み、前記半導体光集積素子は、前記活性層と前記導波路層の上部の全面に渡って、一回のエピタキシャル成長で形成される回折格子層又はエッチング停止層の少なくとも一方を含む半導体再成長層と、前記半導体再成長層の上部に形成されるクラッド層と、を含む。
（２）本発明の一側面では、（１）に記載の半導体光集積素子において、前記半導体再成長層が、前記クラッド層を所定のエッチング溶液を用いて化学エッチングする際のエッチング停止層を含むこととする。
（３）本発明の一側面では、（１）に記載の半導体光集積素子において、前記半導体再成長層が、前記クラッド層と同一の半導体材料により形成され、前記半導体再成長層が、前記クラッド層とはドーピングイオン濃度が異なる半導体材料からなるスペーサ層と、前記スペーサ層の上に形成される、前記光の光軸方向に沿って所定のピッチを有する回折格子が形成される回折格子層と、を含むこととする。
（４）本発明の一側面では、（３）に記載の半導体光集積素子において、前記半導体再成長層が、前記クラッド層を所定のエッチング溶液を用いて化学エッチングする際のエッチング停止層を更に含み、前記エッチング停止層の上に前記スペーサ層が形成され、前記スペーサ層の上に前記回折格子層が形成されることとする。
（５）本発明の一側面では、（１）乃至（４）のいずれかに記載の半導体光集積素子において、前記半導体再成長層は、前記クラッド層と同一の半導体材料からなり、前記クラッド層とはドーピングイオン濃度が異なる半導体材料からなるバッファ層を更に含み、前記バッファ層は、前記活性層および前記導波路層の上に形成されることとする。
（６）本発明の一側面では、（１）乃至（５）のいずれかに記載の半導体光集積素子において、光軸を揃え突き合わせ接続される前記活性層と前記導波路層との接続界面に形成される側壁形状制御層を含むこととする。
（７）本発明の一側面では、（６）に記載の半導体光集積素子において、前記活性層は、アルミを含み、前記活性層の上に、リンを含むリン系スペーサ層を含み、前記リン系スペーサ層は、前記活性層を覆い、且つ、前記半導体光集積素子における前記接続界面とは反対の端部から前記側壁形状制御層の上にまで達する庇状に形成されることとする。
（８）本発明の一側面では、（１）乃至（７）のいずれかに記載の半導体光集積素子において、前記第１半導体光素子は、分布帰還型半導体レーザであり、前記第２半導体光素子は、分布ブラッグ反射ミラーであることとする。
（９）本発明の一側面では、（１）乃至（８）のいずれかに記載の半導体光集積素子において、前記第２半導体光素子と反対側において、前記第１半導体光素子と光軸を揃え突き合わせ接続される第３半導体光素子を更に含み、前記第３半導体光素子は、前記活性層で発生する光を導波する導波路層を含み、前記半導体再成長層は、前記活性層、前記第２半導体光素子の前記導波路層及び前記第３半導体光素子の前記導波路層の上部の全面に渡って、一回のエピタキシャル成長で形成される回折格子層又はエッチング停止層の少なくとも一方を含むこととする。
（１０）本発明の一側面では、（９）に記載の半導体光集積素子において、前記第３半導体光素子は、分布ブラッグ反射ミラーであることとする。
（１１）本発明の一側面では、（１）乃至（１０）のいずれかに記載の半導体光集積素子において、光出射端に前記活性層から発生した光を前記半導体基板面に向かって反射させる反射鏡と、前記半導体基板面上であって、前記反射鏡によって反射された光が出射する位置に設けられた、当該光を集光するためのレンズと、を更に含むこととする。
（１２）本発明の一側面に係る半導体光集積素子の製造方法は、半導体基板上に、第１半導体光素子及び第２半導体光素子が、光軸を揃え突き合わせ接続される半導体光集積素子の製造方法であって、前記第１半導体光素子に、光を発生する活性層を形成する工程と、前記第２半導体光素子に、前記活性層で発生する光を導波する導波路層を形成する工程と、前記活性層と前記導波路層の上部の全面に渡って、回折格子層又はエッチング停止層を一回のエピタキシャル成長で形成する工程と、前記回折格子層又はエッチング停止層を含む半導体再成長層の上部にクラッド層を形成する工程と、を含む。
（１３）本発明の一側面では、（１２）に記載の半導体光集積素子の製造方法において、前記クラッド層を所定のエッチング溶液を用いて化学エッチングする際のエッチング停止層と、前記クラッド層と同一の半導体材料であり、前記クラッド層とはドーピングイオン濃度が異なる半導体材料からなるスペーサ層と、回折格子層を順に積層して形成する工程と、前記回折格子層に光軸方向に沿って所定のピッチを有する回折格子を形成する工程とを含むこととする。
（１４）本発明の一側面では、（１２）又は（１３）に記載の半導体光集積素子の製造方法において、前記活性層で発生する光を導波する導波路層を含む、前記第１半導体光素子と光軸を揃え突き合わせ接続される第３半導体光素子を、前記第２半導体光素子と反対側に形成する工程を更に含み、前記一回のエピタキシャル成長で形成する工程では、前記活性層、前記第２半導体光素子の前記導波路層及び前記第３半導体光素子の前記導波路層の上部の全面に渡って、前記回折格子層又はエッチング停止層が一回のエピタキシャル成長で形成されることとする。
（１５）本発明の一側面では、（１２）乃至（１４）のいずれかに記載の半導体光集積素子の製造方法において、マストランスポート現象によって、前記半導体基板の形状を変化させて、前記活性層と前記導波路層との接続界面において、前記活性層と前記導波路層のそれぞれの側壁に接する側壁形状制御層を形成する工程と、前記活性層の直上にリンを含むリン系スペーサ層を形成する工程と、を更に含み、前記活性層は、アルミを含み、前記リン系スペーサ層は、前記活性層を覆い、且つ、前記半導体光集積素子における前記接続界面とは反対の端部から前記側壁形状制御層の上にまで達する庇状に形成されることとする。
（１６）本発明の一側面に係る光モジュールは、（１）乃至（１１）のいずれかに記載の半導体光集積素子と、前記半導体光集積素子を駆動する駆動回路と、前記半導体光集積素子及び前記駆動回路を収容する筺体と、を備える。
本発明の一側面に係る半導体光集積素子によれば、活性層と導波路層の上部に渡って形成されるエッチング停止層又は回折格子層を含む半導体再成長層のＢＪ接続界面近傍での接続不良を低減させ、歩留まりを向上させることができる。
第１の実施形態に係るＤＲレーザの光軸方向断面図である。 第１の実施形態に係るＤＲレーザの光軸方向垂直断面図である。 第１の実施形態に係るＤＲレーザの光軸方向垂直断面図である。 第１の実施形態に係るＤＲレーザの製造工程を示す断面図である。 第１の実施形態に係るＤＲレーザの製造工程を示す断面図である。 第１の実施形態に係るＤＲレーザの製造工程を示す断面図である。 第１の実施形態に係るＤＲレーザの製造工程を示す断面図である。 第１の実施形態に係るＤＲレーザの製造工程を示す断面図である。 第１の実施形態に係るＤＲレーザの製造工程を示す断面図である。 第１の実施形態に係るＤＲレーザの製造工程を示す断面図である。 第１の実施形態に係るＤＲレーザの製造工程を示す断面図である。 第１の実施形態に係るＤＲレーザの製造工程を示す断面図である。 第２の実施形態に係るＤＲレーザの光軸方向断面図である。 第３の実施形態に係るＤＲレーザの光軸方向断面図である。 第３の実施形態に係るＤＲレーザの上面図である。 第４の実施形態に係るＤＲレーザの光軸方向断面図である。 第４の実施形態に係るＤＲレーザの光軸方向垂直断面図である。 第５の実施形態に係るＤＲレーザの光軸方向断面図である。 第５の実施形態に係るＤＲレーザの光軸方向垂直断面図である。 第５の実施形態に係るＤＲレーザの光軸方向垂直断面図である。 本発明の実施形態に係るＤＲレーザを搭載した光モジュールの構成図である。 本発明の比較例に係るＤＲレーザの光軸方向断面図である。 本発明の比較例に係るＤＲレーザの光軸方向断面図である。
以下、本発明の実施の形態（以下、実施形態）について、図面を参照しつつ説明する。なお、図面において、同一又は同等の要素には同一の符号を付し、重複する説明を省略することがある。また、図はあくまで、本発明の実施形態を説明するものであって、図の大きさと実施形態の縮尺は必ずしも一致するものではない。また、本発明に関して影響しない、微小な段差や構造物などの詳細な記述は省略している。
［本発明の比較例］
本発明の実施形態を説明する前に、まず本発明の比較例に係る上方回折格子型ＤＲレーザの一構成例について説明する。
図８Ａは、本発明の比較例に係る上方回折格子型ＤＲレーザ１００の光軸方向断面図である。ここで、ＤＦＢレーザ領域１００ａは、ｎ型ＩｎＰ基板１０１、ｎ型ＩｎＧａＡｌＡｓ光ガイド層１０２、ＩｎＧａＡｌＡｓ多重量子井戸１０３、ｐ型ＩｎＧａＡｌＡｓ光ガイド層１０４、ｐ型ＩｎＡｌＡｓ電子ストップ層１０５、ｐ型ＩｎＧａＡｓＰエッチング停止層１０６、ｐ型ＩｎＰスペーサ層１０７、ｐ型ＩｎＧａＡｓＰ回折格子層１０８を加工して形成した回折格子、ｐ型ＩｎＰクラッド層１１３、ｐ型ＩｎＧａＡｓコンタクト層１１４、ｐ型電極１１６から成る。
また、ＤＢＲミラー領域（受動領域）１００ｂは、ｎ型ＩｎＰ基板１０１上にアンドープＩｎＧａＡｓＰ光導波路層１１０、ｐ型ＩｎＧａＡｓＰエッチング停止層１３０，アンドープＩｎＰクラッド層１１１、アンドープＩｎＧａＡｓＰ回折格子層１１２をそれぞれ積層した構造から成る。
また、ＤＦＢレーザ領域１００ａとＤＢＲミラー領域１００ｂの接続部には、ｎ型ＩｎＰ側壁形状制御層１０９が形成されている。
ここで、ｎ型ＩｎＰ側壁形状制御層１０９のＤＦＢレーザ領域１００ａ側の側壁は、ｎ型ＩｎＰ基板１０１、ｎ型ＩｎＧａＡｌＡｓ光ガイド層１０２、ＩｎＧａＡｌＡｓ多重量子井戸１０３、ｐ型ＩｎＧａＡｌＡｓ光ガイド層１０４、ｐ型ＩｎＡｌＡｓ電子ストップ層１０５の５つの半導体層の側壁と接続されており、ＤＢＲミラー領域１００ｂ側の側壁はアンドープＩｎＧａＡｓＰ光導波路層１１０の側壁部と接続されている。また、ｐ型ＩｎＧａＡｓＰエッチング停止層１０６は、ｎ型ＩｎＰ側壁形状制御層１０９とｐ型ＩｎＡｌＡｓ電子ストップ層１０５を覆うように形成されている。
ここで、アンドープＩｎＧａＡｓＰ回折格子層１１２はｐ型ＩｎＧａＡｓＰ回折格子層１０８と良好な結晶性を維持しつつ連続的に接続されている必要がある。このような構造を歩留まり良く実現するためには、各半導体層の膜厚が設計に対して大きくずれず、面内分布よく形成されること、ＢＪ集積界面近傍で結晶が平坦であることが必要である。具体的には、各回折格子層の直下に形成されている、ｐ型ＩｎＡｌＡｓ電子ストップ層１０５と光導波路層１１０最表面の高さの差が数ｎｍ以下に制御され、ｐ型ＩｎＧａＡｓＰエッチング停止層１０６とｐ型ＩｎＧａＡｓＰエッチング停止層１３０の最表面の高さの差が数ｎｍ以下に制御され、アンドープＩｎＰ層１１１とｐ型ＩｎＰスペーサ層１０７の膜厚も数ｎｍ以下に制御され、且つこれらの界面は良好な結晶性を維持しつつ連続的に接続されている必要がある。このような構造を実現するためには、ＢＪ集積構造を形成する際のエピタキシャル成長において、ＢＪ集積界面の平坦性を維持しつつ、各半導体層の膜厚の作製誤差を数ｎｍ以下の精度で制御する必要がある。
しかしながら、ＳｉＯ２膜のマスク効果によりＢＪ集積層が凹凸形状となることが懸念される。また、マストランスポート現象は原子の移動を伴うため、この近傍で数ｎｍの精度での平坦性を制御性や面内歩留まり良く維持することは一般的には難しい。
また、実際に図８Ａの構造を作製した場合、エッチング誤差や、ｎ型ＩｎＰ側壁形状制御層１０９の形状、ＢＪ集積の接続面形状の影響、ＢＪ集積時の各層の成長膜厚誤差等の要因により、数ｎｍ以下程度の厚さ精度を歩留まり良く実現することは困難であり、実際には図８Ｂの接続部１２１に示されるように、アンドープＩｎＧａＡｓＰ回折格子層１１２とｐ型ＩｎＧａＡｓＰ回折格子層１０８に段差が生じ、連続的に接続されないことがある。また、同様に、ｐ型ＩｎＧａＡｓＰエッチング停止層１０６とｐ型ＩｎＧａＡｓＰエッチング停止層１３０もずれてしまうことがある。
なお、リッジ構造を形成する際のエッチングは、ＩｎＰはエッチングされ、ＩｎＧａＡｓＰはエッチングされないような溶液を用いて形成する。ここで図８Ａの構造であれば、ｐ型ＩｎＰクラッド層１１３、ｐ型ＩｎＰスペーサ層１０７、およびアンドープＩｎＰクラッド層１１１はエッチングされ、ｐ型ＩｎＧａＡｓＰエッチング停止層１０６とｐ型ＩｎＧａＡｓＰエッチング停止層１３０はエッチングされないために、凸状のリッジ構造が形成できる。しかしながら、図８Ｂの構造の場合は、ｐ型ＩｎＧａＡｓＰエッチング停止層１０６とｐ型ＩｎＧａＡｓＰエッチング停止層１３０がずれているため、エッチング溶液はアンドープＩｎＰクラッド層１１１もエッチングした後、ｎ型ＩｎＰ側壁形状制御層１０９もエッチングしてしまい、ｐ型ＩｎＧａＡｓＰエッチング停止層１３０でエッチングを停止することができなくなる。結果として、ｎ型ＩｎＰ側壁形状制御層１０９がエッチングされることによる空洞などが発生し、素子特性への影響が出る。
以下に説明する本発明の実施形態は、上記の課題を解決するものである。
［第１の実施形態］
第１の実施形態は本発明を、ＤＦＢレーザ領域とＤＢＲミラー領域が側壁形状制御層を介してＢＪ集積された、リッジ導波路型の上方回折格子型ＤＲレーザ（半導体光集積素子の一例）に適用したものである。
本発明の第１の実施形態に係る上方回折格子型ＤＲレーザの構造を図１Ａ、図１Ｂ、図１Ｃに基づき説明する。図１Ａは、上方回折格子型ＤＲレーザの光軸方向断面図である。また、図１Ｂ、図１Ｃはそれぞれ、図１ＡのＬ１、Ｌ２位置での光軸垂直方向の断面図である。
図１Ａに示すように、第１の実施形態のＤＲレーザ２００は、電流が注入されて光を発するＤＦＢレーザ領域２００ａと、電流が注入されずＤＦＢレーザ領域２００ａから発生した光を反射して再びＤＦＢレーザ領域２００ａに戻すＤＢＲミラー領域２００ｂとを備える。
本実施例のＤＲレーザ２００では、ＤＦＢレーザ領域２００ａのみに電流注入されるため、この領域のみにｐ型ＩｎＧａＡｓコンタクト層２１０及びｐ型電極２１２が設けられている。また、ｎ型ＩｎＰ基板２０１の裏面側にｎ型電極２１３が設けられている。また、ＤＲレーザ２００の両端面には、誘電体無反射膜２１４が設けられている。
また、ＤＦＢレーザ領域２００ａ及びＤＢＲミラー領域２００ｂには、図１Ｂ，図１Ｃに示すように、それぞれｐ型ＩｎＰクラッド層２０７を備え、基板の［１１０］方向、または［１−１０］方向（例えば図１Ａの左右方向）に延伸するように形成したストライプ状のメサ部を備えており、各々のストライプは光軸方向に互いに対向するように形成されている。
ここで、ＤＦＢレーザ領域２００ａは、ｎ型ＩｎＰ基板２０１上に、電流注入によって利得を生じるＩｎＧａＡｌＡｓ系活性層２０２と、ｐ型ＩｎＰスペーサ層２０６、ｐ型エッチング停止層２０３、ｐ型ＩｎＰスペーサ層２０４、ｐ型ＩｎＧａＡｓＰ回折格子層２０５、ｐ型ＩｎＰクラッド層２０７とを備える。例えば、ＤＦＢレーザ領域２００ａの長さは、１５０μｍであり、ＩｎＧａＡｌＡｓ系活性層２０２は、ＩｎＧａＡｌＡｓ系半導体層を複数層積層した半導体多重量子井戸であり、量子井戸層の組成波長は１．３１μｍとしてよい。
また、ＤＢＲミラー領域２００ｂは、ｎ型ＩｎＰ基板２０１上にアンドープＩｎＧａＡｓＰ光導波路層２０８の上部に、ｐ型エッチング停止層２０３、ｐ型ＩｎＰスペーサ層２０４、ｐ型ＩｎＧａＡｓＰ回折格子層２０５、ｐ型ＩｎＰクラッド層２０７を備え、ＤＦＢレーザ領域２００ａの後端面側（図２Ａにおける右側）に連なるように設けられている。導波路コア層となるアンドープＩｎＧａＡｓＰ光導波路層２０８は、ＤＦＢレーザ領域２００ａから発生される光を吸収しない組成波長を有し、例えば、１．１５μｍとしてよい。また例えば、ＤＢＲミラー領域２００ｂの光軸方向長さは２５０μｍとしてよい。
更に、ＩｎＧａＡｌＡｓ系活性層２０２とアンドープＩｎＧａＡｓＰ光導波路層２０８の間には、例えば長さ約５００ｎｍに渡るｎ型ＩｎＰ側壁形状制御層２０９が設けられている。
第１の実施形態に係るＤＲレーザ２００では、特に、ｐ型エッチング停止層２０３、ｐ型ＩｎＰスペーサ層２０４、ｐ型ＩｎＧａＡｓＰ回折格子層２０５を形成するためのｐ型ＩｎＧａＡｓＰ半導体層が、それぞれ、ＤＦＢレーザ領域２００ａからＤＢＲミラー領域２００ｂに渡るウェハ全面に、一度のエピタキシャル成長工程で形成された同一の半導体層であることを特徴としている。このため、上記比較例の図８Ｂのように、ＤＢＲミラー領域２００ｂとなる領域のアンドープＩｎＧａＡｓＰ光導波路層２０８の成長時において、膜厚が所望の厚さと異なった場合であっても、アンドープＩｎＧａＡｓＰ光導波路層２０８の後に全領域に渡ってｐ型エッチング停止層２０３やｐ型ＩｎＧａＡｓＰ回折格子層２０５を成長するため、ｐ型エッチング停止層２０３が境界部分で接続されておらず、以降のエッチング工程での空洞などの不具合は発生しない。
ここで、ｐ型ＩｎＧａＡｓＰ回折格子層２０５は、上述のｐ型ＩｎＧａＡｓＰ半導体層をＤＦＢレーザ領域２００ａからＤＢＲミラー領域２００ｂに渡り光軸方向に、一定のピッチでエッチングし、ｐ型ＩｎＰクラッド層２０７で埋め込むことによって形成されている。例えば、回折格子のピッチはブラッグ波長が１．３１μｍとなるように形成されることとしてよい。第１の実施形態のＤＲレーザ２００では、上記の構成を有することにより、ｐ型ＩｎＧａＡｓＰ回折格子層２０５はＤＦＢレーザ領域２００ａからＤＢＲミラー領域２００ｂに連続して同一の位相で形成されており、回折格子の高さも一定となる。このため、回折格子層が、全体としてＢＪ接続境界にて段差を持った形状となる場合でも、回折格子層自体は連続してつながった状態を保つために、回折格子層の不連続性による特性への悪影響についても低減することができる。
更に、第１の実施形態に係るＤＲレーザ２００では、ＤＦＢレーザ領域２００ａとＤＢＲミラー領域２００ｂで結合係数は同じ値であり、各々の領域内で等価屈折率は光軸方向に沿って一定である。
このため、ｐ型エッチング停止層２０３、ｐ型ＩｎＧａＡｓＰ回折格子層２０５はＤＦＢレーザ領域２００ａとＤＢＲミラー領域２００ｂの境界部分においても途切れや、段差が発生することなく良好に接続されており、境界部分でのエッチング停止層の形状不良に起因する作製不良や、回折格子層の接続不良によるレーザ特性の劣化が発生しない。従って、ＤＦＢレーザ領域２００ａとＤＢＲミラー領域２００ｂの半導体多層構造がそれぞれ、別のエピタキシャル成長工程で形成されるＤＲレーザ（上記の比較例参照）と比較して、素子の作製歩留まりや、特性歩留りを向上させることができる。
第１の実施形態に係るＤＲレーザ２００では、更に、ＩｎＧａＡｌＡｓ系活性層２０２直上にｐ型ＩｎＰスペーサ層２０６が備えられており、このｐ型ＩｎＰスペーサ層２０６は直下のＩｎＧａＡｌＡｓ系活性層２０２の側壁よりも突出した庇形状に加工されており、この庇形状の直下に接続するようにｎ型ＩｎＰ側壁形状制御層２０９が形成されていることを特徴としている。
このような構造とすることで、ＩｎＰスペーサ層２０６に沿って、ｎ型ＩｎＰ側壁形状制御層２０９とｐ型とＩｎＧａＡｌＡｓ系活性層２０２の高さを同一面に揃えることができる。従って、上述のｐ型エッチング停止層２０３、ｐ型ＩｎＰスペーサ層２０４、ｐ型ＩｎＧａＡｓＰ回折格子層２０５を形成するためのｐ型ＩｎＧａＡｓＰ半導体層をエピタキシャル成長する表面の平坦性を良好に保つことができ、これらエピタキシャル成長する半導体層の平坦性や接続性をより向上させる効果がある。
次に、図２Ａ〜図２Ｉに基づいて、第１の実施形態に係るＤＲレーザ２００の製造方法について説明する。なお、図２Ａ〜図２Ｉは、ＤＲレーザ２００の製造工程を順に示す光軸方向の断面図である。
まず、レーザ部分を形成するため、有機金属気相成長法などを用いてｎ型ＩｎＰ基板２１０上にＩｎＧａＡｌＡｓ系活性層２０２とｐ型ＩｎＰスペーサ層２０６をこの順番でエピタキシャル成長する。ここで、ＩｎＧａＡｌＡｓ系活性層２０２は、ｎ型ＩｎＧａＡｌＡｓで構成されたｎ側光閉じ込め層とｐ型ＩｎＧａＡｌＡｓで構成されたｐ型光閉じ込め層の間に、アンドープのＩｎＧａＡｌＡｓで構成され、例えば厚さ７ｎｍのウェル層ＷＬと厚さ８ｎｍのバリア層ＢＬを８周期積層した多重量子井戸構造を備えている。
次に、図２Ａに示すように、ウェハ全面にＳｉＯ２膜を形成し、ホトリソグラフィー法とドライエッチング法を用いて、ｐ型ＩｎＰスペーサ層２０６とＩｎＧａＡｌＡｓ系活性層２０２をエッチングするための、ＳｉＯ２パターニングマスク２１５を形成する。
続いて、ＳｉＯ２パターニングマスク２１５をエッチングマスクとして、ＤＢＲ領域を形成する部分のｐ型ＩｎＰスペーサ層２０６とＩｎＧａＡｌＡｓ系活性層２０２をそれぞれエッチングにより除去する。ここで、それぞれの半導体層には適切な量のサイドエッチングが施されているようにする。
例えば、まず、図２Ｂに示すように、ｐ型ＩｎＰスペーサ層２０６とＩｎＧａＡｌＡｓ系活性層２０２両方の側壁がＳｉＯ２パターニングマスク２１５の側壁よりも内側となるようにこれらの半導体層をエッチングする。
続いて、図２Ｃに示すように、ＩｎＧａＡｌＡｓ系活性層２０２の側壁が、ｐ型ＩｎＰスペーサ層２０６の側壁よりも内側となるようにＩｎＧａＡｌＡｓ系活性層２０２をエッチングする。
このようなエッチングは、例えば、２種類のエッチング液を用いて２回のウェットエッチング法を実施することで可能である。
以上のように２段階に庇形状を形成したウェハを、有機金属気相成長炉の炉内に放置し、ホスフィン（ＰＨ３）雰囲気中で熱処理を加える。ここで熱処理の温度、時間は、例えば６５０℃、１０分程度とする。このとき、ｎ型ＩｎＰ半導体基板表面からのＰ原子の脱離が生じることによって、Ｉｎ原子の表面拡散が起こり，表面エネルギーが最低になる形状に固体表面の形状が変化する、いわゆるマストランスポート現象が生じることによって、図２Ｄに示すように、エッチングにより露出したＩｎＧａＡｌＡｓ系活性層２０２の側壁にｎ型ＩｎＰ側壁形状制御層２０９が形成される。ここで、ｎ型ＩｎＰ側壁形状制御層２０９がｐ型ＩｎＰスペーサ層２０６の庇部分直下に形成されるように成長条件を最適化することとしてよい。また、このとき形成されるｎ型ＩｎＰ側壁形状制御層２０９の光軸方向長さは例えば０．５μｍとしてよい。
このようにして形成した、ｎ型ＩｎＰ側壁形状制御層２０９は、組成変化が生じない２元系材料であるため欠陥が少ないため、ＢＪ集積界面での結晶欠陥増殖を抑制できる。
次に、図２Ｅに示すように、ｐ型ＩｎＰスペーサ層２０６とｎ型ＩｎＰ側壁形状制御層２０９の側壁にアンドープＩｎＧａＡｓＰ光導波路層２０８を有機金属気相成長法によってＢＪ集積する。有機金属気相成長法では、ＳｉＯ２パターニングマスク２１５上に半導体層は成長されないため、この性質を利用するとウェハ面内の任意の位置のみに所望の半導体層を形成できる。また、ＳｉＯ２パターニングマスク２１５の形状や、庇部分の長さを適切に設計することで、再成長時におけるマスク周辺での異常成長を抑制することができる。
本実施形態では、既に述べたＳｉＯ２パターニングマスク２１５形成工程と、ｐ型ＩｎＰスペーサ層２０６及びＩｎＧａＡｌＡｓ系活性層２０２のエッチング工程において、異常成長が抑制できるようにＳｉＯ２パターニングマスク２１５の形状と庇長を最適化することとしてよい。また、ｐ型ＩｎＰスペーサ層２０６とアンドープＩｎＧａＡｓＰ光導波路層２０８の表面が平坦となるように有機金属気相成長法の成長条件も最適化することとしてよい。
続いて、図２Ｆに示すように、ウェハを成長炉から取り出し、ＳｉＯ２パターニングマスク２１５を除去した後、再度このウェハを成長炉内に投入し、ウェハ全面にｐ型ＩｎＧａＡｓＰエッチング停止層２０３、ｐ型ＩｎＰスペーサ層２０４、ｐ型ＩｎＧａＡｓＰ回折格子層２０５をこの順でエピタキシャル成長する。なお、図示していないが、ｐ型ＩｎＧａＡｓＰ回折格子層２０５上部に更に、ｐ型ＩｎＰ保護層を成長する。
以上の工程において、ＩｎＧａＡｌＡｓ系活性層２０２とｎ型ＩｎＰ側壁形状制御層１０９の光軸方向の合計長さは例えば１５０μｍとする。また、アンドープＩｎＧａＡｓＰ光導波路層２０８の光軸方向長さは例えば２５０μｍとする。
その後、電子ビーム露光法を用いて、ＤＦＢレーザ領域及びＤＢＲミラー領域上のｐ型ＩｎＧａＡｓＰ回折格子層２０５を均一なピッチを有する回折格子状に加工する。回折格子の構造は、室温でのＤＦＢレーザの発振波長が例えば１．３１μｍとなるように形成する。
なお、本実施形態では、回折格子がＤＦＢレーザの全領域で均一に形成されることとするが、必要に応じて、ＩｎＧａＡｌＡｓ活性層２０２上の一部で回折格子の位相をずらして構成した、いわゆる位相シフト構造を設けてもよい。或いは回折格子の周期が軸方向に変化している構造を設けてもよい。
また、ＤＢＲミラー領域２００ｂは、その反射スペクトルが例えば１．３１μｍを中心に約４０ｎｍの幅で反射率が９８％以上のストップバンドを持つように形成されることとしてよい。更に、ＩｎＧａＡｌＡｓ活性層１０８とパッシブ導波路層１２７の実効的な伝搬定数が同じとなるように層構造を最適化することとしてよい。
その後、図２Ｇに示すように、ウェハを再度成長炉内に導入し、ウェハ全面にｐ型ＩｎＰクラッド層２０７及びｐ型ＩｎＧａＡｓコンタクト層２１０を積層する。ｐ型ＩｎＧａＡｓコンタクト層２１０のドーピングによるキャリア濃度は例えば１０の１８乗ｃｍ−３にした。
次いで、図２Ｈに示すように、上記の多層構造を有するＩｎＰウェハ上に、ホトレジスト法とリン酸系エッチャントによるウェットエッチング法を用いて、ＤＦＢレーザ領域２００ａ以外のコンタクト層２１０をエッチングにより除去する。
続いて、このウェハ上に二酸化珪素膜を被覆して保護マスクとする。この二酸化珪素マスクを用いて、ＤＦＢレーザ領域２００ａからＤＢＲミラー領域２００ｂに渡って、図１Ｂ，図１Ｃに示すようなリッジ型導波路構造を形成する。その後、図２Ｉに示すように、ウェハ全面にＳｉＯ２保護膜２１１を形成し、ｐ型ＩｎＧａＡｓコンタクト層２１０の上部のＳｉＯ２保護膜２１１を除去し、ｐ型電極２１２を蒸着する。
その後、基板裏面を１００μｍの厚みまで研磨した後、基板裏面にｎ型電極２１３を蒸着した。以上で、本実施形態のＤＲレーザ２００のウェハプロセスが完了する。この後、劈開によりウェハからチップを切り出し、ＤＦＢレーザ領域側とＤＢＲ領域側それぞれの劈開端面に誘電体無反射膜２１４を形成して、図１Ａに示すＤＲレーザ２００が完成する。
以上の工程により作製されたＤＲレーザ２００の発振特性を評価したところ、室温での発振しきい電流は７ｍＡ、スロープ効率は０．３Ｗ／Ａであり、副モード抑圧比４０ｄＢ以上の良好な単一波長発振を得た。また、電流光出力特性及び発振スペクトルにはＢＪ集積界面近傍からの反射や吸収に依存する特性劣化は見られなかった。このことから第１の実施形態に係るＤＲレーザ２００では、ＢＪ集積界面近傍において、途切れや、段差がない良好に接続された回折格子、エッチング停止層が得られていることが確認できた。
なお、本実施形態ではＩｎＰ基板上に形成された波長帯１．３μｍのＩｎＧａＡｌＡｓ量子井戸型レーザに適用した例を示したが、基板材料や活性層材料、そして発振波長はこの例に限定されるものではない。本発明は例えば１．５５μｍ帯ＩｎＧａＡｓＰレーザ等のその他の材料系にも同様に適用可能である。
［第２の実施形態］
次に、本発明の第２の実施形態について説明する。第２の実施形態は、本発明を、ＤＦＢレーザ領域とＤＢＲミラー領域が側壁形状制御層を介してＢＪ集積された、リッジ導波路型の上方回折格子型ＤＲレーザに適用したものである。
図３は第２の実施形態に係るＤＲレーザ３００の光軸方向断面図である。図３に示されるように、第２の実施形態に係るＤＲレーザ３００と、第１の実施形態に記載のＤＲレーザ２００とは、ＤＲレーザ３００ではＢＪ集積後のエピタキシャル成長層の最下層にｐ型ＩｎＰバッファ層３０７が含まれている点でＤＲレーザ２００と相違し、その他の点では共通する。
即ち、第２の実施形態に係るＤＲレーザ３００では、ＤＦＢレーザ領域３００ａは、ｎ型ＩｎＰ基板３０１、ＩｎＧａＡｌＡｓ系活性層３０２、ｐ型ＩｎＰスペーサ層３０６、ｐ型ＩｎＰバッファ層３０７、ｐ型エッチング停止層３０３、ｐ型ＩｎＰスペーサ層３０４、ｐ型ＩｎＧａＡｓＰ回折格子層３０５、ｐ型ＩｎＰクラッド層３０８からなる。
また、ＤＢＲミラー領域２００ｂは、ｎ型ＩｎＰ基板３０１、アンドープＩｎＧａＡｓＰ光導波路層３０９、及び、ＤＦＢレーザ領域３００ａと共通の半導体層である、ｐ型エッチング停止層３０３、ｐ型ＩｎＰバッファ層３０７、ｐ型ＩｎＰスペーサ層３０３、ｐ型ＩｎＧａＡｓＰ回折格子層３０５、ｐ型ＩｎＰクラッド層３０７からなる。
また、ＩｎＧａＡｌＡｓ系活性層３０２とアンドープＩｎＧａＡｓＰ光導波路層３０９の間には、ｎ型ＩｎＰ側壁形状制御層３１０が挿入されている。
ｐ型ＩｎＧａＡｓコンタクト層３１１及び、ｐ型電極３１３はＤＦＢレーザ領域３００ａのみに具備されており、ｎ型ＩｎＰ基板３０１の裏面にはｎ型電極３１４が設けられている。また、ＤＦＢレーザ領域３００ａとＤＢＲミラー領域３００ｂの劈開端面には、誘電体無反射膜３１５が設けられている。
図示していないが、ＤＦＢレーザ領域３００ａ及びＤＢＲミラー領域３００ｂにはそれぞれｐ型ＩｎＰクラッド層３０７を用いて、基板の［１１０］方向、または［１−１０］方向に延伸するように形成したストライプ状のメサ部を有しており、各々のストライプは長手方向に互いに対向するように形成されている。
第２の実施形態のＤＲレーザ３００の製造方法では、ｎ型ＩｎＰ基板３０１上に、ＩｎＧａＡｌＡｓ系活性層３０２、ｐ型ＩｎＰスペーサ層３０６を順次エピタキシャル成長する。続いて、第１の実施形態と同様に、不要部分をエッチング除去し、マストランスポート現象を利用してｎ型ＩｎＰ側壁形状制御層３１０を形成する。
続いて、第１の実施形態と同様の手順でマスクのＳｉＯ２を除去した後、ウェハ全面にｐ型ＩｎＰスペーサ層３０７、ｐ型ＩｎＧａＡｓＰエッチング停止層３０３、ｐ型ＩｎＰスペーサ層３０４、ｐ型ＩｎＧａＡｓＰ回折格子層３０５をこの順でエピタキシャル成長した。
これ以後の工程は、第１の実施形態と同様の方法を用いることで、上方回折格子型のＤＲレーザ３００が作製可能である。ＩｎＧａＡｌＡｓ系活性層３０２とｎ型ＩｎＰ側壁形状制御層３１０の光軸方向の合計長さ、及び、アンドープＩｎＧａＡｓＰ光導波路層３０９の光軸方向長さはそれぞれ、例えば１５０μｍ、２５０μｍとする。
以上のように作製したＤＲレーザは、室温で、発振しきい電流７ｍＡで発振し、スロープ効率０．３Ｗ／Ａ、副モード抑圧比４０ｄＢ以上の良好な単一波長発振を得た。
また、電流光出力特性及び発振スペクトルにはＢＪ集積界面近傍からの反射や吸収に依存する特性劣化は見られず、横モード抑圧比４０ｄＢ以上の良好な単一波長発振を確認した。
［第３の実施形態］
次に、本発明の第３の実施形態について説明する。第３の実施形態は、本発明を水平共振器型面出射の機構を有するＤＲレーザに適用した例である。図４Ａは、本実施形態のＤＲレーザ４００の光軸方向断面図であり、図４Ｂは上面図である。
図４Ａに示すように第３の実施形態のＤＲレーザ４００は、ＤＦＢレーザ領域４００ｂの両端に前方ＤＢＲミラー領域４００ａ、後方ＤＢＲミラー領域４００ｃがそれぞれ側壁形状制御層を介してＢＪ集積されており、前方ＤＢＲミラー領域４００ａの前方に集積ミラー４１６が集積されており、更にＤＦＢレーザ領域４００ｂから発生したレーザ光が集積ミラーで折り返されて到達する出射面には集積レンズ４１７が集積されている。
以下、図４Ａ及び図４Ｂに基づき、ＤＲレーザ４００の構造を詳述する。ＤＦＢレーザ領域４００ｂは、ｎ型ＩｎＰ基板４０１上にＩｎＧａＡｌＡｓ活性層４０２とｐ型ＩｎＰスペーサ層４０６が積層され、この上部に、ｐ型ＩｎＰバッファ層４０７、ｐ型エッチング停止層４０３、ｐ型ＩｎＰスペーサ層４０４、ｐ型ＩｎＧａＡｓＰ回折格子層４０５、ｐ型ＩｎＰクラッド層４０８を含む。前方ＤＢＲミラー領域４００ａ、後方ＤＢＲミラー領域４００ｃの多層構造は同じであり、これらの領域は光軸方向の長さが異なる。本実施形態では、前方ＤＢＲミラー領域４００ａの光軸方向長さが、後方ＤＢＲミラー領域４００ｃの光軸方向長さよりも短いこととし、前方ＤＢＲミラー領域４００ａ、後方ＤＢＲミラー領域４００ｃのそれぞれの光軸方向長さを例えば５０μｍ、２５０μｍとする。
前方ＤＢＲミラー領域４００ａ及び後方ＤＢＲミラー領域４００ｃは、ｎ型ＩｎＰ基板４０１、アンドープＩｎＧａＡｓＰ光導波路層４０９、及び、ＤＦＢレーザ領域４００ｂと共通の半導体層である、ｐ型ＩｎＰバッファ層４０７、ｐ型エッチング停止層４０３、ｐ型ＩｎＰスペーサ層４０４、ｐ型ＩｎＧａＡｓＰ回折格子層４０５、ｐ型ＩｎＰクラッド層４０８を含む。また、ＩｎＧａＡｌＡｓ系活性層４０２とアンドープＩｎＧａＡｓＰ光導波路層４０９の間には、ｎ型ＩｎＰ側壁形状制御層４１０が挿入されている。
図４Ｂに示すように、ＤＦＢレーザ領域４００ｂ及び前方ＤＢＲミラー領域４００ａ及び後方ＤＢＲミラー領域４００ｃにはそれぞれｐ型ＩｎＰクラッド層４０７を用いて、基板の［１１０］方向、または［１−１０］方向に延伸するように形成したリッジ型ストライプ４２１を有しており、各々のストライプは長手方向に互いに対向するように形成されている。
前方ＤＢＲミラー領域４００ａの前方には、ｐ型ＩｎＰを用いて形成した集積ミラー４１６が具備されている。ｐ型ＩｎＧａＡｓコンタクト層４１１及び、ｐ型電極４１３は、ＤＦＢレーザ領域上のみに、形成されている。また、ｎ型電極４１４は、図示していないが、ｐ型ＩｎＰクラッドから活性層までをエッチングにより除去して露出したｎ型ＩｎＰ基板４０１の表面からなるｎ型電極コンタクト部４２０に接続され、ｐ型ＩｎＰクラッド上まで引き出されており、ｐ，ｎ両電極がウェハ表面に配置された構造を有している。
次に第３の実施形態のＤＲレーザの製造方法を説明する。回折格子を形成するまでの工程は第２の実施形態と同様である。但し、本実施形態ではＤＦＢ領域の前後にＤＢＲを集積するため、光軸方向に沿ってＩｎＧａＡｌＡｓ活性層４０２の前後部分をエッチング除去している。その後、第２の実施形態と同様の手順にて、ｎ型ＩｎＰ側壁形状制御層４１０を形成し、続いて、ｐ型ＩｎＰスペーサ層４０６、ｐ型ＩｎＰバッファ層４０７、ｐ型エッチング停止層４０３、ｐ型ＩｎＰスペーサ層４０４、ｐ型ＩｎＧａＡｓＰ回折格子層４０５を成長する。第２の実施形態と同様に、本実施形態においても、ｐ型ＩｎＰバッファ層４０７を導入することで、平坦性のよい表面状態でウェハ前面に、エッチング停止層や回折格子層を成長することができるため、素子歩留まりが向上する。
続いて第２の実施形態と同様の手順で回折格子を形成した後、前方ＤＢＲミラー領域４００ａより前方部分の、活性層、スペーサ層、エッチング停止層、回折格子層をエッチング除去する。この状態で、ウェハ前面に、ｐ型ＩｎＰクラッド層４０８をエピタキシャル成長する。この結果、前方ＤＢＲミラー領域４００ａの前方部分は、ｐ型ＩｎＰクラッド層に埋め込まれた構造となる。
その後、リッジ型ストライプ４２１を形成する。この時、リッジ型ストライプ形成と同時にｎ型電極が形成される領域のｐ型ＩｎＰクラッド層４０８を除去し、続いて、前方及び後方ＤＢＲミラー領域、および集積ミラー４１６が形成される領域のｐ型ＩｎＧａＡｓコンタクト層４１１を除去する。この時、同時にｎ型電極コンタクト部４２０の領域にある半導体層をアンドープＩｎＧａＡｓＰ光導波路層４０９まで除去する。
続いて、エッチングマスク用の窒化珪素膜（ＳｉＮ保護膜）を形成し、前方ＤＢＲミラー領域４００ａの前方部分に埋め込まれたｐ型ＩｎＰを４５度の傾斜角度にエッチングすることにより、ｐ型ＩｎＰクラッド層４０８およびｎ型ＩｎＰ基板４０１で構成された前方モノリシック集積ミラー４１６を形成する。この傾斜エッチングには、塩素とアルゴンガスを用いた化学アシストイオンビームエッチング（ＣＡＩＢＥ：Ｃｈｅｍｉｃａｌｌｙ Ａｓｓｉｓｔｅｄ Ｉｏｎ Ｂｅａｍ Ｅｔｃｈｉｎｇ）を用い、ウェハを４５度の角度に傾斜させてエッチングすることにより４５度のエッチングを実現する。なお、本実施形態ではＣＡＩＢＥを用いたエッチング方法について記載したが、塩素系ガスの反応性イオンビームエッチング（ＲＩＢＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｂｅａｍ Ｅｔｃｈｉｎｇ）や、ウェットエッチングを用いてもよい。反射鏡である前方モノリシック集積ミラー４１６の光軸方向断面形状は、一方の切断面がｎ型ＩｎＰ基板４０１の面に垂直であるカタカナの“レ”の字型としたが、両方の切断面がｎ型ＩｎＰ基板４０１の面に斜めであるＶ型でも可能であり、また、斜面のみからなる構造でも可能である。本実施形態においては、４５度の角度にモノリシック集積ミラーを形成することとしたが、これ以外の角度であってもよい。
次に、ＤＦＢレーザ領域４００ｂ上のｐ型ＩｎＧａＡｓコンタクト層４１１の上部のＳｉＮ保護膜を除去し、ｐ型電極４１３を蒸着し、続いて、ｎ型電極コンタクト部４２０にｎ型電極４１４を蒸着する。
その後、基板裏面を１５０μｍの厚みまで研磨した後、基板裏面に窒化珪素マスクを形成する。続いて、メタンと水素の混合ガスを用いた反応性イオンエッチングにより、例えば直径１２５μｍ深さ３０μｍのドーナツ状の円形（又は楕円形でもよい）にエッチングしり。続いて、ドーナツ状に掘りこんだ部分に囲まれた柱状部分の上部の窒化珪素マスクを除去し、ウェットエッチングを行う。これにより柱状の部分表面から食刻されて角が取れ、裏面ＩｎＰレンズであるモノリシック集積レンズ４１７が形成される。なお、モノリシック集積レンズ４７１の表面は、後の工程で、反射防止膜４１８で覆われる。
本実施形態においては、ＤＦＢの共振器長は例えば７０μｍとし、回折格子の結合係数は２００ｃｍ−１としているが、これら以外の値であってもよい。また、このときの素子の光軸方向全長は例えば６００μｍとする。また、回折格子ピッチはウェハ内均一とし、例えば１．３μｍで発振するように形成する。なお、回折格子は、ＤＦＢ上で位相シフトを設けても良く、あるいは、光軸方向に複数のピッチ長が配置された構造でもよい。
続いて、ウェハを素子形状に劈開して、後方ＤＢＲミラー領域４００ｃの端面に誘電体無反射膜４１５を形成する。
第３の実施形態に係るＤＲレーザ４００の直流電流特性を評価したところ、室温でしきい電流が５ｍＡ、スロープ効率が０．３５Ｗ／Ａの良好な発振特性を得た。また、波長１．３μｍで良好な単一波長発振した。また、発振スペクトル形状にＢＪ集積界面近傍からの反射や吸収に依存する特性劣化は見られなかった。また、この時、レーザ光のファーフィールドパターン（ＦＦＰ）は共振器垂直方向、水平方向共に半地全幅で約３度であり、レンズ集積を反映した極めて狭いＦＦＰを得ることができた。このレーザとシングルモードファイバ（ＳＭＦ：Ｓｉｎｇｌｅ Ｍｏｄｅ Ｆｉｂｅｒ）との直接光結合実験を実施したところ、結合損失―３ｄＢ程度の良好な光結合を得ることができた。また、結合効率−１ｄＢ劣化時の位置ズレ量は１０μｍ前後であった。従って、本実施形態のＤＲレーザ４００を用いることで、部品点数削減と簡易な実装が可能である。
次にこのレーザの高周波特性を測定したところ、室温での変調大域がバイアス電流４０ミリＡの低電流で室温での変調帯域が３０ＧＨｚと短共振器構造を反映した、広い帯域を得ることができた。以上のように、本発明の第３の実施形態によれば、簡易実装に対応した次世代の高速光源として好適な高速素子を歩留まり良く作製することができた。
［第４の実施形態］
次に、本発明の第４の実施形態について説明する。第４の実施形態は本発明を、半絶縁性ＩｎＰ基板上に形成した上方回折格子型ＤＲレーザに適用した例である。図５Ａは、本実施形態のＤＲレーザ５００の光軸方向断面図であり、図５Ｂは、図５ＡのＬ３位置における光軸垂直方向の断面図である。本実施形態のＤＲレーザ５００は基板を除く多層構造は第１の実施形態に記載のＤＲレーザ２００と同一である。従って、側壁形状制御層形成やＢＪ集積を含むエピタキシャル成長工程は第１の実施形態と同じである。
図５Ａに示すように、本実施形態のＤＲレーザ５００は、半絶縁性ＩｎＰ基板５５０上にｎ型ＩｎＰバッファ層５０１が形成されており、この上部に第１の実施形態と同様のＤＲレーザ構造が形成されている。半絶縁性のＩｎＰ基板としては、ＦｅドープのＩｎＰ基板を用い、ｎ型ＩｎＰバッファ層の厚さは例えば５μｍとする。
ＤＦＢレーザ領域５００ａは、ｎ型ＩｎＰバッファ層５０１上に、ＩｎＧａＡｌＡｓ系活性層５０２、ｐ型ＩｎＰスペーサ層５０６、ｐ型エッチング停止層５０３、ｐ型ＩｎＰスペーサ層５０４、ｐ型ＩｎＧａＡｓＰ回折格子層５０５、ｐ型ＩｎＰクラッド層５０７を積層した多層構造からなる。
また、ＤＢＲミラー領域５００ｂは、ｎ型ＩｎＰバッファ層５０１上に、アンドープＩｎＧａＡｓＰ光導波路層５０８、及び、ＤＦＢレーザ領域５００ａと共通の半導体層である、ｐ型エッチング停止層５０３、ｐ型ＩｎＰバッファ層５０７、ｐ型ＩｎＰスペーサ層５０４、ｐ型ＩｎＧａＡｓＰ回折格子層５０５、ｐ型ＩｎＰクラッド層５０７を積層した多層構造からなる。
また、ＩｎＧａＡｌＡｓ系活性層５０２とアンドープＩｎＧａＡｓＰ光導波路層５０８の間には、ｎ型ＩｎＰ側壁形状制御層５０９が挿入されている。
ｐ型ＩｎＧａＡｓコンタクト層５１０及び、ｐ型電極５１２はＤＦＢレーザ領域５００ａのみに具備されている。また、ＤＦＢレーザ領域５００ａとＤＢＲミラー領域５００ｂの劈開端面には、誘電体無反射膜５１４が設けられている。
図示していないが、ＤＦＢレーザ領域５００ａ及びＤＢＲミラー領域５００ｂにはそれぞれｐ型ＩｎＰクラッド層５０７を用いて、基板の［１１０］方向、または［１−１０］方向に延伸するように形成したストライプ状のメサ部を有しており、各々のストライプは長手方向に互いに対向するように形成されている。
ここで、図５Ｂに示すように、ウェハの一部をｎ型ＩｎＰバッファ層５０１に到達するまでエッチングし、露出したｎ型ＩｎＰバッファ層５０１表面にｎ型電極５１３を蒸着している。また、図示していないが、隣接する素子間のｎ型ＩｎＰバッファ層５０１はエッチングにより除去し、光軸垂直方向に配置された各素子が電気的に分離される構造とする。なお、ＩｎＧａＡｌＡｓ系活性層５０２の光軸方向長さやその他の寸法、及び回折格子の設計は第１の実施形態のＤＲレーザと同じとしてよい。
以上の構造を有する半絶縁基板上のＤＲレーザ５００の直流電流特性を評価したところ、室温でしきい電流が５ｍＡ、スロープ効率が０．３５Ｗ／Ａとｎ型ＩｎＰ基板上に作成した場合と同等の良好な発振特性を得た。また、発振スペクトル形状においても、ｎ型ＩｎＰ基板上のレーザと同様にＢＪ集積界面近傍からの反射や吸収に依存する特性劣化は見られず、歩留まりよいＤＲレーザを作製することができた。
続いて、このレーザを４チャンネルのアレイ状に切り出し、２５Ｇｂ／ｓのアイ開口を評価した。本実施形態のＤＲレーザは、各チャンネルが電気的に分離されているため、アレイ構造において各チャンネルを差動駆動することが可能である。各素子に印加する直流バイアス電流を６０ｍＡで固定し、差動駆動による２５Ｇｂ／ｓのアイ波形を評価した結果、振幅電流２０ｍＡの低振幅でのアイ開口を確認することができた。
以上から、本発明の第４の実施形態によれば、低電力駆動に対応したＤＲレーザを高い歩留まりで作製することができた。
［第５の実施形態］
次に、本発明の第５の実施形態について説明する。第５の実施形態は、本発明を埋め込みヘテロ（ＢＨ：Ｂｅｒｉｅｄ Ｈｅｔｅｒｏ）型の上方回折格子型ＤＲレーザに適用した例である。図６Ａは、本実施形態のＤＲレーザ６００の光共振器部分の光軸方向断面図であり、図６Ｂ、図６Ｃはそれぞれ、図６ＡのＬ４、Ｌ５位置における光軸垂直方向の断面図である。
図６Ａに示すように、本実施形態のＤＦＢレーザ領域６００ａの光共振器部分の光軸方向断面構造は、ｎ型ＩｎＰ基板６０１上に、ＩｎＧａＡｌＡｓ系活性層６０２、ｐ型ＩｎＰスペーサ層６０３、６０４、ｐ型ＩｎＧａＡｓＰ回折格子層６０５、ｐ型ＩｎＰクラッド層６０６、ｐ型ＩｎＧａＡｓコンタクト層６０９を備える。ここで、ＤＦＢレーザ領域６００ａの長さは例えば１５０μｍとする。
また、図６Ｂに示すように、ＤＦＢレーザ領域６００ａの光軸垂直方向の構造は、光共振器部分以外のＩｎＧａＡｌＡｓ系活性層６０２をｎ型ＩｎＰ基板６０１に到達するまでエッチング除去したのち、両脇部分を半絶縁性ＩｎＰ埋め込み層６１４で埋め込んだ、所謂ハイメサ型のＢＨ構造である。ここでは、半絶縁性ＩｎＰとして、ＦｅドープＩｎＰを用いることとするが、その他の半絶縁性ＩｎＰとして、ＲｕドープＩｎＰを用いてもよい。
また、ＤＢＲミラー領域６００ｂの光共振器部分は、ｎ型ＩｎＰ基板６０１に、アンドープＩｎＧａＡｓＰ光導波路層６０７、及び、ＤＦＢレーザ領域６００ａと共通の半導体層である、ｐ型ＩｎＰスペーサ層６０４、ｐ型ＩｎＧａＡｓＰ回折格子層５０５、ｐ型ＩｎＰクラッド層６０６を備える。また、ＤＢＲミラー領域６００ｂの長さは２５０μｍである。
また、光軸垂直方向の構造は図６Ｃに示すように、導波路層となる半導体層の両脇をｎ型ＩｎＰ基板６０１に到達するまでエッチング除去し、ＤＦＢレーザ領域６００ａと同じ半絶縁性のＩｎＰ埋め込み層６１４で埋め込んでいる。
ここで、ＤＢＲミラー領域６００ｂはＤＦＢレーザ領域６００ａの後端面（図６Ａの右側）に連なるように形成され、ハイメサストライプ構造はＤＦＢレーザ領域６００ａから連続して形成されている。
また、ＩｎＧａＡｌＡｓ系活性層６０２とアンドープＩｎＧａＡｓＰ光導波路層６０７の間には、ｎ型ＩｎＰ側壁形状制御層６０８が挿入されている。また、ｐ型ＩｎＧａＡｓコンタクト層６０９及び、ｐ型電極６１１は電流注入するＤＦＢレーザ領域６００ａのみに具備されており、ＤＢＲミラー領域６００ｂには形成されていない。
ｎ型ＩｎＰ基板６１２の裏面には、ｎ型電極６１２が設けられている。また、ＤＦＢレーザ領域６００ａとＤＢＲミラー領域６００ｂの劈開端面には、誘電体無反射膜６１３が設けられている。
次に本実施形態のＤＲレーザ６００の製造方法を説明する。本実施形態のＤＲレーザ６００の製造方法は、アンドープＩｎＧａＡｓＰ光導波路層６０７をＢＪ集積するまでの方法は第１の実施形態と同じである。続くエピタキシャル成長において、本実施形態では、ウェハ全面に渡り、ｐ型ＩｎＰスペーサ層６０４、ｐ型ＩｎＧａＡｓＰ回折格子層６０５を成長する。続いて、第１の実施形態と同様の手順で回折格子を形成し、ｐ型ＩｎＰクラッド層６０６をエピタキシャル成長する。ここでは、回折格子のピッチは一定としたが、ＤＦＢレーザ領域６００ａの上部に位相シフトを設けてもよい。あるいは、一部が他の領域と異なるピッチを有するように、ピッチ長が部分的に変調された構造でもよい。
従って、本実施形態においても、第１の実施形態と同様にＢＪ集積の境界近傍を含んだ、ＤＦＢレーザ領域６００ａからＤＢＲミラー領域６００ｂに渡って、良好な接続性を有する回折格子層が形成されている。
続いて、ＤＦＢレーザ領域６００ａからＤＢＲミラー領域６００ｂに渡って、ストライプ状のＳｉＯ２パターニングマスクを形成し、不要部分の半導体多層をｎ型ＩｎＰ基板６０１に到達するまでエッチング除去する。
続いて、ＳｉＯ２マスクを残したまま、ウェハを有機金属成長炉に導入し、エッチング除去した部分に半絶縁性のＩｎＰを成長する。ここで、半絶縁性のＩｎＰとして、ＦｅドープのＩｎＰを用いた。以上の工程により、形成された半導体層が図６Ｂ，Ｃに示すようなハイメサ型のＢＨ構造が完成する。その後、ＤＦＢレーザ領域６００ａの所定部分のみに、ｐ型電極６１１を形成し、ウェハを１００μｍの厚さに研磨する。研磨後、ｎ型ＩｎＰ基板６１２の裏面に、ｎ型電極６１２を形成する。
以上の工程を経たウェハから、劈開によりレーザチップを切り出した後、素子両端面にそれぞれ誘電体無反射膜６１３を形成し、ＤＲレーザ６００が完成する。
このＤＲレーザ６００の直流電流特性を評価した結果、ＢＨ構造による効率的な電流注入を反映し、８５℃の高温下においてのしきい電流１０ｍＡの低しきい電流でレーザ発振した。また、横モード抑圧比が５０ｄＢ以上の良好な単一モード発振を得た。このときの発振スペクトルにはＢＪ集積領域近傍での余分な反射あるいは、回折格子位相の不連続や回折格子層の接続不良に起因した、劣化は見られず、低閾値のＢＨ型ＤＲレーザを良好な歩留まりで作製することができた。
［光送受信モジュール］
次に、図７に基づき、本発明の実施形態に係るＤＲレーザを搭載した光送受信モジュール（光モジュール）の構成例について説明する。なお、光送受信モジュールに搭載されるＤＲレーザは、本発明を適用した半導体光集積素子であれば、上述した第１〜第５の実施形態に限られるものではない。
図７に示されるように、光送受信モジュール１０００は上方回折格子型ＤＲレーザを内蔵した光送信モジュール１１００、外部からの光受信信号を受信する光受信モジュール１２００を備えている。更に、光送信モジュール１１００及び光受信モジュール１２００はそれぞれフレキシブル基板１１１０，１２１０でプリント基板（メイン基板）１３００と接続しており、電気信号のやり取りを行っている。また、プリント基板１３００上には光送信モジュール１１００へ繋がっている駆動ＩＣ１３２０、光受信モジュール１２００と繋がっている増幅器１３１０が搭載されており、更に外部インターフェース１５００により外部と電気接続されるようになっており、駆動回路を形成している。また光送信モジュール１１００、光受信モジュール１２００、プリント基板１３００等は筺体１６００に収められている。
外部インターフェース１５００より入力された電気送信信号は、駆動ＩＣ１３２０で増幅され、フレキシブル基板１１１０を通り光送信モジュール１１００内の上方回折格子型ＤＲレーザへと伝達され、上方回折格子型ＤＲレーザにて電気送信信号は光送信信号に変換され、外部へと発振される。本願発明の高歩留である上方回折格子型ＤＲレーザを備えることで、低価格な光送受信モジュール１０００を実現することが出来る。
またここでは、送信機能と受信機能の両方を備えた光送受信モジュール１０００について説明したが、送信機能だけを備えたものであっても構わない。
１０１、２０１、３０１、４１０、６０１ ｎ型ＩｎＰ基板、
５５０ 半絶縁性ＩｎＰ基板、
５０１ ｎ型ＩｎＰバッファ層、
２０２、３０２、４０２、５０２、６０２ ＩｎＧａＡｌＡｓ系活性層、
１０６、２０３、３０３、４０３、５０３、１３０ ｐ型ＩｎＧａＡｓＰエッチング停止層、
１０７、２０４、２０６、３０４、３０６、４０４、４０６、５０４、５０６、６０３、６０４ ｐ型ＩｎＰスペーサ層、
１０８、２０５、３０５、４０５、５０５、６０５ ｐ型ＩｎＧａＡｓＰ回折格子層、
１１３、２０７、３０８、４０８、５０７、６０６ ｐ型ＩｎＰクラッド層、
１１０、２０８、３０９、４０９、５０８、６０７ アンドープＩｎＧａＡｓＰ光導波路層、
１０９、２０９、３１０、４１０、５０９、６０８ ｎ型ＩｎＰ側壁形状制御層、
１１４、２１０、３１１、４１１、５１０、６０９ ｐ型ＩｎＧａＡｓコンタクト層、
１１５、１１９、２１１、３１２、５１１、６１０ ＳｉＯ２保護膜、
１１６、２１２、３１３、４１３、５１２、６１１ ｐ型電極、
１１７、２１３、３１４、４１４、５１３、６１２ ｎ型電極、
１１８、２１４、３１５、４１５、４１８、５１４、６１３ 誘電体無反射膜、
４１６ 集積ミラー、
４１７ 集積レンズ、
４１９ ｐ型電極パッド、
４２０ ｎ型電極コンタクト部、
４２１ リッジ型ストライプ、
３０７、４０７ ｐ型ＩｎＰバッファ層、
１０２ ｎ型ＩｎＧａＡｌＡｓ光ガイド層、
１０３ ＩｎＧａＡｌＡｓ多重量子井戸、
１０４ ｐ型ＩｎＧａＡｌＡｓ光ガイド層、
１０５ ｐ型ＩｎＡｌＡｓ電子ストップ層、
１１１ アンドープＩｎＰクラッド層、
１１２ アンドープＩｎＧａＡｓＰ回折格子層、
６１４ 半絶縁性ＩｎＰ埋め込み層、
２１５ ＳｉＯ２パターニングマスク。

Claims (15)

  1. 半導体基板上に、第１半導体光素子及び第２半導体光素子が、光軸を揃え突き合わせ接続される半導体光集積素子であって、
    前記第１半導体光素子は、光を発生する活性層を含み、
    前記第２半導体光素子は、前記活性層で発生する光を導波する導波路層を含み、
    前記半導体光集積素子は、
    前記活性層と前記導波路層の上部の全面に渡って、一回のエピタキシャル成長で形成される回折格子層及びエッチング停止層を含む半導体再成長層と、
    前記半導体再成長層の上部に形成されるクラッド層と、を含み、
    前記回折格子層は第１導電型にドーピングされ、
    前記回折格子層は前記エッチング停止層の上に配置される、
    ことを特徴とする半導体光集積素子。
  2. 請求項１に記載の半導体光集積素子において、
    前記半導体再成長層が、前記クラッド層を所定のエッチング溶液を用いて化学エッチングする際のエッチング停止層を含む
    ことを特徴とする半導体光集積素子。
  3. 請求項１に記載の半導体光集積素子において、
    前記半導体再成長層は、
    前記エッチング停止層の上に前記スペーサ層が形成され、
    前記スペーサ層の上に前記回折格子層が形成される
    ことを特徴とする半導体光集積素子。
  4. 請求項１乃至３のいずれかに記載の半導体光集積素子において、
    前記半導体再成長層は、前記クラッド層と同一の半導体材料からなり、前記クラッド層とはドーピングイオン濃度が異なる半導体材料からなるバッファ層を更に含み、
    前記バッファ層は、前記活性層および前記導波路層の上に形成される
    ことを特徴とする半導体光集積素子。
  5. 請求項１乃至４のいずれかに記載の半導体光集積素子において、
    光軸を揃え突き合わせ接続される前記活性層と前記導波路層との接続界面に形成される側壁形状制御層を含む
    ことを特徴とする半導体光集積素子。
  6. 請求項５に記載の半導体光集積素子において、
    前記活性層は、アルミを含み、
    前記活性層の上に、リンを含むリン系スペーサ層を含み、
    前記リン系スペーサ層は、前記活性層を覆い、且つ、前記半導体光集積素子における前記接続界面とは反対の端部から前記側壁形状制御層の上にまで達する庇状に形成される
    ことを特徴とする半導体光集積素子。
  7. 請求項１乃至６のいずれかに記載の半導体光集積素子において、
    前記第１半導体光素子は、分布帰還型半導体レーザであり、
    前記第２半導体光素子は、分布ブラッグ反射ミラーである
    ことを特徴とする半導体光集積素子。
  8. 請求項１乃至７のいずれかに記載の半導体光集積素子において、
    前記第２半導体光素子と反対側において、前記第１半導体光素子と光軸を揃え突き合わせ接続される第３半導体光素子を更に含み、
    前記第３半導体光素子は、
    前記活性層で発生する光を導波する導波路層を含み、
    前記半導体再成長層は、前記活性層、前記第２半導体光素子の前記導波路層及び前記第３半導体光素子の前記導波路層の上部の全面に渡って、一回のエピタキシャル成長で形成される回折格子層及びエッチング停止層を含み、
    前記回折格子層は前記第１導電型にドーピングされ、
    前記回折格子層は前記エッチング停止層の上に配置される、
    ことを特徴とする半導体光集積素子。
  9. 請求項８に記載の半導体光集積素子において、
    前記第３半導体光素子は、分布ブラッグ反射ミラーである
    ことを特徴とする半導体光集積素子。
  10. 請求項１乃至９のいずれかに記載の半導体光集積素子において、
    光出射端に前記活性層から発生した光を前記半導体基板面に向かって反射させる反射鏡と、
    前記半導体基板面上であって、前記反射鏡によって反射された光が出射する位置に設けられた、当該光を集光するためのレンズと、を更に含む
    ことを特徴とする半導体光集積素子。
  11. 半導体基板上に、第１半導体光素子及び第２半導体光素子が、光軸を揃え突き合わせ接続される半導体光集積素子の製造方法であって、
    前記第１半導体光素子に、光を発生する活性層を形成する工程と、
    前記第２半導体光素子に、前記活性層で発生する光を導波する導波路層を形成する工程と、
    前記活性層と前記導波路層の上部の全面に渡って、エッチング停止層及び回折格子層をこの順に一回のエピタキシャル成長で形成する工程と、
    前記回折格子層に第１導電型にドーピングをする工程と、
    前記エッチング停止層及び回折格子層を含む半導体再成長層の上部にクラッド層を形成する工程と、を含む、
    半導体光集積素子の製造方法。
  12. 請求項１１に記載の半導体光集積素子の製造方法において、
    前記クラッド層を所定のエッチング溶液を用いて化学エッチングする際のエッチング停止層と、前記クラッド層と同一の半導体材料であり、前記クラッド層とはドーピングイオン濃度が異なる半導体材料からなるスペーサ層と、回折格子層を順に積層して形成する工程と、
    前記回折格子層に光軸方向に沿って所定のピッチを有する回折格子を形成する工程と
    を含む
    ことを特徴とする半導体光集積素子の製造方法。
  13. 請求項１１又は１２に記載の半導体光集積素子の製造方法において、
    前記活性層で発生する光を導波する導波路層を含む、前記第１半導体光素子と光軸を揃え突き合わせ接続される第３半導体光素子を、前記第２半導体光素子と反対側に形成する工程を更に含み、
    前記一回のエピタキシャル成長で形成する工程では、前記活性層、前記第２半導体光素子の前記導波路層及び前記第３半導体光素子の前記導波路層の上部の全面に渡って、前記エッチング停止層及び回折格子層がこの順に一回のエピタキシャル成長で形成される
    ことを特徴とする半導体光集積素子の製造方法。
  14. 請求項１１乃至１３に記載のいずれかひとつの半導体光集積素子の製造方法において、
    マストランスポート現象によって、前記半導体基板の形状を変化させて、前記活性層と前記導波路層との接続界面において、前記活性層と前記導波路層のそれぞれの側壁に接する側壁形状制御層を形成する工程と、
    前記活性層の直上にリンを含むリン系スペーサ層を形成する工程と、を更に含み、
    前記活性層は、アルミを含み、
    前記リン系スペーサ層は、前記活性層を覆い、且つ、前記半導体光集積素子における前記接続界面とは反対の端部から前記側壁形状制御層の上にまで達する庇状に形成される
    ことを特徴とする半導体光集積素子の製造方法。
  15. 請求項１乃至１０のいずれかに記載の半導体光集積素子と、
    前記半導体光集積素子を駆動する駆動回路と、
    前記半導体光集積素子及び前記駆動回路を収容する筺体と、を備えることを特徴とする光モジュール。
JP2014248981A 2014-12-09 2014-12-09 半導体光集積素子、半導体光集積素子の製造方法及び光モジュール Active JP6487195B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014248981A JP6487195B2 (ja) 2014-12-09 2014-12-09 半導体光集積素子、半導体光集積素子の製造方法及び光モジュール
US14/961,984 US9780530B2 (en) 2014-12-09 2015-12-08 Semiconductor integrated optical device, manufacturing method thereof and optical module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014248981A JP6487195B2 (ja) 2014-12-09 2014-12-09 半導体光集積素子、半導体光集積素子の製造方法及び光モジュール

Publications (3)

Publication Number Publication Date
JP2016111263A JP2016111263A (ja) 2016-06-20
JP2016111263A5 JP2016111263A5 (ja) 2017-09-21
JP6487195B2 true JP6487195B2 (ja) 2019-03-20

Family

ID=56095185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014248981A Active JP6487195B2 (ja) 2014-12-09 2014-12-09 半導体光集積素子、半導体光集積素子の製造方法及び光モジュール

Country Status (2)

Country Link
US (1) US9780530B2 (ja)
JP (1) JP6487195B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10063032B2 (en) 2016-03-06 2018-08-28 Finisar Corporation Distributed reflector laser
DE102016106495A1 (de) * 2016-04-08 2017-10-12 Osram Opto Semiconductors Gmbh Halbleiterlaser
JP6388007B2 (ja) * 2016-08-08 2018-09-12 三菱電機株式会社 光デバイスの製造方法
JP7046484B2 (ja) * 2016-11-30 2022-04-04 日本ルメンタム株式会社 アレイ半導体光素子、光送信モジュール、及び光モジュール、並びに、それらの製造方法
DE102017100997A1 (de) * 2017-01-19 2018-07-19 Osram Opto Semiconductors Gmbh Halbleiterlaser und Verfahren zur Herstellung eines solchen Halbleiterlasers
CN107863686B (zh) * 2017-10-25 2023-05-09 中国科学院福建物质结构研究所 一种激光二极管与背光探测器集成的制备方法及集成芯片
JP2020174140A (ja) * 2019-04-11 2020-10-22 住友電気工業株式会社 半導体集積光デバイス、半導体集積光デバイスを作製する方法
FR3095903B1 (fr) * 2019-05-09 2022-12-09 Commissariat Energie Atomique Laser monomode hybride III-V sur silicium de fabrication simplifiée
CN110824721B (zh) * 2019-09-24 2021-11-23 杭州驭光光电科技有限公司 衍射光学组件的设计方法及衍射光学组件
US11251585B2 (en) 2019-10-01 2022-02-15 Ii-Vi Delaware, Inc. DFB with weak optical feedback
US11233375B2 (en) 2019-10-01 2022-01-25 Ii-Vi Delaware, Inc. Two-kappa DBR laser
US11784464B2 (en) 2020-09-30 2023-10-10 Ii-Vi Delaware, Inc. Directly modulated laser
JP2024113981A (ja) 2023-02-10 2024-08-23 富士通オプティカルコンポーネンツ株式会社 光デバイス、光モジュール及び光トランシーバ

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008277445A (ja) 2007-04-26 2008-11-13 Opnext Japan Inc 半導体レーザおよび光モジュール
JP5047704B2 (ja) 2007-06-20 2012-10-10 日本オクラロ株式会社 光集積素子
JP5163355B2 (ja) 2008-08-08 2013-03-13 富士通株式会社 半導体レーザ装置
WO2010111689A2 (en) * 2009-03-26 2010-09-30 Kaiam Corp. A semiconductor laser device and circuit for and method of driving same
JP5691216B2 (ja) * 2010-03-29 2015-04-01 富士通株式会社 光半導体集積素子及びその製造方法
JP6084428B2 (ja) * 2012-10-18 2017-02-22 日本オクラロ株式会社 半導体光集積素子及びその製造方法
US9048618B2 (en) * 2013-03-12 2015-06-02 Finisar Corporation Short gain cavity distributed bragg reflector laser

Also Published As

Publication number Publication date
US20160164257A1 (en) 2016-06-09
JP2016111263A (ja) 2016-06-20
US9780530B2 (en) 2017-10-03

Similar Documents

Publication Publication Date Title
JP6487195B2 (ja) 半導体光集積素子、半導体光集積素子の製造方法及び光モジュール
US8472494B2 (en) Semiconductor laser silicon waveguide substrate, and integrated device
WO2011096040A1 (ja) 半導体レーザ素子、半導体レーザ素子の製造方法および光モジュール
US9088132B2 (en) Semiconductor optical element, integrated semiconductor optical element, and semiconductor optical element module
JP2013251394A (ja) 半導体レーザ装置
US6850550B2 (en) Complex coupling MQW semiconductor laser
US9601903B2 (en) Horizontal cavity surface emitting laser device
US20150357792A1 (en) Semiconductor laser element, integrated semiconductor laser element, and method for producing semiconductor laser element
JP2017204601A (ja) 半導体レーザ
US7949020B2 (en) Semiconductor laser and optical integrated semiconductor device
JP2015164148A (ja) 集積型半導体光素子、及び集積型半導体光素子の製造方法
JP7376837B2 (ja) 半導体チップおよび光モジュール
CN107623250A (zh) 一种短腔长面发射激光器及其制造方法
US12027818B2 (en) Semiconductor laser
JP5206976B2 (ja) 半導体レーザ及びその製造方法
US20170194766A1 (en) Optical device and optical module
CN115051239A (zh) 可调谐电吸收调制激光器及其制备方法
JP5163355B2 (ja) 半導体レーザ装置
JP2002057405A (ja) 半導体レーザ装置及びその製造方法
JP4457000B2 (ja) 光増幅装置
JP2009016878A (ja) 半導体レーザ及びそれを用いた光モジュール
JP2000183443A (ja) スポットサイズ変換器付き半導体レーザ装置、及びその製造方法
JP2009244648A (ja) 光変調器、その製造方法、光集積素子およびその製造方法
US20130129278A1 (en) Integrated semiconductor device
JP5310187B2 (ja) 半導体レーザ、その製造方法、及び光送信器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170807

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170807

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181009

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190221

R150 Certificate of patent or registration of utility model

Ref document number: 6487195

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250