JP3752369B2 - 複合光デバイスの製造方法 - Google Patents
複合光デバイスの製造方法 Download PDFInfo
- Publication number
- JP3752369B2 JP3752369B2 JP27426797A JP27426797A JP3752369B2 JP 3752369 B2 JP3752369 B2 JP 3752369B2 JP 27426797 A JP27426797 A JP 27426797A JP 27426797 A JP27426797 A JP 27426797A JP 3752369 B2 JP3752369 B2 JP 3752369B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- mesa
- inp
- semiconductor layer
- mesa semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Optical Couplings Of Light Guides (AREA)
- Optical Integrated Circuits (AREA)
- Semiconductor Lasers (AREA)
Description
【発明の属する技術分野】
この発明は、複合光デバイス、特に半導体レーザダイオードと光変調器等の複合光デバイスの製造方法に関する。
【0002】
【従来の技術】
近年、半導体基板上に形成された複合光デバイスとして、光変調器付半導体レーザダイオードが、広く使用されるようになってきている。しかし、例えば40GHz等の極めて高い周波数で変調する光変調器付半導体レーザダイオードでは、レーザ部の活性層(MQW)と、光変調器部の光吸収層(MQW)とを互いに異なる組成で構成する必要があるために、高い周波数で用いる光変調器付半導体レーザダイオードでは、まずレーザ部において各層を積層して、所定の形状にエッチングすることにより半導体レーザダイオードを形成した後、光変調部において各層を埋め込み成長させて、光変調器を形成して作製する。このように作製された従来の光変調器付半導体レーザダイオードは、半導体レーザダイオードと光変調器との接続部において、以下に述べるような種々の問題点を有し、十分な性能を得ることができなかった。
【0003】
すなわち、従来の光変調器付半導体レーザダイオードでは、まず、図11に示すように、n−InP半導体基板1の表面(該表面の面方位は、(001)である)上に、例えば、n−InPクラッド層2、InGaAs/InGaAsP量子井戸構造(MQW)活性層3、p−InPクラッド層4、p−InGaAsPガイド層5その上にp−InPクラッド層7を成長させた後、ストライプ状のSiO2膜を[110]方向に形成して、このSiO2膜8をマスクとして、エッチングすることにより、[110]方向と共振方向が一致した半導体レーザダイオードのレーザメサ部を形成する。ここで、本明細書において、n−又はp−と記した時は、n型又はp型であることを表すものとする。
【0004】
次に、SiO2膜8を選択成長マスクとして、n−InPクラッド層109、InGaAsP/AlInAs量子井戸構造(MQW)吸収層110、p−InPクラッド層111を順次成長させた後、エッチングをすることにより、半導体レーザダイオードのレーザメサ部の端面に連結された光変調器部の変調器メサ部を作製する。
次に、FeをドープしたInP埋込層及びn−InP電流ブロック層を、レーザメサ部及び変調器部メサ部の両側に順次成長する。そして、レーザ部と光変調器部との間のアイソレーション部のn−InP電流ブロック層を除去した後、p−InPクラッド層を、p−InGaAsコンタクト層を順次成長して、アイソレーション部のp−InGaAsコンタクト層を除去する。そして、アイソレーション部において分離された、レーザ部のp−InGaAsコンタクト層と、光変調器部のp−InGaAsコンタクト層とにそれぞれ、p電極を形成し、n−InP基板の裏面にn電極を形成することにより、従来例の光変調器付半導体レーザダイオードは作製される。ここで、アイソレーション部とは、レーザメサ部と変調器メサ部の接合部の上に設けられたレーザ部と光変調部とを電気的に分離するための部分であって、該アイソレーション部において、比較的高い導電性を有する層は除去される。
【0005】
【発明が解決しようとする課題】
しかしながら、従来例の光変調器付半導体レーザダイオードは、図11に示すように、レーザメサ部を形成した後、n−クラッド層109、光吸収層110及びpクラッド層111を、n−InP半導体基板1の上面である(001)面上に成長させるときに、図11及び図12に示すように、レーザメサ部の端面(該端面は、(110)面となる。)においても、各層が成長する。このために、SiO2膜8上にp−InPクラッド層111が覆いかぶさり、凸部が形成されたり、また光吸収層110の端面が、活性層3の端面と対向しないという現象を生じていた。このことにより、上に形成されるp−InGaAsコンタクト層等が凸部で成長不良を起こしたり、n−InP電流ブロック層をアイソレーション部において十分除去することができず、レーザ部と光変調器の間のアイソレーションが悪くなるという問題点があった。また、吸収層110と活性層3の間隔が長くなり、かつ吸収層110の端面と活性層3の端面とを互いに対向させることができないので、光の結合効率が悪くなるという問題点があった。
【0006】
以上の従来例の説明では、光変調器付半導体レーザダイオードについて説明したが、以上の問題点は、光変調器付半導体レーザダイオードに限らず、半導体基板上に、異なる層を成長させることにより構成される、半導体レーザダイオードと光スイッチ、光分配器等の他の光デバイスとの間の結合部における共通の問題点である。
【0007】
本発明の目的は、以上の従来例の持つ問題点を解決して、それぞれ半導体基板上に形成されるレーザダイオードと光デバイスとの間の結合効率が良好な複合光デバイスの製造方法を提供することにある。
【0008】
【課題を解決するための手段】
本発明は、上述の従来例の持つ問題点を解決するために、鋭意検討した結果、MOCVD法を用いて、HClが添加された雰囲気中において結晶を成長させた場合、所定の方位の面上では、結晶成長が抑制されることに着目し、このことを利用することにより、活性層と光導波層とを別々に成長させて形成した場合でも、活性層の一端面と上記光導波層の一端面とを近接して形成することができることを見いだして完成させたものである。
【0019】
すなわち、本発明の第1の複合デバイスの製造方法は、InP基板の(001)面上に第1のInPクラッド層を介して形成された活性層を含む第1のメサ半導体層を備えたレーザダイオードと、該(001)面上に第2のInPクラッド層を介して形成された光導波層を含む第2のメサ半導体層を備えた光デバイスとが接続されてなる複合光デバイスの製造方法であって、第1のメサ半導体層を、その長手方向が[110]方向に略一致するように、かつ該第1のメサ半導体層の一端面が[110]方向と略直交するように形成する工程と、上記第2のInPクラッド層と上記光導波層とを含む複数の半導体層を、塩素(Cl)を含む雰囲気中で上記第1のメサ半導体層を埋め込むようにMOCVD法により成長させる工程と、上記第1のメサ半導体層上から上記成長された複数の半導体層上に延在するように、かつその長手方向が[110]方向に略一致するように、絶縁膜を形成する工程と、上記形成された絶縁膜をマスクとして、該マスクの両側をエッチングすることにより、上記第1のメサ半導体層と接続された上記第2のメサ半導体層を形成する工程とを含むことを特徴とする。
【0020】
また、本発明の第2の複合デバイスの製造方法は、InP基板の(001)面上に第1のInPクラッド層を介して形成された活性層を含む第1のメサ半導体層を備えたレーザダイオードと、該(001)面上に第2のInPクラッド層を介して形成された光導波層を含む第2のメサ半導体層を備えた光デバイスとが接続されてなる複合光デバイスの製造方法であって、第1のメサ半導体層を、その長手方向が[110]方向に略一致するように、かつ該第1のメサ半導体層の一端面が[110]方向と略45°の角度を成すように形成する工程と、上記第2のInPクラッド層と上記光導波層とを含む複数の半導体層を、塩素(Cl)を含む雰囲気中で上記第1のメサ半導体層を埋め込むようにMOCVD法により成長させる工程と、上記第1のメサ半導体層上から上記成長された複数の半導体層上に延在するように、かつその長手方向が[110]方向に略一致するように、絶縁膜を形成する工程と、上記形成された絶縁膜をマスクとして、該マスクの両側をエッチングすることにより、上記第1のメサ半導体層と接続された上記第2のメサ半導体層を形成する工程とを含むことを特徴とする。
【0021】
【発明の実施の形態】
以下、図面を参照して、本発明に係る実施の形態について説明する。
実施の形態1.
本発明に係る実施の形態1の光変調器付半導体レーザダイオードは、レーザダイオードのレーザメサ部の端面が所定の面方位に設定され、かつ光変調部における変調器メサ部のn−InPクラッド層9、活性層10及びp−InPクラッド層11の各層が、HClが添加されたMOCVD成長雰囲気中で成長されている。これによって、詳細後述するように、活性層3と吸収層10とを、各層の端面が互いに近接して対向するように形成することができる(図1)ので、活性層3と吸収層10との結合効率を極めて良好にでき、しかも、p−InPクラッド層11を、接合部において凸部のない平坦に形成することができる(図1)ので、より上層に形成されるp−InPクラッド層16やp−InGaAsコンタクト層を成長不良を起こさせることなく形成できる。
【0022】
まず、本実施の形態1における光変調部における変調器メサ部のn−InPクラッド層9、吸収層10及びp−InPクラッド層11の各層の成長について説明する。ここでは、平坦に埋め込み成長を行うための方法として、MOCVD法を用いて、成長雰囲気中にHClを添加して2つの角度方向のドライメサヘ埋め込み成長を行った場合の、その埋め込み形状について述べる。
図3は、[110]方向に共振方向が一致するように形成されたレーザメサ部ヘの、HClが添加された雰囲気におけるInP埋め込み成長過程を模式的に示している。図3に示すように、レーザメサ部の端面である(110)面におけるInPの成長速度は、底面である(001)面における成長速度に比べて遅くなる。これは、HClの吸着あるいは分解の容易さが基板の面方位に依存しているためである。さらに、HClの添加により(111)B面上でのIn原子の表面マイグレーションが促進されることにより、マスク端に現れる(111)B面の成長も抑制される。従って、実質的には、(001)底面からの成長のみによってメサが埋め込まれていくため、平坦に埋め込み成長させることができる。
【0023】
しかし、レーザメサ部の長手方向と[110]方向となす角度が5°以上に(すなわち、メサの端面が(110)面にならずに、該端面が[110]方向に対して85°以下又は95°以上の角度を成す場合)になると、HClが添加された雰囲気中で成長させても、図4に示すように、レーザ部のメサの端面におけるInPの成長速度は、底面である(001)面における成長速度と実質的に等しくなり、レーザ部のメサ部の端面においてInPが成長する。これによって、図4に示すように、HCl無添加のときと同様に、(001)面である底面と(110)面であるレーザメサ部端面から、それぞれ成長が進み、それに伴い形成された(111)B面上の成長によって、しだいにSiO2ストライプマスク8に成長された結晶が覆いかぶさってくる。
【0024】
本実施の形態1は、以上の性質に着目して、レーザメサ部の端面が、[110]方向に対して85°以上、95°以下になるように構成し、かつ光変調部における変調器メサ部のn−InPクラッド層9、吸収層10及びp−InPクラッド層11の各層を、HClが添加されたMOCVD成長雰囲気中で成長させて形成している。これによって、レーザメサ部の端面における結晶の成長を抑制して、図1に示すように、接続部におけるクラッド層11の盛り上がりを防止するとともに、活性層3と吸収層10とを、各端面が互いに近接して対向するように構成することができる。
【0025】
次に、活性層3と吸収層11との間の互いの位置関係と、結合効率について図2を参照して説明する。例えば、実施の形態1において、活性層3の屈折率を3.17とし、吸収層10の屈折率を3.50として、計算した結果、結合効率を95%以上にするためには、活性層3の端面と吸収層10の端面との間の間隔Δxを0.5μm以下にし、かつ活性層3と吸収層10との垂直方向の位置ずれΔyを0.1μm以下に設定する必要があることが確認された。また、基板1の表面には、Si等の不純物がパイルアップするために、該表面と吸収層との間の距離Δaは、少なくとも0.5μm以上に設定する必要がある。すなわち、n−InPクラッド層9の厚さは、0.5μm以上に設定する必要がある。
【0026】
従って、従来例のように、HClが添加されていない雰囲気で成長された各層を用いて、変調器メサ部を形成すると、図11に示すように、活性層3と吸収層110との間隔Δxが大きく(0.5μm以上)なり、かつ活性層3の端面と吸収層110の端面とを対向させることができないので、十分な結合効率を得ることができない。
これに対して、本実施の形態1では、上述のように、n−InPクラッド層9、吸収層10及びp−InPクラッド層11を成長させるときのレーザメサ部の(110)端面における成長を極めて小さく(実質的に0)することができるので、n−InPクラッド層9の厚さを厚くしても、活性層3の端面と吸収層10の端面とを互いに対向させかつ該端面間の間隔を小さく(0.5μm以下に設定することができる。
【0027】
次に、本実施の形態1の変調器付半導体レーザダイオードの製造方法について説明する。本製造方法ではまず、図5(a)に示すように、上面の面方位が(001)になるように形成されたn−InP半導体基板1の上面に、
(1)例えば、硫黄(S)等の導電型をn型にする不純物が1×1018cm-3ドープされた1.8μmの厚さのn−InPクラッド層2、
(2)InGaAs/InGaAsP量子井戸構造からなり、1.55μm帯のレーザ発振が可能な0.1μmの厚さの活性層3(アンドープ)、
(3)例えば、亜鉛(Zn)等の導電型をp型にする不純物が1×1018cm-3ドープされた0.1μmの厚さのp−InPクラッド層4、
(4)例えば、亜鉛(Zn)等の導電型をp型にする不純物が1×1018cm-3ドープされた40nmの厚さのp−InGaAsPガイド層5、
(5)例えば、亜鉛(Zn)等の導電型をp型にする不純物が1×1018cm-3ドープされた10nmの厚さのp−InPキャップ層6を、
MOCVD法を用いて順次成長させる。
【0028】
次に、干渉露光技術とエッチング技術を用いて、[110]方向に240nm間隔にp−InGaAsPガイド層5を除去し、その上に、図5(b)に示すように、例えば、亜鉛(Zn)等の導電型をp型にする不純物が1×1018cm-3ドープされたp−InPクラッド層7をMOCVD法を用いて0.7μmの厚さに成長させる。そして、表面全体にSiO2膜をスパッタにより蒸着し写真製版技術を用いて、その長手方向が[110]方向と一致するようにSiO2ストライプマスク8を形成する(幅10μ1m、長さ500μm)。このSiO2ストライプマスク8を用いて、図5(c)のようなレーザメサ部をC2H6/H2系のRIEを用いて形成する。ここで、レーザメサ部の高さは、2.0μmになるように、n−InPクラッド層2の途中までエッチンエッチングする。
【0029】
次に、SiO2ストライプマスク8を選択成長マスクとして、図6(a)に示すように、
(1)例えば、硫黄(S)等の導電型をn型にする不純物が1×1018cm-3ドープされた1.8μmの厚さのn−InPクラッド層9、
(2)InGaAsP/AlInAs量子井戸構造からなり、1.5μm帯の0.1μmの厚さの吸収層10(アンドープ)、及び
(3)例えば、亜鉛(Zn)等の導電型をp型にする不純物が1×1018cm-3ドープされた0.8μmの厚さのp−InPクラッド層11をそれぞれ、
MOCVD法を用いて、HClが添加された雰囲気中でレーザメサ部を埋め込むように成長させて形成する。ここで、本工程では、HClが添加された雰囲気中で各層が成長されているので、レーザメサ部の端面における成長が抑制され、その結果、SiO2ストライプマスク8の上にp−InPクラッド層11が形成されることはない。
【0030】
そして、SiO2ストライプマスク8を除去した後、再度表面全体にSiO2膜をスパッタにより蒸着し写真製版技術を用いて[110]方向にSiO2ストライプマスク12を形成する。このSiO2ストライプマスク12の幅は上記SiO2ストライプマスク8に比べて狭い1.5μmとする。次に、このSiO2ストライプマスク12を用いて、図6(b)に示すように、レーザメサ部と変調器メサ部とが接続されたメサ構造をC2H6/H2系のRIEを用いて形成する。ここで、該メサ部の高さは、3.5μmになるように、メサエッチングをする。次に、メサ部の両側に、Feが4×1016cm-3の濃度に添加されたFe−InP埋込層13を3.0μm成長させて形成し、n型不純物が7×1018cm-3の濃度に添加されたn−InP電流ブロック層14を0.5μmの厚さに成長させる(図6(c))。このときも、HClを添加して成長することによりSiO2ストライプマスク12上にFe−InP埋込層14を覆い被さず、図6(c)に示すように、平坦に埋め込むことができる。
【0031】
次に、図7(a)に示すように、レーザメサ部と変調器メサ部との接続部分の上に[1/10]方向に、一方の側面から他方の側面に至る幅30μmの開口部が形成されたレジスト15を形成し、RIEを用いて該開口部を介してアイソレーション部のn−InP電流ブロック層14を除去する。このとき、メサ部の上面はSiO2ストライプマスク8で覆われているので、RIEでダメージを受けることはない。そして、レジスト15およびSiO2ストライプマスク12を除去した後、図7(b)に示すようにp型不純物が1×1018cm-3の濃度にドープされたp−InPクラッド層16を1.5μm、p型不純物が7×1018cm-3の濃度にドープされたp−InGaAsコンタクト層17を0.5μmの厚さに順次成長させる。
ここで、[]内の/は、/の後の数字の上に付すべきバー( ̄)を表わす(以下、本明細書において同様とする)。
【0032】
そして、図7(c)に示すように、レジスト15と同様のアイソレーション部に開口部を有するようにレジスト18を形成し、該開口部を介してアイソレーション部のp−InGaAsコンタクト層17を除去する。このとき、p−InPクラッド層16は、表面から1μm程度の深さまで除去する。次に、レジスト18を除去した後に表面全体にSiO2膜をスパッタにより蒸着し写真製版技術を用いて図8(a)に示すような、レーザ部の全面と光変調部の変調器メサ部とを覆う凸型のSiO2マスク19を形成する。SiO2マスク19の突起部分(変調器部分)は、長さは150μm、幅は図6(b)で示したSiO2ストライプマスク12の幅より大きくして、3μmとする。SiO2マスク19をエッチングマスクとしてRIEを用いて変調器メサ部の両側を表面から1μmの深さまでエッチングする。そして、エッチングされた部分をポリイミド20で埋め込める(図8(b))。SiO2マスク19を除去した後、表・裏面に電極を形成し、結晶を共振方向と直角に劈開して該劈開面をコーティングする。以上のようにして実施の形態1の変調器付半導体レーザダイオードを作製することができる。
【0033】
以上のように形成された本実施の形態1の変調器付半導体レーザダイオードにおけるレーザ領域は、DFB(分布帰還形)レーザとよばれ、該レーザ領域には、順バイアスが印加されて連続発振し、発振されたレーザ光は、接続部を介して光変調器の吸収層10に伝送され、光変調器領域に印加されるバイアス電圧に応答して変調されて出力される。ここで、光変調器領域の吸収層10にバイアス電圧が印加されていない場合は、レーザ光は、変調器端面から出力される。
すなわち、この場合、InGaAs/InGaAsP量子井戸構造の活性層3から出力されるレーザ光の波長は、InGaAsP/AlInAs量子井戸構造の吸収層10の吸収波長より大きくなり、該吸収層10では吸収されない。また、変調器に逆バイアスを印加した場合には、シュタルク効果によりInGaAsP/AlInAs量子井戸構造の吸収層10の吸収波長が長波長化するので、レーザ光は該吸収層10で吸収されて変調器端面から光は出射されない。ここで、この光変調器領域及び半導体レーザ領域にそれぞれ逆バイアス及び順バイアスを印加した場合に、電気的なクロストークを抑制するために、n−InP電流ブロック層14とp−InGaAsコンタクト層17並びにp−InPクラッド層の一部を除去して、アイソレーション領域を形成している。
【0034】
このように、光変調器領域に高速変調された逆バイアスを印加することにより、レーザ発振領域で発生したレーザ光を、例えば40GHzの極めて高い周波数で変調することができる。
【0035】
以上のように構成された実施の形態1の変調器付半導体レーザダイオードは、レーザメサ部の端面が(110)面になるように、レーザメサ部を形成し、n−InPクラッド層9、吸収層10及びp−InPクラッド層11とを、HClが添加された雰囲気中でMOCVD法を用いて形成している。これによって、実施の形態1の変調器付半導体レーザダイオードは、以下のような優れた特徴を有する。
(1)レーザ発振領域の活性層3と光変調器領域の吸収層11とを互いに対向して近接するように形成することができ、活性層3と吸収層11との接合部における光の結合効率をよくできる。
本発明者らの検討によれば、n−InPクラッド層を0.5μmに設定した場合、活性層3の端面と吸収層11の端面との間隔を0.02μm程度にできることが確認された。また該間隔は条件をさらに詰めることにより実質的に0にすることができると考えられる。
(2)また、p−InPクラッド層11の接合部における盛り上がりを極めて小さくできるので、接合部上に形成されるアイソレーション部のn−InP電流ブロック層14等を残さず除去できるので、レーザ発振領域と光変調器領域との間のアイソレーションを極めて良くできる(言い換えると、電気的なクロストークを抑制できる)。
【0036】
実施の形態2.
次に、本発明に係る実施の形態2の変調器付半導体レーザダイオードについて説明する。本実施の形態2の変調器付半導体レーザダイオードは、実施の形態1の変調器付半導体レーザダイオードと比較して、以下に示す(1)が異なる以外は、実施の形態1と同様に形成される。
(1)実施の形態2では、レーザ領域のレーザメサ部の光変調部と対向する端面が、図10に示すように、[110]方向に対して45°の角度を成すように形成する。
【0037】
すなわち、実施の形態1の図5(c)に示すSiO2ストライプマスク8に代えて、図10に示す、端部が[110]方向に対して45°となるようにSiO2ストライプマスク31を形成して、該マスク31を用いてエッチングすることにより、端面が、[110]方向に対して45度に傾いたレーザメサ部を形成する。そして、n−InPクラッド層9、活性層10及びp−InPクラッド層11を、MOCVDを用いて、HClを含む雰囲気で成長させて形成する。
【0038】
この実施の形態2では、HClを添加した雰囲気中で結晶成長させた場合、[110]方向に対して45度に傾いた面上における結晶成長が、抑制されることを利用している。したがって、実施の形態2においても、活性層3の端面と吸収層11の端面とが互いに近接して対向するように吸収層11を形成することができるので、光の結合効率をよくできる。
【0039】
尚、本実施の形態2では、HClを添加しない雰囲気中で、n−InPクラッド層9、活性層10及びp−InPクラッド層11を成長させても、(111)面上の成長を抑制できるので、従来例に比較して、接合部におけるp−クラッド層の盛り上がりを小さくでき、SiO2ストライプマスク31への覆いかぶさりを防止できる。これによって、HClが添加された雰囲気を用いることなく光変調部の各層を成長させても、レーザ部と光変調部とのアイソレーションを良くすることができる。しかしながら、HClを添加した雰囲気で成長させることにより、さらに活性層3の端面と吸収層11の端面とを近付けることができ、結合効率を良くできる。
【0040】
以上のように構成された実施の形態2の変調器付半導体レーザダイオードは、実施の形態1と同様の効果を有するとともに、吸収層3の端面と活性層11の端面とが、光の進行方向に対して45度であるために接合面における反射を抑えることができ、光の結合効率が実施の形態1に比較してさらに良くなる。
以上の実施の形態2では、端面が、[110]方向に対して45度に傾いたレーザメサ部を形成したが、本発明はこれに限らず、該端面と[110]方向との角度を0°以上、45°以下に設定しても、実施の形態2と同様の効果が得られる。
【0041】
実施の形態3.
実施の形態3は、実施の形態1,2で説明した結晶成長の方向性の制御方法を、半導体基板上の光導波路の形成に応用したものであって、実施の形態3の光導波路は、図9に示す手順で作製される。
まず、図9(a)に示すように、表面が(001)面になるように形成されたn−InP半導体基板21の上面に、
(1)例えば、硫黄(S)等の導電型をn型にする不純物が1×1018cm-3ドープされた1.8μmの厚さのn−InPバッファ層22、
(2)InGaAsP/InGaAsP量子井戸構造からなり、1.30μm帯の0.1μmの厚さの光導波層23(アンドープ)、
(3)例えば、亜鉛(Zn)等の導電型をp型にする不純物が1×1018cm-3ドープされた0.7μmの厚さのp−InPクラッド層24をそれぞれ、
MOCVD法を用いて順次成長させる。
【0042】
次に、表面全体にSiO2膜をスパッタにより蒸着し、写真製版技術を用いて、SiO2ストライプマスク25を形成する。
ここで、図9(b1)に示すように、SiO2ストライプマスク25の各部分の長手方向が、[1/10]方向に対して±5°又は[110]方向に対して±45°のいずれかになるように形成する。そして、このSiO2ストライプマスク25を用いて、図9(c)のようなメサ部をC2H6/H2系のRIEを用いて形成する。ここで、メサ部の高さは、例えば、2.0μmになるように、エッチングする。
【0043】
次に、SiO2ストライプマスク25を選択成長マスクとして、
(1)例えば、亜鉛(Zn)等の導電型をp型にする不純物が8×1017cm-3ドープされた0.2μmの厚さのp−InP埋込層26、
(2)例えば、硫黄(S)等の導電型をn型にする不純物が7×1018cm-3ドープされた1.2μmの厚さのn−InP電流ブロック層27、
(3)例えば、亜鉛(Zn)等の導電型をp型にする不純物が8×1017cm-3ドープされた0.6μmの厚さのp−InP埋込層28をそれぞれ、
MOCVDを用いて、順次成長させる。その後、SiO2ストライプマスク25を除去する。
【0044】
以上のように構成された実施の形態3の光導波路においては、p−InP埋込層26、n−InP電流ブロック層27及びp−InP埋込層28を成長させるときに、メサの側面における結晶成長を抑制することができるので、光導波路の側面の端部で埋め込み層28が盛り上がることを防止でき、埋め込み層を平坦に形成することができる。従って、以上の実施の形態3の光導波路及び埋め込み層28の上に、光デバイスを形成することができる。すなわち、本実施の形態3の光導波路は、複合光デバイスの構成に適する。
【0045】
以上の実施の形態1,2,3は、n−InP基板1を用いて構成したが、本発明はこれに限らず、p−InP基板を用いて構成してもよい。
また、実施の形態1,2,3では、n−InP基板1を用いて各層をInP系の半導体材料で形成したが、本発明はこれに限らず、例えば、他のGaAs等の化合物半導体基板及び、各層をGaAs等の半導体材料を用いて構成しても良い。さらに、実施の形態1,2,3では、MOCVD法の雰囲気として、HClが添加された雰囲気を用いたが、本発明はこれに限らず、CH3Cl及びCCl4等を添加した雰囲気でも良い。すなわち、本発明では、少なくともClを含む雰囲気であればよい。
以上のように構成しても実施の形態1,2,3と同様の効果を有する。
【0055】
【発明の効果】
また、本発明の第1の複合デバイスの製造方法は、第1のメサ半導体層を、その長手方向が[110]方向に略一致するように、かつ該第1のメサ半導体層の一端面が[110]方向と略直交するように形成する工程と、上記第2のInPクラッド層と上記光導波層とを含む複数の半導体層を、HClが添加された雰囲気中で上記第1のメサ半導体層を埋め込むように成長させる工程とを含んでいるので、上記活性層の一端面と上記光導波層の一端面とを、近接して互いに対向するように形成することができるので、上記レーザダイオードと上記光デバイスとの間の結合効率が極めて良好な複合光デバイスを製造できる。
【0056】
また、本発明の第2の複合デバイスの製造方法は、第1のメサ半導体層を、その長手方向が[110]方向に略一致するように、かつ該第1のメサ半導体層の一端面が[110]方向と略45°の角度を成すように形成する工程と、上記第2のInPクラッド層と上記光導波層とを含む複数の半導体層を、HClが添加された雰囲気中で上記第1のメサ半導体層を埋め込むように成長させる工程と、上記第1のメサ半導体層上から上記成長された複数の半導体層上に延在するように、かつその長手方向が[110]方向に略一致するように、絶縁膜を形成する工程と、上記形成された絶縁膜をマスクとして、該マスクの両側をエッチングすることにより、上記第1のメサ半導体層と接続された上記第2のメサ半導体層を形成する工程とを含んでいるので、上記活性層の一端面と上記光導波層の一端面とを、近接して互いに対向するように形成することができるので、上記レーザダイオードと上記光デバイスとの間の結合効率が極めて良好な複合光デバイスを製造できる。
【図面の簡単な説明】
【図1】 本発明に係る実施の形態1の光変調器付半導体レーザダイオードの接合部分を模式的に示す断面図である。
【図2】 光変調器付半導体レーザダイオードの評価に用いた接合部分の断面図である。
【図3】 実施の形態1における埋め込み成長の過程を示す図である。
【図4】 図3において、(110)面から5°だけ傾けた面上の成長の過程を示す図である。
【図5】 実施の形態1の光変調器付半導体レーザダイオードの製造方法の各ステップを示す図(その1)である。
【図6】 実施の形態1の光変調器付半導体レーザダイオードの製造方法の各ステップを示す図(その2)である。
【図7】 実施の形態1の光変調器付半導体レーザダイオードの製造方法の各ステップを示す図(その3)である。
【図8】 実施の形態1の光変調器付半導体レーザダイオードの製造方法の各ステップを示す図(その4)である。
【図9】 本発明に係る実施の形態3の複合光デバイスの製造工程における主要なステップの斜視図である。
【図10】 本発明に係る実施の形態2の光変調器付半導体レーザダイオードのレーザメサ部の構成を示す斜視図である。
【図11】 従来例の光変調器付半導体レーザダイオードの接合部分を模式的に示す断面図である。
【図12】 従来例の光変調器付半導体レーザダイオードの接合部分における埋め込み成長の過程を示す図である。
【符号の説明】
1 n−InP基板、2 n−InPクラッド層、3 活性層、4 p−InPクラッド層、5 InGaAsPガイド層、6 p−InPキャップ層、7 p−InPクラッド層、8 SiO2ストライプマスク、9 n−InPクラッド層、10 吸収層、11 p−InPクラッド層、12 SiO2ストライプマスク、13 FeドープInP埋込層、14 n−InP電流ブロック層、16 p−InPクラッド層、17 p−InGaAsコンタクト層、18 レジスト、19 SiO2マスク、20 ポリイミド、31 SiO2ストライプマスク。
Claims (2)
- InP基板の(001)面上に第1のInPクラッド層を介して形成された活性層を含む第1のメサ半導体層を備えたレーザダイオードと、該(001)面上に第2のInPクラッド層を介して形成された光導波層を含む第2のメサ半導体層を備えた光デバイスとが接続されてなる複合光デバイスの製造方法であって、 第1のメサ半導体層を、その長手方向が[110]方向に略一致するように、かつ該第1のメサ半導体層の一端面が[110]方向と略直交するように形成する工程と、 上記第2のInPクラッド層と上記光導波層とを含む複数の半導体層を、塩素(Cl)を含む雰囲気中で上記第1のメサ半導体層を埋め込むようにMOCVD法により成長させる工程と、 上記第1のメサ半導体層上から上記成長された複数の半導体層上に延在するように、かつその長手方向が[110]方向に略一致するように、絶縁膜を形成する工程と、 上記形成された絶縁膜をマスクとして、該マスクの両側をエッチングすることにより、上記第1のメサ半導体層と接続された上記第2のメサ半導体層を形成する工程とを含むことを特徴とする複合光デバイスの製造方法。
- InP基板の(001)面上に第1のInPクラッド層を介して形成された活性層を含む第1のメサ半導体層を備えたレーザダイオードと、該(001)面上に第2のInPクラッド層を介して形成された光導波層を含む第2のメサ半導体層を備えた光デバイスとが接続されてなる複合光デバイスの製造方法であって、 第1のメサ半導体層を、その長手方向が[110]方向に略一致するように、かつ該第1のメサ半導体層の一端面が[110]方向と略45°の角度を成すように形成する工程と、 上記第2のInPクラッド層と上記光導波層とを含む複数の半導体層を、塩素(Cl)を含む雰囲気中で上記第1のメサ半導体層を埋め込むようにMOCVD法により成長させる工程と、 上記第1のメサ半導体層上から上記成長された複数の半導体層上に延在するように、かつその長手方向が[110]方向に略一致するように、絶縁膜を形成する工程と、 上記形成された絶縁膜をマスクとして、該マスクの両側をエッチングすることにより、上記第1のメサ半導体層と接続された上記第2のメサ半導体層を形成する工程とを含むことを特徴とする複合光デバイスの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27426797A JP3752369B2 (ja) | 1997-03-26 | 1997-10-07 | 複合光デバイスの製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9-73206 | 1997-03-26 | ||
JP7320697 | 1997-03-26 | ||
JP27426797A JP3752369B2 (ja) | 1997-03-26 | 1997-10-07 | 複合光デバイスの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10326942A JPH10326942A (ja) | 1998-12-08 |
JP3752369B2 true JP3752369B2 (ja) | 2006-03-08 |
Family
ID=26414362
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27426797A Expired - Lifetime JP3752369B2 (ja) | 1997-03-26 | 1997-10-07 | 複合光デバイスの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3752369B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4676068B2 (ja) * | 2001-02-02 | 2011-04-27 | 古河電気工業株式会社 | 半導体光素子の作製方法 |
JP2002299752A (ja) * | 2001-04-02 | 2002-10-11 | Sumitomo Electric Ind Ltd | 光集積素子の製造方法および光集積素子 |
JP4696389B2 (ja) * | 2001-04-10 | 2011-06-08 | 住友電気工業株式会社 | 半導体光集積素子の製造方法 |
JP5228508B2 (ja) * | 2008-01-31 | 2013-07-03 | 富士通株式会社 | 集積化光半導体装置の製造方法及びその集積化光半導体装置 |
JP2009194023A (ja) * | 2008-02-12 | 2009-08-27 | Sumitomo Electric Ind Ltd | 半導体光素子を作製する方法 |
JP5617178B2 (ja) * | 2008-09-19 | 2014-11-05 | 富士通株式会社 | 光導波路の製造方法 |
JP5962373B2 (ja) * | 2012-09-20 | 2016-08-03 | 住友電気工業株式会社 | 光導波路型半導体素子の製造方法および光導波路型半導体素子 |
JP2016200760A (ja) * | 2015-04-13 | 2016-12-01 | 住友電気工業株式会社 | 変換器、光半導体装置および光半導体装置の製造方法 |
JP6740780B2 (ja) * | 2016-07-28 | 2020-08-19 | 三菱電機株式会社 | 光半導体装置 |
JP6537742B1 (ja) * | 2018-05-28 | 2019-07-03 | 三菱電機株式会社 | 半導体レーザ装置 |
JP7301709B2 (ja) * | 2019-08-19 | 2023-07-03 | 日本ルメンタム株式会社 | 電界吸収型光変調器及びその製造方法 |
-
1997
- 1997-10-07 JP JP27426797A patent/JP3752369B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH10326942A (ja) | 1998-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3484394B2 (ja) | 光半導体装置およびその製造方法 | |
US8987117B2 (en) | Semiconductor optical integrated device and method for fabricating the same | |
JP3752369B2 (ja) | 複合光デバイスの製造方法 | |
JP2716693B2 (ja) | 半導体レーザー | |
US6821798B2 (en) | Semiconductor optical device and method for fabricating same | |
JP4690515B2 (ja) | 光変調器、半導体光素子、及びそれらの作製方法 | |
US6498889B2 (en) | Waveguide optical device and method of fabricating the same | |
JP7457485B2 (ja) | 埋め込み型半導体光素子 | |
US6602432B2 (en) | Electroabsorption modulator, and fabricating method of the same | |
JP5217767B2 (ja) | 半導体レーザ及び半導体レーザの製造方法 | |
JP5169534B2 (ja) | 集積型光半導体装置の製造方法及び集積型光半導体装置 | |
JP4833457B2 (ja) | 光集積デバイスの作製方法 | |
US6026106A (en) | Composite optical device | |
JP3401714B2 (ja) | 光半導体装置 | |
JP4164248B2 (ja) | 半導体素子及びその製造方法、及び半導体光装置 | |
JPH05299764A (ja) | 半導体レーザの製造方法 | |
JPH05110186A (ja) | モノリシツク光素子およびその製造方法 | |
JP4161672B2 (ja) | 光集積素子の製造方法 | |
WO2024100788A1 (ja) | 半導体装置 | |
JP2003060284A (ja) | 光集積デバイスの作製方法 | |
JP7294938B2 (ja) | 埋め込み型半導体光素子及びその製造方法 | |
US7598106B2 (en) | Optical semiconductor device and fabrication method therefor | |
JPH1168222A (ja) | 半導体レーザの製造方法 | |
JP2685499B2 (ja) | 半導体レーザ素子 | |
JP4161671B2 (ja) | 光集積素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050222 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050421 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051206 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051212 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091216 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091216 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101216 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111216 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111216 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121216 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121216 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131216 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |