JP5024008B2 - 半導体発光素子及びその製造方法 - Google Patents

Description

本発明は、半導体発光素子及びその製造方法に関する。

低閾値電流Ｉ_thを有する半導体レーザとして、１回のエピタキシャル成長工程によって形成し得るＳＤＨ（Separated Double Hetero Junction）構造を有する半導体レーザ（以下、ＳＤＨ型半導体レーザと呼ぶ）が、例えば、特許第２９９０８３７号から周知である。

このＳＤＨ型半導体レーザにおいては、先ず、主面として｛１００｝面を有する基板に、｛１１０｝Ａ面方向に延びる凸部を形成する。そして、この基板の主面上において結晶成長を行うと、凸部の頂面である｛１００｝面（便宜上、凸部頂面と呼ぶ）の上に化合物半導体層が積層されて成る発光部が形成される。発光部は、例えば、第１導電型を有する第１化合物半導体層、活性層、及び、第２導電型を有する第２化合物半導体層が順次積層された構造を有する。凸部の延びる方向に対して垂直方向の仮想平面でこの発光部を切断したときの断面形状は例えば二等辺三角形であり、発光部の側面（斜面）は｛１１１｝Ｂ面から構成されている。一般に、ＭＯＣＶＤ法（ＭＯＶＰＥ法とも呼ばれる）においては、特殊な結晶成長条件を除けば、｛１１１｝Ｂ面は非成長面として知られている。従って、ＳＤＨ型半導体レーザの場合、側面が｛１１１｝Ｂ面である発光部が形成されると、その後、ＭＯＣＶＤを継続しても、発光部の結晶成長は「自己成長停止」が保持される。ここで、｛１１１｝Ｂ面の傾斜角（α）は、５４．７度である。

尚、結晶面の表記、

を、便宜上、本明細書においては、（ｈｋｌ）面、（ｈｋ−ｌ）面と表記し、以下に例示する方向の表記、

を、便宜上、本明細書においては、［ｈｋｌ］方向、［ｈｋ−ｌ］方向と表記する。

一方、凸部を除く基板の主面である｛１００｝面の部分（便宜上、凹部面と呼ぶ）においては、非成長面が存在しないので、ＭＯＣＶＤを継続すると、やがて凹部面から結晶成長する化合物半導体層が、自己成長停止している発光部を完全に埋め尽くすようになる。凹部面から結晶成長した化合物半導体層は、第２化合物半導体層上に、電流ブロック層位置調整層、電流ブロック層、及び、埋込層が順次形成された構造を有する。ここで、通常、電流ブロック層位置調整層の厚さを制御することによって、凹部面から結晶成長する化合物半導体層が発光部を埋め尽くす前の途中段階で（特に、発光部に形成された活性層の両側面近傍に差掛かったときに）、電流ブロック層を形成することにより、発光部の活性層のみに電流注入が可能な構造を形成することができる。

このように、ＳＤＨ型半導体レーザにおいては、１回の結晶成長工程に基づき各化合物半導体層を形成することができ、しかも、発光部内で活性層を上下で挟む化合物半導体層（第１化合物半導体層及び第２化合物半導体層）に用いる材料や、発光部の外側に位置する電流ブロック層や埋込層、電流ブロック層位置調整層に用いる材料として、エネルギーバンドギャップが活性層よりも十分に高い材料、即ち、低屈折率の材料を選択することにより、光閉込めに好都合な化合物半導体層によって活性層を完全に囲むことが可能となる。そして、これによって、凸部の端面を光出射面として有する半導体レーザから出射されたビーム形状を、真円に近づけることができる。即ち、ファー・フィールド・パターン（Far Field Pattern，ＦＦＰ）において、
θ//≒θ⊥
を達成することができる。

あるいは又、例えば、レンズとのカップリング効率等に依っては、半導体レーザから出射されたビーム形状を楕円とすることが求められる場合がある。このような場合には、例えば、凸部の端面付近の幅を拡げた、所謂フレア・ストライプ構造を採用することにより（例えば、特許第３３９９０１８号参照）、ＦＦＰのθ//を小さく制御することができる。しかも、フレア・ストライプ構造を採用することにより、高光出力を達成することができる。

特許第２９９０８３７号 特許第３３９９０１８号

ところで、上述したとおり、ＳＤＨ型半導体レーザにおいては、先ず、主面として｛１００｝面を有する基板に、｛１１０｝Ａ面方向に延びる凸部を形成する（図３４の（Ａ）参照）。従って、発光部の大きさは、凸部の幅（Ｗ_P）によって規定される。一方、活性層の幅（Ｗ_A）は、ＳＤＨ型半導体レーザの仕様に基づき決定される。それ故、凸部の幅（Ｗ_P）が狭い場合、所望の幅（Ｗ_A）の活性層を形成したとき、活性層から凸部までの距離（Ｈ₁）が自ずと短くなる（図３４の（Ｂ）参照）。ここで、Ｈ₁，Ｗ_P，Ｗ_Aには、以下の関係がある。
Ｈ₁＝｛（Ｗ_P−Ｗ_A）／２｝×ｔａｎ（α）
そして、活性層から凸部までの距離（Ｈ₁）が短い場合、活性層で発生した光が凸部を構成する基板に吸収され、光閉込め効果が不完全となり、発光効率（光出力／注入電流にて表されるスロープ効率）が低下してしまうといった問題がある。従って、現状では、例えば、活性層の幅を１．２μｍとした場合、距離（Ｈ₁）の最低値は約１．４μｍである。

また、発光部の高さ（Ｈ₂）も、凸部の幅（Ｗ_P）によって規定される。ここで、Ｈ₂，Ｗ_Pには、以下の関係がある。
Ｈ₂＝（Ｗ_P／２）×ｔａｎ（α）
そこで、図３５の（Ａ）に図示するように、凸部の高さ（Ｈ₀）が低く、凸部の幅（Ｗ_P）が広い、所謂低アスペクト比の凸部に基づきＳＤＨ型半導体レーザを製造した場合、図３５の（Ｂ）に図示するように、活性層の側面に電流ブロック層を形成する余地が無くなってしまう場合がある。

更には、ＳＤＨ型半導体レーザの高集積化を試みた場合、即ち、単位面積当たりのＳＤＨ型半導体レーザの個数を増加させる場合、即ち、図３６の（Ａ）に示すようなＳＤＨ型半導体レーザの形成ピッチＰＴ₁を形成ピッチＰＴ₂に縮小しようとした場合、発光部の大きさ（例えば、Ｗ_Aの値）を小さくする必要があるが、このような場合、活性層の幅を一定に保つには、図３６の（Ｂ）に示すように、活性層から凸部までの距離をＨ₁からＨ₁’へと短くしなければならないので、やはり、上述した問題が生じてしまう。あるいは又、光が凸部を構成する基板に吸収されないように、活性層から凸部までの距離を充分に確保するには、図３６の（Ｃ）に示すように、凸部の高さをＨ₀からＨ₀’へと低くしなければならないので、やはり、上述した問題が生じてしまう。

従って、本発明の目的は、発光部を形成するための基部の設計自由度を高くすることができ、高い発光効率を得ることができ、しかも、高集積化を達成し得る半導体発光素子、及び、係る半導体発光素子を製造する方法を提供することにある。

上記の目的を達成するための本発明の第１の態様に係る半導体発光素子は、
（Ａ）｛１００｝面を主面として有する発光素子製造用基板の該主面に形成され、発光素子製造用基板の＜１１０＞方向と平行に延びる凸部、
（Ｂ）少なくとも凸部を覆う下地層、
（Ｃ）下地層の頂面上に、第１導電型を有する第１化合物半導体層、活性層、及び、第２導電型を有する第２化合物半導体層が順次積層されて成る発光部、並びに、
（Ｄ）凸部が形成されていない発光素子製造用基板の主面の部分に形成され、第１導電型を有する第１化合物半導体層、活性層、並びに、第２導電型を有する第２化合物半導体層が順次積層されて成る積層構造体、及び、該積層構造体上に形成され、発光部を構成する活性層の側面を少なくとも覆う電流ブロック層、
を具備した半導体発光素子であって、
下地層は、凸部を構成する第１のＩＩＩ−Ｖ族化合物半導体材料とは異なる第２のＩＩＩ−Ｖ族化合物半導体材料から成り、
凸部を覆う下地層の部分を発光素子製造用基板の前記＜１１０＞方向に垂直な仮想平面で切断したときの下地層表面の断面形状は台形の一部を構成し、該台形の２つの斜辺に相当する下地層の斜面は｛１１１｝Ｂ面であり、台形の上辺に相当する下地層の頂面は｛１００｝面であることを特徴とする。

尚、本発明の第１の態様に係る半導体発光素子において、下地層は少なくとも凸部を覆っているが、具体的には、下地層が凸部を覆っている形態、並びに、下地層が、凸部、及び、凸部が形成されていない発光素子製造用基板を覆っている形態（即ち、下地層が全面を覆っている形態）を挙げることができる。

また、上記の目的を達成するための本発明の第１の態様に係る半導体発光素子の製造方法は、
（ａ）｛１００｝面を主面として有する発光素子製造用基板の該主面に＜１１０＞方向に延びる凸部を形成し、次いで、
（ｂ）少なくとも凸部上に、凸部を構成する第１のＩＩＩ−Ｖ族化合物半導体材料とは異なる第２のＩＩＩ−Ｖ族化合物半導体材料から成る下地層をエピタキシャル成長させ、以て、凸部上において、発光素子製造用基板の前記＜１１０＞方向に垂直な仮想平面で切断したときの表面の断面形状が台形の一部を構成し、該台形の２つの斜辺に相当する斜面が｛１１１｝Ｂ面であり、台形の上辺に相当する頂面が｛１００｝面である下地層を得た後、
（ｃ）下地層の頂面上に、第１導電型を有する第１化合物半導体層、活性層、及び、第２導電型を有する第２化合物半導体層が順次積層されて成る発光部を形成し、併せて、凸部が形成されていない発光素子製造用基板の主面の部分に、第１導電型を有する第１化合物半導体層、活性層、及び、第２導電型を有する第２化合物半導体層が順次積層されて成る積層構造体を形成し、その後、
（ｄ）該積層構造体上に、発光部を構成する活性層の側面を少なくとも覆う電流ブロック層を形成する、
工程を具備することを特徴とする。

本発明の第１の態様に係る半導体発光素子あるいはその製造方法（以下、これらを総称して、単に、『本発明の第１の態様』と呼ぶ）にあっては、
第１のＩＩＩ−Ｖ族化合物半導体材料は、Ａｓ含有化合物半導体であり、
第２のＩＩＩ−Ｖ族化合物半導体材料は、Ａｓ非含有化合物半導体である形態とすることができ、この場合、具体的には、
第１のＩＩＩ−Ｖ族化合物半導体材料として、ＧａＡｓ系化合物半導体を挙げることができ、
第２のＩＩＩ−Ｖ族化合物半導体材料として、ＩｎＰ系化合物半導体（より具体的には、例えば、ＧａＩｎＰ、ＡｌＧａＩｎＰ、又は、ＡｌＩｎＰ）を挙げることができる。

あるいは又、本発明の第１の態様にあっては、
下地層は、第２のＩＩＩ−Ｖ族化合物半導体材料から成る第１下地層と、第２のＩＩＩ−Ｖ族化合物半導体材料とは異なる第３のＩＩＩ−Ｖ族化合物半導体材料から成る第２下地層とが、順次、積層された構造を有し、
第１のＩＩＩ−Ｖ族化合物半導体材料は、Ａｓ含有化合物半導体であり、
第２のＩＩＩ−Ｖ族化合物半導体材料は、Ａｓ非含有化合物半導体であり、
第３のＩＩＩ−Ｖ族化合物半導体材料は、Ａｓ含有化合物半導体であり、
第２下地層は、第１下地層の頂面上に形成され、且つ、第１下地層の斜面上には形成されない形態とすることができ、この場合、具体的には、
第１のＩＩＩ−Ｖ族化合物半導体材料として、ＧａＡｓ系化合物半導体を挙げることができ、
第２のＩＩＩ−Ｖ族化合物半導体材料として、ＩｎＰ系化合物半導体（より具体的には、例えば、ＧａＩｎＰ、ＡｌＧａＩｎＰ、又は、ＡｌＩｎＰ）を挙げることができ、
第３のＩＩＩ−Ｖ族化合物半導体材料として、ＧａＡｓ系化合物半導体を挙げることができる。

ここで、下地層を構成する第１下地層と第２下地層の積層形態として、下から順に、
凸部、第１下地層、第２下地層
凸部、第１下地層、第２下地層、第１下地層
凸部、（第１下地層、第２下地層）_j
凸部、（第１下地層、第２下地層）_j、第１下地層
を例示することができる。尚、ｊ＝２，３・・・Ｊであり、（第１下地層、第２下地層）_jとは、（第１下地層、第２下地層）の組がｊ組、積層されていることを意味し、例えば、ｊ＝３の場合、
凸部、第１下地層、第２下地層、第１下地層、第２下地層、第１下地層、第２下地層
である。以下においても同様である。

上記の目的を達成するための本発明の第２の態様に係る半導体発光素子は、
（Ａ）支持基板、
（Ｂ）支持基板上に、第２電極を介して配置されたコンタクト層、
（Ｃ）コンタクト層上に配置され、第２導電型を有する第２化合物半導体層、活性層、及び、第１導電型を有する第１化合物半導体層が順次積層されて成る発光部、
（Ｄ）コンタクト層上に配置され、発光部を構成する活性層の側面を少なくとも覆う電流ブロック層、並びに、該電流ブロック層上に配置され、発光部の側面を覆い、第２導電型を有する第２化合物半導体層、活性層、及び、第１導電型を有する第１化合物半導体層が順次積層されて成る積層構造体、並びに、
（Ｅ）第１化合物半導体層と電気的に接続された第１電極、
を具備した半導体発光素子であって、
発光部は、発光部を構成する化合物半導体層の＜１１０＞方向と平行に延びており、
該＜１１０＞方向に垂直な仮想平面で発光部を切断したときの発光部の断面形状は逆二等辺三角形であり、該逆二等辺三角形の２つの斜辺に相当する発光部の斜面は｛１１１｝Ｂ面であり、該逆二等辺三角形の底辺に相当する発光部の頂面は｛１００｝面であり、
該逆二等辺三角形の底辺に相当する発光部の頂面から支持基板までの距離をＤ₁、積層構造体の頂面から支持基板までの距離をＤ₂としたとき、Ｄ₁＜Ｄ₂であることを特徴とする。ここで、逆二等辺三角形とは、逆二等辺三角形の２つの斜辺の交点である頂点が、逆二等辺三角形の底辺よりも、支持基板側に位置していることを意味する。

本発明の第２の態様に係る半導体発光素子にあっては、少なくとも積層構造体の頂面は、発光部を構成するＩＩＩ−Ｖ族化合物半導体材料とは異なるＩＩＩ−Ｖ族化合物半導体材料から成る下地層で覆われており、第１電極は下地層上に配置されている形態とすることができる。尚、積層構造体の頂面から発光部の頂面に亙り下地層で覆われている形態とすることもできる。あるいは又、積層構造体の頂面から発光部の側面に亙り下地層で覆われている形態（発光部の頂面は露出している状態）とすることもできるし、積層構造体の頂面が下地層で覆われている形態（発光部の頂面及び側面は露出している状態）とすることもできる。また、第１電極は、露出した発光部の頂面上に形成されている形態、あるいは又、露出した発光部の側面上に形成されている形態、あるいは又、露出した発光部の頂面及び側面上に形成されている形態とすることもできる。そして、これらの場合、
発光部を構成するＩＩＩ−Ｖ族化合物半導体材料は、Ａｓ含有化合物半導体であり、
下地層を構成するＩＩＩ−Ｖ族化合物半導体材料は、Ａｓ非含有化合物半導体である形態とすることができ、具体的には、
発光部を構成するＩＩＩ−Ｖ族化合物半導体材料として、ＧａＡｓ系化合物半導体を挙げることができ、
下地層を構成するＩＩＩ−Ｖ族化合物半導体材料として、ＩｎＰ系化合物半導体（より具体的には、例えば、ＧａＩｎＰ、ＡｌＧａＩｎＰ、又は、ＡｌＩｎＰ）を挙げることができる。あるいは又、この場合、
発光部を構成するＩＩＩ−Ｖ族化合物半導体材料は、Ａｓ含有化合物半導体であり、
下地層を構成するＩＩＩ−Ｖ族化合物半導体材料も、Ａｓ含有化合物半導体である形態とすることができ、この場合、具体的には、
発光部を構成するＩＩＩ−Ｖ族化合物半導体材料として、ＧａＡｓ系化合物半導体を挙げることができ、
下地層を構成するＩＩＩ−Ｖ族化合物半導体材料として、ＧａＡｓ系化合物半導体を挙げることができる。

また、上記の目的を達成するための本発明の第２の態様に係る半導体発光素子の製造方法は、
（ａ）｛１００｝面を主面として有する発光素子製造用基板の該主面に＜１１０＞方向に延びる凸部を形成し、次いで、
（ｂ）少なくとも凸部上に、凸部を構成する第１のＩＩＩ−Ｖ族化合物半導体材料とは異なる第２のＩＩＩ−Ｖ族化合物半導体材料から成る下地層をエピタキシャル成長させ、以て、凸部上において、発光素子製造用基板の前記＜１１０＞方向に垂直な仮想平面で切断したときの表面の断面形状が台形の一部を構成し、該台形の２つの斜辺に相当する斜面が｛１１１｝Ｂ面であり、台形の上辺に相当する頂面が｛１００｝面である下地層を得た後、
（ｃ）下地層の頂面上に、第１導電型を有する第１化合物半導体層、活性層、及び、第２導電型を有する第２化合物半導体層が順次積層されて成る発光部を形成し、併せて、凸部が形成されていない発光素子製造用基板の主面の部分に、第１導電型を有する第１化合物半導体層、活性層、及び、第２導電型を有する第２化合物半導体層が順次積層されて成る積層構造体を形成し、その後、
（ｄ）該積層構造体上に、発光部を構成する活性層の側面を少なくとも覆う電流ブロック層を形成し、次に、
（ｅ）全面にコンタクト層を形成し、該コンタクト層上に第２電極を形成した後、
（ｆ）第２電極を介して発光素子製造用基板を支持基板に貼り合わせ、次いで、凸部を含む発光素子製造用基板を除去し、その後、
（ｇ）第１化合物半導体層と電気的に接続された第１電極を形成する、
工程を具備することを特徴とする。

本発明の第２の態様に係る半導体発光素子の製造方法にあっては、
第１のＩＩＩ−Ｖ族化合物半導体材料は、Ａｓ含有化合物半導体であり、
第２のＩＩＩ−Ｖ族化合物半導体材料は、Ａｓ非含有化合物半導体であり、
発光部を構成するＩＩＩ−Ｖ族化合物半導体材料は、Ａｓ含有化合物半導体である形態とすることができ、この場合、具体的には、
第１のＩＩＩ−Ｖ族化合物半導体材料として、ＧａＡｓ系化合物半導体を挙げることができ、
第２のＩＩＩ−Ｖ族化合物半導体材料として、ＩｎＰ系化合物半導体（より具体的には、例えば、ＧａＩｎＰ、ＡｌＧａＩｎＰ、又は、ＡｌＩｎＰ）を挙げることができ、
発光部を構成するＩＩＩ−Ｖ族化合物半導体材料として、ＧａＡｓ系化合物半導体を挙げることができる。

あるいは又、本発明の第２の態様に係る半導体発光素子の製造方法にあっては、
下地層は、第２のＩＩＩ−Ｖ族化合物半導体材料から成る第１下地層と、第２のＩＩＩ−Ｖ族化合物半導体材料とは異なる第３のＩＩＩ−Ｖ族化合物半導体材料から成る第２下地層とが、順次、積層された構造を有し、
第１のＩＩＩ−Ｖ族化合物半導体材料は、Ａｓ含有化合物半導体であり、
第２のＩＩＩ−Ｖ族化合物半導体材料は、Ａｓ非含有化合物半導体であり、
第３のＩＩＩ−Ｖ族化合物半導体材料は、Ａｓ含有化合物半導体であり、
第２下地層は、第１下地層の頂面上に形成され、且つ、第１下地層の斜面上には形成されない形態とすることができ、この場合、具体的には、
第１のＩＩＩ−Ｖ族化合物半導体材料として、ＧａＡｓ系化合物半導体を挙げることができ、
第２のＩＩＩ−Ｖ族化合物半導体材料として、ＩｎＰ系化合物半導体（より具体的には、例えば、ＧａＩｎＰ、ＡｌＧａＩｎＰ、又は、ＡｌＩｎＰ）を挙げることができ、
第３のＩＩＩ−Ｖ族化合物半導体材料として、ＧａＡｓ系化合物半導体を挙げることができる。また、下地層は、第１下地層と第２下地層の２層構造を有し、前記工程（ｆ）に引き続き、第１下地層を除去する構成とすることもできる。尚、第１下地層の除去は、第１下地層の一部分の除去とする形態とすることもできる。

また、本発明の第１の態様、あるいは又、本発明の第２の態様に係る半導体発光素子の製造方法にあっては、下地層は、第２のＩＩＩ−Ｖ族化合物半導体材料から成る第１下地層及び第２下地層が、エピタキシャル成長法に基づき、順次、積層された構造を有し、
第１下地層の｛１１１｝Ｂ面の結晶成長速度をＲｔ_1-111B、第１下地層の｛１００｝面の結晶成長速度をＲｔ_1-100、第２下地層の｛１１１｝Ｂ面の結晶成長速度をＲｔ_2-111B、第２下地層の｛１００｝面の結晶成長速度をＲｔ_2-100としたとき、
（Ｒｔ_1-111B／Ｒｔ_1-100）≠（Ｒｔ_2-111B／Ｒｔ_2-100）
である構成とすることができる。尚、このような結晶成長速度の要件は、第１下地層及び第２下地層をエピタキシャル成長法させるときの下地（例えば、発光素子製造用基板）の温度設定を最適化することで達成することができる。尚、
（Ｒｔ_1-111B／Ｒｔ_1-100）＞（Ｒｔ_2-111B／Ｒｔ_2-100）
であってもよいし、
（Ｒｔ_1-111B／Ｒｔ_1-100）＜（Ｒｔ_2-111B／Ｒｔ_2-100）
であってもよい。

ここで、下地層を構成する第１下地層と第２下地層の積層形態として、下から順に、
凸部、第１下地層、第２下地層
凸部、第１下地層、第２下地層、第１下地層
凸部、（第１下地層、第２下地層）_j
凸部、（第１下地層、第２下地層）_j、第１下地層
を例示することができる。

また、以上に説明した好ましい形態、構成を含む本発明の第１の態様あるいは第２の態様に係る半導体発光素子の製造方法にあっては、前記工程（ａ）は、
（ａ−１）｛１００｝面を主面として有する発光素子製造用基板の該主面上に前記＜１１０＞方向に延びる複数の選択成長用マスク層を形成し、選択成長用マスク層と選択成長用マスク層との間に発光素子製造用基板の主面の一部分を露出させ、次いで、
（ａ−２）露出した発光素子製造用基板の主面の部分の上に、発光素子製造用基板の該＜１１０＞方向に垂直な仮想平面で切断したときの断面形状が台形であって、該台形の２つの斜辺に相当する斜面が｛１１１｝Ｂ面であり、台形の上辺に相当する頂面が｛１００｝面であり、第１のＩＩＩ−Ｖ族化合物半導体から成る凸部をエピタキシャル成長させた後、選択成長用マスク層を除去する、
工程から成る形態とすることができる。ここで、選択成長用マスク層を構成する材料として、ＳｉＯ₂、ＳｉＮ、ＳｉＯＮといった半導体酸化物層あるいは半導体窒化物層、高融点金属層、高融点金属酸化物層、高融点金属窒化物層を例示することができる。そして、選択成長用マスク層の形成方法として、スパッタリング法等の物理的気相成長法（ＰＶＤ法）、化学的気相成長法（ＣＶＤ法）を挙げることができる。選択成長用マスク層の除去は、選択成長用マスク層を構成する材料に依存して、ウエットエッチング法を採用してもよいし、ドライエッチング法を採用してもよい。

尚、この形態にあっては、選択エピタキシャル成長をさせるべき凸部を構成する材料として、ＧａＡｓ系化合物半導体を挙げることができる。また、ｎ型導電型を有する凸部のエピタキシャル成長において使用される原料には、凸部をｎ型導電型とするために、不純物として、置換サイトがＩＩＩ族原子が占めるサイトである不純物、及び、置換サイトがＶ族原子が占めるサイトである不純物が添加されている形態とすることができる。ここで、置換サイトがＩＩＩ族原子が占めるサイトである不純物は、ケイ素及び錫から成る群から選択された少なくとも１種類の不純物であり、置換サイトがＶ族原子が占めるサイトである不純物は、セレン、テルル及びイオウから成る群から選択された少なくとも１種類の不純物である形態とすることができる。また、発光素子製造用基板はｎ型導電型を有する構成とすることができる。あるいは又、ｐ型導電型を有する凸部のエピタキシャル成長において使用される原料には、凸部をｐ型導電型とするために、不純物として、置換サイトがＩＩＩ族原子が占めるサイトである不純物、及び、置換サイトがＶ族原子が占めるサイトである不純物が添加されている形態とすることができる。ここで、置換サイトがＩＩＩ族原子が占めるサイトである不純物は、亜鉛、マグネシウム、ベリリウム及びマンガンから成る群から選択された少なくとも１種類の不純物であり、置換サイトがＶ族原子が占めるサイトである不純物は炭素である形態とすることができる。また、発光素子製造用基板はｐ型導電型を有する構成とすることができる。

以下の説明において、セレン（Ｓｅ）、テルル（Ｔｅ）及びイオウ（Ｓ）という３種類の不純物から成る群から選択された少なくとも１種類の不純物を、便宜上、第ＶＩ族不純物と呼び、ケイ素（Ｓｉ）及び錫（Ｓｎ）という２種類の不純物から成る群から選択された少なくとも１種類の不純物を、便宜上、第ＩＶ族不純物と呼び、亜鉛（Ｚｎ）、マグネシウム（Ｍｇ）、ベリリウム（Ｂｅ）及びマンガン（Ｍｎ）という４種類の不純物から成る群から選択された少なくとも１種類の不純物を、便宜上、第ＩＩ族不純物と呼ぶ。

あるいは又、以上に説明した好ましい形態、構成を含む本発明の第１の態様あるいは第２の態様に係る半導体発光素子の製造方法にあっては、前記工程（ａ）は、
（ａ−１）｛１００｝面を主面として有する発光素子製造用基板の該主面上に前記＜１１０＞方向に延びる複数のエッチング用マスク層を形成し、エッチング用マスク層とエッチング用マスク層との間に発光素子製造用基板の主面の一部分を露出させ、次いで、
（ａ−２）露出した発光素子製造用基板の主面の部分をエッチングし、以て、発光素子製造用基板の一部から成る凸部を得た後、エッチング用マスク層を除去する、
工程から成る形態とすることができる。尚、エッチングとして、ウエットエッチング法、及び、ＲＩＥ法を含むドライエッチング法を挙げることができ、また、それ以外の方法として、サンドブラスト法を挙げることができる。ウエットエッチング法を採用した場合と、ＲＩＥ法を含むドライエッチング法を採用した場合では、得られた凸部の断面形状が異なる場合がある。ここで、エッチング用マスク層を構成する材料として、ＳｉＯ₂、ＳｉＮ、ＳｉＯＮ、Ｗ、Ｔｉ、Ｃｒ、ＴｉＷ、ＴｉＮ、ＣｒＮ、ＴｉＷＮ等、発光素子製造用基板を構成する材料と比較的、エッチング選択比が取り易い材料を挙げることができる。また、エッチング用マスク層の形成方法として、ＣＶＤ法やスパッタリング法（ＥＣＲスパッタリング法を含む）を用いることができる。エッチング用マスク層の除去として、エッチング用マスク層を構成する材料に依存して、フッ酸系、硝酸系、リン酸系、硫酸系、塩酸系のエッチャントを、必要に応じて、適宜、組み合わせればよい。

以上に説明した好ましい形態、構成を含む本発明の第１の態様、以上に説明した好ましい形態、構成を含む本発明の第２の態様に係る半導体発光素子あるいはその製造方法（以下、これらを総称して、単に、『本発明』と呼ぶ場合がある）において、下地層の表面の断面形状は台形であり、あるいは又、凸部の断面形状は台形である。ところで、台形にあっては、一般に、上辺と下辺が平行であるが、本発明にあっては、製造に起因して上辺と下辺が完全に平行ではない場合が生じ得るが、係る形状も『台形』に包含する。また、この台形の２つの斜辺に相当する下地層の斜面は｛１１１｝Ｂ面であるが、製造に起因して、｛１１１｝Ｂ面だけでなく、｛１１１｝Ｂ面以外の面が含まれる場合もある。更には、台形の上辺に相当する下地層の頂面は｛１００｝面であるが、製造に起因して、｛１００｝面だけでなく、｛１００｝面以外の面が含まれる場合もある。更には、第２下地層は、第１下地層の頂面上に形成され、且つ、第１下地層の斜面上には形成されないが、より具体的には、第２下地層は、第１下地層の頂面において、少なくとも｛１００｝面上に成長し、且つ、第１下地層の斜面において、少なくとも｛１１１｝Ｂ面上には成長しない。また、発光部の断面形状は逆二等辺三角形であるが、本発明にあっては、製造に起因して、正確な逆二等辺三角形ではない場合が生じ得るが、係る形状も『逆二等辺三角形』に包含する。更には、逆二等辺三角形の２つの斜辺に相当する発光部の斜面は｛１１１｝Ｂ面であるが、製造に起因して、｛１１１｝Ｂ面だけでなく、｛１１１｝Ｂ面以外の面が含まれる場合もある。また、逆二等辺三角形の底辺に相当する発光部の頂面は｛１００｝面であるが、製造に起因して、｛１００｝面だけでなく、｛１００｝面以外の面が含まれる場合もある。

本発明において、下地層は、発光部から出射された光に対して透明である化合物半導体材料から成ることが好ましく、具体的には、発光部を構成するＩＩＩ−Ｖ族化合物半導体材料がＡｓ含有化合物半導体（具体的には、ＧａＡｓ系化合物半導体）である場合、上述したとおり、少なくとも下地層の一部を構成するＩＩＩ−Ｖ族化合物半導体材料として、ＩｎＰ系化合物半導体（具体的には、例えば、ＧａＩｎＰ、ＡｌＧａＩｎＰ、又は、ＡｌＩｎＰ）を挙げることができる。

本発明において、下地層を構成する材料のエネルギーバンドギャップ（Ｅ_g）は、発生した光の吸収を抑制するといった観点から、発生した光のエネルギーバンドギャップよりも高く、しかも、凸部を構成する材料のエネルギーバンドギャップ（Ｅ_g-0）よりも高いことが望ましい。尚、このような要件を、便宜上、『エネルギーバンドギャップ条件−Ａ』と呼ぶ。

あるいは又、上記の好ましい形態を含む本発明において、下地層を構成する材料のエネルギーバンドギャップ（Ｅ_g）は、発生した光の吸収を抑制するといった観点から、発生した光のエネルギーバンドギャップよりも高く、しかも、第１化合物半導体層を構成する材料のエネルギーバンドギャップ（Ｅ_g-1）よりも高いことが望ましい。尚、このような要件を、便宜上、『エネルギーバンドギャップ条件−Ｂ』と呼ぶ。

尚、この場合、（凸部を構成するＩＩＩ−Ｖ族化合物半導体，下地層を構成するＩＩＩ−Ｖ族化合物半導体，第１化合物半導体層を構成するＩＩＩ−Ｖ族化合物半導体）の組合せとして、エネルギーバンドギャップ条件−Ａを満足する限りにおいて、あるいは、エネルギーバンドギャップ条件−Ｂを満足する限りにおいて、あるいは、エネルギーバンドギャップ条件−Ａ及びエネルギーバンドギャップ条件−Ｂを同時に満足する限りにおいて、
組成−Ａ：（ＧａＡｓ，｛Ａｌ_x1Ｇａ_(1-x1)｝_x2Ｉｎ_(1-x2)Ｐ，Ａｌ_yＧａ_(1-y)Ａｓ）
［但し、０≦ｘ１≦１，０≦ｘ２≦１，０＜ｙ≦１であり、（ＧａＡｓのＥ_g）＜（｛Ａｌ_x1Ｇａ_(1-x1)｝_x2Ｉｎ_(1-x2)ＰのＥ_g-0），（｛Ａｌ_x1Ｇａ_(1-x1)｝_x2Ｉｎ_(1-x2)ＰのＥ_g）≧（Ａｌ_yＧａ_(1-y)ＡｓのＥ_g-1）］
を例示することができる。

更には、エネルギーバンドギャップ条件−Ａを満足する限りにおいて、あるいは、エネルギーバンドギャップ条件−Ｂを満足する限りにおいて、あるいは、エネルギーバンドギャップ条件−Ａ及びエネルギーバンドギャップ条件−Ｂを同時に満足する限りにおいて、凸部を構成するＩＩＩ−Ｖ族化合物半導体としてＧａＳｂ（Ａｓ）あるいはＧａＢｉ（Ａｓ）を用いるとき、組成−Ａにあっては、Ａｓ（ヒ素）を含有する化合物半導体層の内、少なくとも１層において、Ａｓよりも原子半径が大きく、しかも、蒸気圧が低いＳｂ（アンチモン）あるいはＢｉ（ビスマス）を含有する組成を挙げることができるし、あるいは又、Ａｓ（ヒ素）を含有する化合物半導体層の内、少なくとも１層において、Ａｓよりも原子半径が大きく、しかも、蒸気圧が低いＳｂ（アンチモン）あるいはＢｉ（ビスマス）でＡｓが置換されている組成を挙げることができる。

本発明において、発光素子製造用基板として、ＧａＮ基板、ＧａＰ基板、ＡｌＮ基板、ＡｌＰ基板、ＩｎＮ基板、ＩｎＰ基板、ＡｌＧａＩｎＮ基板、ＡｌＧａＮ基板、ＡｌＩｎＮ基板、ＧａＩｎＮ基板、ＡｌＧａＩｎＰ基板、ＡｌＧａＰ基板、ＡｌＩｎＰ基板、ＧａＩｎＰ基板、ＺｎＳ基板等を例示することができるが、特に、閃亜鉛鉱（ジンク・ブレンド）型の結晶構造を有する基板あるいは結晶膜が形成された基板を用いることが好ましく、ここで、ジンク・ブレンド型の結晶構造を有する基板を構成する原子として、少なくとも、Ａｓ、ＳｂあるいはＢｉ等を挙げることができる。本発明にあっては、これらのＡｓ、ＳｂあるいはＢｉ等の原子が添加ひいては混晶として含まれている光吸収性の高い基板における光吸収を抑制することができる結果、半導体発光素子の特性の高性能化、均一化を達成することができる。更には、これらの基板の表面（主面）に、バッファ層や中間層が形成されたものを発光素子製造用基板として用いることもできる。

第２電極を介した発光素子製造用基板と支持基板との貼り合わせ方法として、金属−金属接合法を挙げることができる。そして、この場合、支持基板として、金属−金属接合のための導電材料層（導電材料層には回路が形成されていてもよい）を表面に有する半導体基板や絶縁性基板を挙げることができる。ここで、絶縁性基板とは、樹脂、レジストあるいは誘電体といった絶縁材料で表面が被覆されている基板、あるいは又、それ自身が、樹脂、レジストあるいは誘電体といった絶縁材料で構成される基板を指す。貼り合わせ後のチップ化、ウェーハ分離等の容易性を考慮すると、支持基板として半導体基板を用いることが好ましく、例えば、ＧａＡｓ基板、Ｇｅ基板、Ｓｉ基板、ＳｉＣ基板、ＧａＰ基板、ＩｎＰ基板を挙げることができる。仕様に応じて、適宜、ｎ型導電性を有する半導体基板、あるいは、ｐ型導電性を有する半導体基板、あるいは、半絶縁性を有する半導体基板を使い分ければよい。一方、放熱性を重視する場合、例えば、ガラス・エポキシプリント基板、メタルコア基板、セラミック基板を挙げることができるし、あるいは又、リードフレームに直接貼り合わせるか、実装する形態を挙げることもできる。導電材料層を構成する材料として、Ａｕ、Ａｇ、Ｔｉ、Ｗ、Ｃｒ、Ｉｎ、Ａｌ、Ｂ、Ｇａ、Ｚｎ、Ｓｎ、Ｍｇを例示することができるし、あるいは又、これらの合金を挙げることができるし、更には、これらの酸化物、窒化物層を挙げることができる。導電材料層として、これらの材料から成る単層構造あるいは積層構造を挙げることができる。更には、第２電極を介した発光素子製造用基板と支持基板との貼り合わせ方法として、上述した金属−金属接合法以外にも、金属−誘電体接合法、金属−半導体接合法、半導体−半導体接合法等を挙げることができる。凸部を含む発光素子製造用基板の除去方法として、ウエットエッチング法やドライエッチング法を挙げることができる。凸部を含む発光素子製造用基板の除去時、下地層がエッチングストップ層として機能することが望ましく、上述した第１のＩＩＩ−Ｖ族化合物半導体材料と第２のＩＩＩ−Ｖ族化合物半導体材料の組合せは、下地層をエッチングストップ層として機能させるといった要請に合致する好ましい材料の組合せでもある。

本発明において、第２電極を介した発光素子製造用基板と支持基板との貼り合わせ方法としてＡｕ−Ａｕ接合法といった金属−金属接合法を採用する場合であって、第２電極をｎ型電極とする場合、第２電極として、例えば、Ａｕ／Ｐｔ／Ｔｉ、Ａｕ／Ｐｔ／ＴｉＷ（／Ｔｉ）、Ａｕ／Ｐｔ／ＴｉＷ／Ｐｄ／ＴｉＷ（／Ｔｉ）を挙げることができるし、第２電極をｐ型電極とする場合、例えば、Ａｕ／Ｎｉ／ＡｕＧｅ、Ａｕ／ＡｕＺｎ、Ａｕ／ＡｕＮｉ、Ａｕ／ＡｕＰｄ、Ａｕ／Ｐｔ／Ｔｉ（／Ａｕ）／ＡｕＺｎ、Ａｕ／Ｐｔ／ＴｉＷ（／Ｔｉ）（／Ａｕ）／ＡｕＺｎ、Ａｕ／Ｐｔ／Ｔｉ（／Ａｕ）／ＡｕＮｉ、Ａｕ／Ｐｔ／ＴｉＷ（／Ｔｉ）（／Ａｕ）／ＡｕＮｉ、Ａｕ／Ｐｔ／Ｔｉ（／Ａｕ）／Ｎｉ／ＡｕＧｅ、Ａｕ／Ｐｔ／ＴｉＷ（／Ｔｉ）／Ｎｉ／ＡｕＧｅ、Ａｕ／Ｐｔ／Ｔｉ（／Ａｕ）／ＡｕＰｄ、Ａｕ／Ｐｔ／ＴｉＷ（／Ｔｉ）（／Ａｕ）／ＡｕＰｄを挙げることができる。尚、「／」の前の層ほど、発光部から離れたところに位置する。一方、第１電極をｎ型電極とする場合、第１電極として、例えば、Ｔｉ／Ｐｔ／Ａｕ、（Ｔｉ／）ＴｉＷ／Ｐｔ／Ａｕ、（Ｔｉ／）ＴｉＷ／Ｐｄ／ＴｉＷ／Ｐｔ／Ａｕを挙げることができるし、第１電極をｐ型電極とする場合、例えば、ＡｕＧｅ／Ｎｉ／Ａｕ、ＡｕＺｎ／Ａｕ、ＡｕＮｉ／Ａｕ、ＡｕＰｄ／Ａｕを挙げることができる。尚、「／」の前の層ほど、発光部に近いところに位置する。あるいは又、第１電極を、ＩＴＯ、ＩＺＯ、ＺｎＯ：Ａｌ、ＺｎＯ：Ｂといった透明導電材料から構成することもできる。尚、透明導電材料から成る層を電流拡散層として用いて、第１電極をｎ型電極とする場合、あるいは、第１電極をｐ型電極とする場合に挙げた金属積層構造とを組み合わせてもよい。

本発明にあっては、半導体発光素子として、半導体レーザや発光ダイオード（ＬＥＤ）を挙げることができる。

本発明において、下地層や凸部のエピタキシャル成長法、活性層を含む各種化合物半導体層の形成方法（成膜方法）として、有機金属化学的気相成長法（ＭＯＣＶＤ法、ＭＯＶＰＥ法）や有機金属分子線エピタキシー法（ＭＯＭＢＥ法）、ハロゲンが輸送あるいは反応に寄与するハイドライド気相成長法（ＨＶＰＥ法）を挙げることができる。

本発明の第１の態様に係る半導体発光素子あるいはその製造方法にあっては、凸部を覆う下地層が形成されており、係る下地層は、凸部を構成する第１のＩＩＩ−Ｖ族化合物半導体材料とは異なる第２のＩＩＩ−Ｖ族化合物半導体材料から成る。しかも、この下地層の斜面は｛１１１｝Ｂ面であり、下地層の頂面は｛１００｝面である。従って、下地層の上に発光部を形成したとき、発光部は下地層の頂面上にのみ形成され、下地層の斜面上には形成されない。そして、幅の狭い下地層の上に所望の幅の活性層を形成したとき、活性層から下地層までの距離が短くなったとしても、活性層で発生した光が下地層で吸収されないように下地層を構成する材料を選択すればよいので、発光効率が低下してしまうといった問題の発生を抑制することができる。また、発光部の高さも下地層の幅によって規定されるが、発光素子製造用基板の主面から下地層までの高さとその高さにおける頂面の幅との比であるアスペクト比を、所望のアスペクト比の範囲内に、成長条件（成長時間、成長温度、成長速度等）によって調整することができるので、活性層の側面に電流ブロック層を形成することができなくなるといった問題の発生も抑制することができる。更には、高集積化のために凸部の形成ピッチを小さくしても、活性層で発生した光が下地層で吸収されないように下地層を構成する材料を選択することができるので、発光効率が低下してしまうといった問題の発生を抑制することができるし、発光素子製造用基板の主面から下地層までの高さとその高さにおける頂面の幅との比であるアスペクト比を、所望のアスペクト比の範囲内に、成長条件（成長時間、成長温度、成長速度等）によって調整し直すことができるので、活性層の側面に電流ブロック層を形成することができなくなるといった問題の発生も抑制することができる結果、半導体発光素子の高集積化を達成することができる。更には、一般に、下地層のエピタキシャル成長速度は、他の化合物半導体層のエピタキシャル成長速度よりも早いので、半導体発光素子の製造時間の短縮、ひいては、製造コストの低減を図ることができる。

特に、アスペクト比を調整し直す場合のポイントは、凸部の頂面である｛１００｝面と、凸部の裾面（頂面以外の主面）の｛１００｝面との間で、それぞれの｛１００｝面上に下地層を成長した場合の成長速度に自然に差が生じることを、積極的に利用することにある。このような成長速度に差が生じる理由は、凸部の｛１００｝頂面と、頂面以外の｛１００｝主面において、供給原料密度に差が生じるからであり、更に、｛１１１｝Ｂ面を有する斜面における下地層の成長を極力抑制しながら、出来る限り｛１００｝頂面の成長のみを促進させることによって、下地層の高さとその高さにおける下地層の頂面の幅との比であるアスペクト比を、元々の凸部のアスペクト比に対して、確実に所望の範囲に収まるように調整し直すことが可能になる。これにより、活性層の側面に電流ブロック層を形成することができなくなるといった問題の発生も抑制することができる。

また、本発明の第２の態様に係る半導体発光素子あるいはその製造方法にあっては、そもそも、発光素子製造用基板や凸部が除去されるので、活性層で発生した光が、発光素子製造用基板や凸部で吸収されることがない。その結果、発光効率が低下してしまうといった問題の発生を防止することができるし、半導体発光素子の高集積化を達成することができる。更には、発光素子製造用基板や凸部を除去するので、半導体発光素子の直列抵抗値を低減することができる。

以下、図面を参照して、実施例に基づき本発明を説明する。

実施例１は、本発明の第１の態様に係る半導体発光素子及びその製造方法に関する。

実施例１、あるいは、後述する実施例２〜実施例１９においては、セレン（Ｓｅ）、テルル（Ｔｅ）及びイオウ（Ｓ）から成る群から選択された少なくとも１種類の不純物（第ＶＩ族不純物）として、具体的には、セレン（Ｓｅ）を使用し、ケイ素（Ｓｉ）及び錫（Ｓｎ）から成る群から選択された少なくとも１種類の不純物（第ＩＶ族不純物）として、具体的には、ケイ素（Ｓｉ）を使用し、亜鉛（Ｚｎ）、マグネシウム（Ｍｇ）、ベリリウム（Ｂｅ）及びマンガン（Ｍｎ）から成る群から選択された少なくとも１種類の不純物（第ＩＩ族不純物）として、具体的には、亜鉛（Ｚｎ）を使用するが、これらに限定するものではない。

また、実施例１、あるいは、後述する実施例２〜実施例１９における半導体発光素子は、半導体レーザ、より具体的には、ＳＤＨ型半導体レーザから構成されている。

実施例１の半導体発光素子の模式的な一部断面図を図１の（Ａ）に示し、発光素子製造用基板、凸部及び下地層の模式的な一部断面図を図２に示すが、実施例１の半導体発光素子は、
（Ａ）｛１００｝面を主面として有する発光素子製造用基板１０のこの主面に形成され、発光素子製造用基板の＜１１０＞方向（具体的には、例えば［０１１］方向）と平行に延びる凸部（突起部）１１、
（Ｂ）少なくとも凸部１１を覆う（具体的には、全面を覆う）下地層１２、
（Ｃ）下地層１２の頂面上に、第１導電型（実施例１にあっては、ｎ型）を有する第１化合物半導体層２１、活性層２３、及び、第２導電型（実施例１にあっては、ｐ型）を有する第２化合物半導体層２２が順次積層されて成る発光部２０、並びに、
（Ｄ）凸部１１が形成されていない発光素子製造用基板１０の主面の部分（発光素子製造用基板１０の露出面と呼ぶ場合がある）に形成され、第１導電型を有する第１化合物半導体層２１、活性層２３、及び、第２導電型を有する第２化合物半導体層２２が順次積層されて成る積層構造体２０’、並びに、この積層構造体２０’上に形成され、発光部２０を構成する活性層２３の側面を少なくとも覆う電流ブロック層４０、
を具備している。

そして、下地層１２は、凸部１１を構成する第１のＩＩＩ−Ｖ族化合物半導体材料とは異なる第２のＩＩＩ−Ｖ族化合物半導体材料から成る。また、凸部１１を覆う下地層１２の部分を発光素子製造用基板１０の前記＜１１０＞方向（具体的には、［０１１］方向）に垂直な仮想平面で切断したときの下地層１２の表面の断面形状は台形の一部を構成し、この台形の２つの斜辺に相当する下地層１２の斜面は｛１１１｝Ｂ面（具体的には、（１１−１）Ｂ面及び（１−１１）Ｂ面）であり、台形の上辺に相当する下地層１２の頂面は｛１００｝面（具体的には（１００）面）である。即ち、下地層１２は、所謂メサ構造を有し、具体的には、［０１１］方向に延びている。

より具体的には、実施例１にあっては、発光素子製造用基板１０はｎ−ＧａＡｓから成り、凸部１１を構成する第１のＩＩＩ−Ｖ族化合物半導体材料は、Ａｓ含有化合物半導体（具体的には、例えば、ｎ−ＧａＡｓ：Ｓｅ、あるいは、ｎ−Ａｌ_x1Ｇａ_(1-x1)Ａｓ：Ｓｅ［但し、０＜ｘ１≦１］であり、より具体的には、例えば、ｘ１＝０．１、或いは、ｘ１＝０．２、あるいは、ｘ１＝０．３、あるいは、ｘ１＝０．４、あるいは、ｘ１＝０．４７等）であり、下地層１２を構成する第２のＩＩＩ−Ｖ族化合物半導体材料は、Ａｓ非含有化合物半導体（具体的には、ＩｎＰ系化合物半導体、より具体的には、ＧａＡｓと格子整合させ易いｎ−｛Ａｌ_x1Ｇａ_(1-x1)｝_x2Ｉｎ_(1-x2)Ｐ：Ｓｅ［但し、０≦ｘ１≦１，ｘ２＝０．５であり、具体的には、例えば、ｘ１＝０、あるいは、ｘ１＝０．１、あるいは、ｘ１＝０．２、あるいは、ｘ１＝０．３、あるいは、ｘ１＝１］である。また、第１化合物半導体層２１は、Ａｓ含有化合物半導体であるｎ−Ａｌ_0.4Ｇａ_0.6Ａｓ：Ｓｅから成る。従って、下地層１２を構成する材料のエネルギーバンドギャップ（Ｅ_g）は、凸部１１を構成する材料のエネルギーバンドギャップ（Ｅ_g-0）よりも高く、第１化合物半導体層２１を構成する材料のエネルギーバンドギャップ（Ｅ_g-1）よりも高くなるといった、望ましい形態の組み合わせを得ることが可能である。

このように、下地層１２は、凸部１１の｛１１１｝Ｂ面上にも成長し、発光部２０から出射された光（例えば、波長：７８０ｎｍ帯以上）に対して透明であり、しかも、凸部１１と格子整合させることが可能である化合物半導体材料から成る。

また、第１電極５１は、Ｔｉ／ＴｉＷ／Ｐｔ／Ａｕ、から構成されており、第２電極５２は、Ａｕ／Ｎｉ／ＡｕＧｅ又はＡｕ／ＡｕＺｎから構成されている。

更には、電流ブロック層４０は、第１導電型（ｎ型）を有する第３化合物半導体層４３、及び、第２導電型（ｐ型）を有し、第３化合物半導体層４３に接した第４化合物半導体層４４から構成されている。図面の簡素化のため、図面においては、同一の導電型あるいは同一の不純物サイトを有し、屈折率が異なる２層以上の層（例えば、２層の場合：第２化合物半導体層２２Ａ、第２化合物半導体層２２Ｂ）を纏めて１層（第２化合物半導体層２２）で表した。尚、図１の（Ｂ）に、第３化合物半導体層４３及び第４化合物半導体層４４の一部を拡大した模式的な一部断面図を示す。実施例１の半導体発光素子における発光部２０を構成する各化合物半導体層の組成、電流ブロック層４０を構成する各化合物半導体層の組成の詳細は、後述する。

実施例１の半導体発光素子にあっては、発光素子製造用基板１０に設けられた凸部１１の頂面及び斜面上には第１導電型を有する下地層１２が形成され、下地層１２の頂面には、順次、第１導電型を有する下地層１２、第１化合物半導体層２１、活性層２３、第２化合物半導体層２２Ａが形成され、第２化合物半導体層２２Ａ上には、更に、第２化合物半導体層２２Ｂが形成され、頂点を形成している。ここで、｛１１０｝面で発光部２０を切断したときの第２化合物半導体層２２Ｂを含む発光部２０の断面形状は二等辺三角形であり、発光部２０の側面は、｛１１１｝Ｂ面（より具体的には、（１１−１）Ｂ面及び（１−１１）Ｂ面）から構成されている。第２化合物半導体層２２Ａと第２化合物半導体層２２Ｂの組成を変えることで、断面形状が二等辺三角形の発光部２０を正確に形成することができる。一般に、ＭＯＣＶＤ法（ＭＯＶＰＥ法とも呼ばれる）においては、特殊な結晶成長条件を除けば、｛１１１｝Ｂ面は、Ａｓトリマーで覆われた非成長面として知られている。従って、ＳＤＨ型半導体レーザの場合、斜面（側面）が｛１１１｝Ｂ面である発光部２０が形成されると、その後、ＭＯＣＶＤを継続しても、発光部２０の結晶成長は「自己成長停止」が保持される。｛１１１｝Ｂ面の角度は５４．７度である。

一方、発光素子製造用基板１０の露出面（主面）である｛１００｝面（図示した例では、（１００）面）の部分）にあっては、発光部２０と同じ構造を有する積層構造体２０’、電流ブロック層位置調整層３０（実質的に第２化合物半導体層２２の続きである）、電流ブロック層４０、及び、埋込層（埋込み用クラッド層）３１が順次形成されている。

また、全体は、第２導電型を有するＧａＡｓから成るコンタクト層（キャップ層）３２によって覆われている。そして、発光素子製造用基板１０の裏面には、第１電極５１が形成されており、コンタクト層（キャップ層）３２上には第２電極５２が形成されている。

実施例１の半導体発光素子の製造方法を、以下、説明する。

［工程−１００］
先ず、｛１００｝面を主面として有する発光素子製造用基板１０のこの主面に＜１１０＞方向に延びる凸部１１を形成する。

実施例１にあっては、具体的には、｛１００｝面を主面として有する発光素子製造用基板１０のこの主面上に＜１１０＞方向に延びる複数の選択成長用マスク層１１Ａを形成し、選択成長用マスク層１１Ａと選択成長用マスク層１１Ａとの間に発光素子製造用基板１０の主面の一部分を露出させる。次いで、露出した発光素子製造用基板１０の主面の部分の上に、発光素子製造用基板１０のこの＜１１０＞方向に垂直な仮想平面で切断したときの断面形状が台形であって、この台形の２つの斜辺に相当する斜面が｛１１１｝Ｂ面であり、台形の上辺に相当する頂面が｛１００｝面であり、第１のＩＩＩ−Ｖ族化合物半導体から成る凸部１１をエピタキシャル成長させた後、選択成長用マスク層１１Ａを除去する。尚、この工程を、便宜上、『凸部のエピタキシャル成長法』と呼ぶ場合がある。

より具体的には、先ず、ｎ−ＧａＡｓから成る発光素子製造用基板１０の｛１００｝結晶面、例えば（１００）結晶面から成る主面上に、ＳｉＯ₂から成り、［０１１］Ａ方向に延びる選択成長用マスク層１１ＡをＣＶＤ法及びフォトリソグラフィ技術に基づき形成する（図４の（Ａ）参照）。

次いで、例えば、トリメチルアルミニウム（ＴＭＡｌ）あるいはトリエチルアルミニウム（ＴＥＡｌ）をアルミニウム（Ａｌ）源の原料ガスとして用い、トリメチルガリウム（ＴＭＧａ）あるいはトリエチルガリウム（ＴＥＧａ）をガリウム（Ｇａ）源の原料ガスとして用い、ターシャリー・ブチル・アルシン（ＴＢＡｓ）あるいはアルシン（ＡｓＨ₃）をヒ素（Ａｓ）源の原料ガスとして用いる。また、ｎ型不純物ドーピング用のガスとして、不純物で置換するサイトがＩＩＩ族サイトである場合、ジシラン（Ｓｉ₂Ｈ₆）、モノシラン（ＳｉＨ₄）あるいはトリメチルスズ（ＴＭＳｎ）を用いる。更には、ｎ型不純物ドーピング用のガスとして、不純物で置換するサイトがＶ族サイトである場合、硫化化水素（Ｈ₂Ｓ）、セレン化水素（Ｈ₂Ｓｅ）あるいはテルル化水素（Ｈ₂Ｔｅ）を用いる。そして、ＭＯＣＶＤ法に基づき、これらのＩＩＩ族ガス、Ｖ族ガス、不純物ガスを反応室に導入し、６００゜Ｃ〜９００゜Ｃの温度範囲で熱分解反応させて、高温成長させることによって、ＩＩＩ族原料のマイグレーションを促進させ、｛１００｝面の平坦性が高く、結晶品質が高い化合物半導体層をエピタキシャル成長させることができる。そして、これにより、所望の頂面の幅と高さを有する台形状の凸部１１を形成することができる。

こうして、［０１１］Ａ方向に延びる凸部１１を得ることができる（図４の（Ｂ）参照）。凸部１１は発光素子製造用基板１０の主面上には堆積するが、選択成長用マスク層１１Ａ上には堆積しない。凸部１１の幅方向は、［０−１１］Ｂ方向に平行である。その後、ウエットエッチング法に基づき、ＳｉＯ₂から成る選択成長用マスク層１１Ａを除去する。こうして、所望の頂面の幅と高さを有する台形状の凸部１１を形成することができる。ここで、ｎ型導電型を有する凸部１１のエピタキシャル成長において使用される原料には、凸部１１をｎ型導電型とするために、不純物として、置換サイトがＩＩＩ族原子が占めるサイトである不純物、及び、置換サイトがＶ族原子が占めるサイトである不純物が添加されている。

［工程−１１０］
次に、少なくとも凸部１１上に（実施例１にあっては、具体的には全面に）、凸部１１を構成する第１のＩＩＩ−Ｖ族化合物半導体材料とは異なる第２のＩＩＩ−Ｖ族化合物半導体材料から成る下地層１２をエピタキシャル成長させ、以て、凸部１１上において、発光素子製造用基板１０の＜１１０＞方向（具体的には、［０１１］方向）に垂直な仮想平面で切断したときの表面の断面形状が台形の一部を構成し、この台形の２つの斜辺に相当する斜面が｛１１１｝Ｂ面（具体的には、（１１−１）Ｂ面及び（１−１１）Ｂ面）であり、台形の上辺に相当する頂面が｛１００｝面（具体的には（１００）面）である下地層１２を得る。尚、下地層１２は、｛１１１｝Ｂ面である凸部１１の斜面（側面）上にも成長する。

具体的には、例えば、トリメチルアルミニウム（ＴＭＡｌ）あるいはトリエチルアルミニウム（ＴＥＡｌ）をアルミニウム（Ａｌ）源の原料ガスとして用い、トリメチルガリウム（ＴＭＧａ）あるいはトリエチルガリウム（ＴＥＧａ）をガリウム（Ｇａ）源の原料ガスとして用い、トリメチルインジウム（ＴＭＩｎ）あるいはトリエチルインジウム（ＴＥＩｎ）をインジウム（Ｉｎ）源の原料ガスとして用い、ターシャリー・ブチル・ホスフィン（ＴＢＰ）あるいはホスフィン（ＰＨ₃）をリン（Ｐ）源の原料ガスとして用いる。また、ｎ型不純物ドーピング用のガスとして、不純物で置換するサイトがＩＩＩ族サイトである場合、ジシラン（Ｓｉ₂Ｈ₆）、モノシラン（ＳｉＨ₄）あるいはトリメチルスズ（ＴＭＳｎ）を用いる。更には、ｎ型不純物ドーピング用のガスとして、不純物で置換するサイトがＶ族サイトである場合、硫化化水素（Ｈ₂Ｓ）、セレン化水素（Ｈ₂Ｓｅ）あるいはテルル化水素（Ｈ₂Ｔｅ）を用いる。そして、ＭＯＣＶＤ法に基づき、これらのＩＩＩ族ガス、Ｖ族ガス、不純物ガスを反応室に導入し、６００゜Ｃ〜９００゜Ｃの温度範囲で熱分解反応させて、高温成長させることによって、ＩＩＩ族原料のマイグレーションを促進させ、｛１００｝面の平坦性が高く、結晶品質が高い化合物半導体層から成る下地層１２をエピタキシャル成長させることができる。

尚、下地層１２の頂面の平坦性を一層改善するためには、反応室に導入する供給ガスの流速を高く調整したり、（Ｖ族ガス）／（ＩＩＩ族ガス）のモル供給比を小さく調整して、ＩＩＩ族原料のマイグレーションを促進させた成長条件とすればよい。更には、下地層１２のｎ型不純物の濃度を高くするためには、供給する原料（有機金属）ガスに含有されるメチル基（ＣＨ₃−）やエチル基（Ｃ₂Ｈ₅−）、ターシャリー・ブチル基（（ＣＨ₃）₃Ｃ−）に起因するカーボン（Ｃ）のオートドーピング量（即ち、Ｖ族サイトを置換してホール（ｐ型導電型層）を形成する量）を低減すればよい。そのためには、ｎ型導電型層を形成する際に、Ｖ族サイトにおける置換では、メチル基（ＣＨ₃−）やエチル基（Ｃ₂Ｈ₅−）、ターシャリー・ブチル基（（ＣＨ₃）₃Ｃ−）に起因するカーボン（Ｃ）と同じＶ族サイトにおける置換が可能なｎ型用不純物とが競合する条件を積極的に活用すればよい。具体的には、対カーボン比率を相対的に増加させればよく、より具体的には、ｎ型用不純物原料ガス（例えば、Ｈ₂Ｓ、Ｈ₂Ｓｅ、Ｈ₂Ｔｅ等）のカーボン（Ｃ）に対するモル供給比を増大させたり、あるいは又、カーボン（Ｃ）自身の絶対量を減らすために発光層で発生した光を下地層１２が吸収しない範囲で、例えば、ここでは、下地層１２のＡｌ混晶比（ＴＭＡｌのガス供給量）を減らして、カーボン（Ｃ）の取り込みを低減させればよい。これは、一般に、下地層１２の成長時、例えば、ＴＭＡｌは２量体を形成しているので、Ａｌと共にメチル基（ＣＨ₃−）やエチル基（Ｃ₂Ｈ₅−）も結晶に取り込まれ易く、下地層１２のＡｌ混晶比を下げることによって、カーボン（Ｃ）の取り込みの低減が可能となり、ひいては、オートドーピング量を低減することができるからである。

こうして、［０１１］Ａ方向に延びる下地層１２を得ることができる（図２参照）。下地層１２には、（１１−１）Ｂ面及び（１−１１）Ｂ面から構成された斜面（側面）が形成されており、下地層１２の頂面は（１００）面である。また、得られた下地層１２には、下地層１２をｎ型とするために、不純物としてセレン（置換サイトがＶ族原子が占めるサイトである不純物）及びケイ素（置換サイトがＩＩＩ族原子が占めるサイトである不純物）が含まれている。

［工程−１２０］
その後、下地層１２の頂面上に、第１導電型を有する第１化合物半導体層２１、活性層２３、及び、第２導電型を有する第２化合物半導体層２２が順次積層されて成る発光部２０を形成し、併せて、下地層１２が形成されていない発光素子製造用基板１０の主面（発光素子製造用基板１０の露出面）の部分に、第１導電型を有する第１化合物半導体層２１、活性層２３、及び、第２導電型を有する第２化合物半導体層２２が順次積層された積層構造体２０’を形成する。

具体的には、通常のＭＯＣＶＤ法、即ち、有機金属や水素化合物を原料ガスとするＭＯＣＶＤ法に基づき、下地層１２の頂面上、及び、発光素子製造用基板１０の露出面上に、第１化合物半導体層２１、活性層２３、第２化合物半導体層２２Ａ，２２Ｂをエピタキシャル成長させる。このとき、下地層１２上の化合物半導体層の斜面（側面）は｛１１１｝Ｂ面から構成され、上述したとおり、｛１１１｝Ｂ面は非成長面である。従って、第１化合物半導体層２１、活性層２３、第２化合物半導体層２２Ａ，２２Ｂは、下地層１２の上の領域と、発光素子製造用基板１０の露出面上の領域とでは、分断された状態で形成（積層）される。こうして、図５に示す構造を得ることができる。

尚、凸部１１の頂面の幅と凸部１１の高さ、下地層１２の頂面の幅と下地層１２の高さを適切に選択し、更には、第１化合物半導体層２１、活性層２３、第２化合物半導体層２２Ａ，２２Ｂの厚さを適切に選択することで、下地層１２の上に、断面が二等辺三角形である発光部２０の積層構造を得ることができる。

［工程−１３０］
その後、積層構造体２０’上に、発光部２０を構成する活性層２３の側面を少なくとも覆う電流ブロック層４０を形成する。具体的には、第２化合物半導体層２２Ｂの形成に連続して、全面に、電流ブロック層位置調整層３０をＭＯＣＶＤ法に基づき形成し、更に、例えば、第４化合物半導体層４４及び第３化合物半導体層４３から成る電流ブロック層４０を、順次、ＭＯＣＶＤ法に基づき形成する（図６参照）。電流ブロック層４０は、｛１１１｝Ｂ面上には成長しない。また、電流ブロック層４０の端面が、少なくとも活性層２３の側面を覆うように、電流ブロック層４０を形成する。このような構成、構造は、下地層１２の頂面の幅と下地層１２の高さ、電流ブロック層位置調整層３０の厚さを適切に選択することで達成することができる。第３化合物半導体層４３及び第４化合物半導体層４４の構成、構造の詳細は、後述する。

［工程−１４０］
次いで、全面に、埋込層３１及びコンタクト層（キャップ層）３２を、順次、ＭＯＣＶＤ法に基づき形成する。尚、ＭＯＣＶＤを継続すると、やがて発光素子製造用基板１０の露出面の上方において結晶成長する化合物半導体から成る埋込層３１が、自己成長停止している発光部２０を完全に埋め尽くすようになる。その後、コンタクト層３２上に第２電極５２を真空蒸着法に基づき形成し、一方、発光素子製造用基板１０を裏面側から適切な厚みにラッピングした後、第１電極５１を真空蒸着法に基づき形成する。

［工程−１５０］
その後、半導体発光素子を分離することによって、半導体発光素子を得ることができる。半導体発光素子を１つずつ分離してもよいし、多数個（例えば、４個、８個、１６個等）を１群として纏めて、各群を相互に分離してもよい。尚、後述する実施例２〜実施例５の半導体発光素子も、基本的には、以上に説明した方法と同様の方法に基づき作製することができる。

実施例１にあっては、発光部２０を形成するために下地層１２を形成する。ところで、下地層１２は、凸部１１上に、凸部１１と別個に設けられている。即ち、凸部１１を覆う下地層１２が形成されており、係る下地層１２は、凸部１１を構成する第１のＩＩＩ−Ｖ族化合物半導体材料とは異なる第２のＩＩＩ−Ｖ族化合物半導体材料から成る。しかも、この下地層１２の斜面は｛１１１｝Ｂ面であり、下地層１２の頂面は｛１００｝面である。従って、下地層１２の上に発光部２０を形成したとき、発光部２０は下地層１２の頂面上にのみ形成され、下地層１２の斜面上には形成されない。そして、幅の狭い凸部１１の上方に下地層１２を介して所望の幅の活性層２３を形成したとき、たとえ、活性層２３から下地層１２までの距離が短くなったとしても、活性層２３で発生した光が下地層１２で吸収されないように、下地層１２を構成する材料を選択することができる。その結果、発光効率が低下してしまうといった問題の発生を抑制することができる。また、発光部２０の高さ２０は下地層１２の幅によって規定されるが、発光素子製造用基板１０の主面から下地層までの高さとその高さにおける頂面の幅との比であるアスペクト比を、所望のアスペクト比の範囲内に、成長条件（成長時間、成長温度、成長速度等）によって調整し直すことができる。下地層１２までの高さを所望の高さに設計することができる。即ち、活性層２３の側面に電流ブロック層４０の形成を可能にするためには、所望の活性層２３の幅に対応した下地層１２のアスペクト比（例えば、『高さ／幅』の値）には或る範囲が存在するので、その範囲にアスペクト比を収めなければならない。ここで、下地層１２の側面（台形斜面）である｛１１１｝Ｂ面の｛１００｝面に対する角度が常に一定（５４．７度の結晶面）であることも考慮して、選択成長用マスク層１１Ａの開口部（選択成長用マスク層１１Ａの窓）の幅の設計を行えば、凸部１１の頂面の幅とアスペクト比を、凸部１１のエピタキシャル成長条件（成長時間、成長温度、成長速度等）によって同時に制御することが可能となり、その結果、凸部１１上に形成される下地層１２の断面形状を制御することが可能となる。以上の結果として、活性層２３の側面に電流ブロック層４０を形成することができなくなるといった問題の発生も抑制することができる。このように、従来、発光素子製造用基板のエッチング（制御に揺らぎのあるエッチング）によって得られる凹凸基板のアスペクト比は、凸部の幅や高さに関して、発光素子製造用基板内、更には、１つの選択成長用マスク層１１Ａの開口部内でバラツキが生じ、その結果、一部の発光素子製造用基板の領域においては、凸部の頂面上に形成した発光部２０における活性層の側面に電流ブロック層を形成することができないといった問題が生じていた。然るに、実施例１にあっては、所望の活性層２３の幅に対応した所望の下地層１２のアスペクト比を、選択成長用マスク層１１Ａの設計、並びに、凸部１１及び下地層１２のエピタキシャル成長条件（成長時間、成長温度、成長速度等）によって調整し直すことが可能となり、高キャリア濃度の改善だけでなく、発光素子製造用基板内の凹凸構造の面内均一性に関しても大幅な改善が可能となった。更には、実施例１にあっては、ｎ型導電型を有する下地層１２のエピタキシャル成長において使用される原料には、下地層１２をｎ型導電型とするために、不純物として、置換サイトがＩＩＩ族原子が占めるサイトである不純物、及び、置換サイトがＶ族原子が占めるサイトである不純物が添加されているので、下地層１２の導電型を確実にｎ型導電型とすることができる。更には、高集積化のために凸部１１の形成ピッチを小さくしても、活性層２３で発生した光が下地層１２で吸収されないように下地層１２を構成する材料を選択することができるので、発光効率が低下してしまうといった問題の発生を抑制することができるし、発光素子製造用基板１０の主面から下地層１２までの高さとその高さにおける頂面の幅との比であるアスペクト比を、所望のアスペクト比の範囲内に、エピタキシャル成長条件（成長時間、成長温度、成長速度等）によって調整し直すことができるので、活性層２３の側面に電流ブロック層４０を形成することができなくなるといった問題の発生も抑制することができる結果、半導体発光素子の高集積化を達成することができる。

即ち、ＳＤＨ型半導体レーザの高集積化を試みた場合、云い換えれば、単位面積当たりのＳＤＨ型半導体レーザの個数を増加させる場合、図３の（Ａ）に示すような従来のＳＤＨ型半導体レーザにおける形成ピッチＰＴ₁を、図３の（Ｂ）に示すような形成ピッチＰＴ₂に縮小する必要がある。この場合、例えば、図３の（Ｂ）に示すように、活性層から下地層までの距離はＨ₁”と短くなってしまうが、活性層から凸部までの距離はＨ₁を保持し得るので、発光効率が低下してしまうといった問題の発生を抑制することができる。あるいは又、図３の（Ｃ）に示すように、もともと、最初の凸部のアスペクト比が所望の範囲に達しておらず、不良扱いとなる筈の基板を、下地層のエピタキシャル成長条件（成長時間、成長温度、成長速度等）を適切に制御することで、所望の範囲に収まるようなアスペクト比に調整し直すことができるので、活性層２３の側面に電流ブロック層４０を形成することができなくなるといった問題の発生も抑制することができる。

実施例２は、実施例１の変形である。実施例１にあっては下地層１２を１層構成とした。一方、実施例２においては、下地層１２を多層構成（より具体的には、Ｊ＝２であり、４層構成）とする。具体的には、下地層１２は、第２のＩＩＩ−Ｖ族化合物半導体材料から成る第１下地層１２Ａと、第２のＩＩＩ−Ｖ族化合物半導体材料とは異なる第３のＩＩＩ−Ｖ族化合物半導体材料から成る第２下地層１２Ｂとが、順次、積層された構造を有する。ここで、凸部１１を構成する第１のＩＩＩ−Ｖ族化合物半導体材料は、実施例１と同様のＡｓ含有化合物半導体（具体的には、例えば、ｎ−ＧａＡｓ：Ｓｅ、あるいは、ｎ−Ａｌ_x1Ｇａ_(1-x1)Ａｓ：Ｓｅ［但し、０＜ｘ１≦１］であり、より具体的には、例えば、ｘ１＝０．１、或いは、ｘ１＝０．２、あるいは、ｘ１＝０．３、あるいは、ｘ１＝０．４、あるいは、ｘ１＝０．４７等）であり、第２のＩＩＩ−Ｖ族化合物半導体材料は、実施例１と同様のＡｓ非含有化合物半導体（ｎ−｛Ａｌ_x1Ｇａ_(1-x1)｝_x2Ｉｎ_(1-x2)Ｐ：Ｓｅ）であり、第３のＩＩＩ−Ｖ族化合物半導体材料は、Ａｓ含有化合物半導体（具体的には、例えば、ｎ−ＧａＡｓ：Ｓｅ、あるいは、ｎ−Ａｌ_x1Ｇａ_(1-x1)Ａｓ：Ｓｅ［但し、０＜ｘ１≦１］であり、より具体的には、例えば、ｘ１＝０．１、或いは、ｘ１＝０．２、あるいは、ｘ１＝０．３、あるいは、ｘ１＝０．４、あるいは、ｘ１＝０．４７等）である。第２下地層１２Ｂは、Ａｓ含有化合物半導体から成る第３のＩＩＩ−Ｖ族化合物半導体材料にて構成されているので、第２下地層１２Ｂは、第１下地層１２Ａの頂面上に形成されるが、第１下地層１２Ａの斜面上には形成されない。

実施例２にあっては、実施例１の［工程−１１０］と同様の工程において、先ず、実施例１の［工程−１１０］における下地層１２のエピタキシャル成長と同様のエピタキシャル成長を実行することで、第１下地層１２Ａを得た後、実施例１の［工程−１００］における凸部１１のエピタキシャル成長と同様のエピタキシャル成長を行うことで、図７の（Ａ）に示す断面構造を得ることができる。そして、この操作を、所望の回数（実施例２にあっては、２回）、繰り返すことで、図７の（Ｂ）に示す断面構造を得ることができる。

以上の点を除き、実施例２の半導体発光素子及びその製造方法は、実施例１と同様とすることができるので、詳細な説明は省略する。

実施例２において、第１下地層１２Ａは、
（１）｛１００｝面上
において成長し、
（２）｛１１１｝Ｂ面上
においても成長し、更には、第２下地層１２Ｂを下地として成長させた場合、例えば、
（３）｛３１１｝Ｂ面上
においても成長する。一方、第２下地層１２Ｂは、
（４）第１下地層１２Ａの頂面上、及び、第１下地層１２Ａの頂面以外の主面である｛１００｝面上
において成長し、更に、
（５）｛３１１｝Ｂ面上
においても成長するが、
（６）第１下地層１２Ａの斜面における｛１１１｝Ｂ面上
には成長しない。ここで、第１下地層１２Ａ及び第２下地層１２Ｂにおいて、特に、成長条件（成長時間、成長温度、成長速度等）を適切に選択することで、上記（１）〜（３）及び（４）の間で成り立つ各結晶面の成長速度の比率を変化させることが可能である。従って、特に｛１１１｝Ｂ面上における成長を極力抑制する成長条件を採用し、更には、頂面の｛１００｝面の成長速度が、頂面以外の｛１００｝面の成長速度よりも、供給原料密度の差によって自然に早くなる性質を利用することによって、アスペクト比を所望の範囲に調整しながら、下地層の頂面の幅も狭くならないようにすることが可能である。このように、第１下地層１２Ａ及び第２下地層１２Ｂを組み合わせながら、下地層のアスペクト比の改善と、下地層の頂面の幅の確保とを両立させることによって、発光部２０を形成するための基部の設計自由度を一層高くすることができる。後述する実施例７においても同様である。

実施例３も、実施例１の変形である。実施例３において、下地層は、第２のＩＩＩ−Ｖ族化合物半導体材料（組成は実施例１に説明したと同様である）から成る第１下地層１１２Ａ及び第２下地層１１２Ｂが、エピタキシャル成長法に基づき、順次、積層された多層構成（より具体的には、Ｊ＝２であり、４層構成）を有する。ここで、第１下地層１１２Ａの｛１１１｝Ｂ面の結晶成長速度をＲｔ_1-111B、第１下地層１１２Ａの｛１００｝面の結晶成長速度をＲｔ_1-100、第２下地層１１２Ｂの｛１１１｝Ｂ面の結晶成長速度をＲｔ_2-111B、第２下地層１１２Ｂの｛１００｝面の結晶成長速度をＲｔ_2-100としたとき、
（Ｒｔ_1-111B／Ｒｔ_1-100）≠（Ｒｔ_2-111B／Ｒｔ_2-100）
具体的には、
（Ｒｔ_1-111B／Ｒｔ_1-100）＞（Ｒｔ_2-111B／Ｒｔ_2-100）
である構成とすることができる。尚、このような結晶成長速度の要件は、Ａｓを含有する第２下地層１１２Ｂを用いる場合、もともと｛１１１｝Ｂ面の成長速度が極端に抑制される傾向があるので、第１下地層１１２Ａ及び第２下地層１１２Ｂをエピタキシャル成長法させるときの下地（例えば、発光素子製造用基板１０）の温度を広い範囲で設定することができる。より具体的には、例えば、第１下地層１１２Ａをエピタキシャル成長法させるときの発光素子製造用基板１０の温度を６００゜Ｃ〜９００゜Ｃとし、第２下地層１１２Ｂをエピタキシャル成長法させるときの発光素子製造用基板１０の温度を７００゜Ｃ〜９００゜Ｃとすればよい。

実施例３にあっては、実施例１の［工程−１１０］と同様の工程において、第１下地層１１２Ａ及び第２下地層１１２Ｂを、順次、形成し（図８の（Ａ）参照）、更に、第１下地層１１２Ａ及び第２下地層１１２Ｂを、順次、形成する（図８の（Ｂ）参照）。尚、下地層の低温成長と高温成長の順序を逆とし、高温成長、低温成長の順としてもよい。

このように、第１下地層１１２Ａと第２下地層１１２Ｂとを用いた場合の｛１１１｝Ｂ面における結晶成長抑制の制御（抑制）が重要である。ここで、Ａｓを含有しない第１下地層と第２下地層とを用いても、
（Ｒｔ_1-111B／Ｒｔ_1-100）＞（Ｒｔ_2-111B／Ｒｔ_2-100）
を満足させることが可能である。具体的には、第１下地層の成長温度を低温とし（例えば、７００゜Ｃ以下の成長温度とする）、第２下地層の成長温度を高温とすることで（例えば、７５０゜Ｃ以上の成長温度とする）、低温での成長と高温での成長との間で温度差が大きいほど、｛１１１｝Ｂ面成長抑制能力の差が大きくなり、｛１１１｝Ｂ面の成長があまり抑制されない第１下地層と、｛１１１｝Ｂ面の成長が抑制された第２下地層とが得られる。このようにして、特に図８の（Ｂ）に示すような、第１下地層１１２Ａと第２下地層１１２Ｂとが示す交互成長の形態を、Ａｓを含有しない下地層のみで、成長温度を切り替えるだけで、容易に得ることが可能である。尚、正確には、Ａｓを含有する第２下地層の場合、頂面を除いた領域においては、｛１００｝面の成長の他にも、｛３１１｝Ｂ面等の成長もあるが、図８では、｛１００｝面と｛１１１｝Ｂ面のみを図示している。

以上を纏めると、凸部に対して下地層を複数層、形成する場合、下記の場合が考えられる。
［１］Ａｓを含有する下地層
［２］Ａｓを含有しない下地層
［３］｛１１１｝Ｂ面成長を抑制する下地層
［４］｛１１１｝Ｂ面成長を抑制しない下地層
そして、上記［１］〜［４］を適宜組み合わせることが可能であり、これに、更に、頂面の｛１００｝面と、頂面を除いた｛１００｝面との間に発生する成長速度の差が加わることによって、凸部の設計の自由度が大幅に増加し、更に一層の発光素子の高集積化を実現することが可能になる。また、実施例では、ＧａＡｓ基板を用いた場合の格子整合系材料層の一例を主に述べているが、特に、｛１１１｝Ｂ面成長制御や、選択エッチングの重要なポイントとなるＡｓ（ヒ素）とＰ（リン）とを同時に含有する材料系層を下地層の少なくとも一部に用いたり、あるいは、更に、ＧａＡｓ基板とは異なる基板（例えば、一般的に普及しているＩｎＰ基板、ＧａＰ基板等）を用いてもよい。

以上の点を除き、実施例３の半導体発光素子及びその製造方法は、実施例１と同様とすることができるので、詳細な説明は省略する。また、実施例２において説明した構成、構造の半導体発光素子、あるいは又、実施例２において説明した半導体発光素子の製造方法を、実施例３に適用することができる。

実施例４も、実施例１の変形である。実施例４にあっては、実施例１の［工程−１００］と同様の工程において、代替的に、｛１００｝面を主面として有する発光素子製造用基板１０のこの主面上に前記＜１１０＞方向に延びる複数のエッチング用マスク層を形成し、エッチング用マスク層とエッチング用マスク層との間に発光素子製造用基板１０の主面の一部分を露出させ、次いで、露出した発光素子製造用基板１０の主面の部分をエッチングし、以て、発光素子製造用基板１０の一部から成る凸部１１’を得た後、エッチング用マスク層を除去する。

エッチングを、ドライエッチング法であるＲＩＥ法にて実行したときの凸部１１’の断面構造を、図９の（Ａ）に示す。また、エッチングを、ウエットエッチング法にて実行したときの凸部１１’の断面構造を、図９の（Ｂ）に示す。

以上の点を除き、実施例４の半導体発光素子及びその製造方法は、実施例１と同様とすることができるので、詳細な説明は省略する。また、実施例２において説明した構成、構造の半導体発光素子、あるいは又、実施例２において説明した半導体発光素子の製造方法を、実施例４に適用することができるし、実施例３において説明した構成、構造の半導体発光素子、あるいは又、実施例３において説明した半導体発光素子の製造方法を、実施例４に適用することができる。

実施例５も、実施例１の半導体発光素子及びその製造方法の変形である。実施例１にあっては、第１導電型をｎ型とし、第２導電型をｐ型とした。一方、実施例５にあっては、第１導電型をｐ型とし、第２導電型をｎ型とする。

実施例５の半導体発光素子の模式的な一部断面図を図１０の（Ａ）に示し、第３化合物半導体層４３及び第４化合物半導体層４４の一部を拡大した模式的な一部断面図を図１０の（Ｂ）に示す。尚、発光素子製造用基板１０、凸部１１及び下地層１２の模式的な一部断面図は、基本的に、図２に示したと同様である。実施例５の半導体発光素子は、一部の化合物半導体層の導電型が実施例１の半導体発光素子と異なる点を除き、実施例１の半導体発光素子と同じ構造を有する。実施例５の半導体発光素子の製造方法を、以下、説明する。

［工程−５００］
先ず、実施例１の［工程−１００］と同様にして、｛１００｝面を主面として有する発光素子製造用基板１０のこの主面に＜１１０＞方向に延びる複数の選択成長用マスク層１１Ａを形成し、選択成長用マスク層１１Ａと選択成長用マスク層１１Ａとの間に発光素子製造用基板１０の主面の一部分を露出させる。具体的には、ｐ−ＧａＡｓから成る発光素子製造用基板１０の｛１００｝結晶面、例えば（１００）結晶面から成る主面上に、ＳｉＯ₂から成り、所要の幅を有し、［０１１］Ａ方向に延びる選択成長用マスク層１１ＡをＣＶＤ法及びフォトリソグラフィ技術に基づき形成する。次いで、実施例１の［工程−１００］と同様にして、露出した発光素子製造用基板１０の主面の部分の上に、発光素子製造用基板１０のこの＜１１０＞方向に垂直な仮想平面で切断したときの断面形状が台形であって、この台形の２つの斜辺に相当する斜面が｛１１１｝Ｂ面であり、台形の上辺に相当する頂面が｛１００｝面であり、第１のＩＩＩ−Ｖ族化合物半導体から成る凸部１１をエピタキシャル成長させ、次いで、選択成長用マスク層１１Ａを除去する。ここで、ｐ型導電型を有する凸部１１のエピタキシャル成長において使用される原料には、凸部１１をｐ型導電型とするために、不純物として、置換サイトがＩＩＩ族原子が占めるサイトである不純物、及び、置換サイトがＶ族原子が占めるサイトである不純物が添加されている。

具体的には、例えば、実施例１と同じように、トリメチルアルミニウム（ＴＭＡｌ）あるいはトリエチルアルミニウム（ＴＥＡｌ）をアルミニウム（Ａｌ）源の原料ガスとして用い、トリメチルガリウム（ＴＭＧａ）あるいはトリエチルガリウム（ＴＥＧａ）をガリウム（Ｇａ）源の原料ガスとして用い、ターシャリー・ブチル・アルシン（ＴＢＡｓ）あるいはアルシン（ＡｓＨ₃）をヒ素（Ａｓ）源の原料ガスとして用いる。また、ｐ型不純物ドーピング用のガスとして、不純物で置換するサイトがＩＩＩ族サイトである場合、例えば、トリメチル亜鉛（ＴＭＺｎ）、トリエチル亜鉛（ＴＥＺｎ）、ビス・シクロペンタ・ジエニルマグネシウム（Ｃｐ₂Ｍｇ）、ビス・エチル・シクロペンタ・ジエニルマグネシウム（ＥｔＣｐ₂Ｍｇ）、ビス・イソプロピル・シクロペンタ・ジエニルマグネシウム（ｉ−ＰｒＣｐ₂Ｍｇ）、ビス・メチルシクロペンタ・ジエニルマグネシウム（ＭｅＣｐ₂Ｍｇ）あるいはトリメチルマンガン（ＴＭＭｎ）等を用いる。更に、ｐ型不純物ドーピング用のガスとして、不純物で置換するサイトがＶ族サイトである場合、四塩化炭素（ＣＣｌ₄）、四臭化炭素（ＣＢｒ₄）あるいは四ヨウ化炭素（ＣＩ₄）等をカーボン（Ｃ）源の原料ガスとして用いればよい。また、その他のカーボン（Ｃ）源として、実施例１の［工程−１１０］において説明したように、Ａｌ源、Ｇａ源あるいはＩｎ源の原料ガス（有機金属ガス）等に含有されるメチル基やエチル基が結晶に積極的に取り込まれる（オートドーピングされる）成長条件を用いてもよい。そして、ＭＯＣＶＤ法に基づき、これらのＩＩＩ族ガス、Ｖ族ガス、不純物ガスを反応室に導入し、６００゜Ｃ〜９００゜Ｃの温度範囲で熱分解反応させて、高温成長させることによって、ＩＩＩ族原料のマイグレーションを促進させ、｛１００｝面の平坦性が高く、結晶品質が高い化合物半導体層をエピタキシャル成長させることができる。そして、これにより、所望の頂面の幅と高さを有する台形状の凸部１１を形成することができる。

こうして、［０１１］Ａ方向に延びる凸部１１を得ることができる。凸部１１は発光素子製造用基板１０の主面上には堆積するが、選択成長用マスク層１１Ａ上には堆積しない。凸部１１の幅方向は、［０−１１］Ｂ方向に平行である。その後、ウエットエッチング法に基づき、ＳｉＯ₂から成る選択成長用マスク層１１Ａを除去する。尚、凸部１１には、（１１−１）Ｂ面及び（１−１１）Ｂ面から構成された斜面（側面）が形成されており、凸部１１の頂面は（１００）面である。また、得られた凸部１１には、凸部１１をｐ型とするために、不純物として亜鉛（置換サイトがＩＩＩ族原子が占めるサイトである不純物）及び炭素（置換サイトがＶ族原子が占めるサイトである不純物）が含まれている。

［工程−５１０］
次に、少なくとも凸部１１上に（実施例５にあっては、具体的には全面に）、凸部１１を構成する第１のＩＩＩ−Ｖ族化合物半導体材料とは異なる第２のＩＩＩ−Ｖ族化合物半導体材料から成る下地層１２をエピタキシャル成長させ、以て、凸部１１上において、発光素子製造用基板１０の前記＜１１０＞方向に垂直な仮想平面で切断したときの表面の断面形状が台形の一部を構成し、この台形の２つの斜辺に相当する斜面が｛１１１｝Ｂ面であり、台形の上辺に相当する頂面が｛１００｝面である下地層１２を得る。

具体的には、例えば、実施例１と同じアルミニウム（Ａｌ）源、ガリウム（Ｇａ）源、インジウム（Ｉｎ）源、リン（Ｐ）源の原料ガスを用いる。また、ｐ型不純物ドーピング用のガスとして、不純物で置換するサイトがＩＩＩ族サイトである場合、例えば、トリメチル亜鉛（ＴＭＺｎ）、トリエチル亜鉛（ＴＥＺｎ）、ビス・シクロペンタ・ジエニルマグネシウム（Ｃｐ₂Ｍｇ）、ビス・エチル・シクロペンタ・ジエニルマグネシウム（ＥｔＣｐ₂Ｍｇ）、ビス・イソプロピル・シクロペンタ・ジエニルマグネシウム（ｉ−ＰｒＣｐ₂Ｍｇ）、ビス・メチルシクロペンタ・ジエニルマグネシウム（ＭｅＣｐ₂Ｍｇ）あるいはトリメチルマンガン（ＴＭＭｎ）等を用いる。更に、ｐ型不純物ドーピング用のガスとして、不純物で置換するサイトがＶ族サイトである場合、四塩化炭素（ＣＣｌ₄）、四臭化炭素（ＣＢｒ₄）あるいは四ヨウ化炭素（ＣＩ₄）等をカーボン（Ｃ）源の原料ガスとして用いればよい。また、その他のカーボン（Ｃ）源として、実施例１の［工程−１１０］において説明したように、Ａｌ源、Ｇａ源あるいはＩｎ源の原料ガス（有機金属ガス）等に含有されるメチル基やエチル基が結晶に積極的に取り込まれる（オートドーピングされる）成長条件を用いてもよい。そして、ＭＯＣＶＤ法に基づき、これらのＩＩＩ族ガス、Ｖ族ガス、不純物ガスを反応室に導入し、６００゜Ｃ〜９００゜Ｃの温度範囲で熱分解反応させて、高温成長させることによって、ＩＩＩ族原料のマイグレーションを促進させ、｛１００｝面の平坦性が高く、結晶品質が高い化合物半導体層から成る下地層１２をエピタキシャル成長させることができる。

尚、下地層１２の頂面の平坦性を一層改善するためには、反応室に導入する供給ガスの流速を高く調整したり、（Ｖ族ガス）／（ＩＩＩ族ガス）のモル供給比を小さく調整して、ＩＩＩ族原料のマイグレーションを促進させた成長条件とすればよい。更には、下地層１２のｐ型不純物の濃度を高くするためには、ドーパントの絶対量を増やすことは云うまでもないが、その他、メチル基（ＣＨ₃−）やエチル基（Ｃ₂Ｈ₅−）に起因するカーボン（Ｃ）と、不純物の置換サイトとが競合しないカーボン（Ｃ）以外のｐ型不純物を一緒に用いることが有効である。具体的には、カーボン（Ｃ）が置換するサイトはＶ族サイトであることから、Ｖ族サイトと競合しないサイトはＩＩＩ族サイトである。従って、ＩＩ族の不純物原料ガスをカーボン（Ｃ）含有ガスと一緒に用いればよい。また、オートドーピングにおいてカーボン（Ｃ）自身の絶対量を増やすためには、発光層で発生した光を下地層１２が吸収しない範囲で、例えば、下地層１２のＡｌ混晶比（ＴＭＡｌのガス供給量）を増やしてカーボン（Ｃ）の取り込みを増大させてもよい。これは、下地層１２の成長時、例えば、ＴＭＡｌは２量体を形成しているため、Ａｌと共にメチル基（ＣＨ₃−）やエチル基（Ｃ₂Ｈ₅−）も結晶に取り込まれ易く、下地層１２のＡｌ混晶比を上げることによって、カーボン（Ｃ）の取り込みの増大が可能となり、ひいては、オートドーピング量を増大することができ、これによって結晶のＶ族サイトで置換されるカーボン（Ｃ）の量が増え、ひいては、ホール濃度を増やすことが可能となる。

こうして、導電型を除き、図２に示したと同様に、［０１１］Ａ方向に延びる下地層１２を得ることができる。下地層１２には、（１１−１）Ｂ面及び（１−１１）Ｂ面から構成された斜面（側面）が形成されており、下地層１２の頂面は（１００）面である。また、得られた下地層１２には、下地層１２をｐ型とするために、不純物として亜鉛（置換サイトがＩＩＩ族原子が占めるサイトである不純物）及び炭素（置換サイトがＶ族原子が占めるサイトである不純物）が含まれている。

［工程−５２０］
その後、実施例１の［工程−１２０］〜［工程−１５０］と同様の工程を実行することで、実施例５の半導体発光素子を得ることができる。

尚、実施例２、実施例３、実施例４において説明した構成、構造の半導体発光素子、あるいは又、実施例２、実施例３、実施例４において説明した半導体発光素子の製造方法を、実施例５に適用することができる。

実施例６は、本発明の第２の態様に係る半導体発光素子及びその製造方法に関する。実施例１の半導体発光素子の模式的な一部断面図を図１１に示すが、実施例６の半導体発光素子は、
（Ａ）支持基板６０、
（Ｂ）支持基板６０上に、第２電極１５２を介して配置されたコンタクト層３２、
（Ｃ）コンタクト層３２上に配置され、第２導電型（実施例６にあっては、ｐ型）を有する第２化合物半導体層２２、活性層２３、及び、第１導電型（実施例６にあっては、ｎ型）を有する第１化合物半導体層２１が順次積層されて成る発光部２０、
（Ｄ）コンタクト層３２上に配置され、発光部２０を構成する活性層２３の側面を少なくとも覆う電流ブロック層４０、並びに、この電流ブロック層４０上に配置され、発光部２０の側面を覆い、第２導電型を有する第２化合物半導体層２２、活性層２３、及び、第１導電型を有する第１化合物半導体層２１が順次積層されて成る積層構造体２０’、並びに、
（Ｅ）第１化合物半導体層２１と電気的に接続された第１電極１５１、
を具備している。

そして、発光部２０は、発光部２０を構成する化合物半導体層の＜１１０＞方向（具体的には、例えば、［０１１］方向）と平行に延びており、この＜１１０＞方向に垂直な仮想平面で発光部２０を切断したときの発光部２０の断面形状は逆二等辺三角形であり、この逆二等辺三角形の２つの斜辺に相当する発光部２０の斜面は｛１１１｝Ｂ面（具体的には、（１１−１）Ｂ面及び（１−１１）Ｂ面）であり、この逆二等辺三角形の底辺に相当する発光部２０の頂面は｛１００｝面（具体的には（１００）面）であり、この逆二等辺三角形の底辺に相当する発光部２０の頂面（より具体的には、発光部２０を構成する第１の化合物半導体層２１の頂面）から支持基板６０までの距離をＤ₁、積層構造体２０’の頂面（より具体的には、積層構造体２０’を構成する第１の化合物半導体層２１の頂面）支持基板までの距離をＤ₂としたとき、Ｄ₁＜Ｄ₂である。

また、実施例６の半導体発光素子にあっては、少なくとも積層構造体２０’の頂面は、具体的には、積層構造体２０’の頂面から発光部２０の頂面に亙り、発光部２０を構成するＩＩＩ−Ｖ族化合物半導体材料とは異なるＩＩＩ−Ｖ族化合物半導体材料から成る下地層１２で覆われており、第１電極１５１は下地層１２上に配置されている。そして、この場合、発光部２０を構成するＩＩＩ−Ｖ族化合物半導体材料は、Ａｓ含有化合物半導体であり、下地層１２を構成するＩＩＩ−Ｖ族化合物半導体材料は、Ａｓ非含有化合物半導体である。より具体的には、発光部２０を構成するＩＩＩ−Ｖ族化合物半導体材料はＧａＡｓ系化合物半導体であり、下地層１２を構成するＩＩＩ−Ｖ族化合物半導体材料はＩｎＰ系化合物半導体（より具体的にはＡｌＧａＩｎＰ）である。

あるいは又、後述する第１のＩＩＩ−Ｖ族化合物半導体材料は、Ａｓ含有化合物半導体であり、第２のＩＩＩ−Ｖ族化合物半導体材料は、Ａｓ非含有化合物半導体であり、発光部２０を構成するＩＩＩ−Ｖ族化合物半導体材料は、Ａｓ含有化合物半導体である。より具体的には、第１のＩＩＩ−Ｖ族化合物半導体材料はＧａＡｓ系化合物半導体であり、第２のＩＩＩ−Ｖ族化合物半導体材料はＩｎＰ系化合物半導体（より具体的には、ＡｌＧａＩｎＰ、又は、ＡｌＩｎＰ）であり、発光部２０を構成するＩＩＩ−Ｖ族化合物半導体材料はＧａＡｓ系化合物半導体である。

具体的には、実施例６にあっては、支持基板６０は、表面に金（Ａｕ）から成る金属層６１が設けられた半導体基板から構成されており、第１電極１５１は、Ｔｉ／ＴｉＷ／Ｐｔ／Ａｕ、から構成されており、第２電極１５２は、Ａｕ／Ｎｉ／ＡｕＧｅ又はＡｕ／ＡｕＺｎから構成されている。実施例６の半導体発光素子を構成するその他の構成要素は、実施例１と同様とすることができるので、詳細な説明は省略する。

実施例６の半導体発光素子の製造方法を、以下、説明する。

［工程−６００］
先ず、｛１００｝面を主面として有する発光素子製造用基板１０のこの主面に＜１１０＞方向に延びる凸部１１を形成する。具体的には、実施例１の［工程−１００］と同様にして、凸部のエピタキシャル成長法を実行すればよい。

［工程−６１０］
次いで、少なくとも凸部１１上に、凸部１１を構成する第１のＩＩＩ−Ｖ族化合物半導体材料とは異なる第２のＩＩＩ−Ｖ族化合物半導体材料から成る下地層１２をエピタキシャル成長させ、以て、凸部１１上において、発光素子製造用基板１０の前記＜１１０＞方向に垂直な仮想平面で切断したときの表面の断面形状が台形の一部を構成し、この台形の２つの斜辺に相当する斜面が｛１１１｝Ｂ面であり、台形の上辺に相当する頂面が｛１００｝面である下地層１２を得る。具体的には、実施例１の［工程−１１０］と同様の工程を実行すればよい。

［工程−６２０］
その後、下地層１２の頂面上に、第１導電型を有する第１化合物半導体層２１、活性層２３、及び、第２導電型を有する第２化合物半導体層２２が順次積層されて成る発光部２０を形成し、併せて、凸部１１が形成されていない発光素子製造用基板１０の主面の部分に、第１導電型を有する第１化合物半導体層２１、活性層２３、及び、第２導電型を有する第２化合物半導体層２２が順次積層されて成る積層構造体２０’を形成する。具体的には、実施例１の［工程−１２０］と同様の工程を実行すればよい。

［工程−６３０］
その後、この積層構造体２０’上に、発光部２０を構成する活性層２３の側面を少なくとも覆う電流ブロック層を形成する。具体的には、実施例１の［工程−１３０］と同様の工程を実行すればよい。

［工程−６４０］
次に、全面にコンタクト層３２を形成する。具体的には、全面に、埋込層３１及びコンタクト層（キャップ層）３２を、順次、ＭＯＣＶＤ法に基づき形成する。尚、ＭＯＣＶＤを継続すると、やがて発光素子製造用基板１０の露出面の上方において結晶成長する化合物半導体から成る埋込層３１が、自己成長停止している発光部２０を完全に埋め尽くすようになる。その後、コンタクト層３２に平坦化処理を施す。そして、平坦化されたコンタクト層３２上に第２電極１５２を真空蒸着法に基づき形成する。こうして、図１２に示す構造を得ることができる。尚、第２電極１５２を、所望に応じてパターニングしてもよい。

［工程−６５０］
次に、第２電極１５２を介して発光素子製造用基板１０を支持基板６０に貼り合わせる。具体的には、支持基板６０の表面に設けられた金属層６１と第２電極１５２とを密着させる。そして、金属層６１と第２電極１５２とを金属−金属接合法に基づき接合する。より具体的には、１気圧乃至１０気圧程度の圧力を金属層６１と第２電極１５２との間に加えて熱圧着する方法によって、均一な貼り合わせを行うことができる。尚、Ｂ、Ａｌ、Ｇａ、Ｉｎ、Ｓｎ、Ａｇ等を含んだ接着用部材を貼り合わせ面の間に介在させてもよい。

［工程−６６０］
その後、凸部１１を含む発光素子製造用基板１０を除去する。具体的には、アンモニア溶液＋過酸化水素水、硫酸溶液＋過酸化水素水、塩酸溶液＋過酸化水素水、リン酸溶液＋過酸化水素水等を用い、各溶液の混合比を変えることによって、凸部に含まれるＡｌの含有量、Ｉｎの含有量、Ｇａの含有量、Ａｓの含有量、Ｐの含有量に応じた酸化還元反応を調整することで、凸部１１を含む発光素子製造用基板１０をエッチングすることができる。ここで、係る条件によっては、下地層１２はエッチングされない。即ち、下地層１２は、所謂エッチングストップ層として機能する。

［工程−６７０］
次いで、第１化合物半導体層２１と電気的に接続された第１電極１５１を形成する。具体的には、下地層１２の適切な部位に第１電極１５１を真空蒸着法に基づき形成する。こうして、図１１に示した構造を有する実施例６の半導体発光素子を得ることができる。尚、半導体発光素子を１つずつ分離してもよいし、多数個（例えば、４個、８個、１６個等）を１群として纏めて、各群を相互に分離してもよい。

図１１においては、逆台形状の凹部の底面、逆台形状の凹部の側面（斜面）及び積層構造体２０’の頂面を下地層１２が覆っており、第１電極１５１は、係る下地層１２上に形成されている形態を示したが、第１電極１５１の形成形態は、これに限定するものではない。例えば、下地層１２の一部が除去され、積層構造体２０’あるいは発光部２０の一部が露出した状態とされ、係る露出した部分の上に第１電極１５１が形成されている形態とすることができる。特に、凸部１１を含む発光素子製造用基板１０を除去することによって露出した面を光取り出し面とする発光素子においては、第１電極１５１の位置や第１電極１５１を構成する材料が光取り出しの妨げとならないよう、逆台形状の凹部における第１電極の形成を出来る限り避け、あるいは又、第１電極を透明導電材料から構成することで、第１電極での光の吸収を出来る限り減らすことが好ましい。

実施例６にあっては、実施例１において説明した効果を達成することができるだけでなく、そもそも、発光素子製造用基板１０や凸部１１が除去されるので、活性層２３で発生した光が、発光素子製造用基板１０や凸部１１で吸収されることがない。その結果、発光効率が低下してしまうといった問題の発生を防止することができるし、半導体発光素子の高集積化を確実に達成することができる。更には、発光素子製造用基板１０や凸部１１を除去するので、半導体発光素子の直列抵抗値を低減することができる。

尚、実施例６において説明した種々の化合物半導体層の導電型を、実施例５において説明したと同様に、逆にすることができる。即ち、実施例６にあっても、第１導電型をｐ型とし、第２導電型をｎ型としてもよい。

実施例７は、実施例６の変形である。実施例６にあっては、下地層１２を１層構成とした。一方、実施例７においては、実施例２と同様に、下地層を多層構成（より具体的には、２層構成）とする。具体的には、下地層は、第２のＩＩＩ−Ｖ族化合物半導体材料から成る第１下地層１２Ａと、第２のＩＩＩ−Ｖ族化合物半導体材料とは異なる第３のＩＩＩ−Ｖ族化合物半導体材料から成る第２下地層１２Ｂとが、順次、積層された構造を有する。尚、第１のＩＩＩ−Ｖ族化合物半導体材料、第２のＩＩＩ−Ｖ族化合物半導体材料及び第３のＩＩＩ−Ｖ族化合物半導体材料は、実施例２において説明したと同様とすることができる。ここで、第２下地層１２Ｂは、Ａｓ含有化合物半導体から成る第３のＩＩＩ−Ｖ族化合物半導体材料にて構成されているので、第２下地層１２Ｂは、第１下地層１２Ａの頂面上に形成されるが、第１下地層１２Ａの斜面上には形成されない。

実施例７にあっては、実施例６の［工程−６１０］と同様の工程において、先ず、実施例６の［工程−６１０］における下地層１２のエピタキシャル成長と同様のエピタキシャル成長を実行することで、第１下地層１２Ａを得た後、実施例６の［工程−１００］における凸部１１のエピタキシャル成長と同様のエピタキシャル成長を行うことで、図７の（Ａ）に示した断面構造と同様の断面構造を得ることができる。

以上の点を除き、実施例７の半導体発光素子及びその製造方法は、実施例６と同様とすることができるので詳細な説明は省略する。

実施例７にあっては、第２下地層１２Ｂは、第１下地層１２の頂面上に形成されるが、第１下地層１２Ａの斜面上には形成されないので、下地層全体としては、下地層の頂面の幅に対して、下地層の高さを高くすることができる。即ち、下地層の傾斜角を、｛１１１｝Ｂ面の傾斜角（α）よりも大きくすることができる。従って、発光部２０を形成するための基部の設計自由度を一層高くすることができる。

尚、実施例７において、実施例６の［工程−６６０］に引き続き、下地層１２を構成する第２下地層１２Ａをエッチングによって除去してもよい。この場合には、発光部２０を構成するＩＩＩ−Ｖ族化合物半導体材料は、Ａｓ含有化合物半導体であり、下地層１２（より具体的には、第２下地層１２Ｂ）を構成するＩＩＩ−Ｖ族化合物半導体材料も、Ａｓ含有化合物半導体である。そして、実施例６の［工程−６７０］と同様の工程にあっては、第２下地層１２Ｂの適切な部位に第１電極１５１を真空蒸着法に基づき形成する。こうして、図１１に示した構造を有する実施例６の半導体発光素子を得ることができるが、このような下地層の構造を有する半導体発光素子にあっては、下地層と第１電極との間で一層良好なオーミック特性を得ることができるので、第１化合物半導体層２１と第１電極１５１との間の導通を一層確実なものとすることができる。

実施例８も、実施例６の変形である。実施例８においては、実施例３と同様に、下地層１２は、第２のＩＩＩ−Ｖ族化合物半導体材料（組成は、実施例６に説明したと同様である）から成る第１下地層１１２Ａ及び第２下地層１１２Ｂが、エピタキシャル成長法に基づき、順次、積層された多層構成（より具体的には、Ｊ＝２であり、４層構成）を有する。ここで、第１下地層１１２Ａの｛１１１｝Ｂ面の結晶成長速度をＲｔ_1-111B、第１下地層１１２Ａの｛１００｝面の結晶成長速度をＲｔ_1-100、第２下地層１１２Ｂの｛１１１｝Ｂ面の結晶成長速度をＲｔ_2-111B、第２下地層１１２Ｂの｛１００｝面の結晶成長速度をＲｔ_2-100としたとき、
（Ｒｔ_1-111B／Ｒｔ_1-100）≠（Ｒｔ_2-111B／Ｒｔ_2-100）
である構成とすることができる。尚、このような結晶成長速度の要件は、第１下地層１１２Ａ及び第２下地層１１２Ｂをエピタキシャル成長法させるときの下地（例えば、発光素子製造用基板１０）の温度設定を最適化することで達成することができる。具体的には、例えば、第１下地層１１２Ａをエピタキシャル成長法させるときの発光素子製造用基板１０の温度、第２下地層１１２Ｂをエピタキシャル成長法させるときの発光素子製造用基板１０の温度は、実施例３にて説明したと同様とすればよい。

以上の点を除き、実施例８の半導体発光素子及びその製造方法は、実施例６と同様とすることができるので詳細な説明は省略する。また、実施例７において説明した構成、構造の半導体発光素子、あるいは又、実施例７において説明した半導体発光素子の製造方法を、実施例８に適用することができる。

実施例９も、実施例６の変形である。実施例９にあっては、実施例４と同様に、実施例６の［工程−１００］と同様の工程において、代替的に、｛１００｝面を主面として有する発光素子製造用基板１０の該主面上に前記＜１１０＞方向に延びる複数のエッチング用マスク層を形成し、エッチング用マスク層とエッチング用マスク層との間に発光素子製造用基板１０の主面の一部分を露出させ、次いで、露出した発光素子製造用基板１０の主面の部分をエッチングし、以て、発光素子製造用基板１０の一部から成る凸部１１’を得た後、エッチング用マスク層を除去する。

以上の点を除き、実施例９の半導体発光素子及びその製造方法は、実施例６と同様とすることができるので詳細な説明は省略する。また、実施例７において説明した構成、構造の半導体発光素子、あるいは又、実施例７において説明した半導体発光素子の製造方法を、実施例９に適用することができるし、実施例８において説明した構成、構造の半導体発光素子、あるいは又、実施例８において説明した半導体発光素子の製造方法を、実施例９に適用することができる。

発光素子製造用基板１０の露出面の上方における結晶成長によって得られる電流ブロック層４０は、発光部２０の側面から延びる｛３１１｝Ｂ結晶面領域、発光素子製造用基板１０の主面に沿って延びる｛１００｝結晶面領域、及び、｛３１１｝Ｂ結晶面領域と｛１００｝結晶面領域との間に位置する｛ｈ１１｝Ｂ結晶面領域（但し、ｈは４以上の整数であり、便宜上、高次の結晶面領域と呼ぶ場合がある）から構成されている（図１の（Ｂ）参照）。

そして、特に、｛ｈ１１｝Ｂ結晶面領域、あるいは、係る領域の近傍において、電流ブロック層４０を構成するｎ型化合物半導体層とｐ型化合物半導体層との間での不純物相互拡散によって、電流ブロック層４０が消滅し、あるいは又、電流ブロック層４０が薄くなり、電流ブロック層４０の効果が安定せず、漏れ電流が増加するといった問題が生じる場合がある。上述した特許第２９９０８３７号においては、このような問題を解決するために、基板としてｐ型基板を使用し、更には、電流ブロック層４０をｐ型化合物半導体層から構成する。ところで、｛３１１｝Ｂ結晶面領域はｎ型化し易く、高次の結晶面領域においてはｐ型化し易い。従って、｛３１１｝Ｂ結晶面領域は結果的に本来のｐ型エピタキシャル成長膜厚より厚さが減少して膜薄部となり、他方、高次の結晶面領域は結果的にｐ型化によって厚さが増加して膜厚部となる。その結果、電流ブロック層４０の高次の結晶面領域の厚さが大となるため、この部分におけるリーク電流を確実に回避することができる。このように、特許第２９９０８３７号に開示された技術は、上述した問題の解決のために非常に有効な技術であるが、ｎ型基板の使用に対する強い要望がある。また、ｐ型基板を使用した場合にあっても、電流ブロック層におけるリーク電流の一層の低減を図ることが望ましい。以上に説明した問題を、以下の説明のために、第２の問題と呼ぶ。

実施例１０、あるいは、後述する実施例１１〜実施例１４における半導体発光素子によって、このような第２の問題を解決することができる。

半導体発光素子の概念図を図２２の（Ａ）に示す実施例１０の半導体発光素子にあっては、電流ブロック層４０は、第１導電型（ｎ型）を有する第３化合物半導体層４３、及び、第２導電型（ｐ型）を有し、第３化合物半導体層４３に接した第４化合物半導体層４４から構成されている。具体的には、図１の（Ａ）及び（Ｂ）に示したように、第４化合物半導体層４４の上に第３化合物半導体層４３が形成されている。第４化合物半導体層４４（ｐ型）とその上の第３化合物半導体層４３（ｎ型）とのｐｎ接合界面は、｛３１１｝Ｂ結晶面に沿って延びており、その端部が発光部２０（特に、活性層２３の側面）で接することで、新たな接合界面が２つ形成される。即ち、第２化合物半導体層２２Ａ，２２Ｂ／第３化合物半導体層４３のｐｎ接合界面、第３化合物半導体層４３／第４化合物半導体層４４のｎｐ接合界面、第４化合物半導体層４４／第１化合物半導体層２１のｐｎ接合界面といった、ｐｎｐｎ接合構造から構成された電流経路が形成され、電流ブロック構造として望ましい設計である。

一方、このような積層構造とは逆に、第３化合物半導体層４３（ｎ型）と第４化合物半導体層４４（ｐ型）との位置関係を逆にして形成してもよい。この場合には、第４化合物半導体層４４（ｐ型）とその下の第３化合物半導体層４３（ｎ型）とのｐｎ接合界面は、｛３１１｝Ｂ結晶面に沿って延びており、その端部が発光部２０（特に、活性層２３の側面）で接することで、新たな接合界面が２つ形成される。即ち、第２化合物半導体層２２Ａ，２２Ｂ／第４化合物半導体層４４のｐｐ接合界面、第４化合物半導体層４４／第３化合物半導体層４３のｐｎ接合界面、第３化合物半導体層４３／第１化合物半導体層２１のｎｎ接合界面である。このように、第２化合物半導体層２２Ａ，２２Ｂ／第４化合物半導体層４４／第３化合物半導体層４３／第１化合物半導体層２１によって、ｐｐｎｎ接合構造となってしまうが、電流ブロック層４０と発光部２０との接合面積（特に、ｎｎ接合面積）を減らすことにより、接触面における抵抗を増大させ、電流ブロック構造として望ましい設計にすることが可能となる。

ここで、実施例１０の半導体発光素子の模式的な一部断面図は、図１の（Ａ）及び（Ｂ）に示したと同様である。尚、図２２〜図３３のそれぞれの（Ａ）及び（Ｂ）においては、「化合物半導体層」を単に「層」と表現した。即ち、例えば、第１層とは、第１化合物半導体層を意味する。また、図２６〜図３３のそれぞれの（Ａ）は、半導体発光素子のフレアストライプ中央部における概念図であり、図２６〜図３３のそれぞれの（Ｂ）は、半導体発光素子のフレアストライプ両端部における概念図である。

そして、第１化合物半導体層２１を第１導電型（ｎ型）とするための不純物は、第１化合物半導体層２１における不純物の置換サイトが、第２化合物半導体層２２Ａ，２２Ｂを第２導電型（ｐ型）とするための第２化合物半導体層２２Ａ，２２Ｂにおける不純物の置換サイトと競合しない不純物から成る。また、第３化合物半導体層４３を第１導電型（ｎ型）とするための不純物は、第３化合物半導体層４３における不純物の置換サイトが、第３化合物半導体層４３と接する第４化合物半導体層４４を第２導電型（ｐ型）とするための第４化合物半導体層４４における不純物の置換サイトと競合する不純物から成る。後述する実施例１５にあっても、同様とすることができる。

具体的には、実施例１０の半導体発光素子にあっては、
第１化合物半導体層２１、第２化合物半導体層２２Ａ，２２Ｂ、第３化合物半導体層４３及び第４化合物半導体層４４は、ＩＩＩ−Ｖ族化合物半導体から成り、
第１化合物半導体層２１における不純物の置換サイトは、Ｖ族原子が占めるサイトであり、
第２化合物半導体層２２Ａ，２２Ｂにおける不純物の置換サイトは、ＩＩＩ族原子が占めるサイトであり、
第３化合物半導体層４３における不純物の置換サイト、及び、第４化合物半導体層４４における不純物の置換サイトは、ＩＩＩ族原子が占めるサイトである。

あるいは又、別の表現で表せば、実施例１０の半導体発光素子にあっては、
第１化合物半導体層２１、第２化合物半導体層２２Ａ，２２Ｂ、第３化合物半導体層４３及び第４化合物半導体層４４は、ＩＩＩ−Ｖ族化合物半導体から成り、
第１化合物半導体層２１を第１導電型であるｎ型とするための不純物は、第ＶＩ族不純物であり、
第３化合物半導体層４３を第１導電型であるｎ型とするための不純物は、第ＩＶ族不純物である。

あるいは又、実施例１０の半導体発光素子は、更に別の表現で表せば、第１化合物半導体層２１を第１導電型（ｎ型）とするための不純物は、第３化合物半導体層４３を第１導電型（ｎ型）とするための不純物とは異なる。

具体的には、実施例１０の半導体発光素子にあっては、各層は、以下の表１Ａあるいは表１Ｂに示す構成を有するが、第１化合物半導体層２１及び第２化合物半導体層２２Ａ，２２Ｂ、更には、電流ブロック層４０を構成する化合物半導体は、活性層２３を構成する化合物半導体と比較して、バンドギャップが大、即ち、屈折率が低い化合物半導体から成る。ここで、表１Ａに示した例にあっては、第４化合物半導体層４４の上に第３化合物半導体層４３が積層されており、表１Ｂに示した例にあっては、第３化合物半導体層４３の上に第４化合物半導体層４４が積層されている。表１Ａ、表１Ｂ、あるいは、後述する表２Ａ、表２Ｂ、表３Ａ、表３Ｂ、表４Ａ、表４Ｂ、表５Ａ〜表５Ｄ、表６Ａ、表６Ｂ、あるいは、後述する表７Ａ、表７Ｂ、表８Ａ、表８Ｂ、表９Ａ、表９Ｂ、表１０Ａ〜表１０Ｄに示す積層構造にあっては、上段に記した層ほど、上層（第２電極に近い層）を占めている。

以下の表に示す構造を有する活性層を、表１Ａ、表１Ｂ、表３Ａ、表３ＢＡ、表５Ａ、表５Ｃ、表６Ａ、表６Ｂ、表８Ａ、表８ＢＡ、表１０Ａ、表１０Ｃにおいては、［活性層−Ａ］と表現する。この積層構造にあっては、上段に記した層ほど、上層（第２電極に近い層）を占めている。

［活性層−Ａ］
閉じ込め層 ・・・ｐ−Ａｌ_0.3Ｇａ_0.7Ａｓ：Ｚｎ
閉じ込め層 ・・・ｉ−Ａｌ_0.3Ｇａ_0.7Ａｓ
多重量子井戸構造・・・ｉ−Ａｌ_0.1Ｇａ_0.9Ａｓ（井戸層）
ｉ−Ａｌ_0.3Ｇａ_0.7Ａｓ（障壁層）及び
ｉ−Ａｌ_0.1Ｇａ_0.9Ａｓ（井戸層）
閉じ込め層 ・・・ｉ−Ａｌ_0.3Ｇａ_0.7Ａｓ
閉じ込め層 ・・・ｎ−Ａｌ_0.3Ｇａ_0.7Ａｓ：Ｓｅ

また、以下の表に示す構造を有する活性層を、表２Ａ、表２Ｂ、表４Ａ、表４Ｂ、表５Ｂ、表５Ｄ、表７Ａ、表７Ｂ、表９Ａ、表９Ｂ、表１０Ｂ、表１０Ｄにおいては、［活性層−Ｂ］と表現する。この積層構造にあっては、上段に記した層ほど、上層（第２電極に近い層）を占めている。

［活性層−Ｂ］
閉じ込め層 ・・・ｎ−Ａｌ_0.3Ｇａ_0.7Ａｓ：Ｓｅ
閉じ込め層 ・・・ｉ−Ａｌ_0.3Ｇａ_0.7Ａｓ
多重量子井戸構造・・・ｉ−Ａｌ_0.1Ｇａ_0.9Ａｓ（井戸層）
ｉ−Ａｌ_0.3Ｇａ_0.7Ａｓ（障壁層）及び
ｉ−Ａｌ_0.1Ｇａ_0.9Ａｓ（井戸層）
閉じ込め層 ・・・ｉ−Ａｌ_0.3Ｇａ_0.7Ａｓ
閉じ込め層 ・・・ｐ−Ａｌ_0.3Ｇａ_0.7Ａｓ：Ｚｎ

［表１Ａ］
（発光部の構成）
第２化合物半導体層２２Ｂ・・・ｐ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｚｎ
第２化合物半導体層２２Ａ・・・ｐ−Ａｌ_0.4Ｇａ_0.6Ａｓ：Ｚｎ
活性層２３ ・・・［活性層−Ａ］
第１化合物半導体層２１ ・・・ｎ−Ａｌ_0.4Ｇａ_0.6Ａｓ：Ｓｅ
（電流ブロック層）
埋込層３１ ・・・ｐ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｚｎ
第３化合物半導体層４３ ・・・ｎ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｓｉ
第４化合物半導体層４４ ・・・ｐ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｚｎ
電流ブロック層位置調整層３０・・・ｐ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｚｎ
（全体）
コンタクト層３２ ・・・ｐ−ＧａＡｓ：Ｚｎ（又はＣ）
（注１）第２化合物半導体層２２Ｂに引き続き、電流ブロック層位置調整層３０が形成される。
（注２）第４化合物半導体層４４は、電流ブロック層位置調整層３０に引き続き、連続的に形成され、実質的には、第４化合物半導体層４４と電流ブロック層位置調整層３０との間に境界は存在しない。

［表１Ｂ］
（発光部の構成）
第２化合物半導体層２２Ｂ・・・ｐ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｚｎ
第２化合物半導体層２２Ａ・・・ｐ−Ａｌ_0.4Ｇａ_0.6Ａｓ：Ｚｎ
活性層２３ ・・・［活性層−Ａ］
第１化合物半導体層２１ ・・・ｎ−Ａｌ_0.4Ｇａ_0.6Ａｓ：Ｓｅ
（電流ブロック層）
埋込層３１ ・・・ｐ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｚｎ
第４化合物半導体層４４ ・・・ｐ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｚｎ
第３化合物半導体層４３ ・・・ｎ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｓｉ
電流ブロック層位置調整層３０・・・ｐ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｚｎ
（全体）
コンタクト層３２ ・・・ｐ−ＧａＡｓ：Ｚｎ（又はＣ）
（注１）第２化合物半導体層２２Ｂに引き続き、電流ブロック層位置調整層３０が形成される。
（注２）埋込層３１は、第４化合物半導体層４４に引き続き、連続的に形成され、実質的には、埋込層３１と第４化合物半導体層４４との間に境界は存在しない。

電流ブロック層の一部を構成する第３化合物半導体層４３は、
発光部２０の側面から延びる｛３１１｝Ｂ結晶面領域（より具体的には、（３１−１）Ｂ面及び（３−１１）Ｂ面）、
発光素子製造用基板１０の主面に沿って延びる｛１００｝結晶面領域、及び、
｛３１１｝Ｂ結晶面領域と｛１００｝結晶面領域との間に位置する｛ｈ１１｝Ｂ結晶面領域（より具体的には、（ｈ１−１）Ｂ面及び（ｈ−１１）Ｂ面であり、ここで、ｈは４以上の整数である）、
から構成されている。尚、｛ｈ１１｝Ｂ結晶面領域（但し、ｈは４以上の整数）を、便宜上、高次の結晶面領域と呼ぶ。

更には、第３化合物半導体層４３の下に形成された第４化合物半導体層４４も、
第３化合物半導体層４３と同様に、発光部２０の側面から延びる｛３１１｝Ｂ結晶面領域、
発光素子製造用基板１０の主面に沿って延びる｛１００｝結晶面領域、及び、
｛３１１｝Ｂ結晶面領域と｛１００｝結晶面領域との間に位置する高次の結晶面領域、
から構成されている。

尚、後述する実施例１１〜実施例１９における半導体発光素子においても、第３化合物半導体層４３及び第４化合物半導体層４４は、層の上下の位置関係を除き、基本的には、上記の構造と同様の構造を有する。

ところで、実施例１の［工程−１３０］において、第４化合物半導体層４４及び第３化合物半導体層４３から成る電流ブロック層４０をＭＯＣＶＤ法に基づき形成する。ここで、第４化合物半導体層４４はｐ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｚｎから成り、第３化合物半導体層４３は、ｎ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｓｉから成る。即ち、第３化合物半導体層４３を第１導電型（ｎ型）とするための不純物（Ｓｉ）の第３化合物半導体層４３における不純物の置換サイトは、ＩＩＩ族原子が占めるサイトである。また、第４化合物半導体層４４を第２導電型（ｐ型）とするための不純物（Ｚｎ）の第４化合物半導体層４４における不純物の置換サイトも、ＩＩＩ族原子が占めるサイトである。即ち、第３化合物半導体層４３を第１導電型とするための不純物は、第３化合物半導体層４３における不純物の置換サイトが、第４化合物半導体層４４を第２導電型とするための第４化合物半導体層４４における不純物の置換サイトと競合する不純物から成る。後述する実施例１５にあっても同様である。

従って、第３化合物半導体層４３を成膜した後、第４化合物半導体層４４、埋込層３１を成膜したとき、電流ブロック層４０を構成する第３化合物半導体層４３と第４化合物半導体層４４との間で不純物相互拡散が生じ難い。また、電流ブロック層４０と、電流ブロック層４０に接する上下の２層との間の不純物相互拡散も生じ難い。その結果、電流ブロック層４０が消滅したり、あるいは又、電流ブロック層４０が薄くなったりして、電流ブロック層４０の効果が安定せず、漏れ電流が増加するといった問題の発生を回避することができる。後述する実施例１５にあっても同様である。

また、第１化合物半導体層２１を第１導電型（ｎ型）とするための不純物は、第１化合物半導体層２１における不純物の置換サイト（Ｖ族原子が占めるサイト）が、第２化合物半導体層２２Ａ，２２Ｂを第２導電型（ｐ型）とするための第２化合物半導体層２２Ａ，２２Ｂにおける不純物の置換サイト（ＩＩＩ族原子が占めるサイト）と競合しない不純物から成るので、第１化合物半導体層２１と第２化合物半導体層２２Ａ，２２Ｂとの間での意図的な不純物相互拡散により設計されるｐｎ接合制御が、各層不純物の濃度調整やドーピング位置調整によって細かく設計し易くなるため、発光特性の向上を図ることができる。後述する実施例１５にあっても同様である。

ここで、実施例１０の半導体発光素子にあっては、下地層１２の上に形成された活性層２３は、活性層２３よりも屈折率が低い電流ブロック層４０によって横方向（側面）が囲まれ、活性層２３よりも屈折率が低い第１化合物半導体層２１及び第２化合物半導体層２２Ａ，２２Ｂによって上下方向が囲まれている。従って、活性層２３の上下方向及び横方向は完全なる光閉込め構造となっている。しかも、発光素子製造用基板１０の露出面の上方にあっては、活性層２３の側面近傍は、ｐ−ｎ−ｐ−ｎ構造（ｐ型埋込層３１−ｎ型第３化合物半導体層４３−ｐ型第４化合物半導体層４４、ｐ型電流ブロック層位置調整層３０（ｐ型第２化合物半導体層２２Ｂ）及びｐ型第２化合物半導体層２２Ａ−ｎ型第１化合物半導体層２１）の、いわばサイリスタ構造が形成される。従って、発光素子製造用基板１０の露出面において電流が流れることが阻止され、これによって活性層２３に電流が集中し、低閾値電流化を図ることができる。ここで、ｐ型電流ブロック層位置調整層３０は、ｐ型第４化合物半導体層４４あるいはｐ型第２化合物半導体層２２Ｂと見做すこともできる。後述する実施例１２、実施例１５、実施例１７においても、同様である。

図１、あるいは、後述する図１３、図１４、図１９及び図２０には、電流ブロック層４０の端面が活性層２３の側面に接している構造を示したが、電流ブロック層４０の端面は、第２化合物半導体層２２Ａ，２２Ｂの側面に接している構造としてもよいし、第１化合物半導体層２１の側面に接している構造としてもよく、これによっても、リーク電流を実用上抑制することが可能である。しかしながら、望ましくは、電流ブロック層４０と発光部２０とが接する端面の位置としては、少なくとも電流ブロック層４０の一部が、活性層２３の側面と接していることが望ましい。後述する実施例１１〜実施例１９においても、同様である。

第３化合物半導体層４３の形成（成膜）においては、第３化合物半導体層４３は、発光部２０の側面から延びる｛３１１｝Ｂ結晶面領域、発光素子製造用基板１０の主面に沿って延びる｛１００｝結晶面領域、及び、｛３１１｝Ｂ結晶面領域と｛１００｝結晶面領域との間に位置する高次の結晶面領域が形成される。そして、その結果、安定した（均一な）不純物濃度を有する第３化合物半導体層４３の形成（積層）が可能となり、第３化合物半導体層４３と接する別の伝導型を有する層との濃度バランスの調整が容易になる。従って、高い電流阻止能力を有する電流ブロック層４０を得ることができる。しかも、安定した不純物濃度を有する第３化合物半導体層４３の形成（積層）が可能となるので、第４化合物半導体層４４の上に第３化合物半導体層４３を形成したとき、あるいは又、第３化合物半導体層４３の上に第４化合物半導体層４４を形成したとき、第３化合物半導体層４３や第４化合物半導体層４４が消滅したり、あるいは又、電流ブロック層４０が薄くなったりして、電流ブロック層４０の効果が安定せず、漏れ電流が増加するといった問題の発生を一層確実に回避することができる。

尚、実施例１０、あるいは、後述する実施例１１〜実施例１４にあっては、実施例１の［工程−１００］〜［工程−１５０］と同様の工程を実行することで、実施例１と同様の半導体発光素子を得ることができるし、実施例２〜実施例４にて説明した方法を実行することで、実施例２〜実施例４と同様の半導体発光素子を得ることができるし、実施例５の［工程−５００］〜［工程−５２０］と同様の工程を実行することで、実施例５と同様の半導体発光素子を得ることができるし、実施例６の［工程−６００］〜［工程−６７０］と同様の工程を実行することで、実施例６と同様の半導体発光素子を得ることができるし、実施例７〜実施例９にて説明した方法を実行することで、実施例７〜実施例９と同様の半導体発光素子を得ることができる。

実施例１１は実施例１０の変形である。但し、実施例１１における導電型を、実施例１０における導電型と逆とした。即ち、実施例１１における第１導電型はｐ型であり、第２導電型はｎ型である。ここで、模式的な一部断面図は、図１０の（Ａ）及び（Ｂ）に示したと同様である。

具体的には、図２３の（Ａ）に概念図を示すように、実施例１１の半導体発光素子にあっては、
第１化合物半導体層２１、第２化合物半導体層２２Ａ，２２Ｂ、電流ブロック層４０（第３化合物半導体層４３及び第４化合物半導体層４４）は、ＩＩＩ−Ｖ族化合物半導体から成り、
第１化合物半導体層２１における不純物の置換サイトは、ＩＩＩ族原子が占めるサイトであり、
第２化合物半導体層２２Ａ，２２Ｂにおける不純物の置換サイトは、Ｖ族原子が占めるサイトであり、
第３化合物半導体層４３における不純物の置換サイト、及び、第４化合物半導体層４４における不純物の置換サイトは、Ｖ族原子が占めるサイトである。

あるいは又、別の表現で表せば、実施例１１の半導体発光素子にあっては、
第１化合物半導体層２１、第２化合物半導体層２２Ａ，２２Ｂ、電流ブロック層４０（第３化合物半導体層４３及び第４化合物半導体層４４）は、ＩＩＩ−Ｖ族化合物半導体から成り、
第１化合物半導体層２１を第１導電型であるｐ型とするための不純物は、第ＩＩ族不純物であり、
第３化合物半導体層４３を第１導電型であるｐ型とするための不純物は、炭素（Ｃ）である。

更に別の表現で表せば、実施例１１の半導体発光素子にあっては、第１化合物半導体層２１を第１導電型（ｐ型）とするための不純物は、第３化合物半導体層４３を第１導電型（ｐ型）とするための不純物とは異なる。

より具体的には、実施例１１の半導体発光素子にあっては、各層は、以下の表２Ａあるいは表２Ｂに示す構成を有する。ここで、表２Ａに示した例にあっては、第４化合物半導体層４４の上に第３化合物半導体層４３が積層されており、表２Ｂに示した例にあっては、第３化合物半導体層４３の上に第４化合物半導体層４４が積層されている。

［表２Ａ］
（発光部の構成）
第２化合物半導体層２２Ｂ・・・ｎ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｓｅ
第２化合物半導体層２２Ａ・・・ｎ−Ａｌ_0.4Ｇａ_0.6Ａｓ：Ｓｅ
活性層２３ ・・・［活性層−Ｂ］
第１化合物半導体層２１ ・・・ｐ−Ａｌ_0.4Ｇａ_0.6Ａｓ：Ｚｎ
（電流ブロック層）
埋込層３１ ・・・ｎ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｓｅ
第３化合物半導体層４３ ・・・ｐ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｃ
第４化合物半導体層４４ ・・・ｎ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｓｅ
電流ブロック層位置調整層３０・・・ｎ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｓｅ
（全体）
コンタクト層３２ ・・・ｎ−ＧａＡｓ：Ｓｅ（又はＳｉ）
（注１）第２化合物半導体層２２Ｂに引き続き、電流ブロック層位置調整層３０が形成される。
（注２）第４化合物半導体層４４は、電流ブロック層位置調整層３０に引き続き、連続的に形成され、実質的には、第４化合物半導体層４４と電流ブロック層位置調整層３０との間に境界は存在しない。

［表２Ｂ］
（発光部の構成）
第２化合物半導体層２２Ｂ・・・ｎ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｓｅ
第２化合物半導体層２２Ａ・・・ｎ−Ａｌ_0.4Ｇａ_0.6Ａｓ：Ｓｅ
活性層２３ ・・・［活性層−Ｂ］
第１化合物半導体層２１ ・・・ｐ−Ａｌ_0.4Ｇａ_0.6Ａｓ：Ｚｎ
（電流ブロック層）
埋込層３１ ・・・ｎ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｓｅ
第４化合物半導体層４４ ・・・ｎ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｓｅ
第３化合物半導体層４３ ・・・ｐ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｃ
電流ブロック層位置調整層３０・・・ｎ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｓｅ
（全体）
コンタクト層３２ ・・・ｎ−ＧａＡｓ：Ｓｅ（又はＳｉ）
（注１）第２化合物半導体層２２Ｂに引き続き、電流ブロック層位置調整層３０が形成される。
（注２）埋込層３１は、第４化合物半導体層４４に引き続き、連続的に形成され、実質的には、埋込層３１と第４化合物半導体層４４との間に境界は存在しない。

実施例１１にあっても、実施例１の［工程−１３０］と同様の工程において、例えば、電流ブロック層位置調整層３０、第４化合物半導体層４４及び第３化合物半導体層４３から成る電流ブロック層４０を、順次、ＭＯＣＶＤ法に基づき形成する。ここで、第３化合物半導体層４３は、ｐ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｃから成り、第４化合物半導体層４４はｎ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｓｅから成る。即ち、第３化合物半導体層４３を第１導電型（ｐ型）とするための不純物（Ｃ）の第３化合物半導体層４３における不純物の置換サイトは、Ｖ族原子が占めるサイトである。また、第４化合物半導体層４４を第２導電型（ｎ型）とするための不純物（Ｓｅ）の第４化合物半導体層４４における不純物の置換サイトも、Ｖ族原子が占めるサイトである。即ち、第３化合物半導体層４３を第１導電型とするための不純物は、第３化合物半導体層４３における不純物の置換サイトが、第４化合物半導体層４４を第２導電型とするための第４化合物半導体層における不純物の置換サイトと競合する不純物から成る。後述する実施例１６にあっても同様である。

従って、第３化合物半導体層４３を成膜した後、第４化合物半導体層４４を成膜したとき、あるいは又、第４化合物半導体層４４を成膜した後、第３化合物半導体層４３を成膜したとき、電流ブロック層４０を構成する第３化合物半導体層４３と第４化合物半導体層４４との間で不純物相互拡散が生じ難い。その結果、電流ブロック層４０が消滅したり、あるいは又、電流ブロック層４０が薄くなったりして、電流ブロック層４０の効果が安定せず、漏れ電流が増加するといった問題の発生を回避することができる。後述する実施例１６にあっても同様である。

また、第１化合物半導体層２１を第１導電型（ｐ型）とするための不純物は、第１化合物半導体層２１における不純物の置換サイト（ＩＩＩ族原子が占めるサイト）が、第２化合物半導体層２２Ａ，２２Ｂを第２導電型（ｎ型）とするための第２化合物半導体層２２Ａ，２２Ｂにおける不純物の置換サイト（Ｖ族原子が占めるサイト）と競合しない不純物から成るので、第１化合物半導体層２１と第２化合物半導体層２２Ａ，２２Ｂとの間での意図的な不純物相互拡散により設計されるｐｎ接合制御が、各層不純物の濃度調整やドーピング位置調整によって細かく設計し易くなるため、発光特性の向上を図ることができる。後述する実施例１６にあっても同様である。

ここで、実施例１１の半導体発光素子にあっても、下地層１２の上に形成された活性層２３は、活性層２３よりも屈折率が低い電流ブロック層４０によって横方向（側面）が囲まれ、活性層２３よりも屈折率が低い第１化合物半導体層２１及び第２化合物半導体層２２Ａ，２２Ｂによって上下方向が囲まれている。従って、活性層２３の上下方向及び横方向は完全なる光閉込め構造となっている。しかも、発光素子製造用基板１０の露出面の上方にあっては、活性層２３の側面近傍は、ｎ−ｐ−ｎ−ｐ構造（ｎ型埋込層３１−ｐ型第３化合物半導体層４３−ｎ型第４化合物半導体層４４−ｎ型電流ブロック層位置調整層３０（ｎ型第２化合物半導体層２２Ｂ）及びｎ型第２化合物半導体層２２Ａ−ｐ型第１化合物半導体層２１）の、いわばサイリスタ構造が形成される。従って、発光素子製造用基板１０の露出面において電流が流れることが阻止され、これによって活性層２３に電流が集中し、低閾値電流化を図ることができる。ここで、ｎ型電流ブロック層位置調整層３０は、ｎ型第４化合物半導体層４４あるいは、ｎ型第２化合物半導体層２２Ｂと見做すこともできる。後述する実施例１３、実施例１６、実施例１８においても、同様である。

ＭＯＣＶＤ法において、第３化合物半導体層４３の成膜時、炭素（Ｃ）を添加するための原料ガスとして、ＩＩＩ族原子用の原料ガスの分解で得られるメチル基あるいはエチル基を意図的に用いればよいし、あるいは又、ＭＯＣＶＤ法において、第３化合物半導体層４３の成膜時、ＣＢｒ₄ガスやＣＣｌ₄ガスを添加してもよい。後述する実施例１６にあっても同様である。

実施例１２も、実施例１０の変形である。

具体的には、実施例１２の半導体発光素子は、図２２の（Ｂ）に概念図を示すように、
第１化合物半導体層２１、第２化合物半導体層２２Ａ，２２Ｂ、電流ブロック層４０（第４化合物半導体層４４及び第３化合物半導体層４３）は、ＩＩＩ−Ｖ族化合物半導体から成り、
第１化合物半導体層２１における不純物の置換サイトは、Ｖ族原子が占めるサイトであり、
第２化合物半導体層２２Ａ，２２Ｂにおける不純物の置換サイトは、ＩＩＩ族原子が占めるサイトであり、
第３化合物半導体層４３における不純物の置換サイト、及び、第４化合物半導体層４４における不純物の置換サイトは、Ｖ族原子が占めるサイトである。尚、実施例１２の半導体発光素子の模式的な一部断面図は、図１の（Ａ）及び（Ｂ）に示したと同様である。

また、別の表現で表せば、実施例１２の半導体発光素子にあっては、
第１化合物半導体層２１、第２化合物半導体層２２Ａ，２２Ｂ、電流ブロック層４０（第４化合物半導体層４４及び第３化合物半導体層４３）は、ＩＩＩ−Ｖ族化合物半導体から成り、
第２化合物半導体層２２Ａ，２２Ｂを第２導電型であるｐ型とするための不純物は、第ＩＩ族不純物であり、
第４化合物半導体層４４を第２導電型であるｐ型とするための不純物は、炭素（Ｃ）である。

あるいは又、更に別の表現で表せば、実施例１２の半導体発光素子にあっては、第２化合物半導体層２２Ａ，２２Ｂを第２導電型（ｐ型）とするための不純物は、第４化合物半導体層４４を第２導電型（ｐ型）とするための不純物とは異なる。

より具体的には、実施例１２の半導体発光素子にあっては、各層は、以下の表３Ａあるいは表３Ｂに示す構成を有する。ここで、表３Ａに示した例にあっては、第４化合物半導体層４４の上に第３化合物半導体層４３が積層されており、表３Ｂに示した例にあっては、第３化合物半導体層４３の上に第４化合物半導体層４４が積層されている。

［表３Ａ］
（発光部の構成）
第２化合物半導体層２２Ｂ・・・ｐ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｚｎ
第２化合物半導体層２２Ａ・・・ｐ−Ａｌ_0.4Ｇａ_0.6Ａｓ：Ｚｎ
活性層２３ ・・・［活性層−Ａ］
第１化合物半導体層２１ ・・・ｎ−Ａｌ_0.4Ｇａ_0.6Ａｓ：Ｓｅ
（電流ブロック層）
埋込層３１ ・・・ｐ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｚｎ
第３化合物半導体層４３ ・・・ｎ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｓｅ
第４化合物半導体層４４ ・・・ｐ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｃ
電流ブロック層位置調整層３０・・・ｐ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｚｎ
（全体）
コンタクト層３２ ・・・ｐ−ＧａＡｓ：Ｚｎ（又はＣ）
（注１）第２化合物半導体層２２Ｂに引き続き、電流ブロック層位置調整層３０が形成される。
（注２）第４化合物半導体層４４は、電流ブロック層位置調整層３０に引き続き、連続的に形成され、実質的には、第４化合物半導体層４４と電流ブロック層位置調整層３０との間に境界は存在しない。

［表３Ｂ］
（発光部の構成）
第２化合物半導体層２２Ｂ・・・ｐ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｚｎ
第２化合物半導体層２２Ａ・・・ｐ−Ａｌ_0.4Ｇａ_0.6Ａｓ：Ｚｎ
活性層２３ ・・・［活性層−Ａ］
第１化合物半導体層２１ ・・・ｎ−Ａｌ_0.4Ｇａ_0.6Ａｓ：Ｓｅ
（電流ブロック層）
埋込層３１ ・・・ｐ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｚｎ
第４化合物半導体層４４ ・・・ｐ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｃ
第３化合物半導体層４３ ・・・ｎ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｓｅ
電流ブロック層位置調整層３０・・・ｐ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｚｎ
（全体）
コンタクト層３２ ・・・ｐ−ＧａＡｓ：Ｚｎ（又はＣ）
（注１）第２化合物半導体層２２Ｂに引き続き、電流ブロック層位置調整層３０が形成される。
（注２）埋込層３１は、第４化合物半導体層４４に引き続き、連続的に形成され、実質的には、埋込層３１と第４化合物半導体層４４との間に境界は存在しない。

実施例１２にあっても、実施例１の［工程−１３０］と同様の工程において、例えば、電流ブロック層位置調整層３０、第４化合物半導体層４４及び第３化合物半導体層４３から成る電流ブロック層４０を、順次、ＭＯＣＶＤ法に基づき形成する。ここで、第４化合物半導体層４４はｐ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｃから成り、第３化合物半導体層４３は、ｎ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｓｅから成る。即ち、第３化合物半導体層４３を第１導電型（ｎ型）とするための不純物（Ｓｅ）の第３化合物半導体層４３における不純物の置換サイトは、Ｖ族原子が占めるサイトである。また、第４化合物半導体層４４を第２導電型（ｐ型）とするための不純物（Ｃ）の第４化合物半導体層４４における不純物の置換サイトも、Ｖ族原子が占めるサイトである。即ち、第３化合物半導体層４３を第１導電型とするための不純物は、第３化合物半導体層４３における不純物の置換サイトが、第４化合物半導体層４４を第２導電型とするための第４化合物半導体層における不純物の置換サイトと競合する不純物から成る。後述する実施例１７にあっても同様である。

従って、第４化合物半導体層４４を成膜した後、第３化合物半導体層４３を成膜したとき、あるいは又、第３化合物半導体層４３を成膜した後、第４化合物半導体層４４を成膜したとき、電流ブロック層４０を構成する第３化合物半導体層４３と第４化合物半導体層４４との間で不純物相互拡散が生じ難い。その結果、電流ブロック層４０が消滅したり、あるいは又、電流ブロック層４０が薄くなったりして、電流ブロック層４０の効果が安定せず、漏れ電流が増加するといった問題の発生を回避することができる。後述する実施例１７にあっても同様である。

また、第１化合物半導体層２１を第１導電型（ｎ型）とするための不純物は、第１化合物半導体層２１における不純物の置換サイト（Ｖ族原子が占めるサイト）が、第２化合物半導体層２２Ａ，２２Ｂを第２導電型（ｐ型）とするための第２化合物半導体層２２Ａ，２２Ｂにおける不純物の置換サイト（ＩＩＩ族原子が占めるサイト）と競合しない不純物から成るので、第１化合物半導体層２１と第２化合物半導体層２２Ａ，２２Ｂとの間での意図的な不純物相互拡散により設計されるｐｎ接合制御が、各層不純物の濃度調整やドーピング位置調整によって細かく設計し易くなるため、発光特性の向上を図ることができる。後述する実施例１７にあっても同様である。

ここで、実施例１２の半導体発光素子にあっても、下地層１２の上に形成された活性層２３は、活性層２３よりも屈折率が低い電流ブロック層４０によって横方向（側面）が囲まれ、活性層２３よりも屈折率が低い第１化合物半導体層２１及び第２化合物半導体層２２Ａ，２２Ｂによって上下方向が囲まれている。従って、活性層２３の上下方向及び横方向は完全なる光閉込め構造となっている。しかも、発光素子製造用基板１０の露出面の上方にあっては、活性層２３の側面近傍は、ｐ−ｎ−ｐ−ｎ構造（ｐ型埋込層３１−ｎ型第３化合物半導体層４３−ｐ型第４化合物半導体層４４、ｐ型電流ブロック層位置調整層３０（ｎ型第２化合物半導体層２２Ｂ）及びｐ型第２化合物半導体層２２Ａ−ｎ型第１化合物半導体層２１）の、いわばサイリスタ構造が形成される。従って、発光素子製造用基板１０の露出面において電流が流れることが阻止され、これによって活性層２３に電流が集中し、低閾値電流化を図ることができる。後述する実施例１７にあっても同様である。

実施例１３は、実施例１２の変形である。但し、実施例１３における導電型を、実施例１２における導電型と逆とした。即ち、実施例１３における第１導電型はｐ型であり、第２導電型はｎ型である。

具体的には、図２３の（Ｂ）に概念図を示すように、実施例１３の半導体発光素子にあっては、
第１化合物半導体層２１、第２化合物半導体層２２Ａ，２２Ｂ、電流ブロック層４０（第３化合物半導体層４３及び第４化合物半導体層４４）は、ＩＩＩ−Ｖ族化合物半導体から成り、
第１化合物半導体層２１における不純物の置換サイトは、ＩＩＩ族原子が占めるサイトであり、
第２化合物半導体層２２Ａ，２２Ｂにおける不純物の置換サイトは、Ｖ族原子が占めるサイトであり、
第３化合物半導体層４３における不純物の置換サイト、及び、第４化合物半導体層４４における不純物の置換サイトは、ＩＩＩ族原子が占めるサイトである。尚、実施例１３の半導体発光素子の模式的な一部断面図は、図１０の（Ａ）及び（Ｂ）に示したと同様である。

あるいは又、別の表現で表せば、実施例１３の半導体発光素子にあっては、
第１化合物半導体層２１、第２化合物半導体層２２Ａ，２２Ｂ、電流ブロック層４０（第３化合物半導体層４３及び第４化合物半導体層４４）は、ＩＩＩ−Ｖ族化合物半導体から成り、
第２化合物半導体層２２Ａ，２２Ｂを第２導電型であるｎ型とするための不純物は、第ＶＩ族不純物であり、
第４化合物半導体層４４を第２導電型であるｎ型とするための不純物は、第ＩＶ族不純物である。

更に別の表現で表せば、実施例１３の半導体発光素子にあっては、第２化合物半導体層２２Ａ，２２Ｂを第２導電型（ｐ型）とするための不純物は、第４化合物半導体層４４を第２導電型（ｐ型）とするための不純物とは異なる。

より具体的には、実施例１３の半導体発光素子にあっては、各層は、以下の表４Ａあるいは表４Ｂに示す構成を有する。ここで、表４Ａに示した例にあっては、第４化合物半導体層４４の上に第３化合物半導体層４３が積層されており、表４Ｂに示した例にあっては、第３化合物半導体層４３の上に第４化合物半導体層４４が積層されている。

［表４Ａ］
（発光部の構成）
第２化合物半導体層２２Ｂ・・・ｎ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｓｅ
第２化合物半導体層２２Ａ・・・ｎ−Ａｌ_0.4Ｇａ_0.6Ａｓ：Ｓｅ
活性層２３ ・・・［活性層−Ｂ］
第１化合物半導体層２１ ・・・ｐ−Ａｌ_0.4Ｇａ_0.6Ａｓ：Ｚｎ
（電流ブロック層）
埋込層３１ ・・・ｎ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｓｉ
第３化合物半導体層４３ ・・・ｐ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｚｎ
第４化合物半導体層４４ ・・・ｎ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｓｉ
電流ブロック層位置調整層３０・・・ｎ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｓｉ
（全体）
コンタクト層３２ ・・・ｎ−ＧａＡｓ：Ｓｉ（又はＳｅ）
（注１）第２化合物半導体層２２Ｂに引き続き、電流ブロック層位置調整層３０が形成される。
（注２）第４化合物半導体層４４は、電流ブロック層位置調整層３０に引き続き、連続的に形成され、実質的には、第４化合物半導体層４４と電流ブロック層位置調整層３０との間に境界は存在しない。

［表４Ｂ］
（発光部の構成）
第２化合物半導体層２２Ｂ・・・ｎ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｓｅ
第２化合物半導体層２２Ａ・・・ｎ−Ａｌ_0.4Ｇａ_0.6Ａｓ：Ｓｅ
活性層２３ ・・・［活性層−Ｂ］
第１化合物半導体層２１ ・・・ｐ−Ａｌ_0.4Ｇａ_0.6Ａｓ：Ｚｎ
（電流ブロック層）
埋込層３１ ・・・ｎ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｓｉ
第４化合物半導体層４４ ・・・ｎ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｓｉ
第３化合物半導体層４３ ・・・ｐ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｚｎ
電流ブロック層位置調整層３０・・・ｎ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｓｉ
（全体）
コンタクト層３２ ・・・ｎ−ＧａＡｓ：Ｓｉ（又はＳｅ）
（注１）第２化合物半導体層２２Ｂに引き続き、電流ブロック層位置調整層３０が形成される。
（注２）埋込層３１は、第４化合物半導体層４４に引き続き、連続的に形成され、実質的には、埋込層３１と第４化合物半導体層４４との間に境界は存在しない。

実施例１３にあっても、実施例１の［工程−１３０］と同様の工程において、例えば、電流ブロック層位置調整層３０、第４化合物半導体層４４及び第３化合物半導体層４３から成る電流ブロック層４０を、順次、ＭＯＣＶＤ法に基づき形成する。ここで、第３化合物半導体層４３は、ｐ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｚｎから成り、第４化合物半導体層４４はｎ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｓｉから成る。即ち、第３化合物半導体層４３を第１導電型（ｐ型）とするための不純物（Ｚｎ）の第３化合物半導体層４３における不純物の置換サイトは、ＩＩＩ族原子が占めるサイトである。また、第４化合物半導体層４４を第２導電型（ｎ型）とするための不純物（Ｓｉ）の第４化合物半導体層４４における不純物の置換サイトも、ＩＩＩ族原子が占めるサイトである。即ち、第３化合物半導体層４３を第１導電型とするための不純物は、第３化合物半導体層４３における不純物の置換サイトが、第４化合物半導体層４４を第２導電型とするための第４化合物半導体層における不純物の置換サイトと競合する不純物から成る。後述する実施例１８にあっても同様である。

従って、第３化合物半導体層４３を成膜した後、第４化合物半導体層４４を成膜したとき、あるいは又、第４化合物半導体層４４を成膜した後、第３化合物半導体層４３を成膜したとき、電流ブロック層４０を構成する第３化合物半導体層４３と第４化合物半導体層４４との間で不純物相互拡散が生じ難い。その結果、電流ブロック層４０が消滅したり、あるいは又、電流ブロック層４０が薄くなったりして、電流ブロック層４０の効果が安定せず、漏れ電流が増加するといった問題の発生を回避することができる。後述する実施例１８にあっても同様である。

また、第１化合物半導体層２１を第１導電型（ｐ型）とするための不純物は、第１化合物半導体層２１における不純物の置換サイト（ＩＩＩ族原子が占めるサイト）が、第２化合物半導体層２２Ａ，２２Ｂを第２導電型（ｎ型）とするための第２化合物半導体層２２Ａ，２２Ｂにおける不純物の置換サイト（Ｖ族原子が占めるサイト）と競合しない不純物から成るので、第１化合物半導体層２１と第２化合物半導体層２２Ａ，２２Ｂとの間での意図的な不純物相互拡散により設計されるｐｎ接合制御が、各層不純物の濃度調整やドーピング位置調整によって細かく設計し易くなるため、発光特性の向上を図ることができる。後述する実施例１８にあっても同様である。

ここで、実施例１３の半導体発光素子にあっても、下地層１２の上に形成された活性層２３は、活性層２３よりも屈折率が低い電流ブロック層４０によって横方向（側面）が囲まれ、活性層２３よりも屈折率が低い第１化合物半導体層２１及び第２化合物半導体層２２Ａ，２２Ｂによって上下方向が囲まれている。従って、活性層２３の上下方向及び横方向は完全なる光閉込め構造となっている。しかも、発光素子製造用基板１０の露出面の上方にあっては、活性層２３の側面近傍は、ｎ−ｐ−ｎ−ｐ構造（ｎ型埋込層３１−ｐ型第３化合物半導体層４３−ｎ型第４化合物半導体層４４−ｎ型電流ブロック層位置調整層３０（ｎ型第２化合物半導体層２２Ｂ）及びｎ型第２化合物半導体層２２Ａ−ｐ型第１化合物半導体層２１）の、いわばサイリスタ構造が形成される。従って、発光素子製造用基板１０の露出面において電流が流れることが阻止され、これによって活性層２３に電流が集中し、低閾値電流化を図ることができる。後述する実施例１８にあっても同様である。

第３化合物半導体層４３の形成（成膜）においては、第３化合物半導体層４３は、発光部２０の側面から延びる｛３１１｝Ｂ結晶面領域、発光素子製造用基板１０の主面に沿って延びる｛１００｝結晶面領域、及び、｛３１１｝Ｂ結晶面領域と｛１００｝結晶面領域との間に位置する高次の結晶面領域が形成される。そして、その結果、安定した（均一な）不純物濃度を有する第３化合物半導体層４３の形成（積層）が可能となり、第３化合物半導体層４３と接する別の伝導型を有する層との濃度バランスの調整が容易になる。従って、高い電流阻止能力を有する電流ブロック層４０を得ることができる。しかも、安定した不純物濃度を有する第３化合物半導体層４３の形成（積層）が可能となるので、第３化合物半導体層４３上に第４化合物半導体層４４を形成したとき、あるいは又、第４化合物半導体層４４上に第３化合物半導体層４３を形成したとき、第３化合物半導体層４３や第４化合物半導体層４４が消滅したり、あるいは又、電流ブロック層４０が薄くなったりして、電流ブロック層４０の効果が安定せず、漏れ電流が増加するといった問題の発生を一層確実に回避することができる。後述する実施例１８にあっても同様である。

第２の問題を解決するために、図２４の（Ａ）に概念図を示し、図１の（Ａ）に模式的な一部断面図を示し、拡大された模式的な一部断面図を図１の（Ｂ）に示したと同様に、実施例１４の半導体発光素子にあっては、電流ブロック層４０は、少なくとも、第２導電型を有する第４化合物半導体層４４、及び、第１導電型を有する第３化合物半導体層４３が順次積層された積層構造体から構成されている。そして、第４化合物半導体層４４を第２導電型とするための不純物は、第４化合物半導体層４４における不純物の置換サイトが、第３化合物半導体層４３を第１導電型とするための第３化合物半導体層４３における不純物の置換サイトと競合する不純物から成り、且つ、第１化合物半導体層２１を第１導電型とするための第１化合物半導体層２１における不純物の置換サイトと競合する不純物から成る。また、第２化合物半導体層２２を第２導電型とするための不純物は、第２化合物半導体層２２における不純物の置換サイトが、第３化合物半導体層４３を第１導電型とするための第３化合物半導体層４３における不純物の置換サイトと競合する不純物から成る。更には、第１化合物半導体層２１、電流ブロック層４０、及び、第２化合物半導体層２２を通る迂回経路を想定したとき、各化合物半導体層の界面から構成されたｐｎ接合界面が迂回経路内に少なくとも３つ、存在する。

第４化合物半導体層４４は第１化合物半導体層２１の側面と接しており、第３化合物半導体層４３は第２化合物半導体層２２の側面と接している。そして、具体的には、迂回経路は、第１化合物半導体層２１、第４化合物半導体層４４、第３化合物半導体層４３、及び、第２化合物半導体層２２から構成されており、ｐｎ接合界面は、第１化合物半導体層２１の側面／第４化合物半導体層４４、第４化合物半導体層４４／第３化合物半導体層４３、及び、第３化合物半導体層４３／第２化合物半導体層２２の側面の３つである。また、実施例１４の半導体発光素子にあっても、第１化合物半導体層２１、第２化合物半導体層２２、第４化合物半導体層４４及び第３化合物半導体層４３は、ＩＩＩ−Ｖ族化合物半導体から成る。

ここで、実施例１４にあっては、第１化合物半導体層２１における不純物の置換サイト、第２化合物半導体層２２における不純物の置換サイト、第４化合物半導体層４４における不純物の置換サイト、及び、第３化合物半導体層４３における不純物の置換サイトは、ＩＩＩ族原子が占めるサイトである。そして、第１化合物半導体層２１及び第３化合物半導体層４３を第１導電型であるｎ型とするための不純物は、第ＩＶ族不純物（具体的には、ケイ素，Ｓｉ）であり、第２化合物半導体層２２及び第４化合物半導体層４４を第２導電型であるｐ型とするための不純物は、第ＩＩ族不純物（具体的には、亜鉛，Ｚｎ）である。

より具体的には、実施例１４の半導体発光素子にあっては、各層は、以下の表５Ａに示す構成を有する。

［表５Ａ］
（発光部の構成）
第２化合物半導体層２２Ｂ・・・ｐ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｚｎ
第２化合物半導体層２２Ａ・・・ｐ−Ａｌ_0.4Ｇａ_0.6Ａｓ：Ｚｎ
活性層２３ ・・・［活性層−Ａ］
第１化合物半導体層２１ ・・・ｎ−Ａｌ_0.4Ｇａ_0.6Ａｓ：Ｓｉ
（電流ブロック層）
埋込層３１ ・・・ｐ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｚｎ
第３化合物半導体層４３ ・・・ｎ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｓｉ
第４化合物半導体層４４ ・・・ｐ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｚｎ
電流ブロック層位置調整層３０・・・ｐ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｚｎ
（全体）
コンタクト層３２ ・・・ｐ−ＧａＡｓ：Ｚｎ（又はＣ）
（注１）第２化合物半導体層２２Ｂに引き続き、電流ブロック層位置調整層３０が形成される。
（注２）第４化合物半導体層４４は、電流ブロック層位置調整層３０に引き続き、連続的に形成され、実質的には、電流ブロック層位置調整層３０と第４化合物半導体層４４との間に境界は存在しない。

ここで、図１の（Ｂ）に示した例にあっては、第４化合物半導体層４４の上に第３化合物半導体層４３が形成されている。そして、第３化合物半導体層４３（ｎ型）とその下の第４化合物半導体層４４（ｐ型）とのｐｎ接合界面は、｛３１１｝Ｂ結晶面に沿って延びており、その端部が発光部２０（特に、活性層２３の側面）で接することで、新たな接合界面が２つ形成される。即ち、第２化合物半導体層２２Ａ，２２Ｂ／第３化合物半導体層４３のｐｎ接合界面、第３化合物半導体層４３／第４化合物半導体層４４のｎｐ接合界面、第４化合物半導体層４４／第１化合物半導体層２１のｐｎ接合界面といった、ｐｎｐｎ接合構造から構成された電流経路が形成され、電流ブロック構造として望ましい設計である。後述する実施例１９にあっても同様である。

しかも、実施例１４にあっては、第１化合物半導体層２１における不純物の置換サイト、第４化合物半導体層４４における不純物の置換サイト、第３化合物半導体層４３における不純物の置換サイト、第２化合物半導体層２２における不純物の置換サイトは、ＩＩＩ族原子が占めるサイトである。即ち、第１化合物半導体層２１を第１導電型（ｎ型）とするための不純物は、第１化合物半導体層２１における不純物の置換サイト（ＩＩＩ族原子が占めるサイト）が、第４化合物半導体層４４を第２導電型（ｐ型）とするための第４化合物半導体層４４における不純物の置換サイト（ＩＩＩ族原子が占めるサイト）と競合する不純物から成る。また、第３化合物半導体層４３を第１導電型（ｎ型）とするための不純物は、第３化合物半導体層４３における不純物の置換サイト（ＩＩＩ族原子が占めるサイト）が、第４化合物半導体層４４を第２導電型（ｐ型）とするための第４化合物半導体層４４における不純物の置換サイト（ＩＩＩ族原子が占めるサイト）と競合する不純物から成る。更には、第２化合物半導体層２２を第２導電型（ｐ型）とするための不純物は、第２化合物半導体層２２における不純物の置換サイト（ＩＩＩ族原子が占めるサイト）が、第３化合物半導体層４３を第１導電型（ｎ型）とするための第３化合物半導体層４３における不純物の置換サイト（ＩＩＩ族原子が占めるサイト）と競合する不純物から成る。従って、第４化合物半導体層４４を成膜したとき、電流ブロック層４０を構成する第４化合物半導体層４４と第１化合物半導体層２１との間で不純物相互拡散が生じ難く、また、第３化合物半導体層４３を成膜したとき、電流ブロック層４０を構成する第３化合物半導体層４３と第４化合物半導体層４４との間で、あるいは又、第３化合物半導体層４３と第２化合物半導体層２２との間で、不純物相互拡散が生じ難く、高い信頼性を有する電流ブロック層４０を形成することができる。即ち、電流ブロック層４０が消滅したり、あるいは又、電流ブロック層４０が薄くなったりして、電流ブロック層４０の効果が安定せず、漏れ電流が増加するといった問題の発生を確実に回避することができる。後述する実施例１９にあっても同様である。

尚、以上の点を除き、実施例１４の半導体発光素子は、基本的に、実施例１０の半導体発光素子と同じ構成、構造を有するので、詳細な説明は省略する。

以下、実施例１４の半導体発光素子の変形例を説明する。

図２４の（Ｂ）に概念図を示す実施例１４の半導体発光素子の変形例にあっては、
第１化合物半導体層及び第３化合物半導体層を第１導電型であるｐ型とするための不純物は、第ＩＩ族不純物（具体的には、Ｚｎ）であり、
第２化合物半導体層及び第４化合物半導体層を第２導電型であるｎ型とするための不純物は、第ＩＶ族不純物（具体的には、Ｓｉ）である。

より具体的には、実施例１４の半導体発光素子のこの変形例にあっては、各層は、以下の表５Ｂに示す構成を有する。尚、表５Ａの（注１）及び（注２）と同じ注が付される（後述する表５Ｃ〜表５Ｄにおいても同様）。

［表５Ｂ］
（発光部の構成）
第２化合物半導体層・・・ｎ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｓｉ
第２化合物半導体層・・・ｎ−Ａｌ_0.4Ｇａ_0.6Ａｓ：Ｓｉ
活性層 ・・・［活性層−Ｂ］
第１化合物半導体層・・・ｐ−Ａｌ_0.4Ｇａ_0.6Ａｓ：Ｚｎ
（電流ブロック層）
埋込層 ・・・ｎ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｓｅ
第３化合物半導体層 ・・・ｐ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｚｎ
第４化合物半導体層 ・・・ｎ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｓｉ
電流ブロック層位置調整層・・・ｎ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｓｅ
（全体）
コンタクト層 ・・・ｐ−ＧａＡｓ：Ｚｎ（又はＣ）

図２５の（Ａ）及び（Ｂ）に概念図を示す実施例１４の半導体発光素子の変形例において、第１化合物半導体層における不純物の置換サイト、第２化合物半導体層における不純物の置換サイト、第４化合物半導体層における不純物の置換サイト、及び、第３化合物半導体層における不純物の置換サイトは、Ｖ族原子が占めるサイトである。

そして、図２５の（Ａ）に概念図を示す実施例１４の半導体発光素子の変形例にあっては、第１化合物半導体層及び第３化合物半導体層を第１導電型であるｎ型とするための不純物は、第ＶＩ族不純物（具体的には、Ｓｅ）であり、第２化合物半導体層及び第４化合物半導体層を第２導電型であるｐ型とするための不純物は、炭素（Ｃ）である。

より具体的には、実施例１４の半導体発光素子のこの変形例にあっては、各層は、以下の表５Ｃに示す構成を有する。

［表５Ｃ］
（発光部の構成）
第２化合物半導体層・・・ｐ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｃ
第２化合物半導体層・・・ｐ−Ａｌ_0.4Ｇａ_0.6Ａｓ：Ｃ
活性層 ・・・［活性層−Ａ］
第１化合物半導体層・・・ｎ−Ａｌ_0.4Ｇａ_0.6Ａｓ：Ｓｅ
（電流ブロック層）
埋込層 ・・・ｐ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｚｎ
第３化合物半導体層 ・・・ｎ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｓｅ
第４化合物半導体層 ・・・ｐ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｃ
電流ブロック層位置調整層・・・ｐ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｚｎ
（全体）
コンタクト層３２ ・・・ｐ−ＧａＡｓ：Ｚｎ（又はＣ）

あるいは又、図２５の（Ｂ）に概念図を示す実施例１４の半導体発光素子の変形例にあっては、
第１化合物半導体層及び第３化合物半導体層を第１導電型であるｐ型とするための不純物は、炭素（Ｃ）であり、
第２化合物半導体層及び第４化合物半導体層を第２導電型であるｎ型とするための不純物は、第ＶＩ族不純物（具体的には、Ｓｅ）である。

より具体的には、実施例１４の半導体発光素子のこの変形例にあっては、各層は、以下の表５Ｄに示す構成を有する。

［表５Ｄ］
（発光部の構成）
第２化合物半導体層・・・ｎ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｓｅ
第２化合物半導体層・・・ｎ−Ａｌ_0.4Ｇａ_0.6Ａｓ：Ｓｅ
活性層 ・・・［活性層−Ｂ］
第１化合物半導体層・・・ｐ−Ａｌ_0.4Ｇａ_0.6Ａｓ：Ｃ
（電流ブロック層）
埋込層 ・・・ｎ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｓｅ
第３化合物半導体層 ・・・ｐ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｃ
第４化合物半導体層 ・・・ｎ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｓｅ
電流ブロック層位置調整層・・・ｎ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｓｅ
（全体）
コンタクト層 ・・・ｐ−ＧａＡｓ：Ｚｎ（又はＣ）

次に、従来のフレア・ストライプ構造を有する半導体レーザの製造方法の概要を、説明し、更に、問題点を説明する。

［工程−１０］
先ず、ｎ−ＧａＡｓから成る発光素子製造用基板１０の｛１００｝結晶面、例えば（１００）結晶面から成る主面上に、所要の幅を有し、［０１１］Ａ方向に延びる概ねストライプ状の凸部２１１Ａを形成する。尚、凸部２１１Ａの幅方向は、［０−１１］Ｂ方向に平行である。こうして、図３７の（Ａ）に示す構造を得ることができる。凸部２１１Ａには、｛１１１｝Ｂ面から構成された斜面（側面）が形成される。図３７の（Ｂ）に凸部２１１Ａの平面形状を模式的に示すが、凸部２１１Ａは、中央部の幅が両端部の幅よりも狭い帯状の形状を有する。ここで、図３７の（Ｂ）において、凸部２１１Ａを明確化するために、凸部２１１Ａに斜線を付した。

［工程−２０］
次いで、通常のＭＯＣＶＤ法、即ち、有機金属や水素化合物を原料ガスとするＭＯＣＶＤ法に基づき、凸部２１１Ａ及び凹部面２１１Ｂの上に、バッファ層２１２、ｎ型第１化合物半導体層２１、活性層２３、ｐ型第２化合物半導体層２２をエピタキシャル成長させる。このとき、凸部２１１Ａの化合物半導体層の斜面（側面）は｛１１１｝Ｂ面から構成され、上述したとおり、｛１１１｝Ｂ面は非成長面である。従って、バッファ層２１２、第１化合物半導体層２１、活性層２３、第２化合物半導体層２２によって形成される積層構造（所謂、ダブルヘテロ型構造）は、凸部２１１Ａの上の領域と、凹部面２１１Ｂの上の領域とでは、係るダブルヘテロ型構造が分断された状態（Separated Double Heterostructure）で形成（積層）される。

［工程−３０］
その後、第２化合物半導体層２２の形成に連続して、全面に、ｐ型化合物半導体層から成る電流ブロック層位置調整層３０をＭＯＣＶＤ法に基づき形成する。更に、例えば、ｐ型化合物半導体層及びｎ型化合物半導体層の積層構造から成る電流ブロック層４０を、順次、ＭＯＣＶＤ法に基づき形成する。電流ブロック層４０は、｛１１１｝Ｂ面上には成長しない。また、電流ブロック層４０の端面が、少なくとも活性層２３の側面を覆うように、電流ブロック層４０を形成する。こうして、凸部２１１Ａの中央部にあっては、図３８に示す断面構造を得ることができ、凸部２１１Ａの両端部にあっては、図３９に示す断面構造を得ることができる。

ここで、凸部２１１Ａの中央部にあっては、発光部２０の側面にのみ電流ブロック層４０が形成される（図３８参照）。一方、この時点では、凸部２１１Ａの両端部にあっては、発光部２０の側面に電流ブロック層４０が形成されるだけでなく、発光部２０の積層構造の頂面（｛１００｝面）上には、｛１１１｝Ｂファセット面（側面）を形成しながら頂面の幅を狭めるように、電流ブロック層４０と同じ積層構造が形成される（図３９参照）。尚、発光部２０の積層構造の頂面に形成された電流ブロック層４０と同じ積層構造を、便宜上、『堆積層４０”』と呼ぶ。また、堆積層４０”と発光部２０の積層構造の頂面との間には、電流ブロック層位置調整層３０と同じ構成を有する化合物半導体層３０’が形成されている。

［工程−４０］
次いで、全面に、埋込層３１及びコンタクト層（キャップ層）３２を、順次、ＭＯＣＶＤ法に基づき形成する。一方、この時点では、凸部２１１Ａの両端部にあっては、堆積層４０”の頂面（｛１００｝面）上には、｛１１１｝Ｂファセット面（側面）を形成しながら頂面の幅を狭めるように埋込層が形成され、頂面の幅が十分に広い場合には、更に、コンタクト層（キャップ層）３２と同じ積層構造が形成される。尚、堆積層４０”上の埋込層を埋込層３１”で表す。その後、最表層として形成されたコンタクト層３２上に第２電極５２を真空蒸着法に基づき形成し、一方、発光素子製造用基板１０を裏面側から適切な厚みにラッピングした後、第１電極５１を真空蒸着法に基づき形成する（図４０及び図４１参照）。

ところで、上述の［工程−３０］において、凸部２１１Ａの両端部にあっては、発光部２０の積層構造の頂面には、電流ブロック層４０と同じ積層構造を有する堆積層４０”が形成される。この堆積層４０”は、ｐ型化合物半導体層及びｎ型化合物半導体層の積層構造から成るので、電流を通過させない。従って、第２電極５２から供給される電流は、コンタクト層（キャップ層）３２及び埋込層３１へ到達し、堆積層４０”の周囲から埋込層３１と接触している｛１１１｝Ｂ側面（接触面）を通じて第２化合物半導体層２２へと流れ込む。その結果、活性層への電流注入経路が｛１１１｝Ｂ側面（接触面）に限定されることに起因して、電気抵抗の増加による発熱や消費電流の増加といった問題、ひいては、半導体発光素子の発光効率が低下するといった問題が生じる。以下の説明のために、これらの問題を、第３の問題と呼ぶ。

実施例１５、あるいは、後述する実施例１６〜実施例１９における半導体発光素子によって、このような第３の問題を解決することができる。

実施例１５の半導体発光素子の概念図を図２６の（Ａ）及び（Ｂ）に示し、模式的な一部断面図を図１３及び図１４に示し、拡大された模式的な一部断面図を図１５の（Ａ）〜（Ｃ）に示す。ここで、図２６の（Ａ）は、半導体発光素子の中央部における概念図であり、図２６の（Ｂ）は、半導体発光素子の端部における概念図である。また、図１３は、半導体発光素子の中央部における半導体発光素子の模式的な一部断面図であり、図１４は、半導体発光素子の端部における半導体発光素子の模式的な一部断面図である。更には、図１５の（Ａ）は、電流ブロック層周りの拡大された模式的な一部断面図であり、図１５の（Ｂ）及び（Ｃ）は、半導体発光素子の端部における発光部周りの拡大された模式的な一部断面図である。図１３に示した半導体発光素子の両端部における半導体発光素子の断面構造における各化合物半導体層の厚さと、図１４に示した半導体発光素子の両端部における半導体発光素子の断面構造における各化合物半導体層の厚さが異なっている場合があるが、実際には同じ厚さである。

そして、実施例１５の半導体発光素子は、電流ブロック層４０及び発光部２０上に形成された埋込層３１を更に備えており、活性層２３は、図３７の（Ｂ）に平面形状を模式的に示す凸部２１１Ａと同様の平面形状を有する下地層１１２（所謂メサ構造である）の上方に積層されることにより、中央部の幅が両端部の幅よりも狭い帯状の平面形状を有する。即ち、実施例１５、あるいは、後述する実施例１６〜実施例１９の半導体発光素子は、所謂フレア・ストライプ構造を有する。

第２導電型を有する埋込層３１は、第１埋込層３１Ａ及び第２埋込層３１Ｂが順次積層された積層構造体から構成されており、電流ブロック層４０の上方に位置する埋込層３１において、第２埋込層３１Ｂを第２導電型とするための不純物は、第２埋込層３１Ｂにおける不純物の置換サイトが、第３化合物半導体層４３を第１導電型とするための第３化合物半導体層４３における不純物の置換サイトと競合しない不純物から成る。更には、電流ブロック層４０の上方に位置する埋込層３１において、第１埋込層３１Ａを第２導電型とするための不純物は、第１埋込層３１Ａにおける不純物の置換サイトが、第３化合物半導体層４３を第１導電型とするための第３化合物半導体層４３における不純物の置換サイトと競合する不純物から成る。また、電流ブロック層４０の上方に位置する埋込層３１において、第１埋込層３１Ａを第２導電型とするための不純物は、第１埋込層３１Ａにおける不純物の置換サイトが、第４化合物半導体層４４を第２導電型とするための第４化合物半導体層４４における不純物の置換サイトと競合する不純物から成る。後述する実施例１６〜実施例１９の半導体発光素子においても、同様である。

ここで、図１３及び図１４に示した例にあっては、実施例１０にて説明したと同様に、第４化合物半導体層４４の上に第３化合物半導体層４３が形成されている。あるいは又、実施例１０にて説明したと同様に、第３化合物半導体層４３（ｎ型）と第４化合物半導体層４４（ｐ型）との位置関係を逆にして形成してもよい。

また、実施例１５の半導体発光素子にあっては、
第１化合物半導体層２１、第２化合物半導体層２２Ａ，２２Ｂ、第３化合物半導体層４３、第４化合物半導体層４４、第１埋込層３１Ａ及び第２埋込層３１Ｂは、ＩＩＩ−Ｖ族化合物半導体から成り、
第１化合物半導体層２１における不純物の置換サイトは、Ｖ族原子が占めるサイトであり、
第２化合物半導体層２２Ａ，２２Ｂにおける不純物の置換サイトは、ＩＩＩ族原子が占めるサイトであり、
第３化合物半導体層４３における不純物の置換サイト、及び、第４化合物半導体層４４における不純物の置換サイトは、ＩＩＩ族原子が占めるサイトであり、
第１埋込層３１Ａにおける不純物の置換サイトは、ＩＩＩ族原子が占めるサイトであり、
第２埋込層３１Ｂにおける不純物の置換サイトは、Ｖ族原子が占めるサイトである。

あるいは又、別の表現で表せば、実施例１５の半導体発光素子にあっては、
第１化合物半導体層２１、第２化合物半導体層２２Ａ，２２Ｂ、第３化合物半導体層４３、第４化合物半導体層４４、第１埋込層３１Ａ及び第２埋込層３１Ｂは、ＩＩＩ−Ｖ族化合物半導体から成り、
第１化合物半導体層２１を第１導電型であるｎ型とするための不純物は、第ＶＩ族不純物であり、
第３化合物半導体層４３を第１導電型であるｎ型とするための不純物は、第ＩＶ族不純物であり、
第１埋込層３１Ａを第２導電型であるｐ型とするための不純物は、第ＩＩ族不純物であり、
第２埋込層３１Ｂを第２導電型であるｐ型とするための不純物は、炭素（Ｃ）である。

あるいは又、実施例１５の半導体発光素子は、更に別の表現で表せば、第１化合物半導体層２１を第１導電型（ｎ型）とするための不純物は、第３化合物半導体層４３を第１導電型（ｎ型）とするための不純物とは異なる。

第１埋込層３１Ａの厚さは、電流ブロック層４０の上で成長してきた第１埋込層３１Ａが、軸線に垂直な仮想平面で切断したときの発光部２０の断面形状が頂面及び両側面から構成された発光部２０の中央部あるいは発光部２０の両端部において、頂面と側面によって構成される稜線に到達するような厚さ、あるいは、それ以下の厚さとすることが望ましい。即ち、発光部２０の側面を覆う厚さ、あるいは、それ以下の厚さとすることが望ましい。一方、第２埋込層３１Ｂの厚さは、発光部２０の両端部の頂面上に電流ブロック層４０と同じタイミングで形成された堆積層４０”の側面を少なくとも覆うような厚さとすることが好ましく、より望ましくは、第１埋込層３１Ａと第２埋込層３１Ｂの積層によって、活性層２３で発生した光が吸収されない距離まで、頂面（頂点）を十分に覆うように厚く層を堆積することが好ましく、更には、より屈折率の低い材料を第１埋込層３１Ａと第２埋込層３１Ｂ用の材料として選択することが好ましい。

更に、電流ブロック層４０を構成する化合物半導体層の１層当たりの発光部２０の側面との接触面に関して、より望ましい形態として、電流ブロック層４０を構成する化合物半導体層の１層当たりの接触面の幅（発光部２０の側面の上下方向に沿った接触面の長さ）を、第１化合物半導体層２１と第２化合物半導体層２２とによって挟まれている活性層２３の総膜厚の幅（発光部２０の側面の上下方向に沿った活性層２３の長さ）以下とすることが望ましい。あるいは又、活性層２３が量子井戸構造を有する場合、電流ブロック層４０を構成する化合物半導体層の１層当たりの接触面の幅を、量子井戸構造を構成する井戸層１層の幅（発光部２０の側面の上下方向に沿った井戸層の長さ）以下とすることが望ましい。このような形態は、電流ブロック層４０を構成する各化合物半導体層の膜厚を非常に薄くする必要に迫られるため、従来の技術にあっては、先に説明したとおり、ｎ型化合物半導体層／ｐ型化合物半導体層（あるいはｐ型化合物半導体層／ｎ型化合物半導体層）界面における不純物の相互拡散による導電型の中和によって、｛３１１｝Ｂ面やより高次の結晶面で構成される電流ブロック層４０の一部が、消滅してしまったり、逆に、異常に厚くなってしまったりするといった問題があった。然るに、以上に説明した種々の実施例における半導体発光素子にあっては、電流ブロック層４０を構成する各化合物半導体層において所望の導電型を得る際、不純物の置換サイトの競合関係を考慮した組み合わせを電流リーク抑制の視点から総合的に判断することにより、電流ブロック層４０を構成する各化合物半導体層の膜厚を非常に薄くした場合においても、不純物の相互拡散による導電型の中和を抑制して、電流ブロック層４０自身の電流ブロック品質を高め、更には、発光部２０の側面のリーク電流を確実に抑制する構造を実現することが可能となった。

具体的には、実施例１５の半導体発光素子にあっては、各層は、以下の表６Ａあるいは表６Ｂに示す構成を有するが、第１化合物半導体層２１及び第２化合物半導体層２２Ａ，２２Ｂ、更には、電流ブロック層４０を構成する化合物半導体は、活性層２３を構成する化合物半導体と比較して、バンドギャップが大、即ち、屈折率が低い化合物半導体から成る。ここで、表６Ａに示した例にあっては、第４化合物半導体層４４の上に第３化合物半導体層４３が積層されており、表６Ｂに示した例にあっては、第３化合物半導体層４３の上に第４化合物半導体層４４が積層されている。

［表６Ａ］
（発光部の構成）
第２化合物半導体層２２Ｂ・・・ｐ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｚｎ
第２化合物半導体層２２Ａ・・・ｐ−Ａｌ_0.4Ｇａ_0.6Ａｓ：Ｚｎ
活性層２３ ・・・［活性層−Ａ］
第１化合物半導体層２１ ・・・ｎ−Ａｌ_0.4Ｇａ_0.6Ａｓ：Ｓｅ
（電流ブロック層）
第２埋込層３１Ｂ ・・・ｐ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｃ
第１埋込層３１Ａ ・・・ｐ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｚｎ
第３化合物半導体層４３ ・・・ｎ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｓｉ
第４化合物半導体層４４ ・・・ｐ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｚｎ
電流ブロック層位置調整層３０・・・ｐ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｚｎ
（全体）
コンタクト層３２ ・・・ｐ−ＧａＡｓ：Ｚｎ（又はＣ）
（注１）第２化合物半導体層２２Ｂに引き続き、電流ブロック層位置調整層３０が形成される。
（注２）第４化合物半導体層４４は、電流ブロック層位置調整層３０に引き続き、連続的に形成され、実質的には、第４化合物半導体層４４と電流ブロック層位置調整層３０との間に境界は存在しない。

［表６Ｂ］
（発光部の構成）
第２化合物半導体層２２Ｂ・・・ｐ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｚｎ
第２化合物半導体層２２Ａ・・・ｐ−Ａｌ_0.4Ｇａ_0.6Ａｓ：Ｚｎ
活性層２３ ・・・［活性層−Ａ］
第１化合物半導体層２１ ・・・ｎ−Ａｌ_0.4Ｇａ_0.6Ａｓ：Ｓｅ
（電流ブロック層）
第２埋込層３１Ｂ ・・・ｐ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｃ
第１埋込層３１Ａ ・・・ｐ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｚｎ
第４化合物半導体層４４ ・・・ｐ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｚｎ
第３化合物半導体層４３ ・・・ｎ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｓｉ
電流ブロック層位置調整層３０・・・ｐ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｚｎ
（全体）
コンタクト層３２ ・・・ｐ−ＧａＡｓ：Ｚｎ（又はＣ）
（注１）第２化合物半導体層２２Ｂに引き続き、電流ブロック層位置調整層３０が形成される。
（注２）第１埋込層３１Ａは、第４化合物半導体層４４に引き続き、連続的に形成され、実質的には、第１埋込層３１Ａと第４化合物半導体層４４との間に境界は存在しない。

実施例１５にあっては、半導体発光素子の製造過程において、発光部２０の形成が完了した時点では、発光部２０の軸線に垂直な仮想平面で発光部２０の中央部を切断したときの断面形状は三角形である。このとき、同時に一方では、発光部２０の軸線に垂直な仮想平面で発光部２０の端部を切断したときの断面形状は台形である。従って、電流ブロック層４０（第４化合物半導体層４４及び第３化合物半導体層４３）を形成するとき、発光部２０の中央部にあっては、発光部２０の側面にのみ電流ブロック層４０が形成される。このとき、同時に一方では、発光部２０の端部にあっては、発光部２０の側面に電流ブロック層４０が形成されるだけでなく、発光部２０の頂面にも、電流ブロック層４０と同じ積層構造を有する層（堆積層４０”）が形成される（図１５の（Ｂ）参照）。ここで、堆積層４０”が形成された時点において、堆積層４０”を構成する第４化合物半導体層を堆積層第４化合物半導体層４４’と呼び、堆積層４０”を構成する第３化合物半導体層を堆積層第３化合物半導体層４３”と呼ぶ。尚、堆積層４０”と発光部２０の積層構造の頂面との間には、電流ブロック層位置調整層３０と同じ構成を有する化合物半導体層３０’が形成されている。

そして、電流ブロック層４０の形成に引き続き、特に両端部においては、発光部２０の側面と、発光部２０の上に更に積層された堆積層４０”の内の少なくとも１層の側面を覆うように、第１埋込層３１Ａを形成する。次いで、第１埋込層３１Ａが発光部２０の側面あるいは化合物半導体層３０’の側面を少なくとも覆い終わった時点で、第２埋込層３１Ｂの形成を開始し、全面を第２埋込層３１Ｂで被覆する。このとき、第２埋込層３１Ｂを第２導電型とするための不純物は、第２埋込層３１Ｂにおける不純物の置換サイト（実施例１５にあってはＶ族原子が占めるサイト）が、第３化合物半導体層４３を第１導電型とするための第３化合物半導体層における不純物の置換サイト（実施例１５にあってはＩＩＩ族原子が占めるサイト）と競合しない不純物から成る（表６Ａあるいは表６Ｂ参照）。従って、例えば最終的に頂点を覆うように厚く積層された第２埋込層３１Ｂを第２導電型とするための不純物は、発光部２０の両端部における頂面上に形成された堆積層第３化合物半導体層４３”中に拡散し、係る堆積層第３化合物半導体層４３”を第２導電型を有する堆積層第３化合物半導体層４３’へと変化させる（図１５の（Ｃ）参照）。尚、このような状態となった堆積層を堆積層痕４０’と呼ぶ。更には、堆積層痕４０’上に形成された第１埋込層及び第２埋込層を、それぞれ、第１埋込層３１Ａ’、第２埋込層３１Ｂ’と呼ぶ。また、図２６〜図３３の（Ａ）のそれぞれにおいて、堆積層第３化合物半導体層４３’を第３’層と呼び、堆積層第４化合物半導体層４４’を第４’層と呼ぶ。ここで、特に、堆積層４０”を構成する層として第１導電型を有する化合物半導体層が含まれる場合、この堆積層４０”を構成する第１導電型を有する化合物半導体層の不純物の置換サイトと競合しない第２導電型を有する埋込層３１が、堆積層４０”の側面の少なくとも一部で接していることが望ましい。これにより、埋込層３１（例えば、埋込層３１Ｂ層）における第２導電型の不純物が堆積層４０”の側面の少なくとも一部から拡散する結果、電流ブロックの原因となる堆積層４０”を構成する第１導電型化合物半導体層を、先ずは導電型補償し、ひいては、第２導電型化することが可能となる。

実施例１５の半導体発光素子は、例えば、以下に説明する方法に基づき製造することができる。即ち、実施例１の［工程−１００］〜［工程−１１０］と同様の工程に基づき、図３７の（Ｂ）に示す平面形状を有する凸部１１１の上に、図３７の（Ｂ）に示す平面形状を有する下地層１１２を設ける。ここで、図３７の（Ｂ）において、下地層１１２を明確化するために、下地層１１２に斜線を付した。

次いで、実施例１の［工程−１２０］と同様にして、下地層１１２の頂面上に、第１導電型を有する第１化合物半導体層２１、活性層２３、及び、第２導電型を有する第２化合物半導体層２２が順次積層されて成る発光部２０を形成し、併せて、発光素子製造用基板１０の露出面の上方に、第１導電型を有する第１化合物半導体層２１、活性層２３、及び、第２導電型を有する第２化合物半導体層２２が順次積層された積層構造体を形成する。尚、下地層１１２の幅と深さを適切に選択し、更には、第１化合物半導体層２１、活性層２３、第２化合物半導体層２２Ａ，２２Ｂの厚さを適切に選択することで、下地層１１２の中央部上に、断面が三角形である発光部２０の積層構造を得ることができる。このとき、同時に一方では、下地層１１２の両端部においては、断面が台形である発光部２０の積層構造を得ることができる。ここで、その後、第２化合物半導体層２２以降の層の成長が継続される過程で、中央部においては、成長停止状態にある三角形の側面が覆われながら、最終的に三角形の頂点も第２埋込層によって完全に埋め込まれる。一方、両端部においても、第２化合物半導体層２２以降の層の成長が継続される過程で、台形の頂面（｛１００｝面）で化合物半導体層の成長が継続するので、例えば、最終的に中央部の場合に比べて、断面が大きな三角形（頂点）が形成され、更に、その三角形の側面が覆われながら最終的に頂点も第２埋込層によって完全に埋め込まれる。

具体的には、第２化合物半導体層２２Ｂの形成に連続して、全面に、電流ブロック層位置調整層３０をＭＯＣＶＤ法に基づき形成する。そして、更に、例えば、第４化合物半導体層４４及び第３化合物半導体層４３の積層構造から成る電流ブロック層４０を、順次、ＭＯＣＶＤ法に基づき形成する。こうして、下地層１１２の中央部にあっては、図５に示す断面構造を得ることができ、下地層１１２の両端部にあっては、図１６に示す断面構造を得ることができる。電流ブロック層４０は、｛１１１｝Ｂ面上には成長しない。また、電流ブロック層４０の端面が、少なくとも活性層２３の側面を覆うように、電流ブロック層４０を形成する。このような構成、構造は、下地層１１２の頂面の幅と下地層１１２の高さを適切に選択し、更には、電流ブロック層位置調整層３０の厚さを適切に選択することで達成することができる。第３化合物半導体層４３及び第４化合物半導体層４４の構成、構造は、上述したとおりである。

次いで、全面に、第１埋込層３１Ａ、第２埋込層３１Ｂ、並びに、コンタクト層（キャップ層）３２を、順次、ＭＯＣＶＤ法に基づき形成する。即ち、ＭＯＣＶＤを継続すると、やがて発光素子製造用基板１０の露出面の上方において結晶成長する化合物半導体から成る第１埋込層３１Ａが、自己成長停止している発光部２０の側面と、両端部においては更に発光部２０の上に積層された堆積層４０”の側面の内の少なくとも１層の側面を完全に埋め尽くすようになる。この状態で、第１埋込層３１Ａの成長を停止させ、次いで、第２埋込層３１Ｂを成長させて、全面を第２埋込層３１Ｂで完全に埋め尽くす。こうして、下地層１１２の中央部にあっては、図１７に示す断面構造を得ることができ、下地層１１２の両端部にあっては、図１８に示す断面構造を得ることができる。その後、コンタクト層３２上に第２電極５２を真空蒸着法に基づき形成し、一方、発光素子製造用基板１０を裏面側から適切な厚みにラッピングした後、第１電極５１を真空蒸着法に基づき形成する。こうして、下地層１１２の中央部にあっては、図１３に示す断面構造を得ることができ、下地層１１２の両端部にあっては、図１４に示す断面構造を得ることができる。

その後、各半導体発光素子を分離することによって、半導体発光素子を得ることができる。尚、後述する実施例１６〜実施例１９の半導体発光素子も、基本的には、以上に説明した方法と同様の方法に基づき作製することができる。

尚、実施例１５、あるいは、後述する実施例１６〜実施例１９にあっては、実施例１の［工程−１００］〜［工程−１５０］と同様の工程を実行することで、実施例１と同様の半導体発光素子を得ることができるし、実施例２〜実施例４にて説明した方法を実行することで、実施例２〜実施例４と同様の半導体発光素子を得ることができるし、実施例５の［工程−５００］〜［工程−５２０］と同様の工程を実行することで、実施例５と同様の半導体発光素子を得ることができるし、実施例６の［工程−６００］〜［工程−６７０］と同様の工程を実行することで、実施例６と同様の半導体発光素子を得ることができるし、実施例７〜実施例９にて説明した方法を実行することで、実施例７〜実施例９と同様の半導体発光素子を得ることができる。

ところで、電流ブロック層４０の上方に位置する埋込層３１にあっては、第１埋込層３１Ａを第２導電型とするための不純物は、第１埋込層３１Ａにおける不純物の置換サイトが、第４化合物半導体層４４を第２導電型とするための第４化合物半導体層４４における不純物の置換サイトと競合する不純物から成る。従って、第１埋込層３１Ａの不純物が第４化合物半導体層４４に拡散することを確実に防止することができる。一方、第２埋込層３１Ｂを第２導電型とするための不純物は、第２埋込層３１Ｂにおける不純物の置換サイトが、第３化合物半導体層４３を第１導電型とするための第３化合物半導体層４３における不純物の置換サイトと競合しない不純物から成る。従って、第２埋込層３１Ｂを第２導電型とするための不純物は、発光部２０の両端部における頂面上に電流ブロック層と同じタイミングで形成された堆積層４０”における第１導電型を有する堆積層第３化合物半導体層４３”中に拡散し、係る堆積層第３化合物半導体層４３”を第２導電型を有する堆積層第３化合物半導体層４３’へと変化させる。そして、以上の結果として、発光部２０の両端部における発光部２０の上方に位置する化合物半導体層は、全て、第２導電型を有するようになる。それ故、発光部２０の積層構造の頂面に電流ブロック層４０と同じ積層構造を有する堆積層が存在しなくなり、活性層２３への電流注入経路が｛１１１｝Ｂ側面（接触面）に限定されないので、電気抵抗の増加による発熱や消費電流の増加といった問題、ひいては、半導体発光素子の発光効率が低下するといった問題の発生を確実に回避することができる。後述する実施例１６〜実施例１９にあっても、基本原理は同様である。

実施例１６は、実施例１５の変形である。但し、実施例１６における導電型を、実施例１５における導電型と逆とした。即ち、実施例１６における第１導電型はｐ型であり、第２導電型はｎ型である。

具体的には、発光部の中央部における概念図を図２７の（Ａ）に示し、発光部の端部における概念図を図２７の（Ｂ）に示し、模式的な一部断面図を図１９及び図２０に示し、拡大された模式的な一部断面図を図２１の（Ａ）〜（Ｃ）に示す。ここで、図１９は、半導体発光素子の中央部における半導体発光素子の模式的な一部断面図であり、図２０は、半導体発光素子の端部における半導体発光素子の模式的な一部断面図である。更には、図２１の（Ａ）は、電流ブロック層周りの拡大された模式的な一部断面図であり、図２１の（Ｂ）及び（Ｃ）は、半導体発光素子の端部における発光部周りの拡大された模式的な一部断面図である。

実施例１６の半導体発光素子にあっては、
第１化合物半導体層２１、第２化合物半導体層２２Ａ，２２Ｂ、電流ブロック層４０（第３化合物半導体層４３及び第４化合物半導体層４４）、第１埋込層及び第２埋込層は、ＩＩＩ−Ｖ族化合物半導体から成り、
第１化合物半導体層２１における不純物の置換サイトは、ＩＩＩ族原子が占めるサイトであり、
第２化合物半導体層２２Ａ，２２Ｂにおける不純物の置換サイトは、Ｖ族原子が占めるサイトであり、
第３化合物半導体層４３における不純物の置換サイト、及び、第４化合物半導体層４４における不純物の置換サイトは、Ｖ族原子が占めるサイトであり、
第１埋込層における不純物の置換サイトは、Ｖ族原子が占めるサイトであり、
第２埋込層における不純物の置換サイトは、ＩＩＩ族原子が占めるサイトである。

あるいは又、別の表現で表せば、実施例１６の半導体発光素子にあっては、
第１化合物半導体層２１、第２化合物半導体層２２Ａ，２２Ｂ、電流ブロック層４０（第３化合物半導体層４３及び第４化合物半導体層４４）、第１埋込層及び第２埋込層は、ＩＩＩ−Ｖ族化合物半導体から成り、
第１化合物半導体層２１を第１導電型であるｐ型とするための不純物は、第ＩＩ族不純物であり、
第３化合物半導体層４３を第１導電型であるｐ型とするための不純物は、炭素（Ｃ）であり、
第１埋込層を第２導電型であるｎ型とするための不純物は、第ＶＩ族不純物であり、
第２埋込層を第２導電型であるｎ型とするための不純物は、第ＩＶ族不純物である。

更に別の表現で表せば、実施例１６の半導体発光素子にあっては、第１化合物半導体層２１を第１導電型（ｐ型）とするための不純物は、第３化合物半導体層４３を第１導電型（ｐ型）とするための不純物とは異なる。

より具体的には、実施例１６の半導体発光素子にあっては、各層は、以下の表７Ａあるいは表７Ｂに示す構成を有する。ここで、表７Ａに示した例にあっては、第４化合物半導体層４４の上に第３化合物半導体層４３が積層されており、表７Ｂに示した例にあっては、第３化合物半導体層４３の上に第４化合物半導体層４４が積層されている。

［表７Ａ］
（発光部の構成）
第２化合物半導体層２２Ｂ・・・ｎ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｓｅ
第２化合物半導体層２２Ａ・・・ｎ−Ａｌ_0.4Ｇａ_0.6Ａｓ：Ｓｅ
活性層２３ ・・・［活性層−Ｂ］
第１化合物半導体層２１ ・・・ｐ−Ａｌ_0.4Ｇａ_0.6Ａｓ：Ｚｎ
（電流ブロック層）
第２埋込層３１Ｂ ・・・ｎ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｓｉ
第１埋込層３１Ａ ・・・ｎ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｓｅ
第３化合物半導体層４３ ・・・ｐ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｃ
第４化合物半導体層４４ ・・・ｎ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｓｅ
電流ブロック層位置調整層３０・・・ｎ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｓｅ
（全体）
コンタクト層３２ ・・・ｎ−ＧａＡｓ：Ｓｅ（又はＳｉ）
（注１）第２化合物半導体層２２Ｂに引き続き、電流ブロック層位置調整層３０が形成される。
（注２）第４化合物半導体層４４は、電流ブロック層位置調整層３０に引き続き、連続的に形成され、実質的には、第４化合物半導体層４４と電流ブロック層位置調整層３０との間に境界は存在しない。

［表７Ｂ］
（発光部の構成）
第２化合物半導体層２２Ｂ・・・ｎ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｓｅ
第２化合物半導体層２２Ａ・・・ｎ−Ａｌ_0.4Ｇａ_0.6Ａｓ：Ｓｅ
活性層２３ ・・・［活性層−Ｂ］
第１化合物半導体層２１ ・・・ｐ−Ａｌ_0.4Ｇａ_0.6Ａｓ：Ｚｎ
（電流ブロック層）
第２埋込層３１Ｂ ・・・ｎ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｓｉ
第１埋込層３１Ａ ・・・ｎ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｓｅ
第４化合物半導体層４４ ・・・ｎ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｓｅ
第３化合物半導体層４３ ・・・ｐ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｃ
電流ブロック層位置調整層３０・・・ｎ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｓｅ
（全体）
コンタクト層３２ ・・・ｎ−ＧａＡｓ：Ｓｅ（又はＳｉ）
（注１）第２化合物半導体層２２Ｂに引き続き、電流ブロック層位置調整層３０が形成される。
（注２）第１埋込層３１Ａは、第４化合物半導体層４４に引き続き、連続的に形成され、実質的には、第１埋込層３１Ａと第４化合物半導体層４４との間に境界は存在しない。

実施例１６にあっても、実施例１の［工程−１２０］と同様の工程において、発光部２０の形成が完了した時点では、発光部２０の軸線に垂直な仮想平面で発光部２０の中央部を切断したときの断面形状は三角形である。このとき、同時に一方では、発光部２０の軸線に垂直な仮想平面で発光部２０の端部を切断したときの断面形状は台形である。従って、電流ブロック層４０（第４化合物半導体層４４及び第３化合物半導体層４３）を形成するとき、発光部２０の中央部にあっては、発光部２０の側面にのみ電流ブロック層４０が形成される。このとき、同時に一方では、発光部２０の端部にあっては、発光部２０の側面に電流ブロック層４０が形成されるだけでなく、発光部２０の頂面にも、電流ブロック層４０と同じ積層構造を有する堆積層４０”が形成される。そして、電流ブロック層４０の形成に引き続き、特に両端部においては、発光部２０の側面と、発光部２０の上に更に積層された堆積層４０”の内の少なくとも１層の側面を覆うように第１埋込層３１Ａを形成する。次いで、第１埋込層３１Ａが発光部２０の側面あるいは化合物半導体層３０’の側面を少なくとも覆い終わった時点で、第２埋込層３１Ｂの形成を開始し、全面を第２埋込層３１Ｂで被覆する。このように、特に堆積層４０”を構成する層として第１導電型を有する化合物半導体層が含まれる場合、この堆積層４０”を構成する第１導電型を有する化合物半導体層の不純物の置換サイトと競合しない第２導電型を有する埋込層３１（例えば、埋込層３１Ｂ層）が、堆積層４０”の側面の少なくとも一部で接していることが望ましい。これにより、埋込層３１（例えば、埋込層３１Ｂ層）における第２導電型の不純物が堆積層４０”の側面の少なくとも一部から拡散し、電流ブロックの原因となる堆積層４０”を構成する第１導電型化合物半導体層を、先ずは導電型補償し、ひいては、第２導電型化することが可能となる。このとき、第２埋込層３１Ｂを第２導電型とするための不純物は、第２埋込層３１Ｂにおける不純物の置換サイト（実施例１６にあってはＩＩＩ族原子が占めるサイト）が、第３化合物半導体層４３を第１導電型とするための第３化合物半導体層における不純物の置換サイト（実施例１６にあってはＶ族原子が占めるサイト）と競合しない不純物から成る（表７Ａあるいは表７Ｂ参照）。従って、例えば、最終的に頂点を覆うように厚く積層した第２埋込層３１Ｂを第２導電型とするための不純物は、発光部２０の両端部における頂面上に形成された第１導電型を有する堆積層第３化合物半導体層４３”中に拡散し、係る堆積層第３化合物半導体層４３”を第２導電型を有する堆積層第３化合物半導体層４３’へと変化させる。そして、以上の結果として、発光部２０の両端部における発光部２０の上方に位置する化合物半導体層は、全て、第２導電型を有するようになる。それ故、発光部２０の積層構造の頂面に電流ブロック層４０と同じ積層構造を有する堆積層が存在しなくなり、活性層への電流注入経路が｛１１１｝Ｂ側面（接触面）に限定されないので、電気抵抗の増加による発熱や消費電流の増加といった問題、ひいては、半導体発光素子の発光効率が低下するといった問題の発生を確実に回避することができる。

実施例１７も、実施例１５の変形である。具体的には、実施例１７の半導体発光素子は、発光部の中央部における概念図を図２８の（Ａ）に示し、発光部の端部における概念図を図２８の（Ｂ）に示すように、
第１化合物半導体層２１、第２化合物半導体層２２Ａ，２２Ｂ、電流ブロック層４０（第４化合物半導体層４４及び第３化合物半導体層４３）、第１埋込層及び第２埋込層は、ＩＩＩ−Ｖ族化合物半導体から成り、
第１化合物半導体層２１における不純物の置換サイトは、Ｖ族原子が占めるサイトであり、
第２化合物半導体層２２Ａ，２２Ｂにおける不純物の置換サイトは、ＩＩＩ族原子が占めるサイトであり、
第３化合物半導体層４３における不純物の置換サイト、及び、第４化合物半導体層４４における不純物の置換サイトは、Ｖ族原子が占めるサイトであり、
第１埋込層における不純物の置換サイトは、Ｖ族原子が占めるサイトであり、
第２埋込層における不純物の置換サイトは、ＩＩＩ族原子が占めるサイトである。尚、実施例１７の半導体発光素子の模式的な一部断面図は、図１９及び図２０に示したと同様である。

また、別の表現で表せば、実施例１７の半導体発光素子にあっては、
第１化合物半導体層２１、第２化合物半導体層２２Ａ，２２Ｂ、電流ブロック層４０（第４化合物半導体層４４及び第３化合物半導体層４３）、第１埋込層及び第２埋込層は、ＩＩＩ−Ｖ族化合物半導体から成り、
第２化合物半導体層２２Ａ，２２Ｂを第２導電型であるｐ型とするための不純物は、第ＩＩ族不純物であり、
第４化合物半導体層４４を第２導電型であるｐ型とするための不純物は、炭素（Ｃ）であり、
第１埋込層を第２導電型であるｐ型とするための不純物は、炭素（Ｃ）であり、
第２埋込層を第２導電型であるｐ型とするための不純物は、第ＩＩ族不純物である。

更に別の表現で表せば、実施例１７の半導体発光素子にあっては、第２化合物半導体層２２Ａ，２２Ｂを第２導電型（ｐ型）とするための不純物は、第４化合物半導体層４４を第２導電型（ｐ型）とするための不純物とは異なる。

より具体的には、実施例１７の半導体発光素子にあっては、各層は、以下の表８Ａあるいは表８Ｂに示す構成を有する。ここで、表８Ａに示した例にあっては、第４化合物半導体層４４の上に第３化合物半導体層４３が積層されており、表８Ｂに示した例にあっては、第３化合物半導体層４３の上に第４化合物半導体層４４が積層されている。

［表８Ａ］
（発光部の構成）
第２化合物半導体層２２Ｂ・・・ｐ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｚｎ
第２化合物半導体層２２Ａ・・・ｐ−Ａｌ_0.4Ｇａ_0.6Ａｓ：Ｚｎ
活性層２３ ・・・［活性層−Ａ］
第１化合物半導体層２１ ・・・ｎ−Ａｌ_0.4Ｇａ_0.6Ａｓ：Ｓｅ
（電流ブロック層）
第２埋込層３１Ｂ ・・・ｐ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｚｎ
第１埋込層３１Ａ ・・・ｐ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｃ
第３化合物半導体層４３ ・・・ｎ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｓｅ
第４化合物半導体層４４ ・・・ｐ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｃ
電流ブロック層位置調整層３０・・・ｐ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｚｎ
（全体）
コンタクト層３２ ・・・ｐ−ＧａＡｓ：Ｚｎ（又はＣ）
（注１）第２化合物半導体層２２Ｂに引き続き、電流ブロック層位置調整層３０が形成される。
（注２）第４化合物半導体層４４は、電流ブロック層位置調整層３０に引き続き、連続的に形成され、実質的には、第４化合物半導体層４４と電流ブロック層位置調整層３０との間に境界は存在しない。

［表８Ｂ］
（発光部の構成）
第２化合物半導体層２２Ｂ・・・ｐ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｚｎ
第２化合物半導体層２２Ａ・・・ｐ−Ａｌ_0.4Ｇａ_0.6Ａｓ：Ｚｎ
活性層２３ ・・・［活性層−Ａ］
第１化合物半導体層２１ ・・・ｎ−Ａｌ_0.4Ｇａ_0.6Ａｓ：Ｓｅ
（電流ブロック層）
第２埋込層３１Ｂ ・・・ｐ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｚｎ
第１埋込層３１Ａ ・・・ｐ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｃ
第４化合物半導体層４４ ・・・ｐ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｃ
第３化合物半導体層４３ ・・・ｎ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｓｅ
電流ブロック層位置調整層３０・・・ｐ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｚｎ
（全体）
コンタクト層３２ ・・・ｐ−ＧａＡｓ：Ｚｎ（又はＣ）
（注１）第２化合物半導体層２２Ｂに引き続き、電流ブロック層位置調整層３０が形成される。
（注２）第１埋込層３１Ａは、第４化合物半導体層４４に引き続き、連続的に形成され、実質的には、第１埋込層３１Ａと第４化合物半導体層４４との間に境界は存在しない。

実施例１７にあっても、実施例１の［工程−１２０］と同様の工程において、発光部２０の形成が完了した時点では、発光部２０の軸線に垂直な仮想平面で発光部２０の中央部を切断したときの断面形状は三角形である。このとき、同時に一方では、発光部２０の軸線に垂直な仮想平面で発光部２０の端部を切断したときの断面形状は台形である。従って、電流ブロック層４０（第４化合物半導体層４４及び第３化合物半導体層４３）を形成するとき、発光部２０の中央部にあっては、発光部２０の側面にのみ電流ブロック層４０が形成される。このとき、同時に一方では、発光部２０の端部にあっては、発光部２０の側面に電流ブロック層４０が形成されるだけでなく、発光部２０の頂面にも、電流ブロック層４０と同じ積層構造を有する堆積層４０”が形成される。そして、電流ブロック層４０の形成に引き続き、特に両端部においては、発光部２０の側面と、発光部２０の上に更に積層された堆積層４０”の内の少なくとも１層の側面を覆うように覆うように第１埋込層３１Ａを形成する。次いで、第１埋込層３１Ａが発光部２０の側面あるいは化合物半導体層３０’の側面を少なくとも覆い終わった時点で、第２埋込層３１Ｂの形成を開始し、全面を第２埋込層３１Ｂで被覆する。このように、特に堆積層４０”を構成する層として第１導電型を有する化合物半導体層が含まれる場合、この堆積層４０”を構成する第１導電型を有する化合物半導体層の不純物の置換サイトと競合しない第２導電型を有する埋込層３１（例えば、埋込層３１Ｂ層）が、堆積層４０”の側面の少なくとも一部で接していることが望ましい。これにより、埋込層３１（例えば、埋込層３１Ｂ層）における第２導電型の不純物が堆積層４０”の側面の少なくとも一部から拡散し、電流ブロックの原因となる堆積層４０”を構成する第１導電型化合物半導体層を、先ずは導電型補償し、ひいては、第２導電型化することが可能となる。このとき、第２埋込層３１Ｂを第２導電型とするための不純物は、第２埋込層３１Ｂにおける不純物の置換サイト（実施例１７にあってはＩＩＩ族原子が占めるサイト）が、第３化合物半導体層４３を第１導電型とするための第３化合物半導体層における不純物の置換サイト（実施例１７にあってはＶ族原子が占めるサイト）と競合しない不純物から成る（表８Ａあるいは表８Ｂ参照）。従って、例えば、最終的に頂点を覆うように厚く積層した第２埋込層３１Ｂを第２導電型とするための不純物は、発光部２０の両端部における頂面上に形成された第１導電型を有する堆積層第３化合物半導体層４３”中に拡散し、係る堆積層第３化合物半導体層４３”を第２導電型を有する堆積層第３化合物半導体層４３’へと変化させる。そして、以上の結果として、発光部２０の両端部における発光部２０の上方に位置する化合物半導体層は、全て、第２導電型を有するようになる。それ故、発光部２０の積層構造の頂面に電流ブロック層４０と同じ積層構造を有する堆積層が存在しなくなり、活性層への電流注入経路が｛１１１｝Ｂ側面（接触面）に限定されないので、電気抵抗の増加による発熱や消費電流の増加といった問題、ひいては、半導体発光素子の発光効率が低下するといった問題の発生を確実に回避することができる。

実施例１８は、実施例１７の変形である。但し、実施例１８における導電型を、実施例１７における導電型と逆とした。即ち、実施例１８における第１導電型はｐ型であり、第２導電型はｎ型である。

具体的には、発光部の中央部における概念図を図２９の（Ａ）に示し、発光部の端部における概念図を図２９の（Ｂ）に示すように、実施例１８の半導体発光素子にあっては、
第１化合物半導体層２１、第２化合物半導体層２２Ａ，２２Ｂ、電流ブロック層４０（第３化合物半導体層４３及び第４化合物半導体層４４）、第１埋込層及び第２埋込層は、ＩＩＩ−Ｖ族化合物半導体から成り、
第１化合物半導体層２１における不純物の置換サイトは、ＩＩＩ族原子が占めるサイトであり、
第２化合物半導体層２２Ａ，２２Ｂにおける不純物の置換サイトは、Ｖ族原子が占めるサイトであり、
第３化合物半導体層４３における不純物の置換サイト、及び、第４化合物半導体層４４における不純物の置換サイトは、ＩＩＩ族原子が占めるサイトであり、
第１埋込層における不純物の置換サイトは、ＩＩＩ族原子が占めるサイトであり、
第２埋込層における不純物の置換サイトは、Ｖ族原子が占めるサイトである。尚、実施例１８の半導体発光素子の模式的な一部断面図は、図１９及び図２０に示したと同様である。

あるいは又、別の表現で表せば、実施例１８の半導体発光素子にあっては、
第１化合物半導体層２１、第２化合物半導体層２２Ａ，２２Ｂ、電流ブロック層４０（第３化合物半導体層４３及び第４化合物半導体層４４）、第１埋込層及び第２埋込層は、ＩＩＩ−Ｖ族化合物半導体から成り、
第２化合物半導体層２２Ａ，２２Ｂを第２導電型であるｎ型とするための不純物は、第ＶＩ族不純物であり、
第４化合物半導体層４４を第２導電型であるｎ型とするための不純物は、第ＩＶ族不純物であり、
第１埋込層を第２導電型であるｎ型とするための不純物は、第ＩＶ族不純物であり、
第２埋込層を第２導電型であるｎ型とするための不純物は、第ＶＩ族不純物である。

更に別の表現で表せば、実施例１８の半導体発光素子にあっては、第２化合物半導体層２２Ａ，２２Ｂを第２導電型（ｐ型）とするための不純物は、第４化合物半導体層４４を第２導電型（ｐ型）とするための不純物とは異なる。

より具体的には、実施例１８の半導体発光素子にあっては、各層は、以下の表９Ａあるいは表９Ｂに示す構成を有する。ここで、表９Ａに示した例にあっては、第４化合物半導体層４４の上に第３化合物半導体層４３が積層されており、表９Ｂに示した例にあっては、第３化合物半導体層４３の上に第４化合物半導体層４４が積層されている。

［表９Ａ］
（発光部の構成）
第２化合物半導体層２２Ｂ・・・ｎ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｓｅ
第２化合物半導体層２２Ａ・・・ｎ−Ａｌ_0.4Ｇａ_0.6Ａｓ：Ｓｅ
活性層２３ ・・・［活性層−Ｂ］
第１化合物半導体層２１ ・・・ｐ−Ａｌ_0.4Ｇａ_0.6Ａｓ：Ｚｎ
（電流ブロック層）
第２埋込層３１Ｂ ・・・ｎ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｓｅ
第１埋込層３１Ａ ・・・ｎ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｓｉ
第３化合物半導体層４３ ・・・ｐ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｚｎ
第４化合物半導体層４４ ・・・ｎ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｓｉ
電流ブロック層位置調整層３０・・・ｎ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｓｉ
（全体）
コンタクト層３２ ・・・ｎ−ＧａＡｓ：Ｓｉ（又はＳｅ）
（注１）第２化合物半導体層２２Ｂに引き続き、電流ブロック層位置調整層３０が形成される。
（注２）第４化合物半導体層４４は、電流ブロック層位置調整層３０に引き続き、連続的に形成され、実質的には、第４化合物半導体層４４と電流ブロック層位置調整層３０との間に境界は存在しない。

［表９Ｂ］
（発光部の構成）
第２化合物半導体層２２Ｂ・・・ｎ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｓｅ
第２化合物半導体層２２Ａ・・・ｎ−Ａｌ_0.4Ｇａ_0.6Ａｓ：Ｓｅ
活性層２３ ・・・［活性層−Ｂ］
第１化合物半導体層２１ ・・・ｐ−Ａｌ_0.4Ｇａ_0.6Ａｓ：Ｚｎ
（電流ブロック層）
第２埋込層３１Ｂ ・・・ｎ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｓｅ
第１埋込層３１Ａ ・・・ｎ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｓｉ
第４化合物半導体層４４ ・・・ｎ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｓｉ
第３化合物半導体層４３ ・・・ｐ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｚｎ
電流ブロック層位置調整層３０・・・ｎ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｓｉ
（全体）
コンタクト層３２ ・・・ｎ−ＧａＡｓ：Ｓｉ（又はＳｅ）
（注１）第２化合物半導体層２２Ｂに引き続き、電流ブロック層位置調整層３０が形成される。
（注２）第１埋込層３１Ａは、第４化合物半導体層４４に引き続き、連続的に形成され、実質的には、第１埋込層３１Ａと第４化合物半導体層４４との間に境界は存在しない。

実施例１８にあっても、実施例１の［工程−１２０］と同様の工程において、発光部２０の形成が完了した時点では、発光部２０の軸線に垂直な仮想平面で発光部２０の中央部を切断したときの断面形状は三角形である。このとき、同時に一方では、発光部２０の軸線に垂直な仮想平面で発光部２０の端部を切断したときの断面形状は台形である。従って、電流ブロック層４０（第４化合物半導体層４４及び第３化合物半導体層４３）を形成するとき、発光部２０の中央部にあっては、発光部２０の側面にのみ電流ブロック層４０が形成される。このとき、同時に一方では、発光部２０の端部にあっては、発光部２０の側面に電流ブロック層４０が形成されるだけでなく、発光部２０の頂面にも、電流ブロック層４０と同じ積層構造を有する堆積層４０”が形成される。そして、電流ブロック層４０の形成に引き続き、特に両端部においては、発光部２０の側面と、発光部２０の上に更に積層された堆積層４０”の内の少なくとも１層の側面を覆うように第１埋込層３１Ａを形成する。次いで、第１埋込層３１Ａが発光部２０の側面あるいは化合物半導体層３０’の側面を少なくとも覆い終わった時点で、第２埋込層３１Ｂの形成を開始し、全面を第２埋込層３１Ｂで被覆する。このように、特に堆積層４０”を構成する層として第１導電型を有する化合物半導体層が含まれる場合、この堆積層４０”を構成する第１導電型を有する化合物半導体層の不純物の置換サイトと競合しない第２導電型を有する埋込層３１（例えば、埋込層３１Ｂ層）が、堆積層４０”の側面の少なくとも一部で接していることが望ましい。これにより、埋込層３１（例えば、埋込層３１Ｂ層）における第２導電型の不純物が堆積層４０”の側面の少なくとも一部から拡散し、電流ブロックの原因となる堆積層４０”を構成する第１導電型化合物半導体層を、先ずは導電型補償し、ひいては、第２導電型化することが可能となる。このとき、第２埋込層３１Ｂを第２導電型とするための不純物は、第２埋込層３１Ｂにおける不純物の置換サイト（実施例１８にあってはＶ族原子が占めるサイト）が、第３化合物半導体層４３を第１導電型とするための第３化合物半導体層における不純物の置換サイト（実施例１８にあってはＩＩＩ族原子が占めるサイト）と競合しない不純物から成る（表９Ａあるいは表９Ｂ参照）。従って、例えば、最終的に頂点を覆うように厚く積層した第２埋込層３１Ｂを第２導電型とするための不純物は、発光部２０の両端部における頂面上に形成された第１導電型を有する堆積層第３化合物半導体層４３”中に拡散し、係る堆積層第３化合物半導体層４３”を第２導電型を有する堆積層第３化合物半導体層４３’へと変化させる。そして、以上の結果として、発光部２０の両端部における発光部２０の上方に位置する化合物半導体層は、全て、第２導電型を有するようになる。それ故、発光部２０の積層構造の頂面に電流ブロック層４０と同じ積層構造を有する堆積層が存在しなくなり、活性層への電流注入経路が｛１１１｝Ｂ側面（接触面）に限定されないので、電気抵抗の増加による発熱や消費電流の増加といった問題、ひいては、半導体発光素子の発光効率が低下するといった問題の発生を確実に回避することができる。

実施例１９の半導体発光素子は、発光部の中央部における概念図を図３０の（Ａ）に示し、発光部の端部における概念図を図３０の（Ｂ）に示し、図１３、図１４に模式的な一部断面図を示し、拡大された模式的な一部断面図を図１５の（Ａ）〜（Ｃ）に示したと同様に、
（Ａ）第１導電型（実施例１９にあっては、ｎ型）を有する第１化合物半導体層２１、活性層２３、及び、第２導電型（実施例１９にあっては、ｐ型）を有する第２化合物半導体層２２が順次積層されて成る発光部２０、並びに、
（Ｂ）発光部２０の側面に接して設けられた電流ブロック層４０、
を備えている。

そして、電流ブロック層４０は、実施例１４にて説明したと同様の構成、構造を有するし、電流ブロック層４０と発光部２０の側面との位置関係も実施例１４にて説明したと同様である。ここで、実施例１９の半導体発光素子にあっても、第１化合物半導体層２１、第２化合物半導体層２２、第４化合物半導体層４４及び第３化合物半導体層４３は、ＩＩＩ−Ｖ族化合物半導体から成る。

実施例１９にあっては、第１化合物半導体層２１における不純物の置換サイト、第２化合物半導体層２２における不純物の置換サイト、第４化合物半導体層４４における不純物の置換サイト、及び、第３化合物半導体層４３における不純物の置換サイトは、ＩＩＩ族原子が占めるサイトである。また、第１埋込層における不純物の置換サイトは、ＩＩＩ族原子が占めるサイトであり、第２埋込層における不純物の置換サイトは、Ｖ族原子が占めるサイトである。そして、第１化合物半導体層２１及び第３化合物半導体層４３を第１導電型であるｎ型とするための不純物は、第ＩＶ族不純物（具体的には、ケイ素，Ｓｉ）であり、第２化合物半導体層２２及び第４化合物半導体層４４を第２導電型であるｐ型とするための不純物は、第ＩＩ族不純物（具体的には、亜鉛，Ｚｎ）であり、第１埋込層３１Ａを第２導電型であるｐ型とするための不純物は、第ＩＩ族不純物（具体的には、亜鉛，Ｚｎ）であり、第２埋込層３１Ｂを第２導電型であるｐ型とするための不純物は、炭素（Ｃ）である。

より具体的には、実施例１９の半導体発光素子にあっては、各層は、以下の表１０Ａに示す構成を有する。

［表１０Ａ］
（発光部の構成）
第２化合物半導体層２２Ｂ・・・ｐ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｚｎ
第２化合物半導体層２２Ａ・・・ｐ−Ａｌ_0.4Ｇａ_0.6Ａｓ：Ｚｎ
活性層２３ ・・・［活性層−Ａ］
第１化合物半導体層２１ ・・・ｎ−Ａｌ_0.4Ｇａ_0.6Ａｓ：Ｓｉ
（電流ブロック層）
第２埋込層３１Ｂ ・・・ｐ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｃ
第１埋込層３１Ａ ・・・ｐ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｚｎ
第３化合物半導体層４３ ・・・ｎ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｓｉ
第４化合物半導体層４４ ・・・ｐ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｚｎ
電流ブロック層位置調整層３０・・・ｐ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｚｎ
（全体）
コンタクト層３２ ・・・ｐ−ＧａＡｓ：Ｚｎ（又はＣ）
（注１）第２化合物半導体層２２Ｂに引き続き、電流ブロック層位置調整層３０が形成される。
（注２）第４化合物半導体層４４は、電流ブロック層位置調整層３０に引き続き、連続的に形成され、実質的には、電流ブロック層位置調整層３０と第４化合物半導体層４４との間に境界は存在しない。

実施例１９にあっても、実施例１の［工程−１２０］と同様の工程において、発光部２０の形成が完了した時点では、発光部２０の軸線に垂直な仮想平面で発光部２０の中央部を切断したときの断面形状は三角形である。このとき、同時に一方では、発光部２０の軸線に垂直な仮想平面で発光部２０の端部を切断したときの断面形状は台形である。従って、電流ブロック層４０（第４化合物半導体層４４及び第３化合物半導体層４３）を形成するとき、発光部２０の中央部にあっては、発光部２０の側面にのみ電流ブロック層４０が形成される。このとき、同時に一方では、発光部２０の端部にあっては、発光部２０の側面に電流ブロック層４０が形成されるだけでなく、発光部２０の頂面にも、電流ブロック層４０と同じ積層構造を有する堆積層４０”が形成される。そして、電流ブロック層４０の形成に引き続き、特に両端部においては、発光部２０の側面と、発光部２０の上に更に積層された堆積層４０”の内の少なくとも１層の側面を覆うように第１埋込層３１Ａを形成する。次いで、第１埋込層３１Ａが発光部２０の側面あるいは化合物半導体層３０’の側面を少なくとも覆い終わった時点で、第２埋込層３１Ｂの形成を開始し、全面を第２埋込層３１Ｂで被覆する。このように、特に堆積層４０”を構成する層として第１導電型を有する化合物半導体層が含まれる場合、この堆積層４０”を構成する第１導電型を有する化合物半導体層の不純物の置換サイトと競合しない第２導電型を有する埋込層３１（例えば、埋込層３１Ｂ層）が、堆積層４０”の側面の少なくとも一部で接していることが望ましい。これにより、埋込層３１（例えば、埋込層３１Ｂ層）における第２導電型の不純物が堆積層４０”の側面の少なくとも一部から拡散し、電流ブロックの原因となる堆積層４０”を構成する第１導電型化合物半導体層を、先ずは導電型補償し、ひいては、第２導電型化することが可能となる。このとき、第２埋込層３１Ｂを第２導電型とするための不純物は、第２埋込層３１Ｂにおける不純物の置換サイト（実施例１９にあってはＶ族原子が占めるサイト）が、第３化合物半導体層４３を第１導電型とするための第３化合物半導体層における不純物の置換サイト（実施例１９にあってはＩＩＩ族原子が占めるサイト）と競合しない不純物から成る（表１０Ａあるいは表１０Ｂ参照）。従って、例えば、最終的に頂点を覆うように厚く積層した第２埋込層３１Ｂを第２導電型とするための不純物は、発光部２０の両端部における頂面上に形成された第１導電型を有する堆積層第３化合物半導体層４３”中に拡散し、係る堆積層第３化合物半導体層４３”を第２導電型を有する堆積層第３化合物半導体層４３’へと変化させる。そして、以上の結果として、発光部２０の両端部における発光部２０の上方に位置する化合物半導体層は、全て、第２導電型を有するようになる。それ故、発光部２０の積層構造の頂面に電流ブロック層４０と同じ積層構造を有する堆積層が存在しなくなり、活性層への電流注入経路が｛１１１｝Ｂ側面（接触面）に限定されないので、電気抵抗の増加による発熱や消費電流の増加といった問題、ひいては半導体発光素子の発光効率が低下するといった問題の発生を確実に回避することができる。

尚、以上の点を除き、実施例１９の半導体発光素子は、基本的に、実施例１５の半導体発光素子と同じ構成、構造を有するので、詳細な説明は省略する。

以下、実施例１９の半導体発光素子の変形例を説明する。

発光部の中央部における概念図を図３１の（Ａ）に示し、発光部の端部における概念図を図３１の（Ｂ）に示す実施例１９の半導体発光素子の変形例にあっては、
第１化合物半導体層及び第３化合物半導体層を第１導電型であるｐ型とするための不純物は、第ＩＩ族不純物（具体的には、Ｚｎ）であり、
第２化合物半導体層及び第４化合物半導体層を第２導電型であるｎ型とするための不純物は、第ＩＶ族不純物（具体的には、Ｓｉ）であり、
第１埋込層を第２導電型であるｎ型とするための不純物は、第ＩＶ族不純物であり、第２埋込層を第２導電型であるｎ型とするための不純物は、第ＶＩ族不純物である。

より具体的には、実施例１９の半導体発光素子のこの変形例にあっては、各層は、以下の表１０Ｂに示す構成を有する。尚、表１０Ａの（注１）及び（注２）と同じ注が付される（後述する表１０Ｃ〜表１０Ｄにおいても同様）。

［表１０Ｂ］
（発光部の構成）
第２化合物半導体層・・・ｎ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｓｉ
第２化合物半導体層・・・ｎ−Ａｌ_0.4Ｇａ_0.6Ａｓ：Ｓｉ
活性層 ・・・［活性層−Ｂ］
第１化合物半導体層・・・ｐ−Ａｌ_0.4Ｇａ_0.6Ａｓ：Ｚｎ
（電流ブロック層）
第２埋込層 ・・・ｎ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｓｅ
第１埋込層 ・・・ｎ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｓｉ
第３化合物半導体層 ・・・ｐ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｚｎ
第４化合物半導体層 ・・・ｎ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｓｉ
電流ブロック層位置調整層・・・ｎ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｓｅ
（全体）
コンタクト層 ・・・ｐ−ＧａＡｓ：Ｚｎ（又はＣ）

発光部の中央部における概念図を図３２の（Ａ）に示し、発光部の端部における概念図を図３２の（Ｂ）に示すように、あるいは又、発光部の中央部における概念図を図３３の（Ａ）に示し、発光部の端部における概念図を図３３の（Ｂ）に示すように、実施例１９の半導体発光素子のこれらの変形例にあっては、第１化合物半導体層における不純物の置換サイト、第２化合物半導体層における不純物の置換サイト、第４化合物半導体層における不純物の置換サイト、及び、第３化合物半導体層における不純物の置換サイトは、Ｖ族原子が占めるサイトであり、第１埋込層における不純物の置換サイトは、Ｖ族原子が占めるサイトであり、第２埋込層における不純物の置換サイトは、ＩＩＩ族原子が占めるサイトである。

そして、図３２の（Ａ）及び（Ｂ）に概念図を示す実施例１９の半導体発光素子の変形例にあっては、
第１化合物半導体層及び第３化合物半導体層を第１導電型であるｎ型とするための不純物は、第ＶＩ族不純物（具体的には、Ｓｅ）であり、
第２化合物半導体層及び第４化合物半導体層を第２導電型であるｐ型とするための不純物は、炭素（Ｃ）であり、
第１埋込層を第２導電型であるｐ型とするための不純物は、炭素（Ｃ）であり、第２埋込層を第２導電型であるｐ型とするための不純物は、第ＩＩ族不純物である。

より具体的には、実施例１９の半導体発光素子のこの変形例にあっては、各層は、以下の表１０Ｃに示す構成を有する。

［表１０Ｃ］
（発光部の構成）
第２化合物半導体層・・・ｐ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｃ
第２化合物半導体層・・・ｐ−Ａｌ_0.4Ｇａ_0.6Ａｓ：Ｃ
活性層 ・・・［活性層−Ａ］
第１化合物半導体層・・・ｎ−Ａｌ_0.4Ｇａ_0.6Ａｓ：Ｓｅ
（電流ブロック層）
第２埋込層 ・・・ｐ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｚｎ
第１埋込層 ・・・ｐ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｃ
第３化合物半導体層 ・・・ｎ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｓｅ
第４化合物半導体層 ・・・ｐ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｃ
電流ブロック層位置調整層・・・ｐ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｚｎ
（全体）
コンタクト層３２ ・・・ｐ−ＧａＡｓ：Ｚｎ（又はＣ）

あるいは又、図３３の（Ａ）及び（Ｂ）に概念図を示す実施例１９の半導体発光素子の変形例にあっては、
第１化合物半導体層及び第３化合物半導体層を第１導電型であるｐ型とするための不純物は、炭素（Ｃ）であり、
第２化合物半導体層及び第４化合物半導体層を第２導電型であるｎ型とするための不純物は、第ＶＩ族不純物（具体的には、Ｓｅ）であり、
第１埋込層を第２導電型であるｎ型とするための不純物は、第ＶＩ族不純物であり、第２埋込層を第２導電型であるｎ型とするための不純物は、第ＩＶ族不純物である。

より具体的には、実施例１９の半導体発光素子のこの変形例にあっては、各層は、以下の表１０Ｄに示す構成を有する。

［表１０Ｄ］
（発光部の構成）
第２化合物半導体層・・・ｎ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｓｅ
第２化合物半導体層・・・ｎ−Ａｌ_0.4Ｇａ_0.6Ａｓ：Ｓｅ
活性層 ・・・［活性層−Ｂ］
第１化合物半導体層・・・ｐ−Ａｌ_0.4Ｇａ_0.6Ａｓ：Ｃ
（電流ブロック層）
第２埋込層 ・・・ｎ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｓｉ
第１埋込層 ・・・ｎ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｓｅ
第３化合物半導体層 ・・・ｐ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｃ
第４化合物半導体層 ・・・ｎ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｓｅ
電流ブロック層位置調整層・・・ｎ−Ａｌ_0.47Ｇａ_0.53Ａｓ：Ｓｅ
（全体）
コンタクト層 ・・・ｐ−ＧａＡｓ：Ｚｎ（又はＣ）

以上、本発明を好ましい実施例に基づき説明したが、本発明はこれらの実施例に限定されるものではない。実施例において説明した半導体発光素子の構造、構成、構成材料等、あるいは、半導体発光素子の製造方法は例示であり、種々、変更することができる。前述したとおり、実施例１０〜実施例１９において説明した半導体発光素子の構成、構造を、実施例１〜実施例９にて説明した構造を有する半導体発光素子に適用することができることは云うまでもない。半導体発光素子を発光ダイオード（ＬＥＤ）として機能させ、第１化合物半導体層２１から光を出射される場合、実施例１〜実施例９において説明した構造を有する半導体発光素子にあっては、第１電極５１，１５１が第１化合物半導体層２１から出射された光を遮らないように、第１電極５１，１５１を透明電極材料から構成するか、第１電極５１，１５１を第１化合物半導体層２１から出射された光を遮らないような位置に設ける必要がある。

図１の（Ａ）及び（Ｂ）は、それぞれ、実施例１の半導体発光素子の模式的な一部断面図、及び、第３化合物半導体層及び第４化合物半導体層の一部を拡大した模式的な一部断面図である。 図２は、実施例１の半導体発光素子における発光素子製造用基板、凸部及び下地層の模式的な一部断面図である。 図３は、従来の半導体発光素子における問題点を本発明の半導体発光素子によって如何に解決し得るかを説明するための概念図である。 図４の（Ａ）及び（Ｂ）は、実施例１の半導体発光素子の製造方法を説明するための発光素子製造用基板等の模式的な一部断面図である。 図５は、図４の（Ｂ）に引き続き、実施例１の半導体発光素子の製造方法を説明するための発光素子製造用基板等の模式的な一部断面図である。 図６は、図５に引き続き、実施例１の半導体発光素子の製造方法を説明するための発光素子製造用基板等の模式的な一部断面図である。 図７の（Ａ）及び（Ｂ）は、実施例２における半導体発光素子の製造方法を説明するための発光素子製造用基板等の模式的な一部断面図である。 図８の（Ａ）及び（Ｂ）は、実施例３における半導体発光素子の製造方法を説明するための発光素子製造用基板等の模式的な一部断面図である。 図９の（Ａ）及び（Ｂ）は、それぞれ、実施例４における半導体発光素子の製造方法を説明するための発光素子製造用基板等の模式的な一部断面図である。 図１０の（Ａ）及び（Ｂ）は、それぞれ、実施例５の半導体発光素子の模式的な一部断面図、及び、第３化合物半導体層及び第４化合物半導体層の一部を拡大した模式的な一部断面図である。 図１１は、実施例６の半導体発光素子の模式的な一部断面図である。 図１２は、実施例６の半導体発光素子及びその製造方法を説明するための発光素子製造用基板等の模式的な一部断面図である。 図１３は、実施例１５の半導体発光素子の両端部における半導体発光素子の模式的な一部断面図（但し、半導体発光素子の中央部）である。 図１４は、実施例１５の半導体発光素子の両端部における半導体発光素子の模式的な一部断面図（但し、半導体発光素子の両端部）である。 図１５の（Ａ）〜（Ｃ）は、実施例１５の半導体発光素子の拡大された模式的な一部断面図である。 図１６は、実施例１５の半導体発光素子の製造方法を説明するための基板等の模式的な一部断面図（但し、半導体発光素子の両端部）である。 図１７は、実施例１５の半導体発光素子の製造方法を説明するための基板等の模式的な一部断面図（但し、半導体発光素子の両端部）である。 図１８は、実施例１５の半導体発光素子の製造方法を説明するための基板等の模式的な一部断面図（但し、半導体発光素子の両端部）である。 図１９は、実施例１６の半導体発光素子の中央部における半導体発光素子の模式的な一部断面図である。 図２０は、実施例１６の半導体発光素子の両端部における半導体発光素子の模式的な一部断面図である。 図２１の（Ａ）〜（Ｃ）は、実施例１６の半導体発光素子の拡大された模式的な一部断面図である。 図２２の（Ａ）及び（Ｂ）は、それぞれ、実施例１０及び実施例１２の半導体発光素子の概念図である。 図２３の（Ａ）及び（Ｂ）は、それぞれ、実施例１１及び実施例１３の半導体発光素子の概念図である。 図２４の（Ａ）及び（Ｂ）は、それぞれ、実施例１４の半導体発光素子の概念図である。 図２５の（Ａ）及び（Ｂ）は、それぞれ、実施例１４の半導体発光素子の変形例の概念図である。 図２６の（Ａ）及び（Ｂ）は、実施例１５の半導体発光素子の概念図である。 図２７の（Ａ）及び（Ｂ）は、実施例１６の半導体発光素子の概念図である。 図２８の（Ａ）及び（Ｂ）は、実施例１７の半導体発光素子の概念図である。 図２９の（Ａ）及び（Ｂ）は、実施例１８の半導体発光素子の概念図である。 図３０の（Ａ）及び（Ｂ）は、実施例１９の半導体発光素子の変形例の概念図である。 図３１の（Ａ）及び（Ｂ）は、実施例１９の半導体発光素子の別の変形例の概念図である。 図３２の（Ａ）及び（Ｂ）は、実施例１９の半導体発光素子の更に別の変形例の概念図である。 図３３の（Ａ）及び（Ｂ）は、実施例１９の半導体発光素子の更に別の変形例の概念図である。 図３４の（Ａ）及び（Ｂ）は、従来の半導体発光素子における問題点を説明するための発光素子製造用基板等の模式的な一部断面図である。 図３５の（Ａ）及び（Ｂ）は、従来の半導体発光素子における別の問題点を説明するための発光素子製造用基板等の模式的な一部断面図である。 図３６の（Ａ）〜（Ｃ）は、従来の半導体発光素子における問題点を纏めた発光素子製造用基板等の概念図である。 図３７の（Ａ）は、従来の半導体発光素子の製造方法を説明するための基板等の模式的な一部断面図であり、図３７の（Ｂ）は、フレア・ストライプ構造を有する半導体発光素子を製造するための凸部あるいは下地層の模式的な平面図である。 図３８は、図３７の（Ａ）に引き続き、フレア・ストライプ構造を有する半導体発光素子の製造方法を説明するための基板等の模式的な一部断面図（但し、半導体発光素子の中央部に相当する）である。 図３９は、図３７の（Ａ）に引き続き、フレア・ストライプ構造を有する半導体発光素子の製造方法を説明するための基板等の模式的な一部断面図（但し、半導体発光素子の両端部に相当する）である。 図４０は、図３８に引き続き、フレア・ストライプ構造を有する半導体発光素子の製造方法を説明するための基板等の模式的な一部断面図（但し、半導体発光素子の中央部に相当する）である。 図４１は、図３９に引き続き、フレア・ストライプ構造を有する半導体発光素子の製造方法を説明するための基板等の模式的な一部断面図（但し、半導体発光素子の両端部に相当する）である。

符号の説明

１０・・・発光素子製造用基板、１１，１１１・・・凸部、１１Ａ・・・選択成長用マスク層、１１Ｂ・・・エッチング用マスク層、１２，１１２・・・下地層、１２Ａ，１１２Ａ・・・第１下地層、１２Ｂ，１１２Ｂ・・・第２下地層、２０・・・発光部、２０’・・・積層構造体、２１・・・第１化合物半導体層、２２，２２Ａ，２２Ｂ・・・第２化合物半導体層、２３・・・活性層、３０・・・電流ブロック層位置調整層、３１・・・埋込層、３１Ａ・・・第１埋込層、３１Ｂ・・・第２埋込層、３２・・・コンタクト層（キャップ層）、４０・・・電流ブロック層、４０’・・・堆積層痕、４０”・・・堆積層、４３・・・第３化合物半導体層、４４・・・第４化合物半導体層、５１，１５１・・・第１電極、５２，１５２・・・第２電極、６０・・・支持基板、６１・・・金属層

Claims (11)

1. （Ａ）｛１００｝面を主面として有する発光素子製造用基板の該主面に形成され、発光素子製造用基板の＜１１０＞方向と平行に延びる凸部、
   （Ｂ）少なくとも凸部を覆う下地層、
   （Ｃ）下地層の頂面上に、第１導電型を有する第１化合物半導体層、活性層、及び、第２導電型を有する第２化合物半導体層が順次積層されて成る発光部、並びに、
   （Ｄ）凸部が形成されていない発光素子製造用基板の主面の部分に形成され、第１導電型を有する第１化合物半導体層、活性層、及び、第２導電型を有する第２化合物半導体層が順次積層されて成る積層構造体、並びに、該積層構造体上に形成され、発光部を構成する活性層の側面を少なくとも覆う電流ブロック層、
   を具備した半導体発光素子であって、
   下地層は、凸部を構成する第１のＩＩＩ−Ｖ族化合物半導体材料とは異なる第２のＩＩＩ−Ｖ族化合物半導体材料から成り、
   凸部を覆う下地層の部分を発光素子製造用基板の前記＜１１０＞方向に垂直な仮想平面で切断したときの下地層表面の断面形状は台形の上辺及び２つの斜辺から構成され、該台形の２つの斜辺に相当する下地層の斜面は｛１１１｝Ｂ面であり、台形の上辺に相当する下地層の頂面は｛１００｝面であり、
   第１のＩＩＩ−Ｖ族化合物半導体材料は、Ａｓ含有化合物半導体であり、
   第２のＩＩＩ−Ｖ族化合物半導体材料は、Ａｓ非含有化合物半導体であることを特徴とする半導体発光素子。
2. （Ａ）｛１００｝面を主面として有する発光素子製造用基板の該主面に形成され、発光素子製造用基板の＜１１０＞方向と平行に延びる凸部、
   （Ｂ）少なくとも凸部を覆う下地層、
   （Ｃ）下地層の頂面上に、第１導電型を有する第１化合物半導体層、活性層、及び、第２導電型を有する第２化合物半導体層が順次積層されて成る発光部、並びに、
   （Ｄ）凸部が形成されていない発光素子製造用基板の主面の部分に形成され、第１導電型を有する第１化合物半導体層、活性層、及び、第２導電型を有する第２化合物半導体層が順次積層されて成る積層構造体、並びに、該積層構造体上に形成され、発光部を構成する活性層の側面を少なくとも覆う電流ブロック層、
   を具備した半導体発光素子であって、
   下地層は、凸部を構成する第１のＩＩＩ−Ｖ族化合物半導体材料とは異なるＩＩＩ−Ｖ族化合物半導体材料から成り、
   凸部を覆う下地層の部分を発光素子製造用基板の前記＜１１０＞方向に垂直な仮想平面で切断したときの下地層表面の断面形状は台形の上辺及び２つの斜辺から構成され、該台形の２つの斜辺に相当する下地層の斜面は｛１１１｝Ｂ面であり、台形の上辺に相当する下地層の頂面は｛１００｝面であり、
   下地層は、第２のＩＩＩ−Ｖ族化合物半導体材料から成る第１下地層と、第２のＩＩＩ−Ｖ族化合物半導体材料とは異なる第３のＩＩＩ−Ｖ族化合物半導体材料から成る第２下地層とが、順次、積層された構造を有し、
   第１のＩＩＩ−Ｖ族化合物半導体材料は、Ａｓ含有化合物半導体であり、
   第２のＩＩＩ−Ｖ族化合物半導体材料は、Ａｓ非含有化合物半導体であり、
   第３のＩＩＩ−Ｖ族化合物半導体材料は、Ａｓ含有化合物半導体であり、
   第２下地層は、第１下地層の頂面上に形成され、且つ、第１下地層の斜面上には形成されないことを特徴とする半導体発光素子。
3. （ａ）｛１００｝面を主面として有する発光素子製造用基板の該主面に＜１１０＞方向に延びる凸部を形成し、次いで、
   （ｂ）少なくとも凸部上に、凸部を構成する第１のＩＩＩ−Ｖ族化合物半導体材料とは異なる第２のＩＩＩ−Ｖ族化合物半導体材料から成る下地層をエピタキシャル成長させ、以て、凸部上において、発光素子製造用基板の前記＜１１０＞方向に垂直な仮想平面で切断したときの表面の断面形状が台形の上辺及び２つの斜辺から構成され、該台形の２つの斜辺に相当する斜面が｛１１１｝Ｂ面であり、台形の上辺に相当する頂面が｛１００｝面である下地層を得た後、
   （ｃ）下地層の頂面上に、第１導電型を有する第１化合物半導体層、活性層、及び、第２導電型を有する第２化合物半導体層が順次積層されて成る発光部を形成し、併せて、凸部が形成されていない発光素子製造用基板の主面の部分に、第１導電型を有する第１化合物半導体層、活性層、及び、第２導電型を有する第２化合物半導体層が順次積層されて成る積層構造体を形成し、その後、
   （ｄ）該積層構造体上に、発光部を構成する活性層の側面を少なくとも覆う電流ブロック層を形成する、
   工程を具備し、
   第１のＩＩＩ−Ｖ族化合物半導体材料は、Ａｓ含有化合物半導体であり、
   第２のＩＩＩ−Ｖ族化合物半導体材料は、Ａｓ非含有化合物半導体であることを特徴とする半導体発光素子の製造方法。
4. （ａ）｛１００｝面を主面として有する発光素子製造用基板の該主面に＜１１０＞方向に延びる凸部を形成し、次いで、
   （ｂ）少なくとも凸部上に、凸部を構成する第１のＩＩＩ−Ｖ族化合物半導体材料とは異なるＩＩＩ−Ｖ族化合物半導体材料から成る下地層をエピタキシャル成長させ、以て、凸部上において、発光素子製造用基板の前記＜１１０＞方向に垂直な仮想平面で切断したときの表面の断面形状が台形の上辺及び２つの斜辺から構成され、該台形の２つの斜辺に相当する斜面が｛１１１｝Ｂ面であり、台形の上辺に相当する頂面が｛１００｝面である下地層を得た後、
   （ｃ）下地層の頂面上に、第１導電型を有する第１化合物半導体層、活性層、及び、第２導電型を有する第２化合物半導体層が順次積層されて成る発光部を形成し、併せて、凸部が形成されていない発光素子製造用基板の主面の部分に、第１導電型を有する第１化合物半導体層、活性層、及び、第２導電型を有する第２化合物半導体層が順次積層されて成る積層構造体を形成し、その後、
   （ｄ）該積層構造体上に、発光部を構成する活性層の側面を少なくとも覆う電流ブロック層を形成する、
   工程を具備し、
   下地層は、第２のＩＩＩ−Ｖ族化合物半導体材料から成る第１下地層と、第２のＩＩＩ−Ｖ族化合物半導体材料とは異なる第３のＩＩＩ−Ｖ族化合物半導体材料から成る第２下地層とが、順次、積層された構造を有し、
   第１のＩＩＩ−Ｖ族化合物半導体材料は、Ａｓ含有化合物半導体であり、
   第２のＩＩＩ−Ｖ族化合物半導体材料は、Ａｓ非含有化合物半導体であり、
   第３のＩＩＩ−Ｖ族化合物半導体材料は、Ａｓ含有化合物半導体であり、
   第２下地層は、第１下地層の頂面上に形成され、且つ、第１下地層の斜面上には形成されないことを特徴とする半導体発光素子の製造方法。
5. 前記工程（ａ）は、
   （ａ−１）｛１００｝面を主面として有する発光素子製造用基板の該主面上に前記＜１１０＞方向に延びる複数の選択成長用マスク層を形成し、選択成長用マスク層と選択成長用マスク層との間に発光素子製造用基板の主面の一部分を露出させ、次いで、
   （ａ−２）露出した発光素子製造用基板の主面の部分の上に、発光素子製造用基板の該＜１１０＞方向に垂直な仮想平面で切断したときの断面形状が台形であって、該台形の２つの斜辺に相当する斜面が｛１１１｝Ｂ面であり、台形の上辺に相当する頂面が｛１００｝面であり、第１のＩＩＩ−Ｖ族化合物半導体から成る凸部をエピタキシャル成長させた後、選択成長用マスク層を除去する、
   工程から成ることを特徴とする請求項３又は請求項４に記載の半導体発光素子の製造方法。
6. 前記工程（ａ）は、
   （ａ−１）｛１００｝面を主面として有する発光素子製造用基板の該主面上に前記＜１１０＞方向に延びる複数のエッチング用マスク層を形成し、エッチング用マスク層とエッチング用マスク層との間に発光素子製造用基板の主面の一部分を露出させ、次いで、
   （ａ−２）露出した発光素子製造用基板の主面の部分をエッチングし、以て、発光素子製造用基板の一部から成る凸部を得た後、エッチング用マスク層を除去する、
   工程から成ることを特徴とする請求項３又は請求項４に記載の半導体発光素子の製造方法。
7. （ａ）｛１００｝面を主面として有する発光素子製造用基板の該主面に＜１１０＞方向に延びる凸部を形成し、次いで、
   （ｂ）少なくとも凸部上に、凸部を構成する第１のＩＩＩ−Ｖ族化合物半導体材料とは異なる第２のＩＩＩ−Ｖ族化合物半導体材料から成る下地層をエピタキシャル成長させ、以て、凸部上において、発光素子製造用基板の前記＜１１０＞方向に垂直な仮想平面で切断したときの表面の断面形状が台形の上辺及び２つの斜辺から構成され、該台形の２つの斜辺に相当する斜面が｛１１１｝Ｂ面であり、台形の上辺に相当する頂面が｛１００｝面である下地層を得た後、
   （ｃ）下地層の頂面上に、第１導電型を有する第１化合物半導体層、活性層、及び、第２導電型を有する第２化合物半導体層が順次積層されて成る発光部を形成し、併せて、凸部が形成されていない発光素子製造用基板の主面の部分に、第１導電型を有する第１化合物半導体層、活性層、及び、第２導電型を有する第２化合物半導体層が順次積層されて成る積層構造体を形成し、その後、
   （ｄ）該積層構造体上に、発光部を構成する活性層の側面を少なくとも覆う電流ブロック層を形成し、次に、
   （ｅ）全面にコンタクト層を形成し、該コンタクト層上に第２電極を形成した後、
   （ｆ）第２電極を介して発光素子製造用基板を支持基板に貼り合わせ、次いで、凸部を含む発光素子製造用基板を除去し、その後、
   （ｇ）第１化合物半導体層と電気的に接続された第１電極を形成する、
   工程を具備し、
   第１のＩＩＩ−Ｖ族化合物半導体材料は、Ａｓ含有化合物半導体であり、
   第２のＩＩＩ−Ｖ族化合物半導体材料は、Ａｓ非含有化合物半導体であり、
   発光部を構成するＩＩＩ−Ｖ族化合物半導体材料は、Ａｓ含有化合物半導体であることを特徴とする半導体発光素子の製造方法。
8. （ａ）｛１００｝面を主面として有する発光素子製造用基板の該主面に＜１１０＞方向に延びる凸部を形成し、次いで、
   （ｂ）少なくとも凸部上に、凸部を構成する第１のＩＩＩ−Ｖ族化合物半導体材料とは異なるＩＩＩ−Ｖ族化合物半導体材料から成る下地層をエピタキシャル成長させ、以て、凸部上において、発光素子製造用基板の前記＜１１０＞方向に垂直な仮想平面で切断したときの表面の断面形状が台形の上辺及び２つの斜辺から構成され、該台形の２つの斜辺に相当する斜面が｛１１１｝Ｂ面であり、台形の上辺に相当する頂面が｛１００｝面である下地層を得た後、
   （ｃ）下地層の頂面上に、第１導電型を有する第１化合物半導体層、活性層、及び、第２導電型を有する第２化合物半導体層が順次積層されて成る発光部を形成し、併せて、凸部が形成されていない発光素子製造用基板の主面の部分に、第１導電型を有する第１化合物半導体層、活性層、及び、第２導電型を有する第２化合物半導体層が順次積層されて成る積層構造体を形成し、その後、
   （ｄ）該積層構造体上に、発光部を構成する活性層の側面を少なくとも覆う電流ブロック層を形成し、次に、
   （ｅ）全面にコンタクト層を形成し、該コンタクト層上に第２電極を形成した後、
   （ｆ）第２電極を介して発光素子製造用基板を支持基板に貼り合わせ、次いで、凸部を含む発光素子製造用基板を除去し、その後、
   （ｇ）第１化合物半導体層と電気的に接続された第１電極を形成する、
   工程を具備し、
   下地層は、第２のＩＩＩ−Ｖ族化合物半導体材料から成る第１下地層と、第２のＩＩＩ−Ｖ族化合物半導体材料とは異なる第３のＩＩＩ−Ｖ族化合物半導体材料から成る第２下地層とが、順次、積層された構造を有し、
   第１のＩＩＩ−Ｖ族化合物半導体材料は、Ａｓ含有化合物半導体であり、
   第２のＩＩＩ−Ｖ族化合物半導体材料は、Ａｓ非含有化合物半導体であり、
   第３のＩＩＩ−Ｖ族化合物半導体材料は、Ａｓ含有化合物半導体であり、
   第２下地層は、第１下地層の頂面上に形成され、且つ、第１下地層の斜面上には形成されないことを特徴とする半導体発光素子の製造方法。
9. 下地層は、第１下地層と第２下地層の２層構造を有し、
   前記工程（ｆ）に引き続き、第１下地層を除去することを特徴とする請求項８に記載の半導体発光素子の製造方法。
10. 前記工程（ａ）は、
    （ａ−１）｛１００｝面を主面として有する発光素子製造用基板の該主面上に前記＜１１０＞方向に延びる複数の選択成長用マスク層を形成し、選択成長用マスク層と選択成長用マスク層との間に発光素子製造用基板の主面の一部分を露出させ、次いで、
    （ａ−２）露出した発光素子製造用基板の主面の部分の上に、発光素子製造用基板の該＜１１０＞方向に垂直な仮想平面で切断したときの断面形状が台形であって、該台形の２つの斜辺に相当する斜面が｛１１１｝Ｂ面であり、台形の上辺に相当する頂面が｛１００｝面であり、第１のＩＩＩ−Ｖ族化合物半導体から成る凸部をエピタキシャル成長させた後、選択成長用マスク層を除去する、
    工程から成ることを特徴とする請求項７乃至請求項９のいずれか１項に記載の半導体発光素子の製造方法。
11. 前記工程（ａ）は、
    （ａ−１）｛１００｝面を主面として有する発光素子製造用基板の該主面上に前記＜１１０＞方向に延びる複数のエッチング用マスク層を形成し、エッチング用マスク層とエッチング用マスク層との間に発光素子製造用基板の主面の一部分を露出させ、次いで、
    （ａ−２）露出した発光素子製造用基板の主面の部分をエッチングし、以て、発光素子製造用基板の一部から成る凸部を得た後、エッチング用マスク層を除去する、
    工程から成ることを特徴とする請求項７乃至請求項９のいずれか１項に記載の半導体発光素子の製造方法。

Images