JPH01305586A - 半導体レーザ素子の製造方法 - Google Patents
半導体レーザ素子の製造方法Info
- Publication number
- JPH01305586A JPH01305586A JP13675088A JP13675088A JPH01305586A JP H01305586 A JPH01305586 A JP H01305586A JP 13675088 A JP13675088 A JP 13675088A JP 13675088 A JP13675088 A JP 13675088A JP H01305586 A JPH01305586 A JP H01305586A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductivity type
- groove
- semiconductor substrate
- laminated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 238000000034 method Methods 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000010030 laminating Methods 0.000 claims abstract 2
- 238000005253 cladding Methods 0.000 claims description 25
- 230000000903 blocking effect Effects 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 6
- 238000000927 vapour-phase epitaxy Methods 0.000 claims description 6
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052681 coesite Inorganic materials 0.000 abstract description 3
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 3
- 239000000377 silicon dioxide Substances 0.000 abstract description 3
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 3
- 229910052682 stishovite Inorganic materials 0.000 abstract description 3
- 229910052905 tridymite Inorganic materials 0.000 abstract description 3
- 238000005530 etching Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 241000700560 Molluscum contagiosum virus Species 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000002109 crystal growth method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000003756 stirring Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は有機金属気相成長法（以下、ＭＯＣＶＤ法と略
す）による埋め込み型半導体レーザ素子の製造方法にお
いて、特に活性層領域の形成方法に関する。
す）による埋め込み型半導体レーザ素子の製造方法にお
いて、特に活性層領域の形成方法に関する。
埋め込み型半導体レーザ素子に必要なダブルへテロ接合
の結晶成長方法としては、液晶成長（ＬＰＥ、）法、気
相成長（ＶＰＥ）法および分子線成長（ＭＢＥ）法があ
る。これらの方法のなかで、有機金属気相成長（ＭＯＣ
ＶＤ）法は量産性に優れ、膜厚および組成の制御性に優
れているため注目されている結晶成長法である。このＭ
ＯＣＶＤ法を用いた埋め込め型半導体レーザ素子の製造
」ニ程は、例えば第２図（ａ）〜（Ｃ）に示すように、
ｎ型ＩｎＰ基板（１１）上に、ｎ型■ｎＰハンファ層（
１１’）およびｎ型１ｎＰクラッド層０２）を形成し、
該クラッド層の上にノンドープＧａ１ｎΔｓＰ活性層θ
３）を形成し、該活性層上にＰ型１ｎＰクラッド層圓を
形成する。次に前記ｐ型１ｎＰクラッド層上にＳｉＯ２
エツチングマスク０５）を形成した後、ウェットエツチ
ング法によりメサエノチングを行いストライプ領域以外
を除去し、その部分に再度ｐ型■ｎＰ電流阻止層０ωと
ｎ型１ｎＰ電流阻止層０７）を形成し、最後にｐ型Ｇａ
１ｎＡｓＰキャップ層側を形成する。この構造では、活
性層０■はこれよりも屈折率の小さなＩｎＰ電流阻止層
０６）、０７）により埋め込まれているため、横モード
の制御が可能であり、電流の閉じ込めはＩｎＰ電流阻止
層θ０．０７）のｐｎ接合の逆バイアス特性を利用して
実現しており、低閾値電流が可能になっている。
の結晶成長方法としては、液晶成長（ＬＰＥ、）法、気
相成長（ＶＰＥ）法および分子線成長（ＭＢＥ）法があ
る。これらの方法のなかで、有機金属気相成長（ＭＯＣ
ＶＤ）法は量産性に優れ、膜厚および組成の制御性に優
れているため注目されている結晶成長法である。このＭ
ＯＣＶＤ法を用いた埋め込め型半導体レーザ素子の製造
」ニ程は、例えば第２図（ａ）〜（Ｃ）に示すように、
ｎ型ＩｎＰ基板（１１）上に、ｎ型■ｎＰハンファ層（
１１’）およびｎ型１ｎＰクラッド層０２）を形成し、
該クラッド層の上にノンドープＧａ１ｎΔｓＰ活性層θ
３）を形成し、該活性層上にＰ型１ｎＰクラッド層圓を
形成する。次に前記ｐ型１ｎＰクラッド層上にＳｉＯ２
エツチングマスク０５）を形成した後、ウェットエツチ
ング法によりメサエノチングを行いストライプ領域以外
を除去し、その部分に再度ｐ型■ｎＰ電流阻止層０ωと
ｎ型１ｎＰ電流阻止層０７）を形成し、最後にｐ型Ｇａ
１ｎＡｓＰキャップ層側を形成する。この構造では、活
性層０■はこれよりも屈折率の小さなＩｎＰ電流阻止層
０６）、０７）により埋め込まれているため、横モード
の制御が可能であり、電流の閉じ込めはＩｎＰ電流阻止
層θ０．０７）のｐｎ接合の逆バイアス特性を利用して
実現しており、低閾値電流が可能になっている。
〔発明が解決しようとする課題〕
上述したように、活性層の幅の狭いメサを形成するため
に、従来方法ではエツチングを行っている。このメサエ
ノチングは、通常、液体のエッチャントを用いた・υエ
ツトエツチングであるため、エッチャントの組成や温度
、またエツチング時の撹拌方法等によりエツチングレー
トが変動したり、ノザの形状が変化したりするため、メ
サの幅、特に活性層の幅を微妙に制御するのが難しいと
いう問題がある。
に、従来方法ではエツチングを行っている。このメサエ
ノチングは、通常、液体のエッチャントを用いた・υエ
ツトエツチングであるため、エッチャントの組成や温度
、またエツチング時の撹拌方法等によりエツチングレー
トが変動したり、ノザの形状が変化したりするため、メ
サの幅、特に活性層の幅を微妙に制御するのが難しいと
いう問題がある。
本発明は以上のような点にかんがみてなされたもので、
その目的とするところは、レーザ出射光の水平横モード
を制御する上で重要な幅の狭い活性層を得るために、」
−述したメ→ノ°エツチングに代り、ＭＯＣＶＤ法によ
る選択成長によって、所望の幅の活性層を基板上に形成
することにあり、その要旨は、第１導電型の半導体基板
上、又は、第１導電型の半導体基板上に積層された第１
導電型のクラッド層上に、活性層および第２導電型クラ
ッド層がストライプ状に順次積層され、該ストライプ状
積層の両側面が電流阻止層で埋め込まれている半導体レ
ーザ素子の製造方法において、第１導電型の半導体基板
上に、又は、第１導電型の半導体基板上に積層された第
１導電型クラッド層上に、誘電体膜を積層し、次に、該
誘電体膜に所望の活性層のｌ］を有するストライプ状溝
を形成し、次に該ストライプ状溝下の前記半導体基板又
は第１導電型クラッド層に、所望の活性層厚と同しか、
それよりも深い溝を形成し、次に該溝中に活性層と該２
導電型クラッド層を打機金属気相成長法によって選択的
に形成し、次に、前記誘電体膜を取除いた後に第２導電
型クラッド層上のみに誘電体ストライプ状膜を形成し、
次に、有機金属気相成長法により半絶縁性半導体層を選
択的に積層して電流ブロック層を形成し、次に、前記誘
電体ストライプ膜を除去し、第２導電型クラッド層およ
びキャップ層を順次形成することを特徴とする半導体レ
ーザ素子の製造方法である。
その目的とするところは、レーザ出射光の水平横モード
を制御する上で重要な幅の狭い活性層を得るために、」
−述したメ→ノ°エツチングに代り、ＭＯＣＶＤ法によ
る選択成長によって、所望の幅の活性層を基板上に形成
することにあり、その要旨は、第１導電型の半導体基板
上、又は、第１導電型の半導体基板上に積層された第１
導電型のクラッド層上に、活性層および第２導電型クラ
ッド層がストライプ状に順次積層され、該ストライプ状
積層の両側面が電流阻止層で埋め込まれている半導体レ
ーザ素子の製造方法において、第１導電型の半導体基板
上に、又は、第１導電型の半導体基板上に積層された第
１導電型クラッド層上に、誘電体膜を積層し、次に、該
誘電体膜に所望の活性層のｌ］を有するストライプ状溝
を形成し、次に該ストライプ状溝下の前記半導体基板又
は第１導電型クラッド層に、所望の活性層厚と同しか、
それよりも深い溝を形成し、次に該溝中に活性層と該２
導電型クラッド層を打機金属気相成長法によって選択的
に形成し、次に、前記誘電体膜を取除いた後に第２導電
型クラッド層上のみに誘電体ストライプ状膜を形成し、
次に、有機金属気相成長法により半絶縁性半導体層を選
択的に積層して電流ブロック層を形成し、次に、前記誘
電体ストライプ膜を除去し、第２導電型クラッド層およ
びキャップ層を順次形成することを特徴とする半導体レ
ーザ素子の製造方法である。
以上に述べた製造方法では、半導体基板上、又は半導体
基板上に積層された第１導電型クラッド層上に、１１が
所望の狭い活性層１１であり、深さが少なくとも所望の
活性層の厚さである溝を形成し、次に、該溝にＭＯＣＶ
Ｄ法により活性層を形成するため、所望の巾と厚みを有
する活性層を精度よ（得ることができる。
基板上に積層された第１導電型クラッド層上に、１１が
所望の狭い活性層１１であり、深さが少なくとも所望の
活性層の厚さである溝を形成し、次に、該溝にＭＯＣＶ
Ｄ法により活性層を形成するため、所望の巾と厚みを有
する活性層を精度よ（得ることができる。
以下図面に示した実施例に基づいて本発明の詳細な説明
する。
する。
第１図（ａ）〜（ｅ）は、本発明にかかる半導体レーザ
素子の製造方法の一実施例の製造工程説明図である。
素子の製造方法の一実施例の製造工程説明図である。
本実施例の製造工程は次の通りである。すなわち、
イ）第１図（ａ）に示す面方位（００１）のｎ型ＩｎＰ
基板（１）上にＳｉＯ２膜（５）形成し、所望の活性層
中、例えば２声のＳｉＯ□を除去したストライプ状の溝
を＜０１１＞方向に５ｉＯｚ膜（５）中に形成する。
基板（１）上にＳｉＯ２膜（５）形成し、所望の活性層
中、例えば２声のＳｉＯ□を除去したストライプ状の溝
を＜０１１＞方向に５ｉＯｚ膜（５）中に形成する。
口）次に、ＳｉＯ□膜（５）をマスクにして、例えばＨ
Ｃｌ２−Ｈ３ＰＯ，混酸を用いて、所望の活性層厚より
も若干深い、例えば０．２５−の垂直断面を持つ溝をエ
ンチングによって形成する。
Ｃｌ２−Ｈ３ＰＯ，混酸を用いて、所望の活性層厚より
も若干深い、例えば０．２５−の垂直断面を持つ溝をエ
ンチングによって形成する。
ハ）次に、第１図（ｂ）に示すように、ＭＯＣＶＤ法に
より厚さ０．１５１？Ｉｎの１ｎＧａＡｓＰ活性層（３
）および活性層を保護する目的でｐ型１ｎＰクラッド層
（４）を溝内に順次、選択的に成長させる。この２層を
合わせた厚さは、始めに形成した溝の深さと同じか、ご
くわずかに薄くする。
より厚さ０．１５１？Ｉｎの１ｎＧａＡｓＰ活性層（３
）および活性層を保護する目的でｐ型１ｎＰクラッド層
（４）を溝内に順次、選択的に成長させる。この２層を
合わせた厚さは、始めに形成した溝の深さと同じか、ご
くわずかに薄くする。
二）次に、第１図（Ｃ）に示すように、ＳｉＯ□膜（５
）を除去し、再度５ｉ０２膜（９）を活性層上のみにス
トライプ状に形成する。この５ｉｎ２ストライプをマス
クとして、ｐ型１ｎＰクラッド層（４）のまわりのＩｎ
Ｐをエンチングによって除去する。
）を除去し、再度５ｉ０２膜（９）を活性層上のみにス
トライプ状に形成する。この５ｉｎ２ストライプをマス
クとして、ｐ型１ｎＰクラッド層（４）のまわりのＩｎ
Ｐをエンチングによって除去する。
ホ）次に、第１図（ｄ）に示すように、ＭＯＣＶＤ法に
よって半絶縁性１ｎＰＪｉＯωを選択的に成長させて電
流阻止層とする。
よって半絶縁性１ｎＰＪｉＯωを選択的に成長させて電
流阻止層とする。
へ）次に、第１図（ｅ）に示すように、選択成長マスク
であるＳｉＯ□膜（９）を除去し、ρ型１ｎＰクラッド
層（力およびＩｎＧａＡｓＰキャンプ層（８）を成長さ
せて、半導体レーザ素子を構成する。
であるＳｉＯ□膜（９）を除去し、ρ型１ｎＰクラッド
層（力およびＩｎＧａＡｓＰキャンプ層（８）を成長さ
せて、半導体レーザ素子を構成する。
なお、本実施例では、半導体基板上に直接、゛活性層を
形成しているが、半導体基板のキャリア濃度によっては
、基板上にバッファ層を成長させ、その上に活性層を形
成させてもよい。また、第１導電型をｐ型、第２導電型
をｎ型としてもよいことは言うまでもない。
形成しているが、半導体基板のキャリア濃度によっては
、基板上にバッファ層を成長させ、その上に活性層を形
成させてもよい。また、第１導電型をｐ型、第２導電型
をｎ型としてもよいことは言うまでもない。
以上説明したように本発明によれば、半導体基板上、又
は、半導体基板上に積層されたクラッド層上に所望のサ
イズの溝を形成し、該溝中に活性層を形成するため、メ
サエッチングなどの繁雑で不安定なプロセスを経ること
なく、所望の狭い巾を有する活性層を成長させることが
できるという優れた効果がある。
は、半導体基板上に積層されたクラッド層上に所望のサ
イズの溝を形成し、該溝中に活性層を形成するため、メ
サエッチングなどの繁雑で不安定なプロセスを経ること
なく、所望の狭い巾を有する活性層を成長させることが
できるという優れた効果がある。
第１図（ａ）〜（ｅ）は本発明にかかる半導体レーザ素
子の製造方法の一実施例の工程説明図であり、第２図（
ａ）〜（Ｃ）は−従来例の工程説明図である。 １．１１−ｎ型１ｎＰ基板、 ３．１３・−１ｎＧａＡ
ｓ Ｐ活性層、 ４，７．１４・ ｐ型１ｎＰクラッ
ド層、 ５，９・・・Ｓ ｉ ０２ ＩＩＩ、 ８，１
８・・・ＩｎＧａＡｓＰキャンプ層、 １０・・・半
絶縁性ＩｎＰ層、 １１’＝−ｎ型１ｎＰバッファ層、
１２ ・−ｎ型１ｎＰクラッド層、 １５−３ ｉ０
２エツチングマスク、 １６・・・ｐ型１ｎＰ電流阻
止層、 １７・・・ｎ型１ｎＰ電流阻止層。
子の製造方法の一実施例の工程説明図であり、第２図（
ａ）〜（Ｃ）は−従来例の工程説明図である。 １．１１−ｎ型１ｎＰ基板、 ３．１３・−１ｎＧａＡ
ｓ Ｐ活性層、 ４，７．１４・ ｐ型１ｎＰクラッ
ド層、 ５，９・・・Ｓ ｉ ０２ ＩＩＩ、 ８，１
８・・・ＩｎＧａＡｓＰキャンプ層、 １０・・・半
絶縁性ＩｎＰ層、 １１’＝−ｎ型１ｎＰバッファ層、
１２ ・−ｎ型１ｎＰクラッド層、 １５−３ ｉ０
２エツチングマスク、 １６・・・ｐ型１ｎＰ電流阻
止層、 １７・・・ｎ型１ｎＰ電流阻止層。
Claims (1)
- 第１導電型の半導体基板上、又は、第１導電型の半導体
基板上に積層された第１導電型クラッド層上に、活性層
および第２導電型クラッド層がストライプ状に順次積層
され、該ストライプ状積層の両側面が電流阻止層で埋め
込まれている半導体レーザ素子の製造方法において、第
１導電型の半導体基板上、又は、第１導電型の半導体基
板上に積層された第１導電型クラッド層上に、誘電体膜
を積層し、次に、該誘電体膜に所望の活性層の巾を有す
るストライプ状溝を形成し、次に、該ストライプ状溝下
の前記半導体基板又は第１導電型クラッド層に、所望の
活性層厚と同じか、それよりも深い溝を形成し、次に該
溝中に活性層と第２導電型クラッド層を有機金属気相成
長法によって選択的に形成し、次に、前記誘電体膜を取
除いた後に第２導電型クラッド層上のみに誘電体ストラ
イプ状膜を形成し、次に、有機金属気相成長法により半
絶縁性半導体層を選択的に積層して電流ブロック層を形
成し、次に、前記誘電体ストライプ膜を除去し、第２導
電型クラッド層およびキャップ層を順次形成することを
特徴とする半導体レーザ素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13675088A JPH01305586A (ja) | 1988-06-03 | 1988-06-03 | 半導体レーザ素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13675088A JPH01305586A (ja) | 1988-06-03 | 1988-06-03 | 半導体レーザ素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01305586A true JPH01305586A (ja) | 1989-12-08 |
Family
ID=15182631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13675088A Pending JPH01305586A (ja) | 1988-06-03 | 1988-06-03 | 半導体レーザ素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01305586A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7618836B2 (en) | 2008-01-31 | 2009-11-17 | Mitsubishi Electric Corporation | Method for manufacturing semiconductor optical device |
-
1988
- 1988-06-03 JP JP13675088A patent/JPH01305586A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7618836B2 (en) | 2008-01-31 | 2009-11-17 | Mitsubishi Electric Corporation | Method for manufacturing semiconductor optical device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10229246A (ja) | リッジ型半導体レーザダイオードとその製造方法 | |
| JPH01305586A (ja) | 半導体レーザ素子の製造方法 | |
| JPH0552676B2 (ja) | ||
| JPH0194690A (ja) | 埋め込み型半導体レーザ素子の製造方法 | |
| JPS637691A (ja) | 半導体レ−ザ装置 | |
| JPH05102607A (ja) | 埋込み構造半導体レーザの製造方法 | |
| JPS6258692A (ja) | 半導体発光装置の製造方法 | |
| JPH06283816A (ja) | 埋め込み構造半導体レーザとその製造方法 | |
| JPS6361793B2 (ja) | ||
| JPS6318874B2 (ja) | ||
| JP2736382B2 (ja) | 埋め込み型半導体レーザおよびその製造方法 | |
| JPH05226774A (ja) | 半導体レーザ素子とその製造方法 | |
| JPS5834988A (ja) | 半導体レ−ザの製造方法 | |
| JPH01215087A (ja) | 半導体発光素子 | |
| JPH0521891A (ja) | 埋込み構造半導体レーザの製造方法 | |
| JPH0194688A (ja) | 埋め込み型半導体レーザ素子の製造方法 | |
| JPS595688A (ja) | 半導体レ−ザ | |
| JPH02237190A (ja) | 半導体レーザ | |
| JPS58110086A (ja) | 半導体レ−ザ及びその製造方法 | |
| JPH0243789A (ja) | 埋込型半導体レーザ素子の製造方法 | |
| JPH0555696A (ja) | 半導体レーザの製造方法 | |
| JPH04225292A (ja) | 半導体発光装置の製造方法 | |
| JPS6241436B2 (ja) | ||
| JPH01309393A (ja) | 半導体レーザ装置及びその製造方法 | |
| JPH0983060A (ja) | 半導体レーザの製造方法 |