JPS6241436B2 - - Google Patents
Info
- Publication number
- JPS6241436B2 JPS6241436B2 JP7234380A JP7234380A JPS6241436B2 JP S6241436 B2 JPS6241436 B2 JP S6241436B2 JP 7234380 A JP7234380 A JP 7234380A JP 7234380 A JP7234380 A JP 7234380A JP S6241436 B2 JPS6241436 B2 JP S6241436B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- cladding layer
- type
- active layer
- type inp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 26
- 238000005253 cladding Methods 0.000 claims description 23
- 238000005530 etching Methods 0.000 claims description 14
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 11
- 238000009792 diffusion process Methods 0.000 claims description 8
- 239000012535 impurity Substances 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 5
- 239000013078 crystal Substances 0.000 claims description 3
- 239000007791 liquid phase Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000002109 crystal growth method Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
- H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
Landscapes
- Semiconductor Lasers (AREA)
Description
【発明の詳細な説明】
本発明は埋込みヘテロ構造を有する半導体レー
ザの製造方法に関する。
ザの製造方法に関する。
横モード制御された単一モード発振する半導体
レーザは埋込み型半導体レーザで代表される。こ
の構造は活性層領域が低屈折率物質によつて完全
に取り囲まれ、強い光導波作用を活性層に持たせ
たものである。
レーザは埋込み型半導体レーザで代表される。こ
の構造は活性層領域が低屈折率物質によつて完全
に取り囲まれ、強い光導波作用を活性層に持たせ
たものである。
本発明に先行する従来技術としてこの埋込み型
半導体レーザを挙げるべきであり以下、この型式
の製作方法及び構造等についてその何処を本発明
で解決すべきか図面を用いて簡単に説明する。第
１図は従来の埋込み型半導体レーザの概略を示す
断面図である。先ずｎ型InPでなる半導体１に第
１の液相エピタキシヤル成長工程によつて順次ｎ
型InP層２、ｐ型In0.77Ga0.23As0.51P0.49活性層
３、ｐ型InP層４を成長させる。ここで一旦成長
をやめｐ型InP層４の表面より選択エツチング処
理によりｎ型InP層２に達するストライプ状のメ
サ形状を形成する。然る後、第２の液相エピタキ
シヤル成長工程によりｐ型InP層５とｎ型InP層
６を成長せしめて、活性層３の側面をInPで埋込
む、メサ形状の活性層に電流が注入されるように
電極８，９を取り付けて埋込み型半導体レーザ
（第１図）が製作される。
半導体レーザを挙げるべきであり以下、この型式
の製作方法及び構造等についてその何処を本発明
で解決すべきか図面を用いて簡単に説明する。第
１図は従来の埋込み型半導体レーザの概略を示す
断面図である。先ずｎ型InPでなる半導体１に第
１の液相エピタキシヤル成長工程によつて順次ｎ
型InP層２、ｐ型In0.77Ga0.23As0.51P0.49活性層
３、ｐ型InP層４を成長させる。ここで一旦成長
をやめｐ型InP層４の表面より選択エツチング処
理によりｎ型InP層２に達するストライプ状のメ
サ形状を形成する。然る後、第２の液相エピタキ
シヤル成長工程によりｐ型InP層５とｎ型InP層
６を成長せしめて、活性層３の側面をInPで埋込
む、メサ形状の活性層に電流が注入されるように
電極８，９を取り付けて埋込み型半導体レーザ
（第１図）が製作される。
この半導体レーザは活性層を低屈折率の半導体
層で取り囲み、注入キヤリアの閉込めと、光の閉
じ込めを同時になしうる。その結果、安定した基
本モード発振を広い電流領域にわたつて得られる
特徴を有する。しかし、上記半導体レーザの製造
方法によれば、電流狭窄作用をするｐ型InP層５
が第２の液相エピタキシヤル成長で作られるた
め、しばしば十分な狭窄効果を示さない半導体レ
ーザが多くあつた。この場合は、ｐ型InP層５が
ｐ型InP層４に接するか又は活性層３に接する様
な層構造となつているときであり電極８，９から
注入される電流はｐ型InP層４とｎ型InP層６と
の接合部を通して流れる。この電流成分が多いと
動作電流が大となる。
層で取り囲み、注入キヤリアの閉込めと、光の閉
じ込めを同時になしうる。その結果、安定した基
本モード発振を広い電流領域にわたつて得られる
特徴を有する。しかし、上記半導体レーザの製造
方法によれば、電流狭窄作用をするｐ型InP層５
が第２の液相エピタキシヤル成長で作られるた
め、しばしば十分な狭窄効果を示さない半導体レ
ーザが多くあつた。この場合は、ｐ型InP層５が
ｐ型InP層４に接するか又は活性層３に接する様
な層構造となつているときであり電極８，９から
注入される電流はｐ型InP層４とｎ型InP層６と
の接合部を通して流れる。この電流成分が多いと
動作電流が大となる。
完全な電流狭窄を行うためには、ｐ型InP層５
が活性層３より基板側に位置し、かつｎ型InP層
２とｎ型InP層６とが接触しないようにする必要
がある。しかしながら、上記の様な構造を得るに
は従来のごとき製造方法では非常に困難である。
ｐ型InP層５を薄くかつｎ型InP層２とｎ型InP層
６とが接触しない様に成長することが現在の液相
エピタキシヤル成長法をもつてきても再現性、均
一性や歩留り等において到底生産的でなかつた。
この発明の目的は、上記従来方法における上記難
点を持たず、生産性が高く容易に実現し得る埋込
み型半導体レーザの製造方法を提供することにあ
る。
が活性層３より基板側に位置し、かつｎ型InP層
２とｎ型InP層６とが接触しないようにする必要
がある。しかしながら、上記の様な構造を得るに
は従来のごとき製造方法では非常に困難である。
ｐ型InP層５を薄くかつｎ型InP層２とｎ型InP層
６とが接触しない様に成長することが現在の液相
エピタキシヤル成長法をもつてきても再現性、均
一性や歩留り等において到底生産的でなかつた。
この発明の目的は、上記従来方法における上記難
点を持たず、生産性が高く容易に実現し得る埋込
み型半導体レーザの製造方法を提供することにあ
る。
この発明の骨子は第１段階の成長で活性層の上
下に別の層を成長させ、上部及び下部の埋込みを
確保して次いてエツチング工程により活性層の上
に形成した半導体層をメサ状とし、このメサ形状
の両側域の半導体層に不純物を導入して、活性層
の下に形成した半導体層の導電型を反転した後
に、この不純物を導入した活性層をエツチングし
てストライプ状とし活性層の下に形成した半導体
層の不純物導入領域上に再度成長を行いストライ
プ状活性層の側面の埋込みを完了しようとするも
のである。
下に別の層を成長させ、上部及び下部の埋込みを
確保して次いてエツチング工程により活性層の上
に形成した半導体層をメサ状とし、このメサ形状
の両側域の半導体層に不純物を導入して、活性層
の下に形成した半導体層の導電型を反転した後
に、この不純物を導入した活性層をエツチングし
てストライプ状とし活性層の下に形成した半導体
層の不純物導入領域上に再度成長を行いストライ
プ状活性層の側面の埋込みを完了しようとするも
のである。
以下この発明の実施例について図面を参照して
説明する。
説明する。
第２図は本発明を実施した場合の概略断面図、
第３図は主要な製造過程を示す工程図である。
第３図は主要な製造過程を示す工程図である。
先ず、第３図Ａに示す如く、ｎ型InPでなる半
導体基体１０上にｎ型InPの第１クラツド層１
１、ｐ型In0.77Ga0.23As0.51P0.49層の活性層１２、
ｐ型InPの第２のクラツド層１３を第１の液相エ
ピタキシヤル成長により成長させる。次にｐ型
InP層１３のその上面に約５μｍ幅のストライプ
状のSiO2膜１９をメサエツチング用のマスクと
して用意し、ｐ型InP層１３をエツチングする。
エツチングは活性層１２が露出した所で終る。こ
のエツチングは、本実施例では活性層が露出した
時点で終了したが、第１クラツド層が露出する程
度でも又、第２のクラツド層をわずかに残した状
態であつても、効果は同じである。
導体基体１０上にｎ型InPの第１クラツド層１
１、ｐ型In0.77Ga0.23As0.51P0.49層の活性層１２、
ｐ型InPの第２のクラツド層１３を第１の液相エ
ピタキシヤル成長により成長させる。次にｐ型
InP層１３のその上面に約５μｍ幅のストライプ
状のSiO2膜１９をメサエツチング用のマスクと
して用意し、ｐ型InP層１３をエツチングする。
エツチングは活性層１２が露出した所で終る。こ
のエツチングは、本実施例では活性層が露出した
時点で終了したが、第１クラツド層が露出する程
度でも又、第２のクラツド層をわずかに残した状
態であつても、効果は同じである。
その後Zn不純物を拡散し、第３図Ｂに示す如
くｐ+領域１４を形成する。拡散する不純物とし
てZnの代りにcdを用いても同一効果が得られ
る。
くｐ+領域１４を形成する。拡散する不純物とし
てZnの代りにcdを用いても同一効果が得られ
る。
拡散深さは、その先端が第１クラツド層InP１
１にいくらか入つた程度で終る（第３図Ｂ）。再
度エツチングでメサ形状部分に拡散したｐ+領域
と、露出している活性層１２を除去し、InP層１
１を露出する（第３図Ｃ）。
１にいくらか入つた程度で終る（第３図Ｂ）。再
度エツチングでメサ形状部分に拡散したｐ+領域
と、露出している活性層１２を除去し、InP層１
１を露出する（第３図Ｃ）。
ここで第２の液相エピタキシヤル成長を行い、
第３のクラツド層ｎ−InP層１５を層１４上に積
み活性層１２の側面の埋込みを行う（第３図
Ｄ）。
第３のクラツド層ｎ−InP層１５を層１４上に積
み活性層１２の側面の埋込みを行う（第３図
Ｄ）。
最後にｐ型電極１７をSiO2膜１６を介してｐ
−InP層１３に又ｎ型電極１８は基体１０の裏側
に各々形成して目的とする埋込み型半導体レーザ
が出来あがる（第２図）。
−InP層１３に又ｎ型電極１８は基体１０の裏側
に各々形成して目的とする埋込み型半導体レーザ
が出来あがる（第２図）。
典型的な各層厚はｎ型InP層１１が3.0μｍ、活
性層のIn0.77Ga0.23As0.51P0.49層１２が0.3μｍ、
ｐ型InP層１３が２μｍ、第３クラツド層のｎ型
InP層１５が２μｍでZn拡散層１４が0.5μｍであ
る。
性層のIn0.77Ga0.23As0.51P0.49層１２が0.3μｍ、
ｐ型InP層１３が２μｍ、第３クラツド層のｎ型
InP層１５が２μｍでZn拡散層１４が0.5μｍであ
る。
このようにして製作した埋込み型半導体レーザ
の電極１７に正、電極１８に負の電圧を印加すれ
ば、活性層１２内で発光が得られ、この光が端面
より外部に導出される。
の電極１７に正、電極１８に負の電圧を印加すれ
ば、活性層１２内で発光が得られ、この光が端面
より外部に導出される。
ところで、本実施例の製法によれば、拡散工程
にて第１クラツド層の一部がｐ型に変換される。
よつて電極１７に正、電極１８に負の順方向電圧
を印加した際、メサ部分の両側部分はｐ−ｎ−ｐ
−ｎ接合を有するダイオードが形成されたと等価
と見なせる。活性層が発光するに必要な電圧で
は、電流のほとんどが活性層のみに狭窄されて流
れる。なぜならｐ−ｎ−ｐ−ｎ接合ダイオードの
第３のクラツド層１５と第２のクラツド層のｐ領
域１４との間に形成されるｐ−ｎ接合が逆方向電
圧となり、活性層の順方向電圧下では十分な耐圧
を有するためである。
にて第１クラツド層の一部がｐ型に変換される。
よつて電極１７に正、電極１８に負の順方向電圧
を印加した際、メサ部分の両側部分はｐ−ｎ−ｐ
−ｎ接合を有するダイオードが形成されたと等価
と見なせる。活性層が発光するに必要な電圧で
は、電流のほとんどが活性層のみに狭窄されて流
れる。なぜならｐ−ｎ−ｐ−ｎ接合ダイオードの
第３のクラツド層１５と第２のクラツド層のｐ領
域１４との間に形成されるｐ−ｎ接合が逆方向電
圧となり、活性層の順方向電圧下では十分な耐圧
を有するためである。
したがつて発光に寄与する電流の効率が高ま
り、当然、動作電流も少なくなる特徴を有する。
り、当然、動作電流も少なくなる特徴を有する。
以上述べたように本発明の実施例にかかる製法
によつて得られる第２図に示す装置によれば、そ
れが第１図に示すと全く同様の装置として得られ
るので、詳細説明はこれを省略する。第１図にて
上述せると同様の優れた特徴を有するものである
と共に電流を狭窄する構造が容易に作り得る。
によつて得られる第２図に示す装置によれば、そ
れが第１図に示すと全く同様の装置として得られ
るので、詳細説明はこれを省略する。第１図にて
上述せると同様の優れた特徴を有するものである
と共に電流を狭窄する構造が容易に作り得る。
本発明の製造方法の特徴は電流狭窄用のｐ+層
を第２の液相エピタキシヤル成長する前に拡散法
で形成する事にある。したがつてｐ+領域による
逆方向ｐ−ｎ接合の位置を活性層より第１クラツ
ド層領域内に形成することは、なんら難かしくな
い。Zn拡散の制御は結晶成長の層厚制御よりも
格段に容易であるためである。故に本発明は半導
体レーザの動作電流を小さくでき、又再現性均一
性が向上し、高い生産性をもたらす等従来の製造
方法に比して格段に優れたものである。
を第２の液相エピタキシヤル成長する前に拡散法
で形成する事にある。したがつてｐ+領域による
逆方向ｐ−ｎ接合の位置を活性層より第１クラツ
ド層領域内に形成することは、なんら難かしくな
い。Zn拡散の制御は結晶成長の層厚制御よりも
格段に容易であるためである。故に本発明は半導
体レーザの動作電流を小さくでき、又再現性均一
性が向上し、高い生産性をもたらす等従来の製造
方法に比して格段に優れたものである。
尚以上の実施例では活性領域は
InxGa1-xAsyP1-yを、それかこむ領域はInPを用い
たが、これをGaAs−AlGaAs系の半導体であつ
ても良いことは言うまでもない。
InxGa1-xAsyP1-yを、それかこむ領域はInPを用い
たが、これをGaAs−AlGaAs系の半導体であつ
ても良いことは言うまでもない。
たとえばｎ型GaAs基体、第１クラツド層にｎ
型Al0.35Ga0.65As層、活性層としてGaAs層、第２
クラツド層にｐ型Al0.35Ga0.65As層又第３クラツ
ド層にｎ型Al0.35Ga0.65As層を用いた埋込み半導
体レーザにおいても同様な効果作用がある。
型Al0.35Ga0.65As層、活性層としてGaAs層、第２
クラツド層にｐ型Al0.35Ga0.65As層又第３クラツ
ド層にｎ型Al0.35Ga0.65As層を用いた埋込み半導
体レーザにおいても同様な効果作用がある。
又、以上の実施例では結晶成長法として液相エ
ピタキシヤル法を適用した場合を述べたが、別な
成長法たとえば気相エピタキシヤル法や分子線エ
ピタキシヤル法等を適用し、本発明を実施して
も、まつたく同様な効果が得られる。
ピタキシヤル法を適用した場合を述べたが、別な
成長法たとえば気相エピタキシヤル法や分子線エ
ピタキシヤル法等を適用し、本発明を実施して
も、まつたく同様な効果が得られる。
第１図は従来の埋込み型半導体レーザの概略的
断面図、第２図は本発明の実施により得られる半
導体レーザの概略的断面図、第３図は本発明の製
造法の主要な工程図を示す。 図において、１，１０……ｎ型InP基体、２，
１１……ｎ型InP層、３，１２……InGaAsP活性
層、４，５，１３……ｐ型InP層、６，１５……
ｎ型InP層、７，１６，１９……SiO2膜、８，１
７……ｐ型電極、９，１８……ｎ型電極、１４，
２０……ｐ+拡散領域をそれぞれ示す。
断面図、第２図は本発明の実施により得られる半
導体レーザの概略的断面図、第３図は本発明の製
造法の主要な工程図を示す。 図において、１，１０……ｎ型InP基体、２，
１１……ｎ型InP層、３，１２……InGaAsP活性
層、４，５，１３……ｐ型InP層、６，１５……
ｎ型InP層、７，１６，１９……SiO2膜、８，１
７……ｐ型電極、９，１８……ｎ型電極、１４，
２０……ｐ+拡散領域をそれぞれ示す。
Claims (1)
- １ 半導体基体上に少なくとも第１のクラツド
層、活性層、第２のクラツド層を順次形成する第
１の結晶成長工程と前記第２のクラツド層表面よ
り少なくとも、前記第２クラツド層がストライプ
状に残るようにエツチングする第１のエツチング
工程と、前記第１のエツチング工程により露出し
た表面から第１のクラツド層に達する深さまで不
純物を拡散して第１のクラツド層の導電型を反転
させる拡散工程と前記第１のエツチング工程によ
り露出した表面を除去して前記第１のクラツド層
の不純物拡散領域を露出する第２のエツチング工
程と、前記第２のエツチング工程により露出した
第１のクラツド層表面に少なくとも第３のクラツ
ド層を形成し、前記第１のエツチング工程あるい
は第２のエツチング工程によりストライプ状に形
成された活性層の側面が前記第３のクラツド層に
覆われている構造を構成する第２の結晶成長工程
とから成ることを特徴とする半導体レーザの製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7234380A JPS56169384A (en) | 1980-05-30 | 1980-05-30 | Manufacture of semiconductor laser |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7234380A JPS56169384A (en) | 1980-05-30 | 1980-05-30 | Manufacture of semiconductor laser |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56169384A JPS56169384A (en) | 1981-12-26 |
| JPS6241436B2 true JPS6241436B2 (ja) | 1987-09-02 |
Family
ID=13486552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7234380A Granted JPS56169384A (en) | 1980-05-30 | 1980-05-30 | Manufacture of semiconductor laser |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56169384A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4683574A (en) * | 1984-09-26 | 1987-07-28 | Siemens Aktiengesellschaft | Semiconductor laser diode with buried hetero-structure |
-
1980
- 1980-05-30 JP JP7234380A patent/JPS56169384A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56169384A (en) | 1981-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4525841A (en) | Double channel planar buried heterostructure laser | |
| US4296387A (en) | Semiconductor laser | |
| US4870468A (en) | Semiconductor light-emitting device and method of manufacturing the same | |
| JPH0314281A (ja) | 窓付自己整合型半導体レーザ及びその製造方法 | |
| JPS6318874B2 (ja) | ||
| JPS6241436B2 (ja) | ||
| JPS589592B2 (ja) | 半導体発光装置の製造方法 | |
| JPH0945999A (ja) | 半導体デバイス及びその製造方法 | |
| JP3108183B2 (ja) | 半導体レーザ素子とその製造方法 | |
| JPS6362292A (ja) | 半導体レ−ザ装置およびその製造方法 | |
| JPS6342871B2 (ja) | ||
| JPS61242091A (ja) | 半導体発光素子 | |
| JPS6237837B2 (ja) | ||
| KR100366041B1 (ko) | 반도체레이저다이오드및그제조방법 | |
| JPS6386581A (ja) | 発光ダイオ−ド | |
| JPS6344311B2 (ja) | ||
| JPS6136720B2 (ja) | ||
| JP2814124B2 (ja) | 埋込み形半導体発光素子 | |
| JPS58131787A (ja) | 半導体レ−ザ | |
| JPS6241437B2 (ja) | ||
| JPH04257284A (ja) | 埋め込みヘテロ構造半導体レーザ | |
| JPH05129723A (ja) | 埋込ヘテロ構造半導体レーザ及びその製造方法 | |
| JPS593872B2 (ja) | 半導体発光装置の製造方法 | |
| JPH02246289A (ja) | 半導体発光素子 | |
| JPH0642581B2 (ja) | 半導体レーザ装置 |