JPS58110086A - 半導体レ−ザ及びその製造方法 - Google Patents
半導体レ−ザ及びその製造方法Info
- Publication number
- JPS58110086A JPS58110086A JP21223781A JP21223781A JPS58110086A JP S58110086 A JPS58110086 A JP S58110086A JP 21223781 A JP21223781 A JP 21223781A JP 21223781 A JP21223781 A JP 21223781A JP S58110086 A JPS58110086 A JP S58110086A
- Authority
- JP
- Japan
- Prior art keywords
- type
- layer
- substrate
- cladding layer
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
- H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、半導体レーザ及びその製造方法に関するもの
である。
である。
半導体レーザ・ダイオードとしては、Ｎ型およびＰ型の
半導体層がある順序で重ねられ、その内部の一定領域だ
けにおいてコヒーレント光の発振が行なわれるようなス
トライプ状半導体レーザ構造が従来より汎く知られてい
る。このようなストライプ状構造とする目的は、所定の
発振モード以外のレーザ光の発生を防止すること、およ
びレーザ光と電流を活性領域に集中させてレーザ発振を
おこしやすくすることにある。このようなストライプ構
造を実現するためｋで従来から埋込み型半導体レーザ装
置が用いられている。
半導体層がある順序で重ねられ、その内部の一定領域だ
けにおいてコヒーレント光の発振が行なわれるようなス
トライプ状半導体レーザ構造が従来より汎く知られてい
る。このようなストライプ状構造とする目的は、所定の
発振モード以外のレーザ光の発生を防止すること、およ
びレーザ光と電流を活性領域に集中させてレーザ発振を
おこしやすくすることにある。このようなストライプ構
造を実現するためｋで従来から埋込み型半導体レーザ装
置が用いられている。
それらは例えば第１図に示すようなものである。
第１図（ａ）は従来より知られている通常の埋込み型半
導体レーザの断面図である。レーザ作用を行なう活性領
域（５）に電流および光を効果的に集中させるために、
活性領域の両側をＮ−１ｎＰ埋込み層（８）でトリ力こ
み、さらに５ｉ０２非晶質絶縁膜（２）を用いてちょう
ど活性領域の真上にあるコンタクト層（３）の部分だけ
から電流が注入されるようにしている５、このような構
造は次のような工程にて実現される２ま１１回のエピタ
キシャル成長によって、基板（７）上全面に第１クラッ
ド層であるＮ−ＩｎＰ層（６）、Ｉ ｎ ＋、−ＸＧａ
ｘＡｓｙ Ｐ ｔ−１活性層（５）、第２クラッド層で
あるＰ−１ｎＰ層（４）、およびＰ−Ｉｎ １−５ＣＩ
Ｇａｘ’ Ａｓｙ’ ｐ、、＋ ：１ンタクト層（３
）を順次成長させる（第１図建））。
導体レーザの断面図である。レーザ作用を行なう活性領
域（５）に電流および光を効果的に集中させるために、
活性領域の両側をＮ−１ｎＰ埋込み層（８）でトリ力こ
み、さらに５ｉ０２非晶質絶縁膜（２）を用いてちょう
ど活性領域の真上にあるコンタクト層（３）の部分だけ
から電流が注入されるようにしている５、このような構
造は次のような工程にて実現される２ま１１回のエピタ
キシャル成長によって、基板（７）上全面に第１クラッ
ド層であるＮ−ＩｎＰ層（６）、Ｉ ｎ ＋、−ＸＧａ
ｘＡｓｙ Ｐ ｔ−１活性層（５）、第２クラッド層で
あるＰ−１ｎＰ層（４）、およびＰ−Ｉｎ １−５ＣＩ
Ｇａｘ’ Ａｓｙ’ ｐ、、＋ ：１ンタクト層（３
）を順次成長させる（第１図建））。
次いで化学的気相堆積法（Ｃｈｅｍｉｃａｌ Ｖａｐｏ
ｒ Ｄｅｐｏｓｉｔ ｉｏｎ法以下ＣＶＤ法と記す。）
等によりＳｉ ０２非晶質絶縁膜（２）を形成した上で
フォトリングラフィ法により必要なストライプ部分にフ
ォトレジスト膜０１を作製し、この後化学エツチング法
を用いて不要部分を除く （第１図（Ｃ））。これより
フォトレジスト膜αＱをとり除き第２回目のエピタキシ
ャル成長によってＮ （Ｐ）型ＩｎＰ埋込み層８を形成
する（第１図（ｄ））。つづいて活性層直上の５ｉ０２
非晶質絶縁膜（２）を化学エツチング法でとり除き、そ
の後あらためて全面にＳｉ０ｇ非晶質絶縁膜（２）を形
成し、再びフォト・リングラフィ法および化学エツチン
グ法を用いて活性層直上以外の部分にＳｉｎｇ非晶質絶
縁ＩＩ （２）をのこす。このとき、活性層直上の部分
のみ５ｉ０２膜をとり除かなければ効果的な電流集中が
行５− なわれないことから、きわめて精密かつ困難なマスクあ
わせ作業が必要である。最後にＰおよびＮの電極（１）
およびω）をそれぞれ真空蒸着法等によりとりつけて合
金化して第１図（ａ）の半導体レーザを完成する。
ｒ Ｄｅｐｏｓｉｔ ｉｏｎ法以下ＣＶＤ法と記す。）
等によりＳｉ ０２非晶質絶縁膜（２）を形成した上で
フォトリングラフィ法により必要なストライプ部分にフ
ォトレジスト膜０１を作製し、この後化学エツチング法
を用いて不要部分を除く （第１図（Ｃ））。これより
フォトレジスト膜αＱをとり除き第２回目のエピタキシ
ャル成長によってＮ （Ｐ）型ＩｎＰ埋込み層８を形成
する（第１図（ｄ））。つづいて活性層直上の５ｉ０２
非晶質絶縁膜（２）を化学エツチング法でとり除き、そ
の後あらためて全面にＳｉ０ｇ非晶質絶縁膜（２）を形
成し、再びフォト・リングラフィ法および化学エツチン
グ法を用いて活性層直上以外の部分にＳｉｎｇ非晶質絶
縁ＩＩ （２）をのこす。このとき、活性層直上の部分
のみ５ｉ０２膜をとり除かなければ効果的な電流集中が
行５− なわれないことから、きわめて精密かつ困難なマスクあ
わせ作業が必要である。最後にＰおよびＮの電極（１）
およびω）をそれぞれ真空蒸着法等によりとりつけて合
金化して第１図（ａ）の半導体レーザを完成する。
この形式のレーザ構造では以上のようにエピタキシャル
成長が２度必要であり、しかもはんざつなフォトリソグ
ラフィの工程がふくまれてる。
成長が２度必要であり、しかもはんざつなフォトリソグ
ラフィの工程がふくまれてる。
次に１回のエピタキシャル成長で得られるように改良し
た埋込み型レーザについてを第２図に示す。
た埋込み型レーザについてを第２図に示す。
第２図（ａ）はこの種のレーザの構造の断面図である。
図中の番号の材質は第１図（ａ）の番号の示す材質と同
じものである。
じものである。
このレーザを作製するには次のようにする。まずＩｎＰ
基板（７）にＰ型不純物を拡散し電流制限層（ＩＩ）を
形成する（第２図（ｂ））。次にフォト・リングラフィ
法および化学エツチング法によってＶ型のストライプ状
溝＠を形成する（第２図（Ｃ））。このＬに順次必要な
層のエピタキシャル成長を行なって−〇− 最後に電極層を積層させて第２図（ａ）のような断面を
もつレーザを構成する。
基板（７）にＰ型不純物を拡散し電流制限層（ＩＩ）を
形成する（第２図（ｂ））。次にフォト・リングラフィ
法および化学エツチング法によってＶ型のストライプ状
溝＠を形成する（第２図（Ｃ））。このＬに順次必要な
層のエピタキシャル成長を行なって−〇− 最後に電極層を積層させて第２図（ａ）のような断面を
もつレーザを構成する。
」１記のＶ型のストライプ状溝（ハ）上にエピタキシャ
ル成長を行う時、第２図（ａ）の５に示すような凹型活
性層（５）は電流制限層αυにちょうどかこまれる位置
に作らなければ効果がないが、これを行なうにはＮ−Ｉ
ｎＰ第１活性層（６）を形成する場合に、きわめて精密
かつ困難な位置制御が必要であり、またこのような成長
層は第２図（Ｃ）で示したＶ型溝＠の大きさに強く左右
され、特定の幅と方向をもつ場合にのみ形成可能となる
ので設計に自由度が許されず、したがって光パワー向上
や最適効率を実現する上での障害となる。
ル成長を行う時、第２図（ａ）の５に示すような凹型活
性層（５）は電流制限層αυにちょうどかこまれる位置
に作らなければ効果がないが、これを行なうにはＮ−Ｉ
ｎＰ第１活性層（６）を形成する場合に、きわめて精密
かつ困難な位置制御が必要であり、またこのような成長
層は第２図（Ｃ）で示したＶ型溝＠の大きさに強く左右
され、特定の幅と方向をもつ場合にのみ形成可能となる
ので設計に自由度が許されず、したがって光パワー向上
や最適効率を実現する上での障害となる。
以上述べたように、埋込み構造の半導体レーザ装置では
、（イ）通常の埋込み構造レーザを作製する場合には２
回のエピタキシャル成長が必要であり生産性の上できわ
めて不利であり、（ロ）また１回のエピタキシャル成長
で形成しうるように変形を加えた埋込み型レーザも発表
されているが通常のエピタキシャル成長にくらべて基板
および成長層に対して要求される成長技術がきわめて困
難なものであるため、容易に量産しえないという欠陥が
あった。
、（イ）通常の埋込み構造レーザを作製する場合には２
回のエピタキシャル成長が必要であり生産性の上できわ
めて不利であり、（ロ）また１回のエピタキシャル成長
で形成しうるように変形を加えた埋込み型レーザも発表
されているが通常のエピタキシャル成長にくらべて基板
および成長層に対して要求される成長技術がきわめて困
難なものであるため、容易に量産しえないという欠陥が
あった。
本発明は、半導体レーザ装置におけるこのような欠陥を
排除し、きわめて容易に量産しうる構造の埋込み型半導
体レーザを提供することにある。
排除し、きわめて容易に量産しうる構造の埋込み型半導
体レーザを提供することにある。
以下本発明について説明する。
本発明の半導体レーザは第１の伝導型をもつ゛ト導体基
板上に絶縁材料からなる薄膜を構成し、これにストライ
プ状の窓構造を設けることにより前記半導体基板をこの
部分のみ露出し、さらに露出部分上に第１の伝導型をも
つ第１クラッド層、゛第１あるいは第２の伝導型をも活
性層、第２の伝導型をもつ第２のクラッド層および第２
の伝導型をもつコンタクト層をこの順序で積層して構成
されることを特徴としている。
板上に絶縁材料からなる薄膜を構成し、これにストライ
プ状の窓構造を設けることにより前記半導体基板をこの
部分のみ露出し、さらに露出部分上に第１の伝導型をも
つ第１クラッド層、゛第１あるいは第２の伝導型をも活
性層、第２の伝導型をもつ第２のクラッド層および第２
の伝導型をもつコンタクト層をこの順序で積層して構成
されることを特徴としている。
その−例は第３図６）に示す如きもので、半導体基板（
７）上に非晶質絶縁膜を設け、その上に順次第１クラッ
ド層（６）、活性層（５）、第２クラッド層（４）、コ
ンタクト層（８）を設けてあゆ、両側に電極（１）ｐＬ
び（９）を設けたものである。
７）上に非晶質絶縁膜を設け、その上に順次第１クラッ
ド層（６）、活性層（５）、第２クラッド層（４）、コ
ンタクト層（８）を設けてあゆ、両側に電極（１）ｐＬ
び（９）を設けたものである。
本発明の構造の半導体レーザにおいては、従来の次のよ
うな欠陥を解消するものである。即ち、（イ）第１図の
場合のような２回の工゛ビタキシャル成長や精密なマス
ク合わせ工程は必要ではなく、（ロ）また第２図に示し
たような名人芸的な第１クラッド層の形状制御は不必要
であり、活性層を形成するためのストライプの形状や大
きさに対する制限もない。
うな欠陥を解消するものである。即ち、（イ）第１図の
場合のような２回の工゛ビタキシャル成長や精密なマス
ク合わせ工程は必要ではなく、（ロ）また第２図に示し
たような名人芸的な第１クラッド層の形状制御は不必要
であり、活性層を形成するためのストライプの形状や大
きさに対する制限もない。
次に本発明の半導体のレーザの製造方法の一例を説明す
る。
る。
まずＮ型ＩｎＰ基板（７）上にＣＶＤ法等によりＳｉ
０２（またはＳ ｉ３ Ｎ） 、 ＡｆｆｌＢＯＢ等で
もよい）非晶質絶縁材料薄膜（２）を形成する（第３図
（ｂ））。つづいてフォト・リソグラフィ法および化学
エツチング法により必要なストライプ部のみ基板半導体
を露出０する（第３図（Ｃ））。次にこの基板にエピタ
キシャル成長を行なうと基板露出部分０埠のみにエピタ
キシャル単結晶層が成長するが、Ｎ型第１クラッド層（
６）、Ｉ ｎ ｌ−Ｘ Ｇａｘ Ａｓｙ Ｐ １−ｙ活
性層（５）、Ｐ型第２クラツ９− ド層（４）、およびＰ型Ｉ ｎ Ｉ−Ｘ’ Ｇａｘ’
ＡＳＹ’ ”−ｙ’層（３）を順次成長すれば所要のス
トライプ状埋込み構造が得られる。
０２（またはＳ ｉ３ Ｎ） 、 ＡｆｆｌＢＯＢ等で
もよい）非晶質絶縁材料薄膜（２）を形成する（第３図
（ｂ））。つづいてフォト・リソグラフィ法および化学
エツチング法により必要なストライプ部のみ基板半導体
を露出０する（第３図（Ｃ））。次にこの基板にエピタ
キシャル成長を行なうと基板露出部分０埠のみにエピタ
キシャル単結晶層が成長するが、Ｎ型第１クラッド層（
６）、Ｉ ｎ ｌ−Ｘ Ｇａｘ Ａｓｙ Ｐ １−ｙ活
性層（５）、Ｐ型第２クラツ９− ド層（４）、およびＰ型Ｉ ｎ Ｉ−Ｘ’ Ｇａｘ’
ＡＳＹ’ ”−ｙ’層（３）を順次成長すれば所要のス
トライプ状埋込み構造が得られる。
最後にＰ型および兇型電極（３，９）を真空蒸着等を行
なってとりつけ、合金化すれば第３図（ａ）に示すよう
な本発明のレーザ素子が完成する。
なってとりつけ、合金化すれば第３図（ａ）に示すよう
な本発明のレーザ素子が完成する。
上述の製造工程中で活性層は露出部α１の直上に成長す
ることから、スマク層として用いた５ｉ０２非晶質絶縁
層（２）は自動的に電流制限層に使用できる。
ることから、スマク層として用いた５ｉ０２非晶質絶縁
層（２）は自動的に電流制限層に使用できる。
さらに第１クラッド層（６）は特に厚さに対する制御は
必要ではないので成長は容易である。
必要ではないので成長は容易である。
なお、これまではＩｎＧａＡｓＰ混晶系レーザ素子を例
として説明を加えたがＧａＡノＡｓ混晶系等、他の半導
体混晶を用いた素子に応用できることはもちろんである
。
として説明を加えたがＧａＡノＡｓ混晶系等、他の半導
体混晶を用いた素子に応用できることはもちろんである
。
以上説明してきたように、本発明のレーザ素ｆ・とする
ことにより製造工程がきわめて簡単となり高性能の埋込
み型半導体レーザ素子を安価に提供することにきわめて
有効である。
ことにより製造工程がきわめて簡単となり高性能の埋込
み型半導体レーザ素子を安価に提供することにきわめて
有効である。
一１〇−
第１図は、従来の埋込み型半導体レーザの構造（ａ）と
その製造工程（ｂ）、 （Ｃ）、 （ｄ）を示す。第２
図はやや改良された、−回エビタキシャル成長型の構造
（ａ）と製造工程Φ）、（Ｃ）を示す。第８図は、本発
明による製造工程のきわめて簡単な半導体レーザ素子の
構造（ａ）とその製造工程（ｂ）、（ｃ）を示す。 図中 １・・・・・Ａｕ−Ｃｒ−Ｐ電極２・・・・５ｉ
０２非晶質絶縁膜 ３・・・・・・Ｐ−■ｎ１−ｘＩＧａｘｆＡｓｙｔＰｌ
＝ｙｌコンタクト層４・・・・・・Ｐ−ＩｎＰ第２クラ
ッド層５−−・Ｉｎ１．−５（ＧａｚＡＳｙＰｘ−ｙ活
性層６・・・・・Ｎ−ＩｎＰ第１クラッド層７・・・・
・・Ｎ−１ｎＰ基板 ８・・・・・・Ｎ−１ｎＰうめ込み層 ９− Ａｕ−Ｇｅ−Ｎ１−Ｎ電極 １０・・・・・・フォト・レジスト膜 １１・・・・・・Ｐ−１ｎＰ電流制限層１２・・・・・
・Ｖ型ストライプ状溝 １３・・・・・・基板露出部 １１− ７１図 （ｂ） （Ｃ） 芳２図 （ｂ） （Ｃ） ７３図
その製造工程（ｂ）、 （Ｃ）、 （ｄ）を示す。第２
図はやや改良された、−回エビタキシャル成長型の構造
（ａ）と製造工程Φ）、（Ｃ）を示す。第８図は、本発
明による製造工程のきわめて簡単な半導体レーザ素子の
構造（ａ）とその製造工程（ｂ）、（ｃ）を示す。 図中 １・・・・・Ａｕ−Ｃｒ−Ｐ電極２・・・・５ｉ
０２非晶質絶縁膜 ３・・・・・・Ｐ−■ｎ１−ｘＩＧａｘｆＡｓｙｔＰｌ
＝ｙｌコンタクト層４・・・・・・Ｐ−ＩｎＰ第２クラ
ッド層５−−・Ｉｎ１．−５（ＧａｚＡＳｙＰｘ−ｙ活
性層６・・・・・Ｎ−ＩｎＰ第１クラッド層７・・・・
・・Ｎ−１ｎＰ基板 ８・・・・・・Ｎ−１ｎＰうめ込み層 ９− Ａｕ−Ｇｅ−Ｎ１−Ｎ電極 １０・・・・・・フォト・レジスト膜 １１・・・・・・Ｐ−１ｎＰ電流制限層１２・・・・・
・Ｖ型ストライプ状溝 １３・・・・・・基板露出部 １１− ７１図 （ｂ） （Ｃ） 芳２図 （ｂ） （Ｃ） ７３図
Claims (6)
- （１）第１の伝導型の半導体基板上にストライプ状の窓
構造をもつ絶縁薄膜材料を設け、前記窓上に第１伝導型
のクラッド層、第１若しくは第２伝導型の活性層、第２
伝導型のクラッド層、第２伝導型のコンタクト層を順次
設け、前記半導体基板上及び前記コンタクト層にそれぞ
れ電極を設けたことを特徴とする半導体レーザ。 - （２）Ｎ型１ｎＰ基板上にストライプ状の窓構造をもつ
非晶質絶縁材料を設け、前記窓上にＮＪＪＩｎＰ第１ク
ラッド層、Ｎ型若しくはＰ型Ｉｎ１−ｘＧａｘＡｓｙＰ
ｌ−ｙ活性層、Ｐ型１ｎＰ第２クラッド層、Ｐ型”１−
’Ｘ’Ｇａｘ’ Ａｓｙ’ ＰＩ−ｙｌ：ｌンタクト層
を順次設け、前記Ｎ型ＩｎＰ基板上にＮ電極を、前記Ｐ
型Ｉｆｌｌ−５（’ ｃａＸ’ Ａｓｙ’Ｐｌｊ’
上にＰ電極を設けたことを特徴とする特許請求の範囲第
１項記載の半導体レーザ。 - （３）Ｐ型１ｎＰ基板上にストライプ状の窓構造をもつ
非晶質絶縁材料を設け、前記窓上にＰ型１ｎＰ第１クラ
ッド層、Ｐ製着しくはＮ型Ｉ ｎｌ−５（Ｇａｘ Ａｓ
ｙＰ ｌ −ｙ活性層、Ｎ型１ｎＰ第２クラッド層、Ｎ
型１１１ Ｘ’ Ｇａｘ’Ａｓｙ’ Ｐ ｌ−ｙ’コン
タクト層を順次設け、前記Ｐ型１ｎＰ基板上にＰ電極を
、前記Ｎ型１ｎｌ−５Ｃ’ Ｇａｚ’ Ａｓｙ’ ｐｌ
ｖＩ上にＮ電極を設けたことを特徴とする特許請求の範
囲第１項記載の半導体レーザ。 - （４）第１の伝導型をもつ半導体基板上に、非晶質絶縁
材料からなる薄膜を積層し、これにストライプ状の窓構
造を設けることにより前記半導体基板をこの部分のみ露
出し、さらに露出部分上に第１の伝導型をもつ第１クラ
ツＦ層、第１あるいは第２の伝導型をもつ活性層、第２
の伝導型をもつ第２のクラッド層および第２の伝導型を
もつコンタクト層を順次積層し、しかる後に前記半導体
基板上及び前記コンタクト層上に電極を積層して作製す
ることを特徴とする半導体レーザの製造方法。 - （５）Ｎ型１ｎＰ基板上に酸化シリコン、窒化シリコン
、酸化アルミニウム等非晶質絶縁性材料からなる薄膜を
積層し、これにストライプ状の窓構造を設けることによ
りＮＩｎＰ基板をこの部分のみ露出し、さらに露出部分
上にＮ型ＩｎＰ第１クラッド層、Ｎ若しくはＰ型Ｉ ｎ
ｌ−Ｘ ＧａｘＡ ａｙ Ｐｌ−ｙ活性層、Ｐ型Ｉｎ
Ｐ第２クラッド層、Ｐ型Ｉｎ Ｉ−Ｘ’ Ｇａ）（’
Ａｓｙ＋ Ｐ１ｙコンタクト層を順次エピタキシャル成
長させることを特徴とする特許請求の範囲第４項記載の
半導体レーザの製造方法。 - （６）Ｐ型１ｎＰ基板上に酸化シリコン、窒化シリコン
、酸化アルミニウム等非晶質絶性薄膜を積層しこれにス
トライプ状の窓構造を設けることによりＰ型１ｎＰ基板
をこの部分のみ露出し、さらに露出部分上にＰ型ＩｎＰ
第１クラッド層、Ｎ若しくはＰΦ 型Ｉｎ＋ＩＧａｘＡｙＰ１．活性層、Ｎ型１ｎＰ第２ク
ラッド層、Ｎ型１ｎｌ−、ｃｔＧａｘ′ＡｙＰｌ−ｙ！
コンタクト層を順次エピタキシャル成長させることを
特徴とする特許請求の範囲第４項記載の半導体レーザの
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21223781A JPS58110086A (ja) | 1981-12-24 | 1981-12-24 | 半導体レ−ザ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21223781A JPS58110086A (ja) | 1981-12-24 | 1981-12-24 | 半導体レ−ザ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58110086A true JPS58110086A (ja) | 1983-06-30 |
Family
ID=16619230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21223781A Pending JPS58110086A (ja) | 1981-12-24 | 1981-12-24 | 半導体レ−ザ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58110086A (ja) |
-
1981
- 1981-12-24 JP JP21223781A patent/JPS58110086A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4932033A (en) | Semiconductor laser having a lateral p-n junction utilizing inclined surface and method of manufacturing same | |
| US5665612A (en) | Method for fabricating a planar buried heterostructure laser diode | |
| JPH04397B2 (ja) | ||
| JPH0770508B2 (ja) | デバイスの製造方法 | |
| JPH05327112A (ja) | 半導体レーザの製造方法 | |
| US5805628A (en) | Semiconductor laser | |
| JPH0552676B2 (ja) | ||
| JPH077232A (ja) | 光半導体装置 | |
| JPS58110086A (ja) | 半導体レ−ザ及びその製造方法 | |
| JP3047049B2 (ja) | 埋込み構造半導体レーザの製造方法 | |
| US5360763A (en) | Method for fabricating an optical semiconductor device | |
| JPS6119186A (ja) | 二波長モノリシツク半導体レ−ザアレイの製造方法 | |
| JPS6021586A (ja) | 化合物半導体装置 | |
| JP2626570B2 (ja) | 半導体レーザ素子の製造方法 | |
| JPS5834988A (ja) | 半導体レ−ザの製造方法 | |
| JPH01215087A (ja) | 半導体発光素子 | |
| JPS6361793B2 (ja) | ||
| JPS61204993A (ja) | 半導体発光装置 | |
| JPH01305586A (ja) | 半導体レーザ素子の製造方法 | |
| KR100239498B1 (ko) | 반도체 레이저 다이오드 제조방법 | |
| JPH0479275A (ja) | 端面発光ダイオード | |
| JPS6316692A (ja) | 分布帰還形半導体レ−ザ | |
| JPS6094783A (ja) | 半導体発光装置及び製造方法 | |
| JPH0521891A (ja) | 埋込み構造半導体レーザの製造方法 | |
| JPS60201684A (ja) | 半導体レ−ザ装置およびその製造方法 |