JPS59112674A - 半導体発光装置 - Google Patents
半導体発光装置Info
- Publication number
- JPS59112674A JPS59112674A JP22317682A JP22317682A JPS59112674A JP S59112674 A JPS59112674 A JP S59112674A JP 22317682 A JP22317682 A JP 22317682A JP 22317682 A JP22317682 A JP 22317682A JP S59112674 A JPS59112674 A JP S59112674A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- active layer
- type
- type inp
- optical axis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/223—Buried stripe structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/223—Buried stripe structure
- H01S5/2237—Buried stripe structure with a non-planar active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/24—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a grooved structure, e.g. V-grooved, crescent active layer in groove, VSIS laser
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は半導体発光装置に関する。特に、活性層を含む
発光領域をル２回成長工程において形成する埋め込み型
半導体発光装置において、光軸に沿うストライプ領域を
挟んで設けられた電流制限部の機能を向上する改良に関
する。
発光領域をル２回成長工程において形成する埋め込み型
半導体発光装置において、光軸に沿うストライプ領域を
挟んで設けられた電流制限部の機能を向上する改良に関
する。
（２）技術の背景
ダブルへテロ構造（以下、ＤＨ構造という。）の半導体
レーザにおいては、活性層を挟んで上下方向（電流の通
過する方向）に対しては、再結合領域を限定しやすく、
かつ、光閉じ込め効果も大きくなしやすい。
レーザにおいては、活性層を挟んで上下方向（電流の通
過する方向）に対しては、再結合領域を限定しやすく、
かつ、光閉じ込め効果も大きくなしやすい。
一方、光軸を挟む左右横方向については、キャリヤ閉じ
込め、及び光閉じ込めの効果が存在しないので、これら
に対する何らかの工夫が必要とされる。まず、キャリヤ
閉じ込めについては光軸を含むストライプ領域を挟む左
右の領域に、電流方向に対し逆方向となるｐｎ接合（以
下、逆方向接合という。）を含む電流制限部を設ける方
法があり、又、光閉じ込めについては、活性層の光軸と
直交する断面の中央部の厚さをその左右部の厚さよりも
大きくなし、活性層内に圧接率の差を設けることにより
光を中央部に閉じ込める方法や、活性層の幅を制限し、
その左右に屈折率の小さい物質の層を形成して光を活性
層に閉じ込める方法がある。
込め、及び光閉じ込めの効果が存在しないので、これら
に対する何らかの工夫が必要とされる。まず、キャリヤ
閉じ込めについては光軸を含むストライプ領域を挟む左
右の領域に、電流方向に対し逆方向となるｐｎ接合（以
下、逆方向接合という。）を含む電流制限部を設ける方
法があり、又、光閉じ込めについては、活性層の光軸と
直交する断面の中央部の厚さをその左右部の厚さよりも
大きくなし、活性層内に圧接率の差を設けることにより
光を中央部に閉じ込める方法や、活性層の幅を制限し、
その左右に屈折率の小さい物質の層を形成して光を活性
層に閉じ込める方法がある。
上記の二つの方法を共に利用したものにＶ溝、あるいは
、Ｕ情理め込み型半導体レーザがあり、本発明はこの改
良である。
、Ｕ情理め込み型半導体レーザがあり、本発明はこの改
良である。
（３）従来技術と問題点
第１図は従来技術におけるインジウムガリウムヒ素リン
（ＩｎＧａＡｓＰ） ／インジウムリン（ＩｎＰ）系半
導体よりなるＶ溝環め込み型半導体レーザ（以下、ＶＳ
Ｂレーザという。）の基本構造の一例を示す断面図であ
る。図において、１はｎ型インジウムリン（ｎＩｎＰ）
よりなる基板であり、２はｎ型インジウムリン（ｎ Ｉ
ｎ Ｐ）よりなるバッファ層を兼ねる下部クラッド層で
あり、３はｎ型インジウムリン（ｐ Ｉｎ Ｐ）よりな
る電流制限層下層であり、４はｎ型インジウムリン（ｎ
ＩｎＰ）よりなる電流制限層上層であり、４′はｎ型イ
ンジウムリン（ｎｌｎＰ）よりなる下部クラッド層であ
り、５はｎ型インジウムガリウムヒ素リン（ｎＩＩｎＧ
ａＡｓＰよりなる層であり、５′はｎ型インジウムカリ
ウムヒ素リン（ｎ１ｎＧａＡｓ Ｐ ）よりなる活性層
であり、６はｎ型インジウムリン（ｐＩｎＰ）よりなる
上部クラッド層であり、７はｐ型インジウムガリウムヒ
素リン（ｐＩｎＧａＡｓＰ）よりなるコンタクト層であ
り、８．９はそれぞれ正電極及び負電極である。
（ＩｎＧａＡｓＰ） ／インジウムリン（ＩｎＰ）系半
導体よりなるＶ溝環め込み型半導体レーザ（以下、ＶＳ
Ｂレーザという。）の基本構造の一例を示す断面図であ
る。図において、１はｎ型インジウムリン（ｎＩｎＰ）
よりなる基板であり、２はｎ型インジウムリン（ｎ Ｉ
ｎ Ｐ）よりなるバッファ層を兼ねる下部クラッド層で
あり、３はｎ型インジウムリン（ｐ Ｉｎ Ｐ）よりな
る電流制限層下層であり、４はｎ型インジウムリン（ｎ
ＩｎＰ）よりなる電流制限層上層であり、４′はｎ型イ
ンジウムリン（ｎｌｎＰ）よりなる下部クラッド層であ
り、５はｎ型インジウムガリウムヒ素リン（ｎＩＩｎＧ
ａＡｓＰよりなる層であり、５′はｎ型インジウムカリ
ウムヒ素リン（ｎ１ｎＧａＡｓ Ｐ ）よりなる活性層
であり、６はｎ型インジウムリン（ｐＩｎＰ）よりなる
上部クラッド層であり、７はｐ型インジウムガリウムヒ
素リン（ｐＩｎＧａＡｓＰ）よりなるコンタクト層であ
り、８．９はそれぞれ正電極及び負電極である。
このＶＳ１３レーザを構成する積層体を形成するために
は、垣常、液相エピタキシャル成長法（以下、ＬＰＥ法
という。）が使用されており、第１何目の成長工程にお
いて、基板１上に下部クラッド層２及び電流制限層下層
３が形成され、■溝がエツチング形成されたのちの、第
２回目の成長工程において活性層５′を含む残り全ての
層が形成される。
は、垣常、液相エピタキシャル成長法（以下、ＬＰＥ法
という。）が使用されており、第１何目の成長工程にお
いて、基板１上に下部クラッド層２及び電流制限層下層
３が形成され、■溝がエツチング形成されたのちの、第
２回目の成長工程において活性層５′を含む残り全ての
層が形成される。
上記の構造にあっては、専ら環流制限層上層４と同じく
下層３との界面に形成された逆方向接合によって活性層
を挟む横方向の電流の制限、すなわち、キャリアの閉じ
込めが行なわれているが、この逆方向張合は、層成長に
おける工程上の制約から完全なものとなすことは困難で
あり、又、動作時に熱的な損傷を受けて劣化する場合も
多（、結果として充分な電流制限効果を得ることは容易
では・ない。更に、図から明らかなように、ｐ型の上部
クラッド層６とｎ型の電流制限層上層４とｐ型の電流制
限層下層３とｎ型の下部クラッド層２とは、ｎ ｐ ｎ
ｐ 接合を形成しているため、トリガー電流の供給を
条件としてサイリスクとして動作し、活性層５′をバイ
パスする導電路を構成することとなる。ところで、この
構造において、ｐ型の上部クラッド層６からｐ型の電流
制限層下層３に図に矢印をもって示Ｖ電流が流入するこ
とはやむを得ず、しかも、この電流が上記のサイリスタ
のトリガー電流として機能するため、無効重席が増加す
るという不利益をも伴うこととなる。
下層３との界面に形成された逆方向接合によって活性層
を挟む横方向の電流の制限、すなわち、キャリアの閉じ
込めが行なわれているが、この逆方向張合は、層成長に
おける工程上の制約から完全なものとなすことは困難で
あり、又、動作時に熱的な損傷を受けて劣化する場合も
多（、結果として充分な電流制限効果を得ることは容易
では・ない。更に、図から明らかなように、ｐ型の上部
クラッド層６とｎ型の電流制限層上層４とｐ型の電流制
限層下層３とｎ型の下部クラッド層２とは、ｎ ｐ ｎ
ｐ 接合を形成しているため、トリガー電流の供給を
条件としてサイリスクとして動作し、活性層５′をバイ
パスする導電路を構成することとなる。ところで、この
構造において、ｐ型の上部クラッド層６からｐ型の電流
制限層下層３に図に矢印をもって示Ｖ電流が流入するこ
とはやむを得ず、しかも、この電流が上記のサイリスタ
のトリガー電流として機能するため、無効重席が増加す
るという不利益をも伴うこととなる。
（４）発明の目的
本発明の目的は、この欠点を解消することにあり、Ｌ３
Ｈ構造を有し、活性層を含む発光領域が光軸に沿うスト
ライプ領域に設けられており、このストライブ領域を挟
んで電流制限部が設けられてなる半４Ｖ体発光装置にお
いて、電流制限効果が向上している半導体発光装置を提
供することにある。
Ｈ構造を有し、活性層を含む発光領域が光軸に沿うスト
ライプ領域に設けられており、このストライブ領域を挟
んで電流制限部が設けられてなる半４Ｖ体発光装置にお
いて、電流制限効果が向上している半導体発光装置を提
供することにある。
（５）発明の構成
本発明の目的は、ダブルテヘロ構造を有する半導体発光
装置において、活性層は光軸に沿い輻の快いストライブ
領域に制限されており、該活性層の光軸と直交する断面
の厚さはその中央部において左右部におけるより大きく
されており、前記ストライプ領域を挟む領域には前記活
性層に近接して絶縁物薄層が設けられてなることにより
達成される。
装置において、活性層は光軸に沿い輻の快いストライブ
領域に制限されており、該活性層の光軸と直交する断面
の厚さはその中央部において左右部におけるより大きく
されており、前記ストライプ領域を挟む領域には前記活
性層に近接して絶縁物薄層が設けられてなることにより
達成される。
ＤＨ禍造を有する埋め込み型半導体レーザにおいて、上
記の欠点を解消ｒるためには、ストライプ領域を挟む領
域であって、なおかっ、活性層に近接した領域に絶縁物
よりなる層を形成することが最も有効な方法である。
記の欠点を解消ｒるためには、ストライプ領域を挟む領
域であって、なおかっ、活性層に近接した領域に絶縁物
よりなる層を形成することが最も有効な方法である。
その場合、埋め込み型である関係上、絶縁物層のストラ
イプ１こ対応する領域を除去して開口を設け、ストライ
プ領域を挟む領域には絶縁物層が形成されたままの状態
で結晶成長を行なうこととなるが、上記の開口の幅、す
なわち、ストライプの幅は通常数〔μｍｎ〕程度と比較
的狭いのでこの上に成長する半導体は単結晶とならず多
結晶化してしまうという工程上の困難性が存在する。
イプ１こ対応する領域を除去して開口を設け、ストライ
プ領域を挟む領域には絶縁物層が形成されたままの状態
で結晶成長を行なうこととなるが、上記の開口の幅、す
なわち、ストライプの幅は通常数〔μｍｎ〕程度と比較
的狭いのでこの上に成長する半導体は単結晶とならず多
結晶化してしまうという工程上の困難性が存在する。
ところが、絶縁物層に設けられた開口に露出している下
層の手番体層を溝状に掘り下げてその露出表面債を大き
くなすことによって、続く層成長工程における成長溶液
との接触面積を大きくなせば、上記の開口の幅がストラ
イプの幅、つまり、数〔μ＋ｎ）程度であっても開口の
上に単結晶層が成長することが確認された。したがって
、半導体レーザの構造をＶ溝あるいはＵ溝を有する埋め
込み型構造とすれば、電流制限部に絶縁物薄層の設けら
れてなる半纏体８レーザを実現することが可能である。
層の手番体層を溝状に掘り下げてその露出表面債を大き
くなすことによって、続く層成長工程における成長溶液
との接触面積を大きくなせば、上記の開口の幅がストラ
イプの幅、つまり、数〔μ＋ｎ）程度であっても開口の
上に単結晶層が成長することが確認された。したがって
、半導体レーザの構造をＶ溝あるいはＵ溝を有する埋め
込み型構造とすれば、電流制限部に絶縁物薄層の設けら
れてなる半纏体８レーザを実現することが可能である。
本発明は、上記の原理にもとづいて完成されたものであ
り、Ｖ ｉｋ、あるいはＵ溝を有する埋め込み型半導体
レーザにおいて、第１回成長工程終了後、ストライプ領
域に溝を形成するために、ストライブ領域を挟む領域に
エツチングマスクとして形成されている二酸化シリコン
（Ｓ ＋ （Ｊ２ ） 、！等よりなる絶縁物薄層を、
エツチング工程が終了したのちも除去せずに、そのまま
の状態で第２回成長工程を実行して、電流制限部に絶縁
物層を形成してなる半導体発光装置である。
り、Ｖ ｉｋ、あるいはＵ溝を有する埋め込み型半導体
レーザにおいて、第１回成長工程終了後、ストライプ領
域に溝を形成するために、ストライブ領域を挟む領域に
エツチングマスクとして形成されている二酸化シリコン
（Ｓ ＋ （Ｊ２ ） 、！等よりなる絶縁物薄層を、
エツチング工程が終了したのちも除去せずに、そのまま
の状態で第２回成長工程を実行して、電流制限部に絶縁
物層を形成してなる半導体発光装置である。
上記の構造にあっては、電流制限機能は、従来技術にお
ける如き、逆方向ｐｎ接合にょフてではな（、活性層を
挟んでその近傍に設けられた絶縁物層により実現される
ため、その電流制限効果は従来技術に比してはるかに向
上し、更に上記せるザイリスタ効果等も有効に防止する
ことができる。
ける如き、逆方向ｐｎ接合にょフてではな（、活性層を
挟んでその近傍に設けられた絶縁物層により実現される
ため、その電流制限効果は従来技術に比してはるかに向
上し、更に上記せるザイリスタ効果等も有効に防止する
ことができる。
（６）発明の実施例
以下図面を参照しつつ、本発明の一実施例に係る半導体
発光装置について説明し、本発明の構成と特有の効果と
を明らかにする。
発光装置について説明し、本発明の構成と特有の効果と
を明らかにする。
一例として、インジウムガリウムヒ素リン（丁ｎＧａＡ
ｓＰ）／インジウムリン（ＩｎＰ）系半４体よりなるＩ
） Ｉ−１構造のＶ溝環め込み型半導体レーザ（以下、
Ｖ Ｓ Ｈレーザという。）の製造工程について述べる
。
ｓＰ）／インジウムリン（ＩｎＰ）系半４体よりなるＩ
） Ｉ−１構造のＶ溝環め込み型半導体レーザ（以下、
Ｖ Ｓ Ｈレーザという。）の製造工程について述べる
。
第２図参照
ｎ型不純物をｌ Ｘ １０１８［ｃｍ ”Ｊ程度含有す
るｎ型インジウムリン（ｎｒｎＰ）よりなる厚さ３００
（’μＩｎ）程度の基板１１の＜ １００ ＞面上に
、第１回成長工程として、Ｌ Ｐ Ｅ法を使用すること
により、（イ）ｎ型不純物をＩ Ｘ １０１８（ｃａｎ
−３）・程度含有するｎ型インジウムリン（ｎ ｆ旧つ
よりなり厚さが５〔μＩＩｌ］程度である下部クラッド
層１２、及び、（ロ）ｎ型不純物を５〜１０ Ｘ ＩＱ
１７［ｃｍ−“４〕程度含有するｎ型インジウムリン（
ｐｌｎＰ）よりなり厚さか１．５〔μ■〕程度のｐ型層
１３を順次形成する。
るｎ型インジウムリン（ｎｒｎＰ）よりなる厚さ３００
（’μＩｎ）程度の基板１１の＜ １００ ＞面上に
、第１回成長工程として、Ｌ Ｐ Ｅ法を使用すること
により、（イ）ｎ型不純物をＩ Ｘ １０１８（ｃａｎ
−３）・程度含有するｎ型インジウムリン（ｎ ｆ旧つ
よりなり厚さが５〔μＩＩｌ］程度である下部クラッド
層１２、及び、（ロ）ｎ型不純物を５〜１０ Ｘ ＩＱ
１７［ｃｍ−“４〕程度含有するｎ型インジウムリン（
ｐｌｎＰ）よりなり厚さか１．５〔μ■〕程度のｐ型層
１３を順次形成する。
続いて、スパッタ成長法を使用して全ｍＪに二酸化シリ
コン（Ｓｉす２）よりなる薄層２１を２．０００１：λ
〕程度の厚さに形成し、この薄層２１上にフォトＩＪツ
クラフイー法を用いて＜１１０＞方向で光軸に沿う方向
に幅３〜４ 〔μｌｎｌ程度の開口２１′を形成する。
コン（Ｓｉす２）よりなる薄層２１を２．０００１：λ
〕程度の厚さに形成し、この薄層２１上にフォトＩＪツ
クラフイー法を用いて＜１１０＞方向で光軸に沿う方向
に幅３〜４ 〔μｌｎｌ程度の開口２１′を形成する。
第３図参照
上記の開口２１′の設けられた二酸化シリコン（ｓｉ０
２）よりなる薄層２１をエツチングマスクとし、堪能（
１４ＣＩ）をエッチャントとしてなすウェットエツチン
グ法を使用してｐ型層１３のエツチングを実行し、その
先端が下部り゛ラッド層１２にコ奉する、Ｖ１４” ２
２を形成ｒる。この■溝２２内には次工程により発光部
が形成されることとなる。
２）よりなる薄層２１をエツチングマスクとし、堪能（
１４ＣＩ）をエッチャントとしてなすウェットエツチン
グ法を使用してｐ型層１３のエツチングを実行し、その
先端が下部り゛ラッド層１２にコ奉する、Ｖ１４” ２
２を形成ｒる。この■溝２２内には次工程により発光部
が形成されることとなる。
第４図参照
上記の工程終了後、二酸化シリコノ（δ１（Ｊ２）より
なる薄層２１を除去することなく、そのままの状態で、
Ｌ Ｐ Ｅ法を１史用した振２回成長工程を実行し、（
ハ）ｎ型不純物をＩ Ｘ ＩＱ１８（ｃｍ−３）程度含
有するｎ型インジウムリン（ｎＩｎＰ）よりなる層１４
．１４’、（ニ）ｎ型不純物を５ Ｘ １０１７［ｃａ
ｎ ”］程度含有するｎ型インジウムガリウムヒ素リン
（ｎ ＩｎＧａ ＡｓＰ ）よりなる層１５．１５′、
（ホ）ｎ型不純物をＩ Ｘ １０１８［’ｃｍ−３］程
度含有するｐ’ 、”Ｊｊ９インジウムリン（ｐＩｎＰ
）よリナル上部りラット層１６、（へ）ｎ型不純物をＩ
Ｘ １０１８〔ｃａｎ ”Ｊ程度含有するｐ型イン／
ウムヵリウムヒ素す ン（ｐＩｎ Ｑａ Ａｓ Ｐ ）
よりなり厚さが１−１．５［μｌｎｌ程度であるコノタ
クト層１７を順次形成してＶＳＨレーザを構成する積層
体を完成する。
なる薄層２１を除去することなく、そのままの状態で、
Ｌ Ｐ Ｅ法を１史用した振２回成長工程を実行し、（
ハ）ｎ型不純物をＩ Ｘ ＩＱ１８（ｃｍ−３）程度含
有するｎ型インジウムリン（ｎＩｎＰ）よりなる層１４
．１４’、（ニ）ｎ型不純物を５ Ｘ １０１７［ｃａ
ｎ ”］程度含有するｎ型インジウムガリウムヒ素リン
（ｎ ＩｎＧａ ＡｓＰ ）よりなる層１５．１５′、
（ホ）ｎ型不純物をＩ Ｘ １０１８［’ｃｍ−３］程
度含有するｐ’ 、”Ｊｊ９インジウムリン（ｐＩｎＰ
）よリナル上部りラット層１６、（へ）ｎ型不純物をＩ
Ｘ １０１８〔ｃａｎ ”Ｊ程度含有するｐ型イン／
ウムヵリウムヒ素す ン（ｐＩｎ Ｑａ Ａｓ Ｐ ）
よりなり厚さが１−１．５［μｌｎｌ程度であるコノタ
クト層１７を順次形成してＶＳＨレーザを構成する積層
体を完成する。
この層構成において、ｎ型イン／ウムリン（ｎＩｎＰ）
よりなる層のうち、層１４は、Ｖ溝の外に形成されて厚
さ０３〜０．５［μｍ１１〕となり、同じ（層１４′は
Ｖ溝内に形成されて下部クラッド層となり、その表面は
図示せる如（下方に凸の弧状となり、さらに、中央部の
厚さは左右の厚さより大きく、１．５〔μｍ１〕〕程度
となるっまた、０型インジウムヵリウムヒ素リンＣｎ
１ｎＱａＡｑ Ｐ ）よりなる脂のうち層１５は■溝の
外に形成されて、厚さ０２、〔μｌ１１）となり、同じ
＜ ＩＦ＝ｉ １５’はＶ ７ｉ内に形成されて、中央
部が厚いデルタ状の活１生層となり、この発光波長は１
３〔μｍｎ〕程瓜である。
よりなる層のうち、層１４は、Ｖ溝の外に形成されて厚
さ０３〜０．５［μｍ１１〕となり、同じ（層１４′は
Ｖ溝内に形成されて下部クラッド層となり、その表面は
図示せる如（下方に凸の弧状となり、さらに、中央部の
厚さは左右の厚さより大きく、１．５〔μｍ１〕〕程度
となるっまた、０型インジウムヵリウムヒ素リンＣｎ
１ｎＱａＡｑ Ｐ ）よりなる脂のうち層１５は■溝の
外に形成されて、厚さ０２、〔μｌ１１）となり、同じ
＜ ＩＦ＝ｉ １５’はＶ ７ｉ内に形成されて、中央
部が厚いデルタ状の活１生層となり、この発光波長は１
３〔μｍｎ〕程瓜である。
第２回成長工程において、上記の積層体のうち二酸化シ
リコン（Ｓｉ（Ｊ２）よりなる薄ＪＶ ２１上に成長し
た層は多結晶化するが、ストライプに対応する領域上す
なわら、＼ｌｌ東上領域では、単結晶層が成長するため
、絶縁物層２トり介在したこと１こよる不利益は全（な
い。
リコン（Ｓｉ（Ｊ２）よりなる薄ＪＶ ２１上に成長し
た層は多結晶化するが、ストライプに対応する領域上す
なわら、＼ｌｌ東上領域では、単結晶層が成長するため
、絶縁物層２トり介在したこと１こよる不利益は全（な
い。
なお、第２回成長工程を実行するための成長温度は６０
０ （’Ｕ）程度以上であれば足りるが、高温であるほ
ど結晶、性がよく、例えば７００〔０Ｃ′３程度で成長
を行なった場合、■溝内部はもらろんその周辺数〔μＩ
ｎ）に支ぶ領域上で単結晶層が成長することが確認され
た。
０ （’Ｕ）程度以上であれば足りるが、高温であるほ
ど結晶、性がよく、例えば７００〔０Ｃ′３程度で成長
を行なった場合、■溝内部はもらろんその周辺数〔μＩ
ｎ）に支ぶ領域上で単結晶層が成長することが確認され
た。
最後に、公知の手法をもって、上面全面に金・亜鉛（Ａ
ＩＪ １１ Ｚｎ ）よりなる正ｉＫ ４（ｉ １８、
更に、基板１１を裏面から１００〔μｍ「）〕程度の厚
さとなるまで研磨して厚さを調整したのち、裏面全面に
金・スス（Ａｕ・Ｓｎ）よりなる負電極１９をそれぞれ
形成する。
ＩＪ １１ Ｚｎ ）よりなる正ｉＫ ４（ｉ １８、
更に、基板１１を裏面から１００〔μｍ「）〕程度の厚
さとなるまで研磨して厚さを調整したのち、裏面全面に
金・スス（Ａｕ・Ｓｎ）よりなる負電極１９をそれぞれ
形成する。
上記により完成されたＶ Ｓ １３レーザを発振させた
ところ、活性層の幅３ 〔μ＋ｎ〕、共振長２５０［μ
Ｉ１１］程度において、しきい値電流は８０ （ｌｎＡ
）であり、数１０ （ｌｎＷ］程度の大出力に至るまで
飽和がな（、従来技術において問題となっていたリーク
電流やサイリスタ効果等が、有効に防止されていること
が確認された。
ところ、活性層の幅３ 〔μ＋ｎ〕、共振長２５０［μ
Ｉ１１］程度において、しきい値電流は８０ （ｌｎＡ
）であり、数１０ （ｌｎＷ］程度の大出力に至るまで
飽和がな（、従来技術において問題となっていたリーク
電流やサイリスタ効果等が、有効に防止されていること
が確認された。
（７）発明の詳細
な説明せるとおり、本発明によれば、ＤＨ構造を有し、
活性層を含む発光領域が光軸に沿うストライプ領域に設
けられており、このストライプ領域を挟んで電流制限部
が設けられてなる半導体発光装置において、電流制限効
果が向上している半導体発光装置を提供することができ
る。
活性層を含む発光領域が光軸に沿うストライプ領域に設
けられており、このストライプ領域を挟んで電流制限部
が設けられてなる半導体発光装置において、電流制限効
果が向上している半導体発光装置を提供することができ
る。
第１図は、従来技術におけるＤＨ構造のＶＳＢレーザの
基本構造の一例を示す断面図であり、第２図乃至第４図
は、本実施例におけるＶＳＢレーザの製造工程における
各主要工程完了後の基板断面図である。なお、第１図乃
至第４図は、全て光の放射方向から見た図である。 ｌ、１１・・・・・・基板（ｎｌｎＰ） 、２．１２・
・・・・・下部クラッド層（ｎｌｎＰ） 、３・・・・
・・電流制限層下層（ｐＩｎ Ｐ ）、１３・・・・・
・ｐ型インノウムリン（ｐＩｎＰ）層、４・・・・・電
流制限層上層（、ｎＩｎＰ） 、１４・・・・・・ｎ型
インンウムリ７ （ｎＩｎＰ）層、４′、１４’ ・−
−−−−下部クラット層（ｎｌ、ｎＰ）、５．１５・・
・・・・０型インジウムガリウムヒ素リン（口Ｉｎ（ｊ
ａ Ａ、ｓ Ｐ ）層、５′、１５′・・・・・・活性
層（ｎＩｎＧａＡｓＰ ）、６．１６・・・・・・上部
クラッド層（ｐＩｎＰ） 、７．１７・・・・・・コン
タクト層（ｐＩｎ（ｊａＡｓＰ ） 、８．１８・・・
・・・正電極（Ａｕ−Ｚｎ） 、９．１９・・・・・・
負電極（ＡＩＪ −８ｎ ） 、２］ 一本発明の要旨
であり、電流制限機能を有ｒる絶縁物薄層（Ｓｉ０２層
）、２１′・・・・・・Ｓ １ｃ１２薄層に設けられた
開口、２２・・・・・・発光部形成用■溝。 代理人 弁理士 松岡宏四部 第４閃
基本構造の一例を示す断面図であり、第２図乃至第４図
は、本実施例におけるＶＳＢレーザの製造工程における
各主要工程完了後の基板断面図である。なお、第１図乃
至第４図は、全て光の放射方向から見た図である。 ｌ、１１・・・・・・基板（ｎｌｎＰ） 、２．１２・
・・・・・下部クラッド層（ｎｌｎＰ） 、３・・・・
・・電流制限層下層（ｐＩｎ Ｐ ）、１３・・・・・
・ｐ型インノウムリン（ｐＩｎＰ）層、４・・・・・電
流制限層上層（、ｎＩｎＰ） 、１４・・・・・・ｎ型
インンウムリ７ （ｎＩｎＰ）層、４′、１４’ ・−
−−−−下部クラット層（ｎｌ、ｎＰ）、５．１５・・
・・・・０型インジウムガリウムヒ素リン（口Ｉｎ（ｊ
ａ Ａ、ｓ Ｐ ）層、５′、１５′・・・・・・活性
層（ｎＩｎＧａＡｓＰ ）、６．１６・・・・・・上部
クラッド層（ｐＩｎＰ） 、７．１７・・・・・・コン
タクト層（ｐＩｎ（ｊａＡｓＰ ） 、８．１８・・・
・・・正電極（Ａｕ−Ｚｎ） 、９．１９・・・・・・
負電極（ＡＩＪ −８ｎ ） 、２］ 一本発明の要旨
であり、電流制限機能を有ｒる絶縁物薄層（Ｓｉ０２層
）、２１′・・・・・・Ｓ １ｃ１２薄層に設けられた
開口、２２・・・・・・発光部形成用■溝。 代理人 弁理士 松岡宏四部 第４閃
Claims (1)
- ダブルへテロ構造を有する半導体発光装置において、活
性層は光軸に沿い幅の狭いストライプ領域に制限されて
おり、該活性層の光軸と直交する断面の厚さはその中央
部において左右部におけるより大きくされており、前記
ストライプ領域を挟む領域には前記活性層に近接して絶
縁物薄層が設けられてなることを特徴とする半導体レー
ザｉＩ′ｉ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22317682A JPS59112674A (ja) | 1982-12-20 | 1982-12-20 | 半導体発光装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22317682A JPS59112674A (ja) | 1982-12-20 | 1982-12-20 | 半導体発光装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59112674A true JPS59112674A (ja) | 1984-06-29 |
Family
ID=16793993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22317682A Pending JPS59112674A (ja) | 1982-12-20 | 1982-12-20 | 半導体発光装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59112674A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4966863A (en) * | 1988-07-20 | 1990-10-30 | Mitsubishi Denki Kabushiki Kaisha | Method for producing a semiconductor laser device |
| US5440147A (en) * | 1991-04-16 | 1995-08-08 | France Telecom | Optoelectric device having a very low stray capacitance and its production process |
-
1982
- 1982-12-20 JP JP22317682A patent/JPS59112674A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4966863A (en) * | 1988-07-20 | 1990-10-30 | Mitsubishi Denki Kabushiki Kaisha | Method for producing a semiconductor laser device |
| US5440147A (en) * | 1991-04-16 | 1995-08-08 | France Telecom | Optoelectric device having a very low stray capacitance and its production process |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07135369A (ja) | 半導体レーザおよびその製造方法 | |
| JPS58216486A (ja) | 半導体レ−ザおよびその製造方法 | |
| US5665612A (en) | Method for fabricating a planar buried heterostructure laser diode | |
| JPS59112674A (ja) | 半導体発光装置 | |
| JP2869995B2 (ja) | 高抵抗半導体層埋め込み型半導体レーザの製造方法 | |
| JPS58220486A (ja) | 半導体発光素子の製造方法 | |
| JPS63269593A (ja) | 半導体レ−ザ装置とその製造方法 | |
| JPS58219789A (ja) | 埋込み型光半導体装置 | |
| JPS6174386A (ja) | 半導体素子 | |
| JPH0770758B2 (ja) | 発光半導体装置 | |
| JPH03119777A (ja) | 埋込みヘテロ型半導体レーザ装置およびその製造方法 | |
| JPS6318874B2 (ja) | ||
| JPH07131110A (ja) | 半導体レーザ装置の製造方法 | |
| JPS60137087A (ja) | 半導体レ−ザ装置 | |
| JPS627719B2 (ja) | ||
| KR100239498B1 (ko) | 반도체 레이저 다이오드 제조방법 | |
| JPH05129723A (ja) | 埋込ヘテロ構造半導体レーザ及びその製造方法 | |
| JPS62259490A (ja) | 埋め込みヘテロ構造半導体レ−ザ | |
| JPS5574196A (en) | Semiconductor laser | |
| JPS61280687A (ja) | 埋め込み型発光ダイオ−ド | |
| JPH04257284A (ja) | 埋め込みヘテロ構造半導体レーザ | |
| JPH0377675B2 (ja) | ||
| JPS62217690A (ja) | 半導体発光装置及びその製造方法 | |
| JPS61281560A (ja) | 半導体面発光素子の製造方法 | |
| JPS5896791A (ja) | 半導体発光装置の製造方法 |