JPS61281560A - 半導体面発光素子の製造方法 - Google Patents
半導体面発光素子の製造方法Info
- Publication number
- JPS61281560A JPS61281560A JP60123071A JP12307185A JPS61281560A JP S61281560 A JPS61281560 A JP S61281560A JP 60123071 A JP60123071 A JP 60123071A JP 12307185 A JP12307185 A JP 12307185A JP S61281560 A JPS61281560 A JP S61281560A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- algaas
- gaas
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は光通信又は情報処理用の半導体面発光素子の
製造方法に関する。
製造方法に関する。
（従来の技術）
この種の半導体面発光素子の一例が特願昭５９−１７６
３号に提案されている。そこに提案された素子構造をＡ
Ｉ Ｇ ａ Ａ ｓ ／ Ｇ ａ Ａ ｓ系の発光ダ
イオードに適用した場合の、その製造方法は以下の通り
となる。
３号に提案されている。そこに提案された素子構造をＡ
Ｉ Ｇ ａ Ａ ｓ ／ Ｇ ａ Ａ ｓ系の発光ダ
イオードに適用した場合の、その製造方法は以下の通り
となる。
先ず、ｐ型ＧａＡｓ基板上に電流狭窄のためのｎ型Ｇａ
Ａｓ電流ブロック層を一回目の液相エピタキシャル成長
（以下ＬＰＥ成長と称する場合がある）させる。次に、
電流ブロック層に電流通路用の円形の穴をエツチング形
成し、その後に、二回目のＬＰＥ成長を行ってｐ型Ａｕ
ＧａＡｓクラッド層、ｐ型ＡＪＬＧａＡｓ活性層、ｎ型
ＡｌＧａＡｓクラッド層及びｎ型ＧａＡｓキャップ層を
連続して形成する。ここで、連続してとは二回目のＬＰ
Ｅ成長工程の途中において、成長炉に対し、ウェハの出
し入れを行わないことを意味する。
Ａｓ電流ブロック層を一回目の液相エピタキシャル成長
（以下ＬＰＥ成長と称する場合がある）させる。次に、
電流ブロック層に電流通路用の円形の穴をエツチング形
成し、その後に、二回目のＬＰＥ成長を行ってｐ型Ａｕ
ＧａＡｓクラッド層、ｐ型ＡＪＬＧａＡｓ活性層、ｎ型
ＡｌＧａＡｓクラッド層及びｎ型ＧａＡｓキャップ層を
連続して形成する。ここで、連続してとは二回目のＬＰ
Ｅ成長工程の途中において、成長炉に対し、ウェハの出
し入れを行わないことを意味する。
（発明が解決しようとする問題点）
上述した構造の素子を発光ピークが８７０ｎｍ以下の発
光素子に応用すると、活性層で発光した光の全パワーの
約５０％がＧａＡｓ基板に吸収されてしまうという問題
がある。
光素子に応用すると、活性層で発光した光の全パワーの
約５０％がＧａＡｓ基板に吸収されてしまうという問題
がある。
この吸収を少なくするためには、ＧａＡｓ基板の代り活
性層よりもエネルギーキャップの大きなＡＭＧ ａＡ
ｓ基板を使用する必要がある。しかしながら、ＡｕＧａ
Ａｓの表面は酸化され易いため、通常のウェットエツチ
ングを用いて電流ブロック層に電流通路用の穴を形成す
ると、ＡｌＧａＡｓ基板が外気に接触し、その表面に酸
化層が形成されてしまう。
性層よりもエネルギーキャップの大きなＡＭＧ ａＡ
ｓ基板を使用する必要がある。しかしながら、ＡｕＧａ
Ａｓの表面は酸化され易いため、通常のウェットエツチ
ングを用いて電流ブロック層に電流通路用の穴を形成す
ると、ＡｌＧａＡｓ基板が外気に接触し、その表面に酸
化層が形成されてしまう。
これがため、穴形成後のＡＪＩＧａＡｓ基板上への二回
目の液相エピタキシャル成長は極めて困難であるという
問題があった。
目の液相エピタキシャル成長は極めて困難であるという
問題があった。
従って、この発明の目的は、ＡｕＧａＡｓ基板の表面に
酸化層を生じさせることなく電流ブロック層に電流通路
用の穴を開けることが出来ると共に、この穴開けに連続
してダブルヘテロ接合を構成する各層を困難無く成長さ
せることが出来る半導体面発光素子の製造方法を提供す
ることにある。
酸化層を生じさせることなく電流ブロック層に電流通路
用の穴を開けることが出来ると共に、この穴開けに連続
してダブルヘテロ接合を構成する各層を困難無く成長さ
せることが出来る半導体面発光素子の製造方法を提供す
ることにある。
（問題点を解決するための手段）
この目的の達成を図るため、この発明によれば、先ず第
一導電型のＧａＡｓ予備基板上に、第一導電型のＡｌＧ
ａＡｓ層と、第二導電型のＧａＡｓ電流ブロック層とを
順次に成長させる。この場合の各層の成長は液相エピタ
キシャル成長はもとより、他の任意好適な方法で行うこ
とが出来る。また、このＡｌＧａＡｓ層のエネルギーギ
ャップを活性層の発光波長に対応するエネルギーキャッ
プよりも大きく設定しておく。
一導電型のＧａＡｓ予備基板上に、第一導電型のＡｌＧ
ａＡｓ層と、第二導電型のＧａＡｓ電流ブロック層とを
順次に成長させる。この場合の各層の成長は液相エピタ
キシャル成長はもとより、他の任意好適な方法で行うこ
とが出来る。また、このＡｌＧａＡｓ層のエネルギーギ
ャップを活性層の発光波長に対応するエネルギーキャッ
プよりも大きく設定しておく。
次に、このようにして得られたウェハの電流ブロック層
に厚みの中途までエツチングを行って円形の溝を形成し
、次にウェハを成長炉に入れ、液相エピタキシャル成長
時のメルトバックを用いて、電流ブロック層に、下地の
Ａｌ（ｚａＡｓ層に達する電流通路用の穴を、形成する
。
に厚みの中途までエツチングを行って円形の溝を形成し
、次にウェハを成長炉に入れ、液相エピタキシャル成長
時のメルトバックを用いて、電流ブロック層に、下地の
Ａｌ（ｚａＡｓ層に達する電流通路用の穴を、形成する
。
続いて、このウェハを成長炉外に取り出さずに、このよ
うな電流通路用の穴が形成されたウェハ」二に、メルト
バンク工程に引き続き、ダブルヘテロ接合を形成するＡ
ｕＧａＡｓ第一クラッド層、Ａ見ＧａＡｓ活性層及びＡ
すＧａＡｓ第二クラッド層を順次に液相エピタキシャル
成長させる。
うな電流通路用の穴が形成されたウェハ」二に、メルト
バンク工程に引き続き、ダブルヘテロ接合を形成するＡ
ｕＧａＡｓ第一クラッド層、Ａ見ＧａＡｓ活性層及びＡ
すＧａＡｓ第二クラッド層を順次に液相エピタキシャル
成長させる。
次に（１；ａＡｓ″Ｔ′−備基板を適当な方法で完全に
除去し、ＧａＡｓ電流ブロック層の下地のＡｌＧａＡｓ
層をこの面発光素子の本来の基板にする。
除去し、ＧａＡｓ電流ブロック層の下地のＡｌＧａＡｓ
層をこの面発光素子の本来の基板にする。
尚、以下の説明においてこのＡｌＧａＡｓ層をＡＩＧ
ａＡ ｓ基板と称する場合がある。
ａＡ ｓ基板と称する場合がある。
続いて、第二クラッド層上に直接、或いは所要に応じて
キャップ層等の層を液相エピタキシャル成長させた後、
蒸着或いはスパッタリング等の通常の半導体技術を用い
てｎ側及びｐ側電極をそれぞれ形成し、半導体面発光素
子を完成する。
キャップ層等の層を液相エピタキシャル成長させた後、
蒸着或いはスパッタリング等の通常の半導体技術を用い
てｎ側及びｐ側電極をそれぞれ形成し、半導体面発光素
子を完成する。
（作用）
このように、この発明によれば、同一の液相エタキシャ
ル成長工程中において、ＧａＡｓ電流ブロック層に対す
る電流通路用の六開けのためのメルトバックと、−のメ
ルトバック工程に続くダブルヘテロ接合を構成する各層
の成長とを行うので、この液相エピタキシャル成長工程
中に基板となるべきＡｕＧａＡｓ層が外気に露出される
ことがない。従って、このＡｌＧａＡｓ層の表面に酸化
層を生じさせることが無い。従って、ダブルヘテロ接合
層のＬＰＥ成長を困難なく行える。
ル成長工程中において、ＧａＡｓ電流ブロック層に対す
る電流通路用の六開けのためのメルトバックと、−のメ
ルトバック工程に続くダブルヘテロ接合を構成する各層
の成長とを行うので、この液相エピタキシャル成長工程
中に基板となるべきＡｕＧａＡｓ層が外気に露出される
ことがない。従って、このＡｌＧａＡｓ層の表面に酸化
層を生じさせることが無い。従って、ダブルヘテロ接合
層のＬＰＥ成長を困難なく行える。
さらに、素子のＡＪＬＧａＡｓ基板は光を吸収しないの
で、ＧａＡｓ層を基板とする従来の場合よりも発光出力
が約二倍程度となる。
で、ＧａＡｓ層を基板とする従来の場合よりも発光出力
が約二倍程度となる。
（実施例）
以下、図面を参照して、この発明の半導体装置光素子の
実施例につき説明する。
実施例につき説明する。
第１図（Ａ）〜（Ｇ）に示す製造工程図を参照して説明
する。尚、各図は主要製造段階でのウェハの状態を示す
断面図であり、断面を表わすハツチング等は一部分を除
き省略しである。各構成成分の寸法、形状及び配置関係
はこの発明が理解出来る程度に概略的に示しであるにす
ぎない。また、以下の実施例では第一導電型をｐ型とし
、第二導電型をｎ型として説明する。
する。尚、各図は主要製造段階でのウェハの状態を示す
断面図であり、断面を表わすハツチング等は一部分を除
き省略しである。各構成成分の寸法、形状及び配置関係
はこの発明が理解出来る程度に概略的に示しであるにす
ぎない。また、以下の実施例では第一導電型をｐ型とし
、第二導電型をｎ型として説明する。
この発明においては、先ず、ｐ型ＧａＡｓ予備基板１０
の上にｐｆｆｉＡｕＧａＡｓ層１１及びｎ型ＧａＡｓ電
流ブロック層（又は電流狭窄層ともいう）１２を、−回
目の液相エピタギシャル成長工程により、順次に連続成
長させ、第１図（Ａ）に示すようなウェハを得る。この
場合、予備基板１０の厚みを約３５０ ＃Ｌｍとし、Ａ
ＪＩＧａＡｓ層１１の層厚を約５０１Ｌｍとし、ＧａＡ
ｓ電流ブロック層１２の層厚を約１０ｇｍとする。また
、このｐ型ＡｕＧａＡｓ層１１のエネルギーギャップを
後述する発光のための活性層の発光波長に対応するエネ
ルギーギャップよりも大きく設定する。
の上にｐｆｆｉＡｕＧａＡｓ層１１及びｎ型ＧａＡｓ電
流ブロック層（又は電流狭窄層ともいう）１２を、−回
目の液相エピタギシャル成長工程により、順次に連続成
長させ、第１図（Ａ）に示すようなウェハを得る。この
場合、予備基板１０の厚みを約３５０ ＃Ｌｍとし、Ａ
ＪＩＧａＡｓ層１１の層厚を約５０１Ｌｍとし、ＧａＡ
ｓ電流ブロック層１２の層厚を約１０ｇｍとする。また
、このｐ型ＡｕＧａＡｓ層１１のエネルギーギャップを
後述する発光のための活性層の発光波長に対応するエネ
ルギーギャップよりも大きく設定する。
次に、このウェハの電流ブロック層１２の、発光素子の
中心を含むその付近に下地のＡＪＩＧ ａＡ ｓ層１１
に達する深さの、円形の電流通路用の穴！４を形成する
（第１図（Ｃ））。このため、第１図（Ｂ）に示すよう
に、ＧａＡｓ電流ブロック層１２に、その厚みの一部分
にわたる（すなわち下地のＡｕＧａＡｓ層１１に達しな
い）深さく例えば約５ＪＬｍの深さ）の円形の溝１６を
エツチング形成する。この場合のエツチング液を硫酸系
の溶液、例えば硫酸：過酸化水素：水＝４：１：１の溶
液とする。続いて、このＧａＡｓ電流ブロック層１２の
メルトバックを行う。このため、溝付きウェハを二回目
の液相エピタキシャル成長を行うための液相エピタキシ
ャル成長炉内に入れる。そして、第１図（Ｃ）に示すよ
うに、このＬＰＥ成長時に、溝１Ｂが形成されているｎ
型ＧａＡｓ電流ブロック層１２の表面を未飽和のＧａＡ
ｓを溶質とするＧａ溶液Ｉ８に接触させて電流ブロック
層１２をエツチングし、ｐ型ＡＪＩＧａＡｓ層１１の表
面を露出させる。このメルトバックを行うためのＬＰＥ
成長の条件を、例えば、Ｈ２雰囲気中で、温度を約８０
０℃とし、約５分間とする。
中心を含むその付近に下地のＡＪＩＧ ａＡ ｓ層１１
に達する深さの、円形の電流通路用の穴！４を形成する
（第１図（Ｃ））。このため、第１図（Ｂ）に示すよう
に、ＧａＡｓ電流ブロック層１２に、その厚みの一部分
にわたる（すなわち下地のＡｕＧａＡｓ層１１に達しな
い）深さく例えば約５ＪＬｍの深さ）の円形の溝１６を
エツチング形成する。この場合のエツチング液を硫酸系
の溶液、例えば硫酸：過酸化水素：水＝４：１：１の溶
液とする。続いて、このＧａＡｓ電流ブロック層１２の
メルトバックを行う。このため、溝付きウェハを二回目
の液相エピタキシャル成長を行うための液相エピタキシ
ャル成長炉内に入れる。そして、第１図（Ｃ）に示すよ
うに、このＬＰＥ成長時に、溝１Ｂが形成されているｎ
型ＧａＡｓ電流ブロック層１２の表面を未飽和のＧａＡ
ｓを溶質とするＧａ溶液Ｉ８に接触させて電流ブロック
層１２をエツチングし、ｐ型ＡＪＩＧａＡｓ層１１の表
面を露出させる。このメルトバックを行うためのＬＰＥ
成長の条件を、例えば、Ｈ２雰囲気中で、温度を約８０
０℃とし、約５分間とする。
このメルトバックに引き続き、同一の成長炉中における
同一のＬＰＥ成長工程で、穴１４が形成されて露出した
ＡｕＧａＡｓ層１１の表面及び残存する電流ブロック層
１２上にダブルヘテロ（ＤＨ）接合を構成するＰ型Ａｆ
ＬＧａＡｓの第一クラッド層２０、ｐ型ＡｌＧａＡｓ活
性層２２及びｎ型ＡＪＩＧａＡｓの第二クラッド層２４
を順次にＬＰＥ成長させる。
同一のＬＰＥ成長工程で、穴１４が形成されて露出した
ＡｕＧａＡｓ層１１の表面及び残存する電流ブロック層
１２上にダブルヘテロ（ＤＨ）接合を構成するＰ型Ａｆ
ＬＧａＡｓの第一クラッド層２０、ｐ型ＡｌＧａＡｓ活
性層２２及びｎ型ＡＪＩＧａＡｓの第二クラッド層２４
を順次にＬＰＥ成長させる。
この場合、ｐ型ＡＪＩＧａＡｓの第一クラッド層２０は
、下地のｐ型ＡｌＧａＡｓ層１１の表面を過飽和のＧａ
溶液に接触させて約２ｇ、ｍの厚みに成長させて、第１
図（Ｄ）に示すようなウェハ状態を得る。この時のＬＰ
Ｅ成長条件は、Ｈ２雰囲気中で、温度を約７９５°Ｃと
し、約２分間とする。
、下地のｐ型ＡｌＧａＡｓ層１１の表面を過飽和のＧａ
溶液に接触させて約２ｇ、ｍの厚みに成長させて、第１
図（Ｄ）に示すようなウェハ状態を得る。この時のＬＰ
Ｅ成長条件は、Ｈ２雰囲気中で、温度を約７９５°Ｃと
し、約２分間とする。
尚、このｐ型ＡｕＧａＡｓの第一クラッド層２０はｐｎ
接合部に注入されたキャリアを活性層２２に閉じ込める
作用をする。
接合部に注入されたキャリアを活性層２２に閉じ込める
作用をする。
次に、これに連続させて、このｐ型ＡＪＬＧａＡｓの第
一クラッド層２０の表面を過飽和のＧａ溶液に接触させ
て、発光のためのｐ型ＡＪＩＧａＡｓの活性層２２を約
１ｐｍの厚みに成長させ、第１図（Ｅ）に示すようなウ
ェハ状態を得る。この時のＬＰＥ成長条件は、Ｈ２雰囲
気中で、温度を約７９４℃とし、約１分間とする。
一クラッド層２０の表面を過飽和のＧａ溶液に接触させ
て、発光のためのｐ型ＡＪＩＧａＡｓの活性層２２を約
１ｐｍの厚みに成長させ、第１図（Ｅ）に示すようなウ
ェハ状態を得る。この時のＬＰＥ成長条件は、Ｈ２雰囲
気中で、温度を約７９４℃とし、約１分間とする。
次に、これに連続させて、このｐ型ＡＪＩＧａＡｓ活性
層２２の表面を過飽和のＧａ溶液に接触させて、ｎ型Ａ
見ＧａＡｓの第二クラッド層２４を、約５ｇｍの厚みに
、成長させ、第１図（Ｆ）に示すようなウェハ状態を得
る。この時のＬＰＥ成長条件は、Ｈ２雰即気中で温度を
約７９３℃とし約５分間とする。尚、このｎ型ＡＪＬＧ
ａＡｓの第二クラッド層２４はｐｎ接合部に注入された
キャリアを活性層２２に閉じ込める作用をする。
層２２の表面を過飽和のＧａ溶液に接触させて、ｎ型Ａ
見ＧａＡｓの第二クラッド層２４を、約５ｇｍの厚みに
、成長させ、第１図（Ｆ）に示すようなウェハ状態を得
る。この時のＬＰＥ成長条件は、Ｈ２雰即気中で温度を
約７９３℃とし約５分間とする。尚、このｎ型ＡＪＬＧ
ａＡｓの第二クラッド層２４はｐｎ接合部に注入された
キャリアを活性層２２に閉じ込める作用をする。
次に、ｐ型ＧａＡｓ予備基板１０を、例えば、アンモニ
ア＋過酸化水素からなるエツチング液を用いて、完全に
エツチング除去する。このエツチングにより、ｐｙ！！
ｉＡｌＧａＡｓ層１１がこの面発光素子の本来の基板と
なる。その後に、ｐ型ＡｌＧａＡｓ基板１１上に電極金
属層例えばＣｒ−Ａｕ層を蒸着する。その後、Ｃｒ−Ａ
ｕ層に、選釈エツチング或いはリフトオフ工程によって
、ｐ側電極２６及び光取り出し窓３０を形成する。さら
に、ｎ型ＡｌＧａＡｓの第二クラッド層２４上に電極金
属層例えばＡｕ−Ｇｅ−Ｎｉ合金相を蒸着してｎ側電極
２８を形成し、第１図（Ｇ）に示すような半導体発光素
子を完成する。
ア＋過酸化水素からなるエツチング液を用いて、完全に
エツチング除去する。このエツチングにより、ｐｙ！！
ｉＡｌＧａＡｓ層１１がこの面発光素子の本来の基板と
なる。その後に、ｐ型ＡｌＧａＡｓ基板１１上に電極金
属層例えばＣｒ−Ａｕ層を蒸着する。その後、Ｃｒ−Ａ
ｕ層に、選釈エツチング或いはリフトオフ工程によって
、ｐ側電極２６及び光取り出し窓３０を形成する。さら
に、ｎ型ＡｌＧａＡｓの第二クラッド層２４上に電極金
属層例えばＡｕ−Ｇｅ−Ｎｉ合金相を蒸着してｎ側電極
２８を形成し、第１図（Ｇ）に示すような半導体発光素
子を完成する。
この発明は上述した実施例にのみ限定されるものではな
い。例えば、この発明の発光素子の層構造は内部電流ブ
ロック層を有する層構造であれば、上述の層構造に限定
されるものではない。
い。例えば、この発明の発光素子の層構造は内部電流ブ
ロック層を有する層構造であれば、上述の層構造に限定
されるものではない。
また、上述した実施例で説明した数値例はこれにのみ限
定されるものではなく、設計に応じて任意好適な値に変
更しても良い。
定されるものではなく、設計に応じて任意好適な値に変
更しても良い。
ｙらに、第一導電型をｎ導電型とし及び第二導電型をｐ
導電型とし、これに対応して必要な変更を行うことが出
来る。
導電型とし、これに対応して必要な変更を行うことが出
来る。
の結合効率を高める。
（発明の効果）
」二連した説明から明らかなように、この発明の半導体
面発光素子の製造方法によれば、Ｌ Ｐ Ｅ成長炉内で
、ＧａＡｓ電流ブロック層に対する電流通路用の穴形成
のためのメルトバック工程と、ダブルヘテロ接合を構成
する各層の液相エピタキシャル成長を連続して行うので
、ＧａＡｓ電流ブロック層の下地のＡｌＧａＡｓ層の表
面が酸化されない。従って、このＡｕＧａＡｓ層１−へ
の上述の液相エピタキシャル成長を困難なく行うことが
出来、成長された各層の結晶性が優れている。
面発光素子の製造方法によれば、Ｌ Ｐ Ｅ成長炉内で
、ＧａＡｓ電流ブロック層に対する電流通路用の穴形成
のためのメルトバック工程と、ダブルヘテロ接合を構成
する各層の液相エピタキシャル成長を連続して行うので
、ＧａＡｓ電流ブロック層の下地のＡｌＧａＡｓ層の表
面が酸化されない。従って、このＡｕＧａＡｓ層１−へ
の上述の液相エピタキシャル成長を困難なく行うことが
出来、成長された各層の結晶性が優れている。
さらに、作製された素子のＡｕＧａＡｓ基板は光を吸収
しないので、ｎ側電極で反射した光も出力として取出す
こ゛とが出来、従って、発光出力が従来よりも二倍程度
に増加する。このため、この素子は光通信だけでなく、
光情報処理の分野にも応用することが出来る。
しないので、ｎ側電極で反射した光も出力として取出す
こ゛とが出来、従って、発光出力が従来よりも二倍程度
に増加する。このため、この素子は光通信だけでなく、
光情報処理の分野にも応用することが出来る。
尚、この発明の方法により製造された面発光素子は、活
性層の湾曲によりレンズ効果を生じ、従って、光出力が
指向性をもち、光ファイバーと
性層の湾曲によりレンズ効果を生じ、従って、光出力が
指向性をもち、光ファイバーと
第１図（Ａ）〜（Ｇ）はこの発明の半導体面発光素子の
製造方法を説明するだめの製造工程図である。 １０・・・ＧａＡｓ予備基板 ！１・＝Ａ ｎ Ｇ ａ Ａ ｓ層（又はＡｌＧａＡｓ
基板）１２・・・Ｇ ａ Ａ”ｓ電流ブロック層１４・
・・電流通路用の穴、 １８・・・円形の溝１８・・・
Ｇａ溶液、 ２０・・・第一クラ・ンド層２２
・・・活性層、 ２４・・・第二クラ・ンド層
２６・・・ｐ側電極、 ２８・・・ｎ側電極３０
・・・光取り出し窓。
製造方法を説明するだめの製造工程図である。 １０・・・ＧａＡｓ予備基板 ！１・＝Ａ ｎ Ｇ ａ Ａ ｓ層（又はＡｌＧａＡｓ
基板）１２・・・Ｇ ａ Ａ”ｓ電流ブロック層１４・
・・電流通路用の穴、 １８・・・円形の溝１８・・・
Ｇａ溶液、 ２０・・・第一クラ・ンド層２２
・・・活性層、 ２４・・・第二クラ・ンド層
２６・・・ｐ側電極、 ２８・・・ｎ側電極３０
・・・光取り出し窓。
Claims (1)
- （１）第一導電型のＧａＡｓ予備基板上に、第一導電型
のＡｌＧａＡｓ層と、第二導電型のＧａＡｓ電流ブロッ
ク層とを順次に成長させる工程と、 該電流ブロック層に電流通路用の穴を形成するための、
液相エピタキシャル成長のメルトバック工程と、 該メルトバック工程に引き続き、前記穴付き電流ブロッ
ク層上に、ダブルヘテロ接合を形成する第一クラッド層
、活性層及び第二クラッド層を順次に液相エピタキシャ
ル成長させる工程と、前記ＧａＡｓ予備基板を除去し、
前記ＡｌＧａＡｓ層を基板にする工程と を含むことを特徴とする半導体面発光素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60123071A JPS61281560A (ja) | 1985-06-06 | 1985-06-06 | 半導体面発光素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60123071A JPS61281560A (ja) | 1985-06-06 | 1985-06-06 | 半導体面発光素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61281560A true JPS61281560A (ja) | 1986-12-11 |
Family
ID=14851470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60123071A Pending JPS61281560A (ja) | 1985-06-06 | 1985-06-06 | 半導体面発光素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61281560A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4921817A (en) * | 1987-07-09 | 1990-05-01 | Mitsubishi Monsanto Chemical Co. | Substrate for high-intensity led, and method of epitaxially growing same |
-
1985
- 1985-06-06 JP JP60123071A patent/JPS61281560A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4921817A (en) * | 1987-07-09 | 1990-05-01 | Mitsubishi Monsanto Chemical Co. | Substrate for high-intensity led, and method of epitaxially growing same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4015865B2 (ja) | 半導体装置の製造方法 | |
| US4883771A (en) | Method of making and separating semiconductor lasers | |
| JP2525788B2 (ja) | 半導体レ−ザ装置の製造方法 | |
| JP2007184644A (ja) | 半導体装置及びその製造方法 | |
| JPS61281560A (ja) | 半導体面発光素子の製造方法 | |
| JPS61281561A (ja) | 半導体面発光素子の製造方法 | |
| JPS6174386A (ja) | 半導体素子 | |
| JP4799582B2 (ja) | 半導体装置の製造方法 | |
| JPS6381887A (ja) | 半導体レ−ザ装置およびその製造方法 | |
| KR910005392B1 (ko) | 접합전류 제한 영역을 갖는 이중 헤테로 접합형 발광다이오드의 제조방법 | |
| JPS59108386A (ja) | 半導体発光装置 | |
| KR100349662B1 (ko) | 산화층을 이용한 전류차단구조 및 그를 이용한 양자점레이저다이오드의 제조 방법 | |
| KR100261247B1 (ko) | 레이저 다이오드의 제조방법 | |
| KR100388531B1 (ko) | 아이형 리지를 가지는 반도체 레이저 다이오드의 제조방법 | |
| JPH0213944B2 (ja) | ||
| KR100290861B1 (ko) | 반도체레이저다이오드의제조방법 | |
| JPS59112674A (ja) | 半導体発光装置 | |
| KR950002206B1 (ko) | 반도체 레이저 제조 방법 | |
| KR100239498B1 (ko) | 반도체 레이저 다이오드 제조방법 | |
| KR100234043B1 (ko) | 고출력 레이저다이오드 제조방법 | |
| KR100284760B1 (ko) | 반도체 레이저 다이오드 및 그 제조방법 | |
| JPS60251654A (ja) | 半導体装置の製造方法 | |
| JPS60161688A (ja) | 半導体レ−ザの製造方法 | |
| JPS6018984A (ja) | 発光素子とその製造方法 | |
| JPS60161690A (ja) | 半導体レ−ザの製造方法 |