JPS60161690A - 半導体レ−ザの製造方法 - Google Patents
半導体レ−ザの製造方法Info
- Publication number
- JPS60161690A JPS60161690A JP1734584A JP1734584A JPS60161690A JP S60161690 A JPS60161690 A JP S60161690A JP 1734584 A JP1734584 A JP 1734584A JP 1734584 A JP1734584 A JP 1734584A JP S60161690 A JPS60161690 A JP S60161690A
- Authority
- JP
- Japan
- Prior art keywords
- mesa
- layer
- type
- mask
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/223—Buried stripe structure
- H01S5/2232—Buried stripe structure with inner confining structure between the active layer and the lower electrode
- H01S5/2234—Buried stripe structure with inner confining structure between the active layer and the lower electrode having a structured substrate surface
- H01S5/2235—Buried stripe structure with inner confining structure between the active layer and the lower electrode having a structured substrate surface with a protrusion
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
- H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
- H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
- H01S5/32316—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm comprising only (Al)GaAs
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は気相結晶成長を用いた半導体レーザの製造方法
に関する。
に関する。
（従来技術）
近年、−半導体レーザは、光通信のみならずディジタル
・オーディオディスク、ビデオディスク等光ビーム応用
機器への応用が急速に展開しておシ、光源としての半導
体レーザの重要性は増してきている。このような民生用
半導体レーザでは、要求される特性のみならず、安価で
量産性がよいことが要求されておシ、このような条件を
満足する半導体レーザの製造技術を確立することは、近
急の課題となってきている。そこで近年、量産性に富み
、精密膜厚制御性を兼ね備えた有機金属を用いた気相成
長法（ＭＯ−ＣＶＤ法）による半導体レーザの製作が盛
んに行なわれ、今や半導体レーザ作製Ｏための極めて重
要な技術の一つとなってきている。気相成長を用いたＡ
ｌｌＧａＡｓ系半導体レーザとしては、ディ・アー・シ
トレス、ディ・ディ・パーンハム、ダブリニー・スト／
’ イア ｙ Ｄ、 Ｒ８ｃｉｔｒｅｓ。
・オーディオディスク、ビデオディスク等光ビーム応用
機器への応用が急速に展開しておシ、光源としての半導
体レーザの重要性は増してきている。このような民生用
半導体レーザでは、要求される特性のみならず、安価で
量産性がよいことが要求されておシ、このような条件を
満足する半導体レーザの製造技術を確立することは、近
急の課題となってきている。そこで近年、量産性に富み
、精密膜厚制御性を兼ね備えた有機金属を用いた気相成
長法（ＭＯ−ＣＶＤ法）による半導体レーザの製作が盛
んに行なわれ、今や半導体レーザ作製Ｏための極めて重
要な技術の一つとなってきている。気相成長を用いたＡ
ｌｌＧａＡｓ系半導体レーザとしては、ディ・アー・シ
トレス、ディ・ディ・パーンハム、ダブリニー・スト／
’ イア ｙ Ｄ、 Ｒ８ｃｉｔｒｅｓ。
Ｒ１１Ｂｕｒｎｈａｎ ａｎｄ 戎５ｔｒｅｉｆｅｒ）
；ｙブライド・フイジクスーＶターズ（Ａｐｐ １１
ｅｄ ｐｈｙ ８１ ＣＳ ＩＩｅｉ ｊｅ ｒ８
） 、第３８巻、１１号、Ｉ Ｊｕｎｅ 、 ｌ ９８
１の頁９１５〜９１７の論文に掲載されている構造のも
のがよく知られている。この半導体レーザについて図面
を用いて説明しよう。
；ｙブライド・フイジクスーＶターズ（Ａｐｐ １１
ｅｄ ｐｈｙ ８１ ＣＳ ＩＩｅｉ ｊｅ ｒ８
） 、第３８巻、１１号、Ｉ Ｊｕｎｅ 、 ｌ ９８
１の頁９１５〜９１７の論文に掲載されている構造のも
のがよく知られている。この半導体レーザについて図面
を用いて説明しよう。
第１図（ａ）〜（ｄ）は従来の半導体レーザの製造方法
を説明するための工＠順に示した断面図である。
を説明するための工＠順に示した断面図である。
まず、第１図（ａ）に示すように、ｎ！ＧａＡｓ基板１
の上に７オトレジスト膜２０を所望の寸法に選択形成す
る。
の上に７オトレジスト膜２０を所望の寸法に選択形成す
る。
次に、第１図Φ）に示すように、フォトレジスト膜２０
をマスクにしてＧａＡｓ基板１を化学的エツチングして
所望の高さのメサ２を形成する。
をマスクにしてＧａＡｓ基板１を化学的エツチングして
所望の高さのメサ２を形成する。
次に、第１図（Ｃ）に示すように、メサ２を形成したＧ
ａ Ａ ｓ基板１上にＭＯ−ＣＶＤ法を用いた結晶成長
法によ、９ｎ型Ｇａ（１，７Ａｇｏ、、Ａｓ ｆｉ ３
、活性層となるアンドープＧａ Ａ ｓ層４、ｐｍ Ｇ
ａ０．、Ａ１０．、 Ａｓ層５、ｐ型ＧａＡｓ層６を順
次成長する。
ａ Ａ ｓ基板１上にＭＯ−ＣＶＤ法を用いた結晶成長
法によ、９ｎ型Ｇａ（１，７Ａｇｏ、、Ａｓ ｆｉ ３
、活性層となるアンドープＧａ Ａ ｓ層４、ｐｍ Ｇ
ａ０．、Ａ１０．、 Ａｓ層５、ｐ型ＧａＡｓ層６を順
次成長する。
次に、第１図（ｄ）に示すように％電流狭窄を行うだめ
の電流ブロック領域７をプロトン注入によシ形成し、最
後にｐ電極８及びｎ電極９を形成することにより従来型
の半導体レーザが構成される。
の電流ブロック領域７をプロトン注入によシ形成し、最
後にｐ電極８及びｎ電極９を形成することにより従来型
の半導体レーザが構成される。
この半導体レーザにおいては、気相結晶成長法に特有な
エピタキシャル層が基板の形状を忠実に受継ぐことを利
用し、活性層に段差をつけ、横方向の光の閉込めを行な
い、前足な基本横モード発振を実現している。
エピタキシャル層が基板の形状を忠実に受継ぐことを利
用し、活性層に段差をつけ、横方向の光の閉込めを行な
い、前足な基本横モード発振を実現している。
しかしながら、電流狭窄機構が選択プロトン注入によシ
形成されるため、電流注入時におけるキャリアの横拡散
効果による漏れ電流が大きくなり、効率の良い活性層へ
の電流注入が困難になると同時にエピタキシャル結晶成
長後におけるプロトン注入で結晶成長層に損傷を与え、
素子の信頼性を低下させる原因となっている。更に、こ
の半導体レーザの製造工程においては、プロトン注入用
のマスク形成における位置合わせ工程が必要となシ、電
流注入領域と発光領域を正確に一致させることが難かし
く、製造歩留シを低下させ原因となっていたなどの欠点
があった。
形成されるため、電流注入時におけるキャリアの横拡散
効果による漏れ電流が大きくなり、効率の良い活性層へ
の電流注入が困難になると同時にエピタキシャル結晶成
長後におけるプロトン注入で結晶成長層に損傷を与え、
素子の信頼性を低下させる原因となっている。更に、こ
の半導体レーザの製造工程においては、プロトン注入用
のマスク形成における位置合わせ工程が必要となシ、電
流注入領域と発光領域を正確に一致させることが難かし
く、製造歩留シを低下させ原因となっていたなどの欠点
があった。
（発明の目的）
本発明の目的は、上記欠点を除去し、閾電流が低く、信
頼性が高く、量産性に富み、製造容易な半導体レーザの
製造方法を提供することにある。
頼性が高く、量産性に富み、製造容易な半導体レーザの
製造方法を提供することにある。
（発明の構成）
本発明の半導体レーザの製造方法は、−導電型半導体基
板上に不純物拡散及びメサエッチング両用のマスクを形
成する工程と、前記半導体基板と逆導電型の不純物を導
入して前記半導体基板内でかつ前記マスクに覆われてい
ない領域に逆導電型の電流ブロック領域を形成する工程
と、前記マスクに覆われていない前記半導体基板表面を
エツチングして所望の高さのメサを形成する工程と、前
記メサが形成された半導体基板上に少くとも一導電をク
ラッド層、活性層、逆導電型クラッド層を気相成長法に
より積層形成する工程とを含んで構成される。
板上に不純物拡散及びメサエッチング両用のマスクを形
成する工程と、前記半導体基板と逆導電型の不純物を導
入して前記半導体基板内でかつ前記マスクに覆われてい
ない領域に逆導電型の電流ブロック領域を形成する工程
と、前記マスクに覆われていない前記半導体基板表面を
エツチングして所望の高さのメサを形成する工程と、前
記メサが形成された半導体基板上に少くとも一導電をク
ラッド層、活性層、逆導電型クラッド層を気相成長法に
より積層形成する工程とを含んで構成される。
（実施例）
次に、本発明の実施例について図面を用いて説明する。
第２図（ａ）〜（ｄ）は本発明の一実施例を説明するた
めの工程順に示した断面図である。
めの工程順に示した断面図である。
まず、第２図（ａ）に示すように、ｎ型ＧａＡｓ基板上
に所望の幅をもった拡散、エツチング両用マスクを例え
ば８ｉ０．膜１０で形成した後、２ｎ拡散を行ワて電流
ブロック領域１１を形成する。
に所望の幅をもった拡散、エツチング両用マスクを例え
ば８ｉ０．膜１０で形成した後、２ｎ拡散を行ワて電流
ブロック領域１１を形成する。
次に、第２図の）に示すように、 ８ｉ０．膜１０をマ
スクとしてエツチングし、所望の高さのメサ１２をｎ
ｍＧａＡｓ基板上に形成し、その後７ツ酸によシＳｉｎ
、膜１０を除去する。
スクとしてエツチングし、所望の高さのメサ１２をｎ
ｍＧａＡｓ基板上に形成し、その後７ツ酸によシＳｉｎ
、膜１０を除去する。
次に、第２図（Ｃ）に示すように、メ＋ｊ１２を形成し
たＧａＡｓ基板１１の上にＭＯ，ＣＶＤ法を用いてｎ
Ｗ Ｇａｏ、、 Ａｌ、、、Ａ８クラッド層３、アンド
ープのＧａＡｓ活性層４、ｐ型Ｇａ、、、Ａ４．、Ａｓ
層５、Ｉ）型ＧａＡａキャップ層６の順にエピタキシャ
ル成長する。この時、各層は基板のメサ１２の形状を受
継いだ形状を有することによυ光の横モード制御が可能
となる。
たＧａＡｓ基板１１の上にＭＯ，ＣＶＤ法を用いてｎ
Ｗ Ｇａｏ、、 Ａｌ、、、Ａ８クラッド層３、アンド
ープのＧａＡｓ活性層４、ｐ型Ｇａ、、、Ａ４．、Ａｓ
層５、Ｉ）型ＧａＡａキャップ層６の順にエピタキシャ
ル成長する。この時、各層は基板のメサ１２の形状を受
継いだ形状を有することによυ光の横モード制御が可能
となる。
次に、第２図（ｄ）に示すように、ｐ電極Ｂ、ｎ電極９
を形成して本発明による半導体レーザが完成する。
を形成して本発明による半導体レーザが完成する。
上記のようにして製造した本発明による半導体レーザに
おいては１．ｎ型ＧａＡａ基板１内に電流ブロック領域
１１を有するため、キャリアの横拡散が少なく、発光領
域への有効な電流注入が可能になシ発振閾電流直が低く
なる。また、電流狭窄構造が半導体基板内に形成されて
いるため、エピタキシャル層へプロトン注入を行なう従
来型のものに比べ、エピタキシャル層が受ける損傷の影
響が減少し、素子の信頼性が高くなる。さらに、位置合
わせのような複雑な製造工程を必要としない１回きシの
マスク形成によって電流ブロック領域とメサ形状が形成
できるため、製造工程が極めて簡単となる上、発光領域
と電流注入領域を正確に一致させることができる等の利
点を有する。また、上記実施例ではエピタキシャル結晶
成長はすべてＭＯ−ＣＶＤ法を用いているため、従来よ
く使用されてきた結晶成畏法であるＩ液相エピ声キクヤ
ル成長法に比べ、層厚均一性、制御性に優れていること
に付は加え、大面積のウェー・・へのエピタキシャル成
長が可能であるため、素子の量産性及びに歩留が極めて
高くなるという効果も得られる。
おいては１．ｎ型ＧａＡａ基板１内に電流ブロック領域
１１を有するため、キャリアの横拡散が少なく、発光領
域への有効な電流注入が可能になシ発振閾電流直が低く
なる。また、電流狭窄構造が半導体基板内に形成されて
いるため、エピタキシャル層へプロトン注入を行なう従
来型のものに比べ、エピタキシャル層が受ける損傷の影
響が減少し、素子の信頼性が高くなる。さらに、位置合
わせのような複雑な製造工程を必要としない１回きシの
マスク形成によって電流ブロック領域とメサ形状が形成
できるため、製造工程が極めて簡単となる上、発光領域
と電流注入領域を正確に一致させることができる等の利
点を有する。また、上記実施例ではエピタキシャル結晶
成長はすべてＭＯ−ＣＶＤ法を用いているため、従来よ
く使用されてきた結晶成畏法であるＩ液相エピ声キクヤ
ル成長法に比べ、層厚均一性、制御性に優れていること
に付は加え、大面積のウェー・・へのエピタキシャル成
長が可能であるため、素子の量産性及びに歩留が極めて
高くなるという効果も得られる。
上記実施例では、ＭＯ−ＣＶＤ法を用いたＡ７ＧａＡｓ
系半導体レーザの製造方法についてｉｉ３？、明したが
、本発明は、他の気相成長方法を用いた１ｎＧａＡｓＰ
等の他の材料の半導体レーザの製造にも適用できる仁と
はもちろんである。
系半導体レーザの製造方法についてｉｉ３？、明したが
、本発明は、他の気相成長方法を用いた１ｎＧａＡｓＰ
等の他の材料の半導体レーザの製造にも適用できる仁と
はもちろんである。
（発明の効果）
以上詳細に説明したように、本発明によれば、閾電流が
低く、信頼性が高い半導体レーザを量産性に富む方法で
製造することができる。
低く、信頼性が高い半導体レーザを量産性に富む方法で
製造することができる。
第１図（ａ）〜（ｄ）は従来の半導体レーザの製造方法
を説明するための工程順に示した断面図、第２図（ａ）
〜（ｄ）は本発明の一実施例を説明するだめの工程順に
示した断面図である。 １・・・・・・ｎ型ＧａＡｓ基板、２・・・・・・メサ
、３・・・・・・ｎ型Ａ４．、Ｇａ、、、Ａｓり２ラド
層、４−・＝ＧａＡｓ活性層。 ５・・・・・・ｐ型Ａ４４Ｇａ、、、Ａｓクラッド層、
６・・・・・・ｐ型ＧａＡｓ キャップ層、７・・・・
・・プロトン注入領域％ ８・・・・・・Ｐ電極、９・
・・・・・ｎ電極、１０・・・・・・ＳｔＯ，膜。 １１・・・・・・Ｚｎ拡散領域、１２・・・・・・メサ
。 第１図 乍２図
を説明するための工程順に示した断面図、第２図（ａ）
〜（ｄ）は本発明の一実施例を説明するだめの工程順に
示した断面図である。 １・・・・・・ｎ型ＧａＡｓ基板、２・・・・・・メサ
、３・・・・・・ｎ型Ａ４．、Ｇａ、、、Ａｓり２ラド
層、４−・＝ＧａＡｓ活性層。 ５・・・・・・ｐ型Ａ４４Ｇａ、、、Ａｓクラッド層、
６・・・・・・ｐ型ＧａＡｓ キャップ層、７・・・・
・・プロトン注入領域％ ８・・・・・・Ｐ電極、９・
・・・・・ｎ電極、１０・・・・・・ＳｔＯ，膜。 １１・・・・・・Ｚｎ拡散領域、１２・・・・・・メサ
。 第１図 乍２図
Claims (1)
- 一導電型牛導体基板上に不純物拡散及びメサエッチング
両用のマスクを形成する工程と、前記半導体基板と逆導
電型の不純物を導入して前記半導体基板内でかつ前記マ
スクに覆われていない領域に逆導電型の電流ブロック領
域を形成する工程と、前記マスクに覆われていない前記
半導体基板表面をエツチングして所望の高さのメサを形
成する工程と、前記メサが形成された半導体基板上に少
くとも一導電型クラッド層、活性層、逆導電型クラッド
層を気相成長法によシ積層形成する工程とを含むことを
特徴とする半導体レーザの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1734584A JPS60161690A (ja) | 1984-02-02 | 1984-02-02 | 半導体レ−ザの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1734584A JPS60161690A (ja) | 1984-02-02 | 1984-02-02 | 半導体レ−ザの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60161690A true JPS60161690A (ja) | 1985-08-23 |
Family
ID=11941457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1734584A Pending JPS60161690A (ja) | 1984-02-02 | 1984-02-02 | 半導体レ−ザの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60161690A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6291110B1 (en) | 1997-06-27 | 2001-09-18 | Pixelligent Technologies Llc | Methods for transferring a two-dimensional programmable exposure pattern for photolithography |
-
1984
- 1984-02-02 JP JP1734584A patent/JPS60161690A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6291110B1 (en) | 1997-06-27 | 2001-09-18 | Pixelligent Technologies Llc | Methods for transferring a two-dimensional programmable exposure pattern for photolithography |
| US6480261B2 (en) | 1997-06-27 | 2002-11-12 | Pixelligent Technologies Llc | Photolithographic system for exposing a wafer using a programmable mask |
| US6600551B2 (en) | 1997-06-27 | 2003-07-29 | Pixelligent Technologies Llc | Programmable photolithographic mask system and method |
| US6888616B2 (en) | 1997-06-27 | 2005-05-03 | Pixelligent Technologies Llc | Programmable photolithographic mask system and method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000188443A (ja) | 半導体量子ドット素子とその製造方法 | |
| JP2911751B2 (ja) | 半導体レーザ及びその製造方法 | |
| JPS60161690A (ja) | 半導体レ−ザの製造方法 | |
| JPH1174609A (ja) | レーザダイオード及びその製造方法 | |
| JPS6077482A (ja) | 半導体レ−ザの製造方法 | |
| KR100261247B1 (ko) | 레이저 다이오드의 제조방법 | |
| KR19990009567A (ko) | 레이저 다이오드 및 그 제조방법 | |
| KR100261243B1 (ko) | 레이저 다이오드 및 그의 제조방법 | |
| KR100289730B1 (ko) | 반도체레이저소자의제조방법 | |
| JPH0377391A (ja) | 半導体レーザ | |
| KR910005392B1 (ko) | 접합전류 제한 영역을 갖는 이중 헤테로 접합형 발광다이오드의 제조방법 | |
| KR100259006B1 (ko) | 반도체 레이저소자의 제조방법 | |
| JPS61284985A (ja) | 半導体レ−ザ装置の作製方法 | |
| KR100287202B1 (ko) | 반도체레이저소자및그제조방법 | |
| JPS63281487A (ja) | 半導体レ−ザ | |
| JPH01289185A (ja) | 半導体レーザ装置の製造方法 | |
| JPS6244715B2 (ja) | ||
| JPH06120615A (ja) | 半導体レーザ素子の製造方法 | |
| JPH0559594B2 (ja) | ||
| JPS62226674A (ja) | 発光ダイオ−ド | |
| JPH0430758B2 (ja) | ||
| JPS59148382A (ja) | 注入形レ−ザの製造方法 | |
| JPH01286486A (ja) | 半導体レーザの製造方法 | |
| JPS60150681A (ja) | 埋込型半導体レ−ザ | |
| JPH0578196B2 (ja) |