JP2000188443A - 半導体量子ドット素子とその製造方法 - Google Patents
半導体量子ドット素子とその製造方法Info
- Publication number
- JP2000188443A JP2000188443A JP36328198A JP36328198A JP2000188443A JP 2000188443 A JP2000188443 A JP 2000188443A JP 36328198 A JP36328198 A JP 36328198A JP 36328198 A JP36328198 A JP 36328198A JP 2000188443 A JP2000188443 A JP 2000188443A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- quantum dot
- gaas
- ingaas
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 高均一なサイズ分布を持つ半導体量子ドット
構造をつくり、量子ドットの狭い状態密度を反映した高
性能な量子ドットデバイスを実現する。 【解決手段】 ＧaＡs層上に歪み緩和を利用して形成し
たInＡsドットをＧaＡs膜でドットの厚さ以下の厚さま
で埋め込む。このドットを熱エッチングで取り除いて形
成した孔を満たすようにInＧaＡsを層状成長させる。孔
の深さ以上までInＧaＡsを層状成長させることによっ
て、表面が平坦となり、孔部に厚さの均一なInＧaＡs量
子ドットが高密度に形成される。この量子ドットを使っ
て量子ドットデバイスを作製することにより、例えば低
しきい値電流で発振する量子ドットレーザが実現され
る。
構造をつくり、量子ドットの狭い状態密度を反映した高
性能な量子ドットデバイスを実現する。 【解決手段】 ＧaＡs層上に歪み緩和を利用して形成し
たInＡsドットをＧaＡs膜でドットの厚さ以下の厚さま
で埋め込む。このドットを熱エッチングで取り除いて形
成した孔を満たすようにInＧaＡsを層状成長させる。孔
の深さ以上までInＧaＡsを層状成長させることによっ
て、表面が平坦となり、孔部に厚さの均一なInＧaＡs量
子ドットが高密度に形成される。この量子ドットを使っ
て量子ドットデバイスを作製することにより、例えば低
しきい値電流で発振する量子ドットレーザが実現され
る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体レーザや電
界効果トランジスタなどの半導体デバイスに使用され
る、半導体量子ドット素子とその製造方法に関する。
界効果トランジスタなどの半導体デバイスに使用され
る、半導体量子ドット素子とその製造方法に関する。
【０００２】
【従来の技術】電荷キャリヤーを３次元的に閉じこめる
量子ドット構造は、その状態密度のエネルギー広がりが
小さい。このエネルギー集中によって、量子ドットを用
いたデバイスは一般的な量子井戸構造のデバイスよりも
優れた特性を有し、例えば、極めて低い電流で発振する
量子ドットレーザなどが実現される。
量子ドット構造は、その状態密度のエネルギー広がりが
小さい。このエネルギー集中によって、量子ドットを用
いたデバイスは一般的な量子井戸構造のデバイスよりも
優れた特性を有し、例えば、極めて低い電流で発振する
量子ドットレーザなどが実現される。
【０００３】この量子ドット構造を製造する方法とし
て、半導体からなる障壁層上にこれとは格子定数の異な
る半導体からなる量子ドットを自己形成的に形成する方
法が知られている(Ａpplied Ｐhysics Ｌetters、第
６３巻、3203ページ(1993年))。この方法は基板の半導
体と格子定数の異なる半導体の成長が、応力の作用によ
って自然にドット構造になることを利用しており、Ｓtr
anski-Ｋrastanoｗ(ＳＫ)モード成長と呼ばれている。
この方法で形成される量子ドットは、１回の成長だけで
つくられ、成長前の基板加工や、成長後のドット形状加
工などの工程を必要としない。したがって、工程が簡易
であるばかりでなく、加工損傷などの欠陥が無い良質な
結晶を持つドットが製造できる。また、ドットは基板面
上で1平方センチあたり1０の1０乗個以上の高密度で形
成でき、また積層も可能であることから、例えばレーザ
の活性層として用いた場合に充分な光利得を得ることが
できる。
て、半導体からなる障壁層上にこれとは格子定数の異な
る半導体からなる量子ドットを自己形成的に形成する方
法が知られている(Ａpplied Ｐhysics Ｌetters、第
６３巻、3203ページ(1993年))。この方法は基板の半導
体と格子定数の異なる半導体の成長が、応力の作用によ
って自然にドット構造になることを利用しており、Ｓtr
anski-Ｋrastanoｗ(ＳＫ)モード成長と呼ばれている。
この方法で形成される量子ドットは、１回の成長だけで
つくられ、成長前の基板加工や、成長後のドット形状加
工などの工程を必要としない。したがって、工程が簡易
であるばかりでなく、加工損傷などの欠陥が無い良質な
結晶を持つドットが製造できる。また、ドットは基板面
上で1平方センチあたり1０の1０乗個以上の高密度で形
成でき、また積層も可能であることから、例えばレーザ
の活性層として用いた場合に充分な光利得を得ることが
できる。
【０００４】
【発明が解決しようとする課題】しかしながら、従来量
子ドットを自己形成的にＳＫモードで形成した場合、基
板面上に多数個できるドットにサイズのばらつきが1０
％以上生じていた。一個の量子ドットの状態密度は３次
元閉じ込めによってあるエネルギーに集中するが、サイ
ズばらつきが存在することにより、多数個ある量子ドッ
トのエネルギー分布はおよそ６０ｍeＶほどの広がりを
持つ。ドットサイズは底面の直径がおよそ３０nｍ、高
さが1０nｍであり、直径に対して高さの小さい構造を持
つ。このため、量子ドットのエネルギー準位はほぼ量子
ドットの高さによって支配され、高さのばらつきによっ
て量子ドットのエネルギー分布が６０ｍeＶ程度広がる
ことになる。この結果、従来予想されていた量子ドット
のデバイス特性、例えばレーザの低しきい値電流動作な
どを実現するのが困難であった。
子ドットを自己形成的にＳＫモードで形成した場合、基
板面上に多数個できるドットにサイズのばらつきが1０
％以上生じていた。一個の量子ドットの状態密度は３次
元閉じ込めによってあるエネルギーに集中するが、サイ
ズばらつきが存在することにより、多数個ある量子ドッ
トのエネルギー分布はおよそ６０ｍeＶほどの広がりを
持つ。ドットサイズは底面の直径がおよそ３０nｍ、高
さが1０nｍであり、直径に対して高さの小さい構造を持
つ。このため、量子ドットのエネルギー準位はほぼ量子
ドットの高さによって支配され、高さのばらつきによっ
て量子ドットのエネルギー分布が６０ｍeＶ程度広がる
ことになる。この結果、従来予想されていた量子ドット
のデバイス特性、例えばレーザの低しきい値電流動作な
どを実現するのが困難であった。
【０００５】そこで、本発明の目的は、半導体膜に深さ
の均一な孔を多数個形成し、この孔に高さのそろった量
子ドットを形成することによって、エネルギー幅が狭く
鋭いピーク状の状態密度を持つ量子ドットを高密度に備
えた、半導体量子ドット素子を提供することにある。
の均一な孔を多数個形成し、この孔に高さのそろった量
子ドットを形成することによって、エネルギー幅が狭く
鋭いピーク状の状態密度を持つ量子ドットを高密度に備
えた、半導体量子ドット素子を提供することにある。
【０００６】
【課題を解決するための手段】本発明の半導体量子ドッ
ト素子は、第１の半導体からなる半導体膜中に構成され
た第２の半導体からなるドット構造をエッチングするこ
とによって形成した孔と、この孔を埋めるように形成し
た第３の半導体からなる量子ドット構造を備えることを
特徴とする。
ト素子は、第１の半導体からなる半導体膜中に構成され
た第２の半導体からなるドット構造をエッチングするこ
とによって形成した孔と、この孔を埋めるように形成し
た第３の半導体からなる量子ドット構造を備えることを
特徴とする。
【０００７】本発明の製造方法は、第１の半導体からな
る半導体結晶上に、第１の半導体と格子定数が異なり、
かつエッチングにより該第１の半導体の結晶の構造と機
能を損なうことなく除去可能な第２の半導体からなるド
ット構造を形成する工程と、半導体結晶上にドット構造
をその頂部が露出する範囲で覆いながら第１の半導体か
らなる半導体膜を形成する工程と、ドット構造をエッチ
ングで取り除いて半導体膜に孔を形成する工程と、孔を
埋め込むように第３の半導体からなる量子ドット構造を
形成する工程を含むことを特徴とする。
る半導体結晶上に、第１の半導体と格子定数が異なり、
かつエッチングにより該第１の半導体の結晶の構造と機
能を損なうことなく除去可能な第２の半導体からなるド
ット構造を形成する工程と、半導体結晶上にドット構造
をその頂部が露出する範囲で覆いながら第１の半導体か
らなる半導体膜を形成する工程と、ドット構造をエッチ
ングで取り除いて半導体膜に孔を形成する工程と、孔を
埋め込むように第３の半導体からなる量子ドット構造を
形成する工程を含むことを特徴とする。
【０００８】または、前記製造方法において、第２の半
導体からなるドット構造のエッチングを、第２の半導体
が熱脱離する温度で保持することによって行われる熱エ
ッチングによるものすることを特徴とする。
導体からなるドット構造のエッチングを、第２の半導体
が熱脱離する温度で保持することによって行われる熱エ
ッチングによるものすることを特徴とする。
【０００９】[作用]結晶成長装置でIII-Ｖ族化合物半導
体表面上にそれとは格子定数の異なるIII-Ｖ族化合物半
導体を成長するときに、歪み限界の膜厚を越えたところ
で歪みを緩和するために膜が凝集して島状(ドット状)の
結晶ができる。例えば、ＧaＡs基板上にこれよりも格子
定数がおよそ７％大きいInＡs半導体結晶を成長するとI
nＡsは歪みを緩和させるためにドット形状となる。形成
したドットのサイズは、底面の直径が約３０nｍ、高さ
が約1０nｍの半球状であり、1平方センチメートル当た
り1０の1０乗個以上の密度で形成される。このドット上
にＧaＡs半導体を成長すると、ＧaＡsとInＡsが格子不
整合であるために、ドット直上にはＧaＡsは成長せず
に、ドットの周りでＧaＡsが成長し、ＧaＡs膜を形成す
る。このＧaＡs膜は通常の層状成長の場合と同様に原子
層程度の平坦性を有する。このＧaＡs膜をInＡsドット
より高い厚さで成長すると、InＡsドット直上にもＧaＡ
sが結晶成長し始めるが、InＡsドットよりも低い厚さ、
例えば７nｍの厚さまで成長すると、ＧaＡs膜からInＡs
ドットが３nｍだけ突き出した構造が形成される。
体表面上にそれとは格子定数の異なるIII-Ｖ族化合物半
導体を成長するときに、歪み限界の膜厚を越えたところ
で歪みを緩和するために膜が凝集して島状(ドット状)の
結晶ができる。例えば、ＧaＡs基板上にこれよりも格子
定数がおよそ７％大きいInＡs半導体結晶を成長するとI
nＡsは歪みを緩和させるためにドット形状となる。形成
したドットのサイズは、底面の直径が約３０nｍ、高さ
が約1０nｍの半球状であり、1平方センチメートル当た
り1０の1０乗個以上の密度で形成される。このドット上
にＧaＡs半導体を成長すると、ＧaＡsとInＡsが格子不
整合であるために、ドット直上にはＧaＡsは成長せず
に、ドットの周りでＧaＡsが成長し、ＧaＡs膜を形成す
る。このＧaＡs膜は通常の層状成長の場合と同様に原子
層程度の平坦性を有する。このＧaＡs膜をInＡsドット
より高い厚さで成長すると、InＡsドット直上にもＧaＡ
sが結晶成長し始めるが、InＡsドットよりも低い厚さ、
例えば７nｍの厚さまで成長すると、ＧaＡs膜からInＡs
ドットが３nｍだけ突き出した構造が形成される。
【００１０】ＧaＡs結晶とInＡs結晶の表面から脱離す
る温度を比較すると、ＧaＡsの約６７０℃に対してInＡ
sはそれより1００℃ほど低くて約５７０℃である。した
がって、その中間の温度、例えば６００℃で、上記した
ＧaＡs膜にInＡsドットが突き出た構造を保持すると、I
nＡsのみが脱離(つまり熱エッチング)されて、取り除か
れる。その結果、ＧaＡs膜に直径約３０nｍで深さが７n
ｍの孔(ホール)が形成される。その密度は、元々存在し
ていたInＡsドットと同じである。
る温度を比較すると、ＧaＡsの約６７０℃に対してInＡ
sはそれより1００℃ほど低くて約５７０℃である。した
がって、その中間の温度、例えば６００℃で、上記した
ＧaＡs膜にInＡsドットが突き出た構造を保持すると、I
nＡsのみが脱離(つまり熱エッチング)されて、取り除か
れる。その結果、ＧaＡs膜に直径約３０nｍで深さが７n
ｍの孔(ホール)が形成される。その密度は、元々存在し
ていたInＡsドットと同じである。
【００１１】次に、この孔のあいたＧaＡs膜上に、In組
成の比較的小さいInＧaＡsを成長すると、ＧaＡsとの格
子定数差があまり大きくないために、３次元の島状成長
は起きず、層状成長する。この時、孔同士の間隔がIn、
Ｇa原子の拡散長(数μｍ)よりも十分小さいので、それ
らの原子は孔内に落ち込み、InＧaＡs結晶が孔内に優先
的に成長する。このInＧaＡs結晶を孔の深さである７n
ｍよりも大きい８nｍの厚さまで成長すると、InＧaＡs
結晶は、すべての孔を埋め込んでさらに1nｍだけ、孔上
とＧaＡs膜上に、平坦にInＧaＡs膜が形成される。この
上にＧaＡs結晶を成長すると全面にわたってＧaＡsでキ
ャップされた構造となる。
成の比較的小さいInＧaＡsを成長すると、ＧaＡsとの格
子定数差があまり大きくないために、３次元の島状成長
は起きず、層状成長する。この時、孔同士の間隔がIn、
Ｇa原子の拡散長(数μｍ)よりも十分小さいので、それ
らの原子は孔内に落ち込み、InＧaＡs結晶が孔内に優先
的に成長する。このInＧaＡs結晶を孔の深さである７n
ｍよりも大きい８nｍの厚さまで成長すると、InＧaＡs
結晶は、すべての孔を埋め込んでさらに1nｍだけ、孔上
とＧaＡs膜上に、平坦にInＧaＡs膜が形成される。この
上にＧaＡs結晶を成長すると全面にわたってＧaＡsでキ
ャップされた構造となる。
【００１２】この結果、孔に優先的に成長したInＧaＡs
結晶はすべて、孔の底からＧaＡsキャップ層界面まで、
1nｍのInＧaＡs膜も含めて９nｍ高さを持つ、円柱状の
形状となる。直径は熱エッチングされたInＡsドットの
直径に等しく３０nｍ程度である。したがって、この円
柱状のInＧaＡs結晶は、周りがエネルギーギャップの大
きいＧaＡsに囲まれて、３次元方向でキャリアーが閉じ
込まれる量子ドット構造になる。このInＧaＡs量子ドッ
トの高さの均一性はInＧaＡs結晶の層状成長の平坦性を
反映して、原子層厚の０.３nｍ以下のばらつき、すなわ
ち膜厚の３％以下のばらつきと、非常に優れている。一
方、直径は熱エッチングされたInＡsドットの直径に等
しく、また、均一性もInＡsドットのものと同じく1０％
のばらつきが存在する。しかしながら、直径方向の大き
さが高さ方向よりも大きく、量子閉じこめ効果が弱いた
め、量子化されたエネルギー準位の大きさには、この直
径方向のばらつきはほとんど影響されない。したがっ
て、多数個形成されたInＧaＡs量子ドットは、高さ方向
の３％のばらつきを反映して、エネルギー準位の分布は
２０ｍeＶ以下となる。これは、室温以上で量子井戸の
エネルギー広がり幅である約２５ｍeＶ以上に比較し
て、狭い値である。
結晶はすべて、孔の底からＧaＡsキャップ層界面まで、
1nｍのInＧaＡs膜も含めて９nｍ高さを持つ、円柱状の
形状となる。直径は熱エッチングされたInＡsドットの
直径に等しく３０nｍ程度である。したがって、この円
柱状のInＧaＡs結晶は、周りがエネルギーギャップの大
きいＧaＡsに囲まれて、３次元方向でキャリアーが閉じ
込まれる量子ドット構造になる。このInＧaＡs量子ドッ
トの高さの均一性はInＧaＡs結晶の層状成長の平坦性を
反映して、原子層厚の０.３nｍ以下のばらつき、すなわ
ち膜厚の３％以下のばらつきと、非常に優れている。一
方、直径は熱エッチングされたInＡsドットの直径に等
しく、また、均一性もInＡsドットのものと同じく1０％
のばらつきが存在する。しかしながら、直径方向の大き
さが高さ方向よりも大きく、量子閉じこめ効果が弱いた
め、量子化されたエネルギー準位の大きさには、この直
径方向のばらつきはほとんど影響されない。したがっ
て、多数個形成されたInＧaＡs量子ドットは、高さ方向
の３％のばらつきを反映して、エネルギー準位の分布は
２０ｍeＶ以下となる。これは、室温以上で量子井戸の
エネルギー広がり幅である約２５ｍeＶ以上に比較し
て、狭い値である。
【００１３】このようにして量子ドットのサイズを均一
化すれば、理想的な量子ドットの先鋭化した状態密度を
反映した量子ドットデバイス特性が得られ、例えば超低
しきい値電流で動作する量子ドットレーザが製造でき
る。
化すれば、理想的な量子ドットの先鋭化した状態密度を
反映した量子ドットデバイス特性が得られ、例えば超低
しきい値電流で動作する量子ドットレーザが製造でき
る。
【００１４】
【発明の実施の形態】次に本発明の実施形態について図
面を参照にして詳細に説明する。
面を参照にして詳細に説明する。
【００１５】図１は本発明の代表的な形態の半導体レー
ザの構造断面図である。下側から、n型のＧaＡs基板
１、n型のＡlＧaＡsクラッド層２、ＧaＡs障壁層３、Ｇ
aＡs膜４、InＧaＡs量子ドット５、InＧaＡs膜６、Ｇa
Ａs障壁層７、p型のＡlＧaＡsクラッド層８、p型のＧa
Ａsキャップ層９、さらにＡlＧaＡs埋め込み層１０、p
電極１１、n電極１２で構成されている。
ザの構造断面図である。下側から、n型のＧaＡs基板
１、n型のＡlＧaＡsクラッド層２、ＧaＡs障壁層３、Ｇ
aＡs膜４、InＧaＡs量子ドット５、InＧaＡs膜６、Ｇa
Ａs障壁層７、p型のＡlＧaＡsクラッド層８、p型のＧa
Ａsキャップ層９、さらにＡlＧaＡs埋め込み層１０、p
電極１１、n電極１２で構成されている。
【００１６】n型のＡlＧaＡsクラッド層２においては、
Ａlの組成比が好ましくは０．２〜０.４、例えば０.３
であり、厚さは好ましくは１〜４μｍ、例えば２μｍ、
またキャリア濃度は好ましくは５×1０17〜２×1０18c
ｍ-3、例えば1×1０18cｍ-3である。
Ａlの組成比が好ましくは０．２〜０.４、例えば０.３
であり、厚さは好ましくは１〜４μｍ、例えば２μｍ、
またキャリア濃度は好ましくは５×1０17〜２×1０18c
ｍ-3、例えば1×1０18cｍ-3である。
【００１７】ＧaＡs障壁層３においては、厚さは好まし
くは1５〜５０nｍ、例えば２０nｍである。
くは1５〜５０nｍ、例えば２０nｍである。
【００１８】ＧaＡs膜４においては、厚さは好ましくは
５〜９nｍ、例えば７nｍである。
５〜９nｍ、例えば７nｍである。
【００１９】InＧaＡs量子ドット５においては、Inの組
成比が好ましくは０.1〜０.３、例えば０.２であり、厚
さは好ましくは６〜1０nｍ、例えば８nｍ、また面内直
径は好ましくは２０〜５０nｍ、例えば３０nｍである。
成比が好ましくは０.1〜０.３、例えば０.２であり、厚
さは好ましくは６〜1０nｍ、例えば８nｍ、また面内直
径は好ましくは２０〜５０nｍ、例えば３０nｍである。
【００２０】InＧaＡs膜６においては、Inの組成比が好
ましくは０.1〜０.３、例えば０.２であり、厚さは好ま
しくは０.５〜２nｍ、例えば1nｍである。
ましくは０.1〜０.３、例えば０.２であり、厚さは好ま
しくは０.５〜２nｍ、例えば1nｍである。
【００２１】ＧaＡs障壁層７においては、厚さは好まし
くは１５〜５０nｍ、例えば２０nｍである。
くは１５〜５０nｍ、例えば２０nｍである。
【００２２】p型のＡlＧaＡsクラッド層８においては、
Ａlの組成比が好ましくは０．２〜０.４、例えば０.３
であり、厚さは好ましくは１〜３μｍ、例えば1.５μ
ｍ、またキャリア濃度は好ましくは1×1０17〜1×1０18
cｍ-3、例えば５×1０17cｍ-3である。
Ａlの組成比が好ましくは０．２〜０.４、例えば０.３
であり、厚さは好ましくは１〜３μｍ、例えば1.５μ
ｍ、またキャリア濃度は好ましくは1×1０17〜1×1０18
cｍ-3、例えば５×1０17cｍ-3である。
【００２３】p型のＧaＡsキャップ層９においては、厚
さは好ましくは０.1〜０.５μｍ、例えば０.２μｍ、ま
たキャリア濃度は好ましくは1×1０18〜５×1０18c
ｍ-3、例えば２×1０18cｍ-3である。
さは好ましくは０.1〜０.５μｍ、例えば０.２μｍ、ま
たキャリア濃度は好ましくは1×1０18〜５×1０18c
ｍ-3、例えば２×1０18cｍ-3である。
【００２４】さらにＡlＧaＡs埋め込み層１０において
は、Ａlの組成比はＡlＧaＡsクラッド層２，８のＡl組
成比よりも大きく、好ましくは０.３〜０.５、例えば
０.３５である。
は、Ａlの組成比はＡlＧaＡsクラッド層２，８のＡl組
成比よりも大きく、好ましくは０.３〜０.５、例えば
０.３５である。
【００２５】p電極１１としては、ＡuもしくはＡu合金
であればどんなものでも使用できるが、好ましくはＣr-
Ａuである。
であればどんなものでも使用できるが、好ましくはＣr-
Ａuである。
【００２６】n電極１２としては、ＡuもしくはＡu合金
であればどんなものでも使用できるが、好ましくはＴi-
Ａuである。
であればどんなものでも使用できるが、好ましくはＴi-
Ａuである。
【００２７】InＧaＡs量子ドット５の厚さはInＧaＡs膜
６の厚さを含めて、好ましくは６〜１０nｍ、例えば８n
ｍとなる。
６の厚さを含めて、好ましくは６〜１０nｍ、例えば８n
ｍとなる。
【００２８】InＧaＡs量子ドット５は1平方センチメー
トル当たりの数で好ましくは５×1０ 9〜1×1０11個、例
えば1０10個の密度で面内に存在し、厚さ方向のばらつ
きは好ましくは1〜４％、例えば３％程度である。
トル当たりの数で好ましくは５×1０ 9〜1×1０11個、例
えば1０10個の密度で面内に存在し、厚さ方向のばらつ
きは好ましくは1〜４％、例えば３％程度である。
【００２９】このレーザ構造に電流を流すと、サイズの
均一な量子ドットからなる活性領域において、エネルギ
ーの揃った電子-正孔の結合によって起きる発光によ
り、低電流で発振して高効率な発光特性を有するレーザ
が得られる。
均一な量子ドットからなる活性領域において、エネルギ
ーの揃った電子-正孔の結合によって起きる発光によ
り、低電流で発振して高効率な発光特性を有するレーザ
が得られる。
【００３０】また、ＧaＡs障壁層３上にＧaＡs膜４、In
ＧaＡs量子ドット５、InＧaＡs膜６、ＧaＡs障壁層７を
多数回繰り返して、量子ドットの構造を多層化しても良
い。この場合、多層化した量子ドットの活性領域によっ
て、低電流発振動作に加えて高い光出力特性を持つレー
ザが得られる。
ＧaＡs量子ドット５、InＧaＡs膜６、ＧaＡs障壁層７を
多数回繰り返して、量子ドットの構造を多層化しても良
い。この場合、多層化した量子ドットの活性領域によっ
て、低電流発振動作に加えて高い光出力特性を持つレー
ザが得られる。
【００３１】さらに、ＧaＡs障壁層３とＧaＡs膜１４の
半導体結晶をＡlＧaＡsで置き換えても良い。この場
合、ＡlＧaＡsのエネルギーギャップがＧaＡsよりも大
きいために、高温での量子ドットからのキャリアーの漏
れが低減される。
半導体結晶をＡlＧaＡsで置き換えても良い。この場
合、ＡlＧaＡsのエネルギーギャップがＧaＡsよりも大
きいために、高温での量子ドットからのキャリアーの漏
れが低減される。
【００３２】図２は、量子ドット構造を有するレーザの
製造工程図である。まず、IV族、たとえばＳiをドープ
したn型基板１を分子線エピタキシャル成長装置に導入
する。この基板上に、IV族ドープのn型のＡlＧaＡsクラ
ッド層２、ＧaＡs障壁層を加熱下で成長させる(図２
(a))。この加熱温度は好ましくは５５０〜６３０℃、例
えば６００℃である。
製造工程図である。まず、IV族、たとえばＳiをドープ
したn型基板１を分子線エピタキシャル成長装置に導入
する。この基板上に、IV族ドープのn型のＡlＧaＡsクラ
ッド層２、ＧaＡs障壁層を加熱下で成長させる(図２
(a))。この加熱温度は好ましくは５５０〜６３０℃、例
えば６００℃である。
【００３３】この上に図２(b)のようにInＡs １３を加
熱下で成長させると、下地のＧaＡs層との格子不整合が
７％あるために、臨界膜厚(０.６nｍ)を越えたところで
歪み緩和を起こして図２(c)のようにドット１４が形成
される。この加熱温度は好ましくは５００〜５３０℃、
例えば５1０℃である。
熱下で成長させると、下地のＧaＡs層との格子不整合が
７％あるために、臨界膜厚(０.６nｍ)を越えたところで
歪み緩和を起こして図２(c)のようにドット１４が形成
される。この加熱温度は好ましくは５００〜５３０℃、
例えば５1０℃である。
【００３４】その後引き続いて図２(d)のようにＧaＡs
４を同一温度で成長すると、InＡsとは格子不整合であ
るため、InＡsドット直上には成長せずに、その周りを
満たすように成長する。例えば、ＧaＡs膜４の成長膜厚
を７nｍとすると、ＧaＡs膜からInＡsドット１４が３n
ｍだけ突き出た構造となる。ここで、ＧaＡs膜は層状成
長するため、その厚さは、原子層レベルで平坦である。
４を同一温度で成長すると、InＡsとは格子不整合であ
るため、InＡsドット直上には成長せずに、その周りを
満たすように成長する。例えば、ＧaＡs膜４の成長膜厚
を７nｍとすると、ＧaＡs膜からInＡsドット１４が３n
ｍだけ突き出た構造となる。ここで、ＧaＡs膜は層状成
長するため、その厚さは、原子層レベルで平坦である。
【００３５】次に、基板を好ましくは５７０〜６３０
℃、例えば６００℃まで昇温して３分間保持する。Ｇa
Ａsの熱脱離温度は６７０℃、InＡsの熱脱離温度は５７
０℃であるため、この加熱温度では、InＡsだけが熱脱
離する。このため、ＧaＡs膜４中のInＡsドットがあっ
たところに孔があく。孔の直径は好ましくは２０〜５０
nｍ、例えば３０nｍ、深さは好ましくは５〜９nｍ、例
えば７nｍである。
℃、例えば６００℃まで昇温して３分間保持する。Ｇa
Ａsの熱脱離温度は６７０℃、InＡsの熱脱離温度は５７
０℃であるため、この加熱温度では、InＡsだけが熱脱
離する。このため、ＧaＡs膜４中のInＡsドットがあっ
たところに孔があく。孔の直径は好ましくは２０〜５０
nｍ、例えば３０nｍ、深さは好ましくは５〜９nｍ、例
えば７nｍである。
【００３６】孔１６があいたＧaＡs膜４上にInＧaＡsを
好ましくは５００〜５３０℃、例えば５1０℃で成長す
る（図２(f)）。
好ましくは５００〜５３０℃、例えば５1０℃で成長す
る（図２(f)）。
【００３７】InＧaＡsはＧaＡsとの格子不整合があり、
例えばIn組成０.２の場合1％程度であり、この場合1０n
ｍ程度までは、歪み緩和を起こさずに層状に成長する。
また、孔の間隔が１００nｍ以下で、InやＧaの拡散距離
(数μｍ)よりも十分小さいので、In、Ｇaは孔に落ち込
み、孔の底から優先的にInＧaＡsが成長する。
例えばIn組成０.２の場合1％程度であり、この場合1０n
ｍ程度までは、歪み緩和を起こさずに層状に成長する。
また、孔の間隔が１００nｍ以下で、InやＧaの拡散距離
(数μｍ)よりも十分小さいので、In、Ｇaは孔に落ち込
み、孔の底から優先的にInＧaＡsが成長する。
【００３８】InＧaＡsの成長を続けると、高密度に存在
するドットでの成長速度にばらつきが生じるが、一つの
孔がInＧaＡsで埋め込まれると、ＧaＡs膜上を拡散する
原子が、埋め込みの終わっていない孔の方へ流れ込む。
そして、すべての孔がInＧaＡsで埋まったのちに、孔上
とＧaＡs膜上で平坦になるようにInＧaＡs膜６が成長す
る。
するドットでの成長速度にばらつきが生じるが、一つの
孔がInＧaＡsで埋め込まれると、ＧaＡs膜上を拡散する
原子が、埋め込みの終わっていない孔の方へ流れ込む。
そして、すべての孔がInＧaＡsで埋まったのちに、孔上
とＧaＡs膜上で平坦になるようにInＧaＡs膜６が成長す
る。
【００３９】そこで、孔が埋め込まれた後にInＧaＡsを
1nｍだけ成長して、InＧaＡsの成長を止める。この結
果、孔部には、孔の深さ(例えば７nｍ)とさらにInＧaＡ
s膜の厚さの1nｍを加えた厚さ(例えば８nｍ)をもつ、円
柱状のInＧaＡs量子ドット構造が形成される。このドッ
トの厚さ(例えば８nｍ)は、孔の底、及びInＧaＡs膜の
表面が原子レベルで平坦であるため、そのばらつきは３
％程度に押さえられる。
1nｍだけ成長して、InＧaＡsの成長を止める。この結
果、孔部には、孔の深さ(例えば７nｍ)とさらにInＧaＡ
s膜の厚さの1nｍを加えた厚さ(例えば８nｍ)をもつ、円
柱状のInＧaＡs量子ドット構造が形成される。このドッ
トの厚さ(例えば８nｍ)は、孔の底、及びInＧaＡs膜の
表面が原子レベルで平坦であるため、そのばらつきは３
％程度に押さえられる。
【００４０】一方、量子ドットの直径は孔の直径(例え
ば３０nｍ)であり、そのばらつきは1０％程度存在する
が、量子ドットのエネルギー準位はサイズの小さい厚さ
方向の閉じ込めでほぼ決まる。したがって、量子化され
たエネルギー準位のばらつきは２０ｍeＶ以下であり、
室温での量子井戸のエネルギー広がりである２５ｍeＶ
に比べて、小さい。
ば３０nｍ)であり、そのばらつきは1０％程度存在する
が、量子ドットのエネルギー準位はサイズの小さい厚さ
方向の閉じ込めでほぼ決まる。したがって、量子化され
たエネルギー準位のばらつきは２０ｍeＶ以下であり、
室温での量子井戸のエネルギー広がりである２５ｍeＶ
に比べて、小さい。
【００４１】続いて、InＧaＡs膜６上にＧaＡs障壁層７
を成長する。さらにＢeドープのp型のＡlＧaＡsクラッ
ド層８、p型のＧaＡsキャップ層９を成長する。この成
長基板を成長装置より取り出し、ストライプメサ加工
と、埋め込み層１０の形成、電極１１、1２の形成を行
う(図２(h))。
を成長する。さらにＢeドープのp型のＡlＧaＡsクラッ
ド層８、p型のＧaＡsキャップ層９を成長する。この成
長基板を成長装置より取り出し、ストライプメサ加工
と、埋め込み層１０の形成、電極１１、1２の形成を行
う(図２(h))。
【００４２】以上の工程によって量子ドットレーザが製
造される。このレーザに電流を流すと、サイズの揃った
ドットからの光利得は、エネルギー線幅が狭く、強度の
非常に大きいものとなる。したがって、低電流で発振
し、効率も高いレーザが得られる。
造される。このレーザに電流を流すと、サイズの揃った
ドットからの光利得は、エネルギー線幅が狭く、強度の
非常に大きいものとなる。したがって、低電流で発振
し、効率も高いレーザが得られる。
【００４３】また、前記方法では孔１６を形成するため
にInＡsドット１４を用いたが、この代わりにInＰドッ
トを使っても良い。InＰはＧaＡsと格子定数差が約４％
あるために、ＧaＡs上でInＡsと同じようにドット形成
する。また、InＰの熱脱離温度はＧaＡsのそれよりも低
いため、InＰだけを熱エッチングによって取り除くこと
が可能である。したがって、InＡsドットを用いた場合
と同様に、ＧaＡs膜に孔を形成することが可能である。
にInＡsドット１４を用いたが、この代わりにInＰドッ
トを使っても良い。InＰはＧaＡsと格子定数差が約４％
あるために、ＧaＡs上でInＡsと同じようにドット形成
する。また、InＰの熱脱離温度はＧaＡsのそれよりも低
いため、InＰだけを熱エッチングによって取り除くこと
が可能である。したがって、InＡsドットを用いた場合
と同様に、ＧaＡs膜に孔を形成することが可能である。
【００４４】
【発明の効果】本発明によれば、均一な深さの孔をもつ
結晶膜を使って高均一な厚さ分布を持つ量子ドットをつ
くる。これによって、量子化準位のエネルギーの揃った
量子ドットが高密度で得られ、例えばこれらを活性層に
した高性能な半導体レーザが実現する。
結晶膜を使って高均一な厚さ分布を持つ量子ドットをつ
くる。これによって、量子化準位のエネルギーの揃った
量子ドットが高密度で得られ、例えばこれらを活性層に
した高性能な半導体レーザが実現する。
【図１】本発明の半導体レーザの構造断面図である。
【図２】本発明の製造工程を説明する図である。
１ n型ＧaＡs基板 ２ n型Ａl0.3Ｇa0.7Ａsクラッド層 ３ ＧaＡs障壁層 ４ ＧaＡs膜 ５ InＧaＡs量子ドット ６ InＧaＡs膜 ７ ＧaＡs障壁層 ８ p型Ａl0.3Ｇa0.7Ａsクラッド層 ９ p型ＧaＡsキャップ層 １０ Ａl0.35Ｇa0.65Ａs埋め込み層 １１ p型電極 １２ n型電極 １３ InＡs １４ InＡsドット １５ ＳiＯ2絶縁膜 １６ 孔
Claims (11)
- 【請求項１】 第１の半導体からなる半導体膜中に構成
された第２の半導体からなるドット構造をエッチングす
ることによって形成した孔と、この孔を埋めるように形
成した第３の半導体からなる量子ドット構造を備えるこ
とを特徴とする、半導体量子ドット素子。 - 【請求項２】 請求項１記載の第１、第２、第３の半導
体がIII-Ｖ族化合物半導体である、半導体量子ドット素
子。 - 【請求項３】 請求項２記載の第１の半導体がＡlxＧa
1-xＡs(０≦x≦1)であり、第２の半導体がInＡs、第３
の半導体がInyＧa1-yＡs(０＜y＜1)である、半導体量子
ドット素子。 - 【請求項４】 請求項２記載の第２の半導体がInＰであ
る、半導体量子ドット素子。 - 【請求項５】 前記量子ドット構造が多層化された、請
求項１ないし４のいずれかに記載の半導体量子ドット素
子。 - 【請求項６】 請求項１記載の第１の半導体からなる半
導体結晶上に、第１の半導体と格子定数が異なり、かつ
エッチングにより該第１の半導体の結晶の構造と機能を
損なうことなく除去可能な第２の半導体からなるドット
構造を形成する工程と、半導体結晶上にドット構造をそ
の頂部が露出する範囲で覆いながら第１の半導体からな
る半導体膜を形成する工程と、ドット構造をエッチング
で取り除いて半導体膜に孔を形成する工程と、孔を埋め
込むように第３の半導体からなる量子ドット構造を形成
する工程を含むことを特徴とする、半導体量子ドット素
子の製造方法。 - 【請求項７】 請求項６記載の第２の半導体からなるド
ット構造のエッチングを、第２の半導体が熱脱離する温
度で保持することによって行われる熱エッチングによる
ものとする、半導体量子ドット素子の製造方法。 - 【請求項８】 請求項６記載の第１、第２、第３の半導
体がIII-Ｖ族化合物半導体である、半導体量子ドット素
子の製造方法。 - 【請求項９】 請求項８記載の第１の半導体がＡlxＧa
1-xＡs(０≦x≦1)であり、第２の半導体がInＡs、第３
の半導体がInyＧa1-yＡs(０＜y＜1)である、半導体量子
ドット素子の製造方法。 - 【請求項１０】 請求項８記載の第２の半導体がInＰで
ある、半導体量子ドット素子の製造方法。 - 【請求項１１】 請求項６に記載の前記各工程の組み合
わせを複数回繰り返すことで前記量子ドット構造を多層
化する、請求項６ないし１０のいずれかに記載の半導体
量子ドット素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36328198A JP3304903B2 (ja) | 1998-12-21 | 1998-12-21 | 半導体量子ドット素子とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36328198A JP3304903B2 (ja) | 1998-12-21 | 1998-12-21 | 半導体量子ドット素子とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000188443A true JP2000188443A (ja) | 2000-07-04 |
| JP3304903B2 JP3304903B2 (ja) | 2002-07-22 |
Family
ID=18478945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36328198A Expired - Fee Related JP3304903B2 (ja) | 1998-12-21 | 1998-12-21 | 半導体量子ドット素子とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3304903B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5991535A (ja) * | 1982-11-16 | 1984-05-26 | Matsushita Electric Ind Co Ltd | デイジタルコ−ド設定スイツチ |
| WO2003007445A1 (fr) * | 2001-07-10 | 2003-01-23 | Nec Corporation | Dispositif semi-conducteur a points quantiques |
| KR100540548B1 (ko) * | 2002-12-10 | 2006-01-11 | 엘지이노텍 주식회사 | 양자점 발광 소자 및 그의 제조 방법 |
| JP2006229010A (ja) * | 2005-02-18 | 2006-08-31 | Fujitsu Ltd | 光半導体装置とその製造方法 |
| JP2006278850A (ja) * | 2005-03-30 | 2006-10-12 | Advanced Telecommunication Research Institute International | 半導体発光素子、その製造方法およびその半導体発光素子を用いた半導体レーザジャイロ |
| JP2006278860A (ja) * | 2005-03-30 | 2006-10-12 | Advanced Telecommunication Research Institute International | 半導体発光素子、その製造方法およびその半導体発光素子を用いた半導体レーザジャイロ |
| JP2008198677A (ja) * | 2007-02-09 | 2008-08-28 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2011238929A (ja) * | 2010-05-10 | 2011-11-24 | Toshiba Corp | 半導体素子、及び半導体素子製造方法 |
| CN102801108A (zh) * | 2012-08-03 | 2012-11-28 | 中国科学院西安光学精密机械研究所 | 多量子阱半导体激光器及其制备方法 |
| JP2014209609A (ja) * | 2013-03-26 | 2014-11-06 | 京セラ株式会社 | 半導体レーザ |
-
1998
- 1998-12-21 JP JP36328198A patent/JP3304903B2/ja not_active Expired - Fee Related
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5991535A (ja) * | 1982-11-16 | 1984-05-26 | Matsushita Electric Ind Co Ltd | デイジタルコ−ド設定スイツチ |
| US8106378B2 (en) | 2001-07-10 | 2012-01-31 | Nec Corporation | Semiconductor quantum dot device |
| US7189986B2 (en) | 2001-07-10 | 2007-03-13 | Nec Corporation | Semiconductor quantum dot device |
| WO2003007445A1 (fr) * | 2001-07-10 | 2003-01-23 | Nec Corporation | Dispositif semi-conducteur a points quantiques |
| KR100540548B1 (ko) * | 2002-12-10 | 2006-01-11 | 엘지이노텍 주식회사 | 양자점 발광 소자 및 그의 제조 방법 |
| JP2006229010A (ja) * | 2005-02-18 | 2006-08-31 | Fujitsu Ltd | 光半導体装置とその製造方法 |
| JP2006278850A (ja) * | 2005-03-30 | 2006-10-12 | Advanced Telecommunication Research Institute International | 半導体発光素子、その製造方法およびその半導体発光素子を用いた半導体レーザジャイロ |
| JP2006278860A (ja) * | 2005-03-30 | 2006-10-12 | Advanced Telecommunication Research Institute International | 半導体発光素子、その製造方法およびその半導体発光素子を用いた半導体レーザジャイロ |
| JP2008198677A (ja) * | 2007-02-09 | 2008-08-28 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2011238929A (ja) * | 2010-05-10 | 2011-11-24 | Toshiba Corp | 半導体素子、及び半導体素子製造方法 |
| US8461569B2 (en) | 2010-05-10 | 2013-06-11 | Kabushiki Kaisha Toshiba | Semiconductor device and a method of fabricating a semiconductor device |
| CN102801108A (zh) * | 2012-08-03 | 2012-11-28 | 中国科学院西安光学精密机械研究所 | 多量子阱半导体激光器及其制备方法 |
| JP2014209609A (ja) * | 2013-03-26 | 2014-11-06 | 京セラ株式会社 | 半導体レーザ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3304903B2 (ja) | 2002-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0544408B1 (en) | Quantum confinement semiconductor light emitting devices | |
| US8106378B2 (en) | Semiconductor quantum dot device | |
| US6751243B2 (en) | Semiconductor device with quantum dots having high carrier injection efficiency, its manufacture method, and semiconductor laser device | |
| JP3304903B2 (ja) | 半導体量子ドット素子とその製造方法 | |
| US20210119420A1 (en) | Nanocrystal surface-emitting lasers | |
| KR20040020582A (ko) | 이중 구조의 나노점을 갖는 광전소자 및 그 제조방법 | |
| JPH09129974A (ja) | 半導体レーザ素子 | |
| JP4151042B2 (ja) | 半導体レーザ | |
| JP2002374040A (ja) | 半導体レーザ素子およびその製造方法 | |
| JP2630264B2 (ja) | 歪量子井戸半導体レーザ | |
| WO2004112148A1 (ja) | 半導体素子及びその製造方法 | |
| JP2947199B2 (ja) | 半導体量子ドット素子および該半導体量子ドット素子の製造方法 | |
| JP2006505134A (ja) | 半導体光デバイス内の量子井戸混合 | |
| JP3246444B2 (ja) | 半導体量子ドット素子及びその製造方法 | |
| JP2803719B2 (ja) | 半導体量子ドット素子とその製造方法 | |
| JP2000058978A (ja) | 半導体量子ドット素子とその製造方法 | |
| JP4500963B2 (ja) | 量子半導体装置およびその製造方法 | |
| JP2757258B2 (ja) | 超格子素子の製造方法 | |
| JP2000252587A (ja) | 半導体レーザおよびその製造方法 | |
| JP2001085795A (ja) | 半導体素子および半導体発光素子 | |
| JP5672983B2 (ja) | 発光半導体素子及びその製造方法 | |
| JPH1187834A (ja) | 半導体レーザ及びその製造方法 | |
| JP2000183327A (ja) | 量子ドットの作製方法並びに該方法により作製された量子ドット構造及び半導体量子ドットレーザ | |
| KR101660732B1 (ko) | 질화물 반도체 소자 및 그 제조방법 | |
| CN115663596A (zh) | 一种抑制载流子横向扩散的半导体量子阱结构及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |