JP2911751B2 - 半導体レーザ及びその製造方法 - Google Patents
半導体レーザ及びその製造方法Info
- Publication number
- JP2911751B2 JP2911751B2 JP6141352A JP14135294A JP2911751B2 JP 2911751 B2 JP2911751 B2 JP 2911751B2 JP 6141352 A JP6141352 A JP 6141352A JP 14135294 A JP14135294 A JP 14135294A JP 2911751 B2 JP2911751 B2 JP 2911751B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- semiconductor laser
- cladding layer
- current injection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 94
- 238000004519 manufacturing process Methods 0.000 title claims description 38
- 238000005253 cladding Methods 0.000 claims description 128
- 238000002347 injection Methods 0.000 claims description 62
- 239000007924 injection Substances 0.000 claims description 62
- 238000000034 method Methods 0.000 claims description 51
- 230000008020 evaporation Effects 0.000 claims description 45
- 238000001704 evaporation Methods 0.000 claims description 45
- 238000005530 etching Methods 0.000 claims description 43
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 33
- 230000000903 blocking effect Effects 0.000 claims description 33
- 230000002265 prevention Effects 0.000 claims description 33
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims description 32
- 239000000758 substrate Substances 0.000 claims description 26
- 239000012535 impurity Substances 0.000 claims description 20
- 229920002120 photoresistant polymer Polymers 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 4
- 241000700560 Molluscum contagiosum virus Species 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 279
- 239000010408 film Substances 0.000 description 26
- 125000005842 heteroatom Chemical group 0.000 description 7
- 229910021478 group 5 element Inorganic materials 0.000 description 6
- 239000013078 crystal Substances 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 238000004943 liquid phase epitaxy Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000002109 crystal growth method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 230000000452 restraining effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
- H01S5/3202—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/223—Buried stripe structure
- H01S5/2231—Buried stripe structure with inner confining structure only between the active layer and the upper electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
- H01S5/321—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures having intermediate bandgap layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S2301/00—Functional characteristics
- H01S2301/17—Semiconductor lasers comprising special layers
- H01S2301/173—The laser chip comprising special buffer layers, e.g. dislocation prevention or reduction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S2304/00—Special growth methods for semiconductor lasers
- H01S2304/04—MOCVD or MOVPE
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
- H01S5/2218—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special optical properties
- H01S5/2219—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special optical properties absorbing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
- H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
- H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
- H01S5/32325—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm red laser based on InGaP
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Lasers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体レーザ及びその
製造方法に関し、特に高出力の信頼性の優秀な半導体レ
ーザ及びその製造方法に関する。
製造方法に関し、特に高出力の信頼性の優秀な半導体レ
ーザ及びその製造方法に関する。
【０００２】
【従来の技術】半導体レーザは、光通信と光情報処理用
発光源などで使用され、他の種類のレーザに比べて効率
が高く、かつ高速に簡単に変調でき、しかも超小型であ
るので、使用上、便利である。
発光源などで使用され、他の種類のレーザに比べて効率
が高く、かつ高速に簡単に変調でき、しかも超小型であ
るので、使用上、便利である。
【０００３】さらに、半導体レーザは、その材料と組成
によって発光波長を可視光領域から原赤外線領域におよ
ぶまで多様に選択でき、寿命も数十年は保証することが
できて、各種産業上の応用範囲が拡大されている。
によって発光波長を可視光領域から原赤外線領域におよ
ぶまで多様に選択でき、寿命も数十年は保証することが
できて、各種産業上の応用範囲が拡大されている。
【０００４】半導体レーザとしては、発光波長によって
０．７〜０．９μｍの短波長で発振するＧａＡｌＡｓ系
レーザと１．１〜１．６μｍの長波長で発振するＩｎＧ
ａＡｓＰ系レーザとがある。なお、構造上活性層がそれ
ぞれｎ型とｐ型クラッド層の間に形成された二重ヘテロ
構造（Double Hetero Struoture ：DH構造）がある。
０．７〜０．９μｍの短波長で発振するＧａＡｌＡｓ系
レーザと１．１〜１．６μｍの長波長で発振するＩｎＧ
ａＡｓＰ系レーザとがある。なお、構造上活性層がそれ
ぞれｎ型とｐ型クラッド層の間に形成された二重ヘテロ
構造（Double Hetero Struoture ：DH構造）がある。
【０００５】ＤＨ構造の半導体レーザとしては、利得導
波型（gain waveguide type)と屈折率導波型がある。ス
トライプ型（Stripe）ＤＨ構造をもつ利得導波型半導体
レーザは、キャリアと光波を幅の狭い活性層内に成長層
と垂直方向に拘束して、キャリア密度の大きい利得領域
に光を導波させるレーザである。
波型（gain waveguide type)と屈折率導波型がある。ス
トライプ型（Stripe）ＤＨ構造をもつ利得導波型半導体
レーザは、キャリアと光波を幅の狭い活性層内に成長層
と垂直方向に拘束して、キャリア密度の大きい利得領域
に光を導波させるレーザである。
【０００６】屈折導波型レーザは、光波を成長層と平行
の方向に活性層内に拘束して光を導波させるレーザで、
埋込型二重ヘテロ（buried DH)構造の半導体レーザが一
番広く使用されている。
の方向に活性層内に拘束して光を導波させるレーザで、
埋込型二重ヘテロ（buried DH)構造の半導体レーザが一
番広く使用されている。
【０００７】埋込型ＤＨ構造の半導体レーザは、活性層
の両側面にｎ型クラッド層が形成され、活性層がクラッ
ド層により囲まれている形を有する。このようなレーザ
は、活性層が屈折の低いクラッド層により四方が囲まれ
て光導波を成すので、屈折率導波型レーザと呼ぶ。
の両側面にｎ型クラッド層が形成され、活性層がクラッ
ド層により囲まれている形を有する。このようなレーザ
は、活性層が屈折の低いクラッド層により四方が囲まれ
て光導波を成すので、屈折率導波型レーザと呼ぶ。
【０００８】ＤＨ構造の半導体レーザを製作するにおい
て核心的な工程は、基板上に活性層とｎ型及びｐ型クラ
ッド層からなるＤＨ構造の薄膜を成長させる工程であ
る。このような工程をエピタキシー（epitaxy)という。
前記のエピタキシーに主に使用される方法としては、液
晶成長法（LPE, Liquid Phase Epitaxy)、有機金属位相
成長法（MOCVD, Metal organic Chemical Vapor Deposi
tion）、分子線エピタキシー（MBE, Molecular Beam Ep
itaxy)等がある。
て核心的な工程は、基板上に活性層とｎ型及びｐ型クラ
ッド層からなるＤＨ構造の薄膜を成長させる工程であ
る。このような工程をエピタキシー（epitaxy)という。
前記のエピタキシーに主に使用される方法としては、液
晶成長法（LPE, Liquid Phase Epitaxy)、有機金属位相
成長法（MOCVD, Metal organic Chemical Vapor Deposi
tion）、分子線エピタキシー（MBE, Molecular Beam Ep
itaxy)等がある。
【０００９】ＩｎＧａＡｌＰ系半導体レーザは、材料の
特性上、ＭＯＣＶＤ法により製造される。このＭＯＣＶ
Ｄ法により半導体レーザを製造する場合、基板上に活性
層とｎ型及びｐ型クラッド層からなるＤＨ構造の薄膜と
電流遮断層を１次ＭＯＣＶＤ法により順次成長させ、電
流注入領域を形成するために電流遮断層をエッチング
し、上部クラッド層上にキャップ層を２次ＭＯＣＶＤ法
により成長させる。
特性上、ＭＯＣＶＤ法により製造される。このＭＯＣＶ
Ｄ法により半導体レーザを製造する場合、基板上に活性
層とｎ型及びｐ型クラッド層からなるＤＨ構造の薄膜と
電流遮断層を１次ＭＯＣＶＤ法により順次成長させ、電
流注入領域を形成するために電流遮断層をエッチング
し、上部クラッド層上にキャップ層を２次ＭＯＣＶＤ法
により成長させる。
【００１０】このようにＤＨ構造の半導体レーザを製造
するためには、最小２回にかけたＭＯＣＶＤ法により薄
膜を成長させる。
するためには、最小２回にかけたＭＯＣＶＤ法により薄
膜を成長させる。
【００１１】図１はＭＯＣＶＤ法により製造された内部
ストライプ構造の利得導波型半導体レーザの断面図であ
る。
ストライプ構造の利得導波型半導体レーザの断面図であ
る。
【００１２】利得導波型半導体レーザは、図１を参照す
ると、ｎ型ＧａＡｓ基板１１上にｎ型ＧａＡｓバッファ
層１２が形成され、このバッファ層１２上にｎ型ＩｎＧ
ａＡｌＰクラッド層１３、ＩｎＧａＰ活性層１４及びｐ
型ＩｎＧａＡｌＰクラッド層１５からなるＤＨ構造の薄
膜が形成され、電流注入領域を除いたｐ型クラッド層１
５上にｎ型ＧａＡｓ電流遮断層１６が形成され、電流注
入領域Ａを覆うようにｐ型クラッド層１５上にｐ型Ｇａ
Ａｓキャップ層１７が形成された構造を有する。
ると、ｎ型ＧａＡｓ基板１１上にｎ型ＧａＡｓバッファ
層１２が形成され、このバッファ層１２上にｎ型ＩｎＧ
ａＡｌＰクラッド層１３、ＩｎＧａＰ活性層１４及びｐ
型ＩｎＧａＡｌＰクラッド層１５からなるＤＨ構造の薄
膜が形成され、電流注入領域を除いたｐ型クラッド層１
５上にｎ型ＧａＡｓ電流遮断層１６が形成され、電流注
入領域Ａを覆うようにｐ型クラッド層１５上にｐ型Ｇａ
Ａｓキャップ層１７が形成された構造を有する。
【００１３】従来の利得導波型半導体レーザは、ｎ型基
板１１上にバッファ層１２、ＤＨ構造を成すｎ型クラッ
ド層１３、活性層１４及びｐ型クラッド層１５と電流遮
断層１６が１次ＭＯＣＶＤ法により連続成長され、ｐ型
キャップ層１７が２次ＭＯＣＶＤ法により成長される。
板１１上にバッファ層１２、ＤＨ構造を成すｎ型クラッ
ド層１３、活性層１４及びｐ型クラッド層１５と電流遮
断層１６が１次ＭＯＣＶＤ法により連続成長され、ｐ型
キャップ層１７が２次ＭＯＣＶＤ法により成長される。
【００１４】前記利得導波型半導体レーザより優れた横
モード特性のある屈折率導波型半導体レーザとしては、
１９９０年TOSHIBA REVIEW45(11),907に掲載されたＳＢ
Ｒ（Selective Buried Ridge）構造の半導体レーザとＨ
ＢＢ（Hetero Barrier Blocking)構造の半導体レーザが
ある。
モード特性のある屈折率導波型半導体レーザとしては、
１９９０年TOSHIBA REVIEW45(11),907に掲載されたＳＢ
Ｒ（Selective Buried Ridge）構造の半導体レーザとＨ
ＢＢ（Hetero Barrier Blocking)構造の半導体レーザが
ある。
【００１５】図２〜６はＳＢＲ構造の屈折率導波型半導
体レーザの製造工程図である。これら図２〜６を参照し
てＳＢＲ構造の屈折率導波型半導体レーザの製造方法を
説明すると、次のようである。
体レーザの製造工程図である。これら図２〜６を参照し
てＳＢＲ構造の屈折率導波型半導体レーザの製造方法を
説明すると、次のようである。
【００１６】まず、ｎ型ＧａＡｓ基板２１上にｎ型Ｇａ
Ａｓバッファ層２２、ＤＨ構造を成すｎ型ＩｎＧａＡｌ
Ｐクラッド層２３、ＩｎＧａＰ活性層２４及びｐ型Ｉｎ
ＧａＡｌＰクラッド層２５を１次ＭＯＣＶＤ法により連
続的に成長させる（図２）。
Ａｓバッファ層２２、ＤＨ構造を成すｎ型ＩｎＧａＡｌ
Ｐクラッド層２３、ＩｎＧａＰ活性層２４及びｐ型Ｉｎ
ＧａＡｌＰクラッド層２５を１次ＭＯＣＶＤ法により連
続的に成長させる（図２）。
【００１７】この時、ｎ型クラッド層２３、活性層２４
及びｐ型クラッド層２５は、それぞれ約１μｍ、０．１
μｍ及び０．９μｍの厚さを有する。
及びｐ型クラッド層２５は、それぞれ約１μｍ、０．１
μｍ及び０．９μｍの厚さを有する。
【００１８】ＳｉＯ2 又はＳｉ3 Ｎ4 等のような絶縁膜
２８を、ｐ型クラッド層２５上に蒸着し、絶縁膜２８を
フォトエッチングして、電流注入領域が形成される部分
に対応するｐ型クラッド層２５上にのみ残しておく（図
３）。この絶縁膜２８はストライプの形状をもつ。
２８を、ｐ型クラッド層２５上に蒸着し、絶縁膜２８を
フォトエッチングして、電流注入領域が形成される部分
に対応するｐ型クラッド層２５上にのみ残しておく（図
３）。この絶縁膜２８はストライプの形状をもつ。
【００１９】この絶縁膜２８をマスクとしてｐ型クラッ
ド層２５を一定の厚さだけエッチングしてｐ型クラッド
層２５の一部を露出させる（図４）。
ド層２５を一定の厚さだけエッチングしてｐ型クラッド
層２５の一部を露出させる（図４）。
【００２０】この際、ｐ型クラッド層２５は選択的にエ
ッチングされて電流注入領域に対応する部分にストライ
プ型のリッジメサ（Stripe-ridge mesa)部２５‐１が形
成され、エッチングにより露出されたｐ型クラッド層２
５の厚さは約０．２５μｍである。
ッチングされて電流注入領域に対応する部分にストライ
プ型のリッジメサ（Stripe-ridge mesa)部２５‐１が形
成され、エッチングにより露出されたｐ型クラッド層２
５の厚さは約０．２５μｍである。
【００２１】次いで、２次ＭＯＣＶＤ法によりｎ型Ｇａ
Ａｓ電流遮断層２６を選択的に成長させる（図５）。ｎ
型ＧａＡｓ電流遮断層２６は、電流注入領域に当たる部
分では前記絶縁膜２８によりほとんど成長されず、露出
されたｐ型クラッド層２５上にのみ形成される。
Ａｓ電流遮断層２６を選択的に成長させる（図５）。ｎ
型ＧａＡｓ電流遮断層２６は、電流注入領域に当たる部
分では前記絶縁膜２８によりほとんど成長されず、露出
されたｐ型クラッド層２５上にのみ形成される。
【００２２】前記絶縁膜２８を除去すると、電流注入領
域Ａが形成される。絶縁膜の除去後、３次ＭＯＣＶＤ法
によりｐ型ＧａＡｓキャップ層２７を成長させてＳＢＲ
構造の半導体レーザを完成する（図６）。
域Ａが形成される。絶縁膜の除去後、３次ＭＯＣＶＤ法
によりｐ型ＧａＡｓキャップ層２７を成長させてＳＢＲ
構造の半導体レーザを完成する（図６）。
【００２３】図７は、従来のＨＢＢ構造の半導体レーザ
の断面図を示したものである。
の断面図を示したものである。
【００２４】図７を参照すると、従来のＨＢＢ構造の半
導体レーザは、基板３１上にｎ型ＧａＡｓバッファ層３
２が形成され、ｎ型バッファ層３２上にＤＨ構造を成す
ｎ型ＩｎＧａＡｌＰクラッド層３３、ＩｎＧａＰ活性層
３４及びｐ型ＩｎＧａＡｌＰクラッド層３５が形成され
る。このｐ型クラッド層３５は、電流注入領域Ａではス
トライプ型リッジメサ構造を有する。
導体レーザは、基板３１上にｎ型ＧａＡｓバッファ層３
２が形成され、ｎ型バッファ層３２上にＤＨ構造を成す
ｎ型ＩｎＧａＡｌＰクラッド層３３、ＩｎＧａＰ活性層
３４及びｐ型ＩｎＧａＡｌＰクラッド層３５が形成され
る。このｐ型クラッド層３５は、電流注入領域Ａではス
トライプ型リッジメサ構造を有する。
【００２５】ｐ型クラッド層３５上のストライプ型リッ
ジメサ部３５′の上面にのみｐ型ＩｎＧａＰ電流注入層
３６が形成され、前記ｐ型ＩｎＧａＰ電流注入層３６を
覆うようにｐ型クラッド層３５上にｐ型ＧａＡｓキャッ
プ層３７が形成される。
ジメサ部３５′の上面にのみｐ型ＩｎＧａＰ電流注入層
３６が形成され、前記ｐ型ＩｎＧａＰ電流注入層３６を
覆うようにｐ型クラッド層３５上にｐ型ＧａＡｓキャッ
プ層３７が形成される。
【００２６】前記のＨＢＢ構造の半導体レーザは、電流
注入領域Ａにおいてキャップ層３７、ｐ型電流注入層３
６及びｐ型クラッド層３５であるＧａＡｓ／ＩｎＧａＰ
／ＩｎＧａＡｌＰのエネルギバンドギャップが電流注入
領域Ａ以外においてキャップ層３７及びクラッド層３５
であるＧａＡｓ／ＩｎＧａＡｌＰでより段階的に形成さ
れる。
注入領域Ａにおいてキャップ層３７、ｐ型電流注入層３
６及びｐ型クラッド層３５であるＧａＡｓ／ＩｎＧａＰ
／ＩｎＧａＡｌＰのエネルギバンドギャップが電流注入
領域Ａ以外においてキャップ層３７及びクラッド層３５
であるＧａＡｓ／ＩｎＧａＡｌＰでより段階的に形成さ
れる。
【００２７】故に、電流注入領域Ａにおいてエネルギバ
ンドギャップの変化がより緩やかで、キャリアの流れが
電流注入領域Ａで大部分制限される。
ンドギャップの変化がより緩やかで、キャリアの流れが
電流注入領域Ａで大部分制限される。
【００２８】ＨＢＢ構造の半導体レーザの製造方法は、
図２に示されたＳＢＲ構造の半導体レーザの製造方法と
ほとんど類似である。
図２に示されたＳＢＲ構造の半導体レーザの製造方法と
ほとんど類似である。
【００２９】まず、ｎ型ＧａＡｓ基板３１上にｎ型Ｇａ
Ａｓバッファ層３２、ＤＨ構造を成すｎ型ＩｎＧａＡｌ
Ｐクラッド層３５及びｐ型ＩｎＧａＰ層３６を１次ＭＯ
ＣＶＤ法により順次成長させ、ｐ型ＩｎＧａＰ層３６上
に絶縁膜（図面上には示されてない）を塗布した後、電
流注入領域Ａに対応される部分を除いた絶縁膜を除去す
る。
Ａｓバッファ層３２、ＤＨ構造を成すｎ型ＩｎＧａＡｌ
Ｐクラッド層３５及びｐ型ＩｎＧａＰ層３６を１次ＭＯ
ＣＶＤ法により順次成長させ、ｐ型ＩｎＧａＰ層３６上
に絶縁膜（図面上には示されてない）を塗布した後、電
流注入領域Ａに対応される部分を除いた絶縁膜を除去す
る。
【００３０】絶縁膜をマスクとして露出されたｐ型電流
注入層３６をエッチングし、次いで露出されたｐ型クラ
ッド層３５を一定厚さだけエッチングしてストライプ型
メサリッジ部３５を形成する。エッチング後、残存ｐ型
クラッド層３５の厚さは０．２５μｍである。
注入層３６をエッチングし、次いで露出されたｐ型クラ
ッド層３５を一定厚さだけエッチングしてストライプ型
メサリッジ部３５を形成する。エッチング後、残存ｐ型
クラッド層３５の厚さは０．２５μｍである。
【００３１】前記絶縁膜を除去した後、ｐ型電流注入層
３６を覆うように露出されたｐ型クラッド層３５上に２
次ＭＯＣＶＤ法によりｐ型ＧａＡｓキャップ層３７を形
成する。これにより、ＨＢＢ構造の半導体レーザが得ら
れる。
３６を覆うように露出されたｐ型クラッド層３５上に２
次ＭＯＣＶＤ法によりｐ型ＧａＡｓキャップ層３７を形
成する。これにより、ＨＢＢ構造の半導体レーザが得ら
れる。
【００３２】前記ｐ型クラッド層３５のエッチングの時
マスクとして絶縁膜の代わりにフォトレジスト膜を使用
することもできる。
マスクとして絶縁膜の代わりにフォトレジスト膜を使用
することもできる。
【００３３】
【発明が解決しようとする課題】図２〜６に示された屈
折率導波型半導体レーザは、電流遮断層２６を形成する
ための選択的な結晶成長時、選択的結晶成長用マスクと
して絶縁層２８を使用するために、電流注入領域Ａにお
いての絶縁膜による不都合（defect）が問題となって半
導体レーザの信頼性に悪影響を及ぼすようになる。
折率導波型半導体レーザは、電流遮断層２６を形成する
ための選択的な結晶成長時、選択的結晶成長用マスクと
して絶縁層２８を使用するために、電流注入領域Ａにお
いての絶縁膜による不都合（defect）が問題となって半
導体レーザの信頼性に悪影響を及ぼすようになる。
【００３４】この絶縁膜による効果は、レーザ動作時、
キャップ層とクラッド層間の界面及びクラッド層下部の
活性層にまで影響を及ぼすようになる。
キャップ層とクラッド層間の界面及びクラッド層下部の
活性層にまで影響を及ぼすようになる。
【００３５】さらに、電流遮断層２６を形成するための
２次ＭＯＣＶＤ法による結晶成長時、そしてｐ型キャッ
プ層２７を形成するための３次ＭＯＣＶＤ法による結晶
成長時、ｐ型クラッド層であるＩｎＧａＡｌＰが露出さ
れる。この場合、Ａｌが酸化される問題とＩｎＧａＡｌ
Ｐ層とキャップ層であるＧａＡｓ間の良好な界面を得る
ためのＧａＡｓの成長条件の設定問題などが、深刻に考
慮されるべきである。
２次ＭＯＣＶＤ法による結晶成長時、そしてｐ型キャッ
プ層２７を形成するための３次ＭＯＣＶＤ法による結晶
成長時、ｐ型クラッド層であるＩｎＧａＡｌＰが露出さ
れる。この場合、Ａｌが酸化される問題とＩｎＧａＡｌ
Ｐ層とキャップ層であるＧａＡｓ間の良好な界面を得る
ためのＧａＡｓの成長条件の設定問題などが、深刻に考
慮されるべきである。
【００３６】図７に示された屈折率導波型半導体レーザ
は、図２〜６の利得導波が半導体レーザと同様に、キャ
ップ層３７を形成するための２次ＭＯＣＶＤ法によるｐ
型ＧａＡｓの成長工程時、クラッド層３５であるｐ型Ｉ
ｎＧａＡｌＰが露出されてＡｌが酸化される問題とＩｎ
ＧａＡｌＰ層とＧａＡｓ層との良好な界面状態を得るた
めの成長条件の設定問題などが深刻に考慮されるべきで
ある。
は、図２〜６の利得導波が半導体レーザと同様に、キャ
ップ層３７を形成するための２次ＭＯＣＶＤ法によるｐ
型ＧａＡｓの成長工程時、クラッド層３５であるｐ型Ｉ
ｎＧａＡｌＰが露出されてＡｌが酸化される問題とＩｎ
ＧａＡｌＰ層とＧａＡｓ層との良好な界面状態を得るた
めの成長条件の設定問題などが深刻に考慮されるべきで
ある。
【００３７】本発明の目的は、絶縁膜導入による各成長
層間の界面から発生する不都合を最小化することができ
る半導体レーザ及びその製造方法を提供することにあ
る。
層間の界面から発生する不都合を最小化することができ
る半導体レーザ及びその製造方法を提供することにあ
る。
【００３８】
【課題を解決するための手段】前記目的を達成するため
の本発明は、第１導電型の半導体基板と、半導体基板上
に形成された第１導電型バッファ層と、バッファ層上に
形成された第１導電型の第１クラッド層と、第１クラッ
ド層上に形成された活性層と、その上部に電流注入領域
が形成されたメサ型リッジ部を有し、前記活性層上に形
成された第２導電型の第２クラッド層と、電流注入領域
を除いた第２クラッド層上に形成された第１導電型の電
流遮断層と、前記電流注入領域を覆うように電流遮断層
上に形成された第２導電型のキャップ層とを含み、前記
第２導電型クラッド層は、活性層上に形成された第１ｐ
型クラッド層と、第１ｐ型クラッド層上に形成されたｐ
型エッチング阻止層と、エッチング阻止層の中央部上に
形成され、メサ型リッジ構造の第２ｐ型クラッド層と、
第２ｐ型クラッド層上に形成されたｐ型電流注入層と、
前記電流注入領域を含み、ｐ型電流注入層上に形成され
たｐ型第１蒸発防止層と、電流注入領域を除いた第１蒸
発防止層上にのみ形成されたｐ型第２蒸発防止層とを含
むことを特徴とする。
の本発明は、第１導電型の半導体基板と、半導体基板上
に形成された第１導電型バッファ層と、バッファ層上に
形成された第１導電型の第１クラッド層と、第１クラッ
ド層上に形成された活性層と、その上部に電流注入領域
が形成されたメサ型リッジ部を有し、前記活性層上に形
成された第２導電型の第２クラッド層と、電流注入領域
を除いた第２クラッド層上に形成された第１導電型の電
流遮断層と、前記電流注入領域を覆うように電流遮断層
上に形成された第２導電型のキャップ層とを含み、前記
第２導電型クラッド層は、活性層上に形成された第１ｐ
型クラッド層と、第１ｐ型クラッド層上に形成されたｐ
型エッチング阻止層と、エッチング阻止層の中央部上に
形成され、メサ型リッジ構造の第２ｐ型クラッド層と、
第２ｐ型クラッド層上に形成されたｐ型電流注入層と、
前記電流注入領域を含み、ｐ型電流注入層上に形成され
たｐ型第１蒸発防止層と、電流注入領域を除いた第１蒸
発防止層上にのみ形成されたｐ型第２蒸発防止層とを含
むことを特徴とする。
【００３９】なお、本発明は、第１導電型の半導体基板
上に第１導電型のバッファ層を形成するステップと、バ
ッファ層上に第１導電型の第１クラッド層を形成するス
テップと、第１クラッド層上に活性層を形成するステッ
プと、活性層上に第２導電型の第１クラッド層、エッチ
ング阻止層、第２導電型の第２クラッド層、第２導電型
の電流注入層、第２導電型の第１及び第２蒸発防止層を
成長させて第２クラッド層を形成するステップと、第２
クラッド層をエッチングしてメサ型リッジ部を形成する
ステップと、第１導電型の電流遮断層を露出された第２
クラッド層上に形成するステップと、メサ型リッジ部上
の電流遮断層をエッチングして電流注入領域を形成し、
電流注入領域の第２蒸発防止層を露出させるステップ
と、露出された第２蒸発防止層をエッチングしてその下
部の第１蒸発防止層を露出させるステップと、基板全面
に第２導電型のキャップ層を形成するステップとを含む
ことを特徴とする半導体レーザの製造方法を提供する。
上に第１導電型のバッファ層を形成するステップと、バ
ッファ層上に第１導電型の第１クラッド層を形成するス
テップと、第１クラッド層上に活性層を形成するステッ
プと、活性層上に第２導電型の第１クラッド層、エッチ
ング阻止層、第２導電型の第２クラッド層、第２導電型
の電流注入層、第２導電型の第１及び第２蒸発防止層を
成長させて第２クラッド層を形成するステップと、第２
クラッド層をエッチングしてメサ型リッジ部を形成する
ステップと、第１導電型の電流遮断層を露出された第２
クラッド層上に形成するステップと、メサ型リッジ部上
の電流遮断層をエッチングして電流注入領域を形成し、
電流注入領域の第２蒸発防止層を露出させるステップ
と、露出された第２蒸発防止層をエッチングしてその下
部の第１蒸発防止層を露出させるステップと、基板全面
に第２導電型のキャップ層を形成するステップとを含む
ことを特徴とする半導体レーザの製造方法を提供する。
【００４０】
【実施例】図８は、本発明の実施例による屈折率を導波
型半導体レーザの断面図である。
型半導体レーザの断面図である。
【００４１】図８を参照すると、参照番号４０は本発明
の屈折率導波型半導体レーザを示す。
の屈折率導波型半導体レーザを示す。
【００４２】本発明の屈折率導波型半導体レーザ４０
は、ｎ型半導体基板４１と、ｎ型基板４１上に形成され
たｎ型バッファ層４２と、バッファ層４２上に形成され
た二重ヘテロ構造を成す第１クラッド層４３、活性層４
４及び第２クラッド層５６を含む。
は、ｎ型半導体基板４１と、ｎ型基板４１上に形成され
たｎ型バッファ層４２と、バッファ層４２上に形成され
た二重ヘテロ構造を成す第１クラッド層４３、活性層４
４及び第２クラッド層５６を含む。
【００４３】ｎ型バッファ層４２はｎ型不純物が２×１
０17／ｃｍ3 の濃度でドーピングされたｎ型ＧａＡｓで
あり、約０．５μｍの厚さを有する。
０17／ｃｍ3 の濃度でドーピングされたｎ型ＧａＡｓで
あり、約０．５μｍの厚さを有する。
【００４４】二重ヘテロ構造を成す第１クラッド層４３
はｎ型不純物が５×１０17／ｃｍ3の濃度でドーピング
されたｎ型Ｉｎ0.5 （Ｇａ1-x Ａｌx ）0.5 Ｐ（０．４
≦Ｘ≦１．０）であり、約１．０μｍの厚さを有する。
はｎ型不純物が５×１０17／ｃｍ3の濃度でドーピング
されたｎ型Ｉｎ0.5 （Ｇａ1-x Ａｌx ）0.5 Ｐ（０．４
≦Ｘ≦１．０）であり、約１．０μｍの厚さを有する。
【００４５】活性層４４はアンドープ（undoped)または
Ｐ‐ドープ（P-doped)Ｉｎ0.5 （Ｇａ1-x Ａｌx ）0.5
Ｐ（０．４≦Ｘ≦０．５）であり、約０．０５〜０．２
μｍの厚さを有する。
Ｐ‐ドープ（P-doped)Ｉｎ0.5 （Ｇａ1-x Ａｌx ）0.5
Ｐ（０．４≦Ｘ≦０．５）であり、約０．０５〜０．２
μｍの厚さを有する。
【００４６】第２クラッド層５６は、導波管チャンネル
として作用し、その上面の幅が４〜７μｍであるメサ型
リッジ部５５を有し、第２クラッド層５６は、活性層４
４上に形成された第１ｐ型クラッド層４５と、第１ｐ型
クラッド層４５上に形成されたエッチング阻止層４６と
を含む。
として作用し、その上面の幅が４〜７μｍであるメサ型
リッジ部５５を有し、第２クラッド層５６は、活性層４
４上に形成された第１ｐ型クラッド層４５と、第１ｐ型
クラッド層４５上に形成されたエッチング阻止層４６と
を含む。
【００４７】なお、第２クラッド層５６は、メサ型リッ
ジ部５５を構成する第２ｐ型クラッド層４７と、第２ｐ
型クラッド層４７上に形成された電流注入層４８と、電
流注入層４８上に形成され、電流注入領域Ａを含む第１
蒸発防止層４９及び電流注入領域Ａを除いた第１蒸発防
止層４９上に形成された第２蒸発防止層５０とをさらに
含む。
ジ部５５を構成する第２ｐ型クラッド層４７と、第２ｐ
型クラッド層４７上に形成された電流注入層４８と、電
流注入層４８上に形成され、電流注入領域Ａを含む第１
蒸発防止層４９及び電流注入領域Ａを除いた第１蒸発防
止層４９上に形成された第２蒸発防止層５０とをさらに
含む。
【００４８】第１ｐ型クラッド層４５は、ｐ型不純物が
１〜１０×１０17／ｃｍ3 の濃度でドーピングされたｐ
型Ｉｎ0.5 （Ｇａ1-x Ａｌx ）0.5 Ｐ（０．４≦Ｘ≦
１．０）であり、約０．１〜０．３μｍの厚さを有す
る。
１〜１０×１０17／ｃｍ3 の濃度でドーピングされたｐ
型Ｉｎ0.5 （Ｇａ1-x Ａｌx ）0.5 Ｐ（０．４≦Ｘ≦
１．０）であり、約０．１〜０．３μｍの厚さを有す
る。
【００４９】エッチング阻止層４６は、第２ｐ型クラッ
ド層４７をエッチングして、メサ型リッジ部５５の形成
の時、その下部の第１ｐ型クラッド層４５がエッチング
されることを防止するためのもので、ｐ型Ｉｎ0.5 Ｇａ
0.5 Ｐであり、約２０〜１００オングストローム程度の
厚さを有する。
ド層４７をエッチングして、メサ型リッジ部５５の形成
の時、その下部の第１ｐ型クラッド層４５がエッチング
されることを防止するためのもので、ｐ型Ｉｎ0.5 Ｇａ
0.5 Ｐであり、約２０〜１００オングストローム程度の
厚さを有する。
【００５０】第２ｐ型クラッド層４７は、ｐ型不純物が
１〜１０×１０17／ｃｍ3 の濃度でドーピングされたｐ
型Ｉｎ0.5 （Ｇａ1-x Ａｌx ）0.5 Ｐ（０．４≦Ｘ≦
１．０）であり、約０．６μｍ程度の厚さを有する。
１〜１０×１０17／ｃｍ3 の濃度でドーピングされたｐ
型Ｉｎ0.5 （Ｇａ1-x Ａｌx ）0.5 Ｐ（０．４≦Ｘ≦
１．０）であり、約０．６μｍ程度の厚さを有する。
【００５１】電流注入層４８は、キャップ層と第２クラ
ッド層５６間のエネルギバンドギャップを減少するため
のもので、ｐ型Ｉｎ0.5 Ｇａ0.5 Ｐであり、約０．０５
〜０．１μｍの厚さを有する。
ッド層５６間のエネルギバンドギャップを減少するため
のもので、ｐ型Ｉｎ0.5 Ｇａ0.5 Ｐであり、約０．０５
〜０．１μｍの厚さを有する。
【００５２】第１蒸発防止層４９と第２蒸発防止層５０
は、本発明の半導体レーザ４０を製造するための２次及
び３次ＭＯＣＶＤ成長の時露出された基板全面を５族元
素中の一つで保持させるための層であり、第１蒸発防止
層４９は、ｐ型不純物が１〜１０×１０18／ｃｍ3 の濃
度でドーピングされたｐ型ＧａＡｓで０．１μｍの厚さ
を有し、第２蒸発防止層５０は、ｐ型不純物が１〜１０
×１０18／ｃｍ3 の濃度でドーピングされたｐ型Ｉｎ
0.5 Ｇａ0.5 Ｐであり、０．０５μｍの厚さを有する。
は、本発明の半導体レーザ４０を製造するための２次及
び３次ＭＯＣＶＤ成長の時露出された基板全面を５族元
素中の一つで保持させるための層であり、第１蒸発防止
層４９は、ｐ型不純物が１〜１０×１０18／ｃｍ3 の濃
度でドーピングされたｐ型ＧａＡｓで０．１μｍの厚さ
を有し、第２蒸発防止層５０は、ｐ型不純物が１〜１０
×１０18／ｃｍ3 の濃度でドーピングされたｐ型Ｉｎ
0.5 Ｇａ0.5 Ｐであり、０．０５μｍの厚さを有する。
【００５３】電流注入領域Ａは、本発明の半導体レーザ
４０の発振モード時、電流が大部分印加される領域であ
る。
４０の発振モード時、電流が大部分印加される領域であ
る。
【００５４】なお、本発明の半導体レーザ４０は、前記
電流注入領域Ａを除いた露出された第２クラッド層５６
上に形成されたｎ型電流遮断層５１と、前記電流注入領
域Ａを覆うようにｎ型電流遮断層５１上に形成されたｐ
型ＧａＡｓキャップ層５２をさらに含む。電流遮断層５
１はｎ型不純物が１〜５×１０18／ｃｍ3 の濃度でドー
ピングされたｎ型ＧａＡｓであり、０．８〜１．０μｍ
の厚さを有する。
電流注入領域Ａを除いた露出された第２クラッド層５６
上に形成されたｎ型電流遮断層５１と、前記電流注入領
域Ａを覆うようにｎ型電流遮断層５１上に形成されたｐ
型ＧａＡｓキャップ層５２をさらに含む。電流遮断層５
１はｎ型不純物が１〜５×１０18／ｃｍ3 の濃度でドー
ピングされたｎ型ＧａＡｓであり、０．８〜１．０μｍ
の厚さを有する。
【００５５】上記のような構造の半導体レーザの製造方
法は図９〜１３に示した。
法は図９〜１３に示した。
【００５６】図９を参照すると、ｎ型の半導体基板４１
上にｎ型ＧａＡｓからなるバッファ層４２を約０．５μ
ｍの厚さに成長させ、バッファ層４２上にｎ型Ｉｎ0.5
（Ｇａ1-x Ａｌx ）0.5 Ｐ（０．４≦Ｘ≦１．０）から
なる第１クラッド層４３を約１．０μｍの厚さに成長さ
せる。
上にｎ型ＧａＡｓからなるバッファ層４２を約０．５μ
ｍの厚さに成長させ、バッファ層４２上にｎ型Ｉｎ0.5
（Ｇａ1-x Ａｌx ）0.5 Ｐ（０．４≦Ｘ≦１．０）から
なる第１クラッド層４３を約１．０μｍの厚さに成長さ
せる。
【００５７】第１クラッド層４３上にアンドープ（undo
ped)又はＰ‐ドープ（P-doped)活性層４４を約０．０５
〜０．２μｍの厚さに成長させ、活性層４４上に第２ク
ラッド層５６を成長させて二重ヘテロ接合を形成する。
ped)又はＰ‐ドープ（P-doped)活性層４４を約０．０５
〜０．２μｍの厚さに成長させ、活性層４４上に第２ク
ラッド層５６を成長させて二重ヘテロ接合を形成する。
【００５８】第２クラッド層５６は、活性層４４上にＩ
ｎ0.5 （Ｇａ1-x Ａｌx ）0.5 Ｐ（０．４≦Ｘ≦１．
０）からなる第１ｐ型クラッド層４５を０．１〜０．３
μｍの厚さに成長させ、第１ｐ型クラッド層４５上にｐ
型Ｉｎ0.5 Ｇａ0.5 Ｐからなるエッチング阻止層４６を
２０〜１００オングストローム程度の厚さに成長させ、
エッチング阻止層４６上にＩｎ0.5 （Ｇａ1-x Ａｌx ）
0.5 Ｐ（０．４≦Ｘ≦１．０）からなる第２ｐ型クラッ
ド層４７を約０．６μｍの厚さに成長させ、第２ｐ型ク
ラッド層４７上にｐ型Ｉｎ0.5 Ｇａ0.5 Ｐからなる電流
注入層４８を０．０５〜０．１μｍの厚さに成長させ、
電流注入層４８上にｐ型ＧａＡｓからなる第１蒸発防止
層４９とｐ型Ｉｎ0.5 Ｇａ0.5 Ｐからなる第２蒸発防止
層５０をそれぞれ０．１μｍ、０．０５μｍの厚さに順
次成長させることにより形成する。
ｎ0.5 （Ｇａ1-x Ａｌx ）0.5 Ｐ（０．４≦Ｘ≦１．
０）からなる第１ｐ型クラッド層４５を０．１〜０．３
μｍの厚さに成長させ、第１ｐ型クラッド層４５上にｐ
型Ｉｎ0.5 Ｇａ0.5 Ｐからなるエッチング阻止層４６を
２０〜１００オングストローム程度の厚さに成長させ、
エッチング阻止層４６上にＩｎ0.5 （Ｇａ1-x Ａｌx ）
0.5 Ｐ（０．４≦Ｘ≦１．０）からなる第２ｐ型クラッ
ド層４７を約０．６μｍの厚さに成長させ、第２ｐ型ク
ラッド層４７上にｐ型Ｉｎ0.5 Ｇａ0.5 Ｐからなる電流
注入層４８を０．０５〜０．１μｍの厚さに成長させ、
電流注入層４８上にｐ型ＧａＡｓからなる第１蒸発防止
層４９とｐ型Ｉｎ0.5 Ｇａ0.5 Ｐからなる第２蒸発防止
層５０をそれぞれ０．１μｍ、０．０５μｍの厚さに順
次成長させることにより形成する。
【００５９】この際、ｎ型バッファ層４２と二重ヘテロ
構造を成す第１クラッド層４３、ｎ型活性層４４及び第
２クラッド層５６は、１次ＭＯＣＶＤ法により連続的に
基板４１上に成長される。
構造を成す第１クラッド層４３、ｎ型活性層４４及び第
２クラッド層５６は、１次ＭＯＣＶＤ法により連続的に
基板４１上に成長される。
【００６０】エッチング阻止層４６は、後続工程で第２
クラッド層５６をエッチングしてメサ型リッジ部を形成
する時、その下部の第１ｐ型クラッド層４５がエッチン
グされることを防止する。
クラッド層５６をエッチングしてメサ型リッジ部を形成
する時、その下部の第１ｐ型クラッド層４５がエッチン
グされることを防止する。
【００６１】電流注入層４８は、後続工程で形成される
キャップ層と第２クラッド層５６間の大きいエネルギバ
ンドギャップを減少して、電流が大部分電流注入層に印
加されるようにする。
キャップ層と第２クラッド層５６間の大きいエネルギバ
ンドギャップを減少して、電流が大部分電流注入層に印
加されるようにする。
【００６２】図１０、１１は、第２クラッド層５６のメ
サ型リッジ部を形成する工程を示したものである。
サ型リッジ部を形成する工程を示したものである。
【００６３】第２クラッド層５６の第２蒸発防止層５０
上にフォトレジスト膜を塗布した後、フォトエッチング
してメサ型リッジ部が形成される部分にのみ４〜７μｍ
幅のフォトレジスト膜パターン５３を残しておく。
上にフォトレジスト膜を塗布した後、フォトエッチング
してメサ型リッジ部が形成される部分にのみ４〜７μｍ
幅のフォトレジスト膜パターン５３を残しておく。
【００６４】第２蒸発防止層５０、第１蒸発防止層４
９、電流注入層４８及び第２ｐ型クラッド層４７である
ＩｎＧａＰ／ＧａＡｓ／ＩｎＧａＡｌＰが非選択的にエ
ッチングされるエッチャントを利用して、前記成長層を
レジスト膜パターン５３をマスクとして利用してエッチ
ングする。
９、電流注入層４８及び第２ｐ型クラッド層４７である
ＩｎＧａＰ／ＧａＡｓ／ＩｎＧａＡｌＰが非選択的にエ
ッチングされるエッチャントを利用して、前記成長層を
レジスト膜パターン５３をマスクとして利用してエッチ
ングする。
【００６５】図１０に示したように、第２ｐ型クラッド
層４７を一定厚さだけエッチングしてその一部を露出さ
せる。
層４７を一定厚さだけエッチングしてその一部を露出さ
せる。
【００６６】次いで、図１１に示されたように、エッチ
ング阻止層４６であるＩｎＧａＰに対して第２ｐ型クラ
ッド層４７であるＩｎＧａＡｌＰが選択的にエッチング
されるエッチャントを利用して、露出された第２ｐ型ク
ラッド層４７をエッチング阻止層４６が露出されるまで
完全にエッチングする。
ング阻止層４６であるＩｎＧａＰに対して第２ｐ型クラ
ッド層４７であるＩｎＧａＡｌＰが選択的にエッチング
されるエッチャントを利用して、露出された第２ｐ型ク
ラッド層４７をエッチング阻止層４６が露出されるまで
完全にエッチングする。
【００６７】これにより、エッチング層４６上に上面の
幅が４〜７μｍであるメサ型リッジ部５５が形成され
る。
幅が４〜７μｍであるメサ型リッジ部５５が形成され
る。
【００６８】図１２に示されたように、フォトレジスト
膜パターン５３を除去し、基板全面にわたってｎ型Ｇａ
Ａｓからなるｎ型電流遮断層５１を２次ＭＯＣＶＤ法に
より０．８〜１．０μｍ程度の厚さに成長させる。
膜パターン５３を除去し、基板全面にわたってｎ型Ｇａ
Ａｓからなるｎ型電流遮断層５１を２次ＭＯＣＶＤ法に
より０．８〜１．０μｍ程度の厚さに成長させる。
【００６９】電流遮断層５１を形成するための２次ＭＯ
ＣＶＤ成長の時露出される基板の全表面は、５族元素の
ｐと一致される。すなわち、第２クラッド層５６のｐ型
Ｉｎ0.5 Ｇａ0.5 Ｐからなるエッチング阻止層４６と第
２蒸発防止層５０が露出されるが、第２クラッド層５６
のメサ型リッジ部５５の最上層にＩｎＧａＰからなる第
２蒸発防止層５０が形成されるので、露出表面が５族元
素のｐと一致される。
ＣＶＤ成長の時露出される基板の全表面は、５族元素の
ｐと一致される。すなわち、第２クラッド層５６のｐ型
Ｉｎ0.5 Ｇａ0.5 Ｐからなるエッチング阻止層４６と第
２蒸発防止層５０が露出されるが、第２クラッド層５６
のメサ型リッジ部５５の最上層にＩｎＧａＰからなる第
２蒸発防止層５０が形成されるので、露出表面が５族元
素のｐと一致される。
【００７０】故に、２次ＭＯＣＶＤ成長の時第２蒸発防
止層５０は、その下部のＧａＡｓからなる第１蒸発防止
層４９のＡｓがＰＨ3 雰囲気で蒸発されることを防止す
る。
止層５０は、その下部のＧａＡｓからなる第１蒸発防止
層４９のＡｓがＰＨ3 雰囲気で蒸発されることを防止す
る。
【００７１】図１３に示したように、２次ＭＯＣＶＤ成
長により形成されたｎ型電流遮断層５１上にフォトレジ
スト膜５４を塗布してからフォトエッチングして、第２
クラッド層５６のメサ型リッジ部５５上部に対応するフ
ォトレジスト膜５４を除去する。これにより、電流遮断
層５１の一部が露出される。
長により形成されたｎ型電流遮断層５１上にフォトレジ
スト膜５４を塗布してからフォトエッチングして、第２
クラッド層５６のメサ型リッジ部５５上部に対応するフ
ォトレジスト膜５４を除去する。これにより、電流遮断
層５１の一部が露出される。
【００７２】このフォトレジスト膜５４をマスクとして
露出された電流遮断層５１をエッチングして第２クラッ
ド層５６のメサ型リッジ部５５に３〜５μｍの幅を有す
る電流注入領域Ａを形成する。この時、電流遮断層５１
のエッチング時、電流遮断層５１であるｐ型ＧａＡｓが
第２蒸発防止層５０であるｐ型ＩｎＧａＰに対して選択
的にエッチングされるエッチャントを使用する。
露出された電流遮断層５１をエッチングして第２クラッ
ド層５６のメサ型リッジ部５５に３〜５μｍの幅を有す
る電流注入領域Ａを形成する。この時、電流遮断層５１
のエッチング時、電流遮断層５１であるｐ型ＧａＡｓが
第２蒸発防止層５０であるｐ型ＩｎＧａＰに対して選択
的にエッチングされるエッチャントを使用する。
【００７３】図１４を参照すると、前記第２蒸発防止層
５０上の残存フォトレジスト膜５４を除去すると、Ｉｎ
ＧａＰからなる第２蒸発防止層５０とＧａＡｓからなる
電流遮断領域５１が露出される。故に、露出される基板
の表面の５族元素が一致されない。
５０上の残存フォトレジスト膜５４を除去すると、Ｉｎ
ＧａＰからなる第２蒸発防止層５０とＧａＡｓからなる
電流遮断領域５１が露出される。故に、露出される基板
の表面の５族元素が一致されない。
【００７４】第１蒸発防止層４９であるｐ型ＧａＡｓに
対して第２蒸発防止層５０であるＩｎＧａＰが選択的に
エッチングされるエッチャントを使用し、前記電流遮断
層５１のエッチングにより露出された電流注入領域Ａに
おいての第２蒸発防止層５０を選択的にエッチングす
る。
対して第２蒸発防止層５０であるＩｎＧａＰが選択的に
エッチングされるエッチャントを使用し、前記電流遮断
層５１のエッチングにより露出された電流注入領域Ａに
おいての第２蒸発防止層５０を選択的にエッチングす
る。
【００７５】これにより、電流注入領域Ａでｐ型ＧａＡ
ｓからなる第１蒸発防止層４９を露出させることによ
り、露出される基板全面の５族元素が一致される。
ｓからなる第１蒸発防止層４９を露出させることによ
り、露出される基板全面の５族元素が一致される。
【００７６】最後に、図１５に示されたように、基板を
リアクタ（Reactor)にローディング（Loading)させて３
次ＭＯＣＶＤ法によりｐ型ＧａＡｓキャップ層５２を形
成し、キャップ層５２側にはｐ型電極（図面上には示さ
れていない）、基板４１側にはｎ型電極（図面上には示
されていない）を蒸着することにより、本発明の半導体
レーザを製造する。
リアクタ（Reactor)にローディング（Loading)させて３
次ＭＯＣＶＤ法によりｐ型ＧａＡｓキャップ層５２を形
成し、キャップ層５２側にはｐ型電極（図面上には示さ
れていない）、基板４１側にはｎ型電極（図面上には示
されていない）を蒸着することにより、本発明の半導体
レーザを製造する。
【００７７】
【発明の効果】上述した本発明によれば、電流遮断領域
５１下部の第１ｐ型クラッド層４５の厚さを薄く調節す
ることにより、有効屈折率の差により屈折率導波型レー
ザダイオードを具現することができるようになり、前記
エッチング阻止層４６は、厚さが１００オングストロー
ム以下に極めて薄いために、活性層４４から光を発生さ
せるに大きい影響を及ぼさない。
５１下部の第１ｐ型クラッド層４５の厚さを薄く調節す
ることにより、有効屈折率の差により屈折率導波型レー
ザダイオードを具現することができるようになり、前記
エッチング阻止層４６は、厚さが１００オングストロー
ム以下に極めて薄いために、活性層４４から光を発生さ
せるに大きい影響を及ぼさない。
【００７８】なお、本発明の半導体レーザダイオード製
造方法は、連続するＭＯＣＶＤ成長の時露出される表面
層の５族元素を一つの元素に保持することにより、各層
の間の界面に発生する不都合をなくすことができて、信
頼性のすぐれた半導体レーザが製造できる。
造方法は、連続するＭＯＣＶＤ成長の時露出される表面
層の５族元素を一つの元素に保持することにより、各層
の間の界面に発生する不都合をなくすことができて、信
頼性のすぐれた半導体レーザが製造できる。
【００７９】したがって、半導体レーザダイオードの界
面欠陥を減少させることにより寿命を増加させ、信頼性
及び特性を向上させることによりレーザダイオードの応
用領域を拡張させることができるようになる。
面欠陥を減少させることにより寿命を増加させ、信頼性
及び特性を向上させることによりレーザダイオードの応
用領域を拡張させることができるようになる。
【図１】一般的な利得導波型半導体レーザの断面図であ
る。
る。
【図２】従来のＳＢＲ構造の屈折率導波型半導体レーザ
の製造プロセスにおけるバッファ層、ｎ型クラッド層、
活性層、ｐ型クラッド層の成長工程説明用素子断面図で
ある。
の製造プロセスにおけるバッファ層、ｎ型クラッド層、
活性層、ｐ型クラッド層の成長工程説明用素子断面図で
ある。
【図３】従来のＳＢＲ構造の屈折率導波型半導体レーザ
の製造プロセスにおけるｐ型クラッド層上へのストライ
プ形状の絶縁膜形成工程説明用素子断面図である。
の製造プロセスにおけるｐ型クラッド層上へのストライ
プ形状の絶縁膜形成工程説明用素子断面図である。
【図４】従来のＳＢＲ構造の屈折率導波型半導体レーザ
の製造プロセスにおけるｐ型クラッド層エッチング工程
説明用素子断面図である。
の製造プロセスにおけるｐ型クラッド層エッチング工程
説明用素子断面図である。
【図５】従来のＳＢＲ構造の屈折率導波型半導体レーザ
の製造プロセスにおける電流遮断層成長工程説明用素子
断面図である。
の製造プロセスにおける電流遮断層成長工程説明用素子
断面図である。
【図６】従来のＳＢＲ構造の屈折率導波型半導体レーザ
の製造プロセスにおけるキャップ層成長工程説明用素子
断面図である。
の製造プロセスにおけるキャップ層成長工程説明用素子
断面図である。
【図７】従来のＨＢＢ構造の屈折率導波型半導体レーザ
の製造工程図である。
の製造工程図である。
【図８】本発明の屈折率導波型半導体レーザの断面図で
ある。
ある。
【図９】図８の半導体レーザの製造プロセスにおけるバ
ッファ層、第１クラッド層、活性層、第２クラッド層の
成長工程説明用素子断面図である。
ッファ層、第１クラッド層、活性層、第２クラッド層の
成長工程説明用素子断面図である。
【図１０】図８の半導体レーザの製造プロセスにおける
第２ｐ型クラッド層エッチング（一部露出）工程説明用
素子断面図である。
第２ｐ型クラッド層エッチング（一部露出）工程説明用
素子断面図である。
【図１１】図８の半導体レーザの製造プロセスにおける
第２ｐ型クラッド層エッチング（メサ型リッジ部完成）
工程説明用素子断面図である。
第２ｐ型クラッド層エッチング（メサ型リッジ部完成）
工程説明用素子断面図である。
【図１２】図８の半導体レーザの製造プロセスにおける
電流遮断層成長工程説明用素子断面図である。
電流遮断層成長工程説明用素子断面図である。
【図１３】図８の半導体レーザの製造プロセスにおける
電流注入領域形成工程説明用素子断面図である。
電流注入領域形成工程説明用素子断面図である。
【図１４】図８の半導体レーザの製造プロセスにおける
第２蒸発防止層選択エッチング工程説明用素子断面図で
ある。
第２蒸発防止層選択エッチング工程説明用素子断面図で
ある。
【図１５】図８の半導体レーザの製造プロセスにおける
最終工程説明用素子断面図である。
最終工程説明用素子断面図である。
４１ 基板 ４２ バッファ層 ４３ 第１クラッド層 ４４ 活性層 ４５ 第１ｐ型クラッド層 ４６ エッチング阻止層 ４７ 第２ｐ型クラッド層 ４８ ｐ型電流注入層 ４９ 第１蒸発防止層 ５０ 第２蒸発防止層 ５１ 電流遮断層 ５２ ｐ型キャップ層 ５３ フォトレジスト膜パターン ５４ フォトレジスト膜 ５５ メサ型リッジ部 ５６ 第２クラッド層
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−286479（ＪＰ，Ａ) 特開 平３−94490（ＪＰ，Ａ) 特開 平５−175609（ＪＰ，Ａ) 特開 平５−304336（ＪＰ，Ａ) Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．54 ［15］（1989）ｐ．1391−1393 (58)調査した分野(Int.Cl.6，ＤＢ名) H01S 3/18
Claims (27)
- 【請求項１】第１導電型の半導体基板と、 半導体基板上に形成された第１導電型バッファ層と、 バッファ層上に形成された第１導電型の第１クラッド層
と、 第１クラッド層上に形成された活性層と、 その上部に電流注入領域が形成されたメサ型リッジ部を
有し、前記活性層上に形成された第２導電型の第２クラ
ッド層と、 電流注入領域を除いた第２クラッド層上に形成された第
１導電型の電流遮断層と、 前記電流注入領域を覆うように電流遮断層上に形成され
た第２導電型のキャップ層とを含み、 前記第２導電型クラッド層は、 活性層上に形成された第１ｐ型クラッド層と、 第１ｐ型クラッド層上に形成されたｐ型エッチング阻止
層と、 エッチング阻止層の中央部上に形成され、メサ型リッジ
構造の第２ｐ型クラッド層と、 第２ｐ型クラッド層上に形成されたｐ型電流注入層と、 前記電流注入領域を含み、ｐ型電流注入層上に形成され
たｐ型第１蒸発防止層と、 電流注入領域を除いた第１蒸発防止層上にのみ形成され
たｐ型第２蒸発防止層とを含むことを特徴とする半導体
レーザ。 - 【請求項２】前記第１ｐ型クラッド層は、 ｐ型不純物が１〜１０×１０１７／ｃｍ３の濃度でドー
ピングされたｐ型のＩｎ０．５（Ｇａ１−ｘＡｌｘ）
０．５Ｐ（０．４≦Ｘ≦１．０）であることを特徴とす
る請求項１記載の半導体レーザ。 - 【請求項３】前記エッチング阻止層は、 ｐ型Ｉｎ０．５Ｇａ０．５Ｐであることを特徴とする請
求項１記載の半導体レーザ。 - 【請求項４】前記第２ｐ型クラッド層は、ｐ型不純物が
１〜１０×１０１７／ｃｍ３の濃度でドーピングされた
ｐ型のＩｎ０．５（Ｇａ１−ｘＡｌｘ）０．５Ｐ（０．
４≦Ｘ≦１．０）であることを特徴とする請求項１記載
の半導体レーザ。 - 【請求項５】前記電流注入層は、ｐ型Ｉｎ０．５Ｇａ
０．５Ｐであることを特徴とする請求項１記載の半導体
レーザ。 - 【請求項６】前記第１蒸発防止層は、ｐ型不純物が１〜
１０×１０１８／ｃｍ３の濃度でドーピングされたｐ型
ＧａＡｓであることを特徴とする請求項１記載の半導体
レーザ。 - 【請求項７】前記第２蒸発防止層は、ｐ型不純物が１〜
１０×１０18／ｃｍ3 の濃度でドーピングされたｐ型Ｉ
ｎ0.5 Ｇａ0.5 Ｐであることを特徴とする請求項１記載
の半導体レーザ。 - 【請求項８】第１導電型の半導体基板上に第１導電型の
バッファ層を形成するステップと、 バッファ層上に第１導電型の第１クラッド層を形成する
ステップと、 第１クラッド層上に活性層を形成するステップと、 活性層上に第２導電型の第１クラッド層、エッチング阻
止層、第２導電型の第２クラッド層、第２導電型の電流
注入層、第２導電型の第１及び第２蒸発防止層などを成
長させて第２クラッド層を形成するステップと、 第２クラッド層をエッチングしてメサ型リッジ部を形成
するステップと、 第１導電型の電流遮断層を露出された第２クラッド層上
に形成するステップと、 メサ型リッジ部上の電流遮断層をエッチングして電流注
入領域を形成し、電流注入領域の第２蒸発防止層を露出
させるステップと、 露出された第２蒸発防止層をエッチングしてその下部の
第１蒸発防止層を露出させるステップと、 基板全面に第２導電型のキャップ層を形成するステップ
とを含むことを特徴とする半導体レーザの製造方法。 - 【請求項９】前記メサ型リッジ部を形成するステップ
は、 前記第２蒸発防止層上にフォトレジスト膜のパターンを
形成するステップと、前記フォトレジスト膜のパターン
をマスクとして前記第２蒸発防止層、第１蒸発防止層、
電流注入層をエッチングし、第２導電型の第２クラッド
層を一定の厚さだけ１次エッチングして、第２導電型の
第２クラッド層の一部を露出させるステップと、 露出された第２導電型の第２クラッド層をエッチング阻
止層が露出されるまで、２次エッチングしてメサ型リッ
ジ部を形成するステップと、 残存フォトレジスト膜のパターンを除去するステップと
を含むことを特徴とする請求項８記載の半導体レーザの
製造方法。 - 【請求項１０】前記第２導電型の第２クラッド層の１次
エッチングの時、第２導電型の第２クラッド層が前記第
１及び第２蒸発防止層と電流注入層に対して非選択的に
エッチングされるエッチャントを使用することを特徴と
する請求項９記載の半導体レーザの製造方法。 - 【請求項１１】前記露出された第２導電型の第２クラッ
ド層の２次エッチング時、第２導電型の第２クラッド層
が前記第１及び第２蒸発防止層と電流注入層に対して選
択的にエッチングされるエッチャントを使用することを
特徴とする請求項９記載の半導体レーザの製造方法。 - 【請求項１２】前記エッチング阻止層は、第２導電型の
第２クラッド層のエッチング時、その下部の第２導電型
の第１クラッド層がエッチングされることを防止して、
その厚さを一定の厚さだけ保持させることを特徴とする
請求項８記載の半導体レーザの製造方法。 - 【請求項１３】前記エッチング阻止層は、１次ＭＯＣＶ
Ｄ法によりｐ型Ｉｎ０．５Ｇａ０．５Ｐを成長させるこ
とを特徴とする請求項１２記載の半導体レーザの製造方
法。 - 【請求項１４】前記第１導電型のバッファ層は、ｎ型不
純物が５〜２０×１０１７／ｃｍ３の濃度でドーピング
されたｎ型ＧａＡｓを１次ＭＯＣＶＤ法により成長させ
形成することを特徴とする請求項８記載の半導体レーザ
の製造方法。 - 【請求項１５】前記第１導電型の第１クラッド層は、ｎ
型不純物が１〜１０×１０１７／ｃｍ３の濃度でドーピ
ングされたｎ型Ｉｎ０．５（Ｇａ１−ｘＡｌｘ）０．５
Ｐ（０．４≦Ｘ≦１．０）を１次ＭＯＣＶＤ法により
０．５μｍの厚さに成長させ形成することを特徴とする
請求項８記載の半導体レーザの製造方法。 - 【請求項１６】前記活性層は、アンドープ又はＰ−ドー
プＩｎ０．５（Ｇａ１−ｘＡｌｘ）０．５Ｐ（０≦Ｘ≦
０．５）中の一つを１次ＭＯＣＶＤ法により０．０５〜
０．２μｍの厚さに成長させ形成することを特徴とする
請求項８記載の半導体レーザの製造方法。 - 【請求項１７】前記第２導電型の第１クラッド層は、ｐ
型不純物が１〜１０×１０１７ｃｍ３の濃度でドーピン
グされたｐ型Ｉｎ０．５（Ｇａ１−ｘＡｌｘ）０．５Ｐ
（０．４≦Ｘ≦１．０）を１次ＭＯＣＶＤ法により０．
２〜０．３μｍの厚さに成長させ形成することを特徴と
する請求項８記載の半導体レーザの製造方法。 - 【請求項１８】前記第２導電型の第２クラッド層は、ｐ
型不純物が１〜１０×１０１７／ｃｍ３の濃度でドーピ
ングされたｐ型Ｉｎ０．５（Ｇａ１−ｘＡｌｘ）０．５
Ｐ（０．４≦Ｘ≦１．０）を１次ＭＯＣＶＤ法により
０．３〜０．６μｍの厚さに成長させ形成することを特
徴とする請求項８記載の半導体レーザの製造方法。 - 【請求項１９】前記電流注入層は、キャップ層と第２ク
ラッド層間のエネルギバンドギャップを減少させること
を特徴とする請求項８記載の半導体レーザの製造方法。 - 【請求項２０】前記電流注入層は、ｐ型Ｉｎ０．５Ｇａ
０．５Ｐを１次ＭＯＣＶＤ法により０．５〜０．１μｍ
の厚さに成長させ形成することを特徴とする請求項１２
記載の半導体レーザの製造方法。 - 【請求項２１】前記第２蒸発防止層は、前記電流遮断層
の成長の時露出される第２クラッド層と同一の元素を有
する物質であることを特徴とする請求項８記載の半導体
レーザの製造方法。 - 【請求項２２】前記第２蒸発防止層は、１次ＭＯＣＶＤ
法によりｐ型不純物が１〜１０×１０１８／ｃｍ３の濃
度でドーピングされたｐ型Ｉｎ０．５Ｇａ０．５Ｐを成
長させ形成することを特徴とする請求項２１記載の半導
体レーザの製造方法。 - 【請求項２３】前記第１蒸発防止層は、キャップ層の形
成の時露出される電流遮断層と同一の元素を有する物質
であることを特徴とする請求項８記載の半導体レーザの
製造方法。 - 【請求項２４】前記第１蒸発防止層は、ｐ型不純物が１
〜１０×１０１８／ｃｍ３の濃度でドーピングされたｐ
型ＧａＡｓを１次ＭＯＣＶＤ法により成長させ形成する
ことを特徴とする請求項２３記載の半導体レーザの製造
方法。 - 【請求項２５】前記電流遮断層は、ｎ型不純物が１〜５
×１０１８／ｃｍ３の濃度でドーピンクされたｎ型Ｇａ
Ａｓを２次ＭＯＣＶＤ法により０．８〜１．０μｍの厚
さに成長させ形成することを特徴とする請求項８記載の
半導体レーザの製造方法。 - 【請求項２６】前記キャップ層は、ｐ型ＧａＡｓを３次
ＭＯＣＶＤ法により成長させ形成することを特徴とする
請求項８記載の半導体レーザの製造方法。 - 【請求項２７】前記露出された第２蒸発防止層のエッチ
ング時、電流遮断層に対して第２蒸発防止層が選択的に
エッチングされるエッチャントを使用することを特徴と
する請求項８記載の半導体レーザの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930020627A KR970011146B1 (ko) | 1993-10-06 | 1993-10-06 | 반도체 레이저 다이오드 제조방법 |
| KR1993-20627 | 1993-10-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07162094A JPH07162094A (ja) | 1995-06-23 |
| JP2911751B2 true JP2911751B2 (ja) | 1999-06-23 |
Family
ID=19365322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6141352A Expired - Lifetime JP2911751B2 (ja) | 1993-10-06 | 1994-06-23 | 半導体レーザ及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5518954A (ja) |
| JP (1) | JP2911751B2 (ja) |
| KR (1) | KR970011146B1 (ja) |
| NL (1) | NL194568C (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5663976A (en) * | 1995-10-16 | 1997-09-02 | Northwestern University | Buried-ridge laser device |
| KR970054972A (ko) * | 1995-12-29 | 1997-07-31 | 김주용 | 레이저 다이오드 제조방법 |
| JP3787195B2 (ja) * | 1996-09-06 | 2006-06-21 | シャープ株式会社 | 窒化ガリウム系化合物半導体発光素子の製造方法 |
| JP3423203B2 (ja) * | 1997-03-11 | 2003-07-07 | シャープ株式会社 | 半導体レーザ素子の製造方法 |
| JPH11354880A (ja) * | 1998-06-03 | 1999-12-24 | Rohm Co Ltd | 半導体レーザ素子およびその製造方法 |
| JP4040192B2 (ja) * | 1998-11-26 | 2008-01-30 | ソニー株式会社 | 半導体発光素子の製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01286479A (ja) * | 1988-05-13 | 1989-11-17 | Toshiba Corp | 半導体レーザ装置 |
| JPH0394490A (ja) * | 1989-01-10 | 1991-04-19 | Hitachi Ltd | 半導体レーザ素子 |
| JPH0353578A (ja) * | 1989-07-21 | 1991-03-07 | Nec Corp | 半導体レーザ |
| JPH04116993A (ja) * | 1990-09-07 | 1992-04-17 | Matsushita Electric Ind Co Ltd | 半導体レーザ及びその製造方法 |
| JP2997573B2 (ja) * | 1991-02-19 | 2000-01-11 | 株式会社東芝 | 半導体レーザ装置 |
-
1993
- 1993-10-06 KR KR1019930020627A patent/KR970011146B1/ko not_active IP Right Cessation
-
1994
- 1994-05-27 US US08/250,554 patent/US5518954A/en not_active Expired - Fee Related
- 1994-06-23 JP JP6141352A patent/JP2911751B2/ja not_active Expired - Lifetime
- 1994-10-06 NL NL9401649A patent/NL194568C/nl not_active IP Right Cessation
Non-Patent Citations (1)
| Title |
|---|
| Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．５４［１５］（１９８９）ｐ．１３９１−１３９３ |
Also Published As
| Publication number | Publication date |
|---|---|
| NL9401649A (nl) | 1995-05-01 |
| US5518954A (en) | 1996-05-21 |
| NL194568C (nl) | 2002-07-02 |
| KR950012833A (ko) | 1995-05-17 |
| KR970011146B1 (ko) | 1997-07-07 |
| NL194568B (nl) | 2002-03-01 |
| JPH07162094A (ja) | 1995-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5658823A (en) | Semiconductor laser diode and manufacturing method therefor | |
| US4932033A (en) | Semiconductor laser having a lateral p-n junction utilizing inclined surface and method of manufacturing same | |
| US5737351A (en) | Semiconductor laser including ridge structure extending between window regions | |
| EP0114109B1 (en) | Semiconductor laser device and method for manufacturing the same | |
| US5706304A (en) | Semiconductor laser device | |
| US5394421A (en) | Semiconductor laser device including a step electrode in a form of eaves | |
| JP2911751B2 (ja) | 半導体レーザ及びその製造方法 | |
| US7215691B2 (en) | Semiconductor laser device and method for fabricating the same | |
| JP2950028B2 (ja) | 光半導体素子の製造方法 | |
| US5805628A (en) | Semiconductor laser | |
| US5304507A (en) | Process for manufacturing semiconductor laser having low oscillation threshold current | |
| JP2003046193A (ja) | 半導体レーザおよびその製造方法 | |
| KR19990009567A (ko) | 레이저 다이오드 및 그 제조방법 | |
| JP2944312B2 (ja) | 半導体レーザ素子の製造方法 | |
| US5445993A (en) | Semiconductor laser diode and method for manufacturing the same | |
| JP2865160B2 (ja) | 半導体レーザの製造方法 | |
| KR100363240B1 (ko) | 반도체 레이저 다이오드 및 그 제조방법 | |
| JP2973215B2 (ja) | 半導体レーザ装置 | |
| JP2555984B2 (ja) | 半導体レーザおよびその製造方法 | |
| KR100287207B1 (ko) | 반도체레이저소자및그제조방법 | |
| KR100261243B1 (ko) | 레이저 다이오드 및 그의 제조방법 | |
| JP2611486B2 (ja) | 半導体レーザおよびその製造方法 | |
| KR100239498B1 (ko) | 반도체 레이저 다이오드 제조방법 | |
| JPH0629618A (ja) | マルチビーム半導体レーザ及びその製造方法 | |
| KR100261248B1 (ko) | 반도체 레이저 다이오드 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990302 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100409 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110409 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120409 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120409 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140409 Year of fee payment: 15 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |