JP2742391B2 - 半導体の光集積回路の製造方法 - Google Patents
半導体の光集積回路の製造方法Info
- Publication number
- JP2742391B2 JP2742391B2 JP31732594A JP31732594A JP2742391B2 JP 2742391 B2 JP2742391 B2 JP 2742391B2 JP 31732594 A JP31732594 A JP 31732594A JP 31732594 A JP31732594 A JP 31732594A JP 2742391 B2 JP2742391 B2 JP 2742391B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- inp
- optical
- ingaasp
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003287 optical effect Effects 0.000 title claims description 113
- 238000004519 manufacturing process Methods 0.000 title claims description 30
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 239000010410 layer Substances 0.000 claims description 113
- 238000000034 method Methods 0.000 claims description 33
- 238000005253 cladding Methods 0.000 claims description 29
- 238000005530 etching Methods 0.000 claims description 28
- 239000013078 crystal Substances 0.000 claims description 26
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 19
- 238000001020 plasma etching Methods 0.000 claims description 16
- 239000012792 core layer Substances 0.000 claims description 11
- 230000000903 blocking effect Effects 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims 4
- 240000002329 Inga feuillei Species 0.000 claims 2
- 230000008878 coupling Effects 0.000 description 8
- 238000010168 coupling process Methods 0.000 description 8
- 238000005859 coupling reaction Methods 0.000 description 8
- 239000000758 substrate Substances 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 238000004943 liquid phase epitaxy Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
- H01L31/1844—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/13—Integrated optical circuits characterised by the manufacturing method
- G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B2006/12166—Manufacturing methods
- G02B2006/12176—Etching
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B2006/12166—Manufacturing methods
- G02B2006/12178—Epitaxial growth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/1028—Coupling to elements in the cavity, e.g. coupling to waveguides adjacent the active region, e.g. forward coupled [DFC] structures
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/544—Solar cells from Group III-V materials
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Power Engineering (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
- Optical Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、多数の光素子と光導波
路とを単一チップ上に集積させた光集積回路の製造方法
に関する。特に、光導波路と、能動光素子（例えば、光
増幅器）と、を単一チップ上に集束化させる際に、簡単
な工程によって電流集束と光接続の効率と、を同時に極
大化させることができる光集積回路の製造方法に関する
ものである。
路とを単一チップ上に集積させた光集積回路の製造方法
に関する。特に、光導波路と、能動光素子（例えば、光
増幅器）と、を単一チップ上に集束化させる際に、簡単
な工程によって電流集束と光接続の効率と、を同時に極
大化させることができる光集積回路の製造方法に関する
ものである。
【０００２】
【従来の技術】レーザーダイオード、光検出器、光フィ
ルター等を単一チップ上に集積させる場合には、これら
を連結する媒体として光導波路を利用する。
ルター等を単一チップ上に集積させる場合には、これら
を連結する媒体として光導波路を利用する。
【０００３】この場合、それぞれの素子の要求仕様を同
時に満足しながら、光素子と光導波路との間の光接続の
効率を極大化させることが要求される。
時に満足しながら、光素子と光導波路との間の光接続の
効率を極大化させることが要求される。
【０００４】多数の光素子を集積化させる場合、それぞ
れの素子の要求仕様は異なるため、結晶成長を多数回行
う必要がある。
れの素子の要求仕様は異なるため、結晶成長を多数回行
う必要がある。
【０００５】該集積化の最も一般的な方法を、図１に示
した。
した。
【０００６】該方法では、先ず、光増幅器を構成する
層、例えばバッファー層（２）、活性層（３）およびク
ラッド層（４）を、順次、１次ＥＰＩ結晶成長させる。
この後、ＳｉＮxまたはＳｉＯ2のような誘電体（５）に
よって、光増幅器のパタンを、湿式エッチングによって
形成させる。さらにこの後、導波路のコア層（６）を、
誘電体のない部分にのみ選択的に結晶成長させる。
層、例えばバッファー層（２）、活性層（３）およびク
ラッド層（４）を、順次、１次ＥＰＩ結晶成長させる。
この後、ＳｉＮxまたはＳｉＯ2のような誘電体（５）に
よって、光増幅器のパタンを、湿式エッチングによって
形成させる。さらにこの後、導波路のコア層（６）を、
誘電体のない部分にのみ選択的に結晶成長させる。
【０００７】しかし、この方法では、再成長時に誘電体
層（５）の上に供給される成長層の成分は、誘電体の上
で成長することはない。該成分は、拡散によって誘電体
の外廊に供給されてしまう。非平面の成長においては、
このような拡散がないので、全面積にわたって均一の成
長層を得ることができるが、誘電体を利用した選択成長
では、誘電体の上に供給される成分が一定の半導体の表
面に移動する。そして、該移動した成分と、Ｉｎ，Ｇ
ａ，Ａｓ，Ｐ等と、の相対的な結合比率がそれぞれ異な
ることに起因して、誘電体からの距離に応じて成長条件
が異なったものとなってしまう。その結果、誘電体付近
の半導体の表面では均一の組成を得ることができず、良
質のエピタクシー層を得ることができない。
層（５）の上に供給される成長層の成分は、誘電体の上
で成長することはない。該成分は、拡散によって誘電体
の外廊に供給されてしまう。非平面の成長においては、
このような拡散がないので、全面積にわたって均一の成
長層を得ることができるが、誘電体を利用した選択成長
では、誘電体の上に供給される成分が一定の半導体の表
面に移動する。そして、該移動した成分と、Ｉｎ，Ｇ
ａ，Ａｓ，Ｐ等と、の相対的な結合比率がそれぞれ異な
ることに起因して、誘電体からの距離に応じて成長条件
が異なったものとなってしまう。その結果、誘電体付近
の半導体の表面では均一の組成を得ることができず、良
質のエピタクシー層を得ることができない。
【０００８】また、成長されるパタンの模様も、光結合
の特性の形状に難しさがある。
の特性の形状に難しさがある。
【０００９】他の方法を図２に示した。
【００１０】該方法では、まず、光増幅器を構成する活
性層（３）およびクラッド層（４）を成長させる。そし
て、石版印刷およびエッチング工程を利用して、光増幅
器のパタンのみを残してエッチングを行う。この後に、
導波路のコア層（６）およびクラッド層（７）を、全面
にわたって結晶成長させることで、水平的な光結合と垂
直的な光結合とが同時に行なわれるようにする。
性層（３）およびクラッド層（４）を成長させる。そし
て、石版印刷およびエッチング工程を利用して、光増幅
器のパタンのみを残してエッチングを行う。この後に、
導波路のコア層（６）およびクラッド層（７）を、全面
にわたって結晶成長させることで、水平的な光結合と垂
直的な光結合とが同時に行なわれるようにする。
【００１１】該方法では、光結合の効率は良好である。
しかし、光増幅器の設計上は、各層の厚さおよびドーピ
ングに関する設計に制限が随伴するという弱点がある。
しかし、光増幅器の設計上は、各層の厚さおよびドーピ
ングに関する設計に制限が随伴するという弱点がある。
【００１２】更に別の方法を図３に示した。
【００１３】該方法では、まず、導波路のコア層（６）
と光増幅器の活性層（３）とを、１次結晶成長に続けて
成長させる。そして、石版印刷およびエッチング工程を
利用して、光増幅器のパタンのみを残して活性層（３）
をエッチングする。この後、導波路のクラッド層（７）
を成長させる（２次結晶成長）。
と光増幅器の活性層（３）とを、１次結晶成長に続けて
成長させる。そして、石版印刷およびエッチング工程を
利用して、光増幅器のパタンのみを残して活性層（３）
をエッチングする。この後、導波路のクラッド層（７）
を成長させる（２次結晶成長）。
【００１４】
【発明が解決しようとする課題】接続導波路のクラッド
層（７）は、導波路の損失を低減させるという観点から
は、ドーピングが全くない方がよい。その一方で、光増
幅器のクラッド層としてｐ／ｎ接合による良好な利得効
果を得るには、適当なドーピングレベルを維持しなけれ
ばならないという両面性をもっている。そのため、導波
路と、光増幅器等のような能動光素子と、を集積させる
際に、光接続の効率問題と、効果的な電流集束の問題
と、を同時に解消することが求められていた。
層（７）は、導波路の損失を低減させるという観点から
は、ドーピングが全くない方がよい。その一方で、光増
幅器のクラッド層としてｐ／ｎ接合による良好な利得効
果を得るには、適当なドーピングレベルを維持しなけれ
ばならないという両面性をもっている。そのため、導波
路と、光増幅器等のような能動光素子と、を集積させる
際に、光接続の効率問題と、効果的な電流集束の問題
と、を同時に解消することが求められていた。
【００１５】本発明は、簡単な工程によって、電流集束
と光接続の効率とを同時に極大化させた光集積回路の得
られる光集積回路の製造方法を提供することを目的とす
る。
と光接続の効率とを同時に極大化させた光集積回路の得
られる光集積回路の製造方法を提供することを目的とす
る。
【００１６】
【課題を解決するための手段】本発明は、集積させよう
とする任意の光素子の構成のためのｎ−ＩｎＰバッファ
ー層（２）、ＩｎＧａＡｓＰ活性層（３）およびｐ−Ｉ
ｎＰクラッド層（４）をＩｎＰウェーハ（１）上に順次
的に形成する１次結晶成長工程と、前記バッファー層
（２）上の能動光素子を構成する層をＲＩＥ(Reactive
IonEtching)による乾式エッチング工程を利用して（０
０１）面の垂直の面にエッチングして数μｍ以下の幅を
もつＲｉｂパタンを形成する工程と、ＭＯＣＶＤ方法を
利用して導波路の構成のためのＩｎＧａＡｓＰコア層
（６）およびｎ／ｐ／ｎ構造のＩｎＰクラッド層（また
は電流遮断層）（８，９，１０）を形成し、前記（００
１）面と垂直面であるＲｉｂパタン上の（１１１）面に
は再成長されないようにする２次結晶成長工程と、前記
Ｒｉｂパタン上の再成長されたｎ／ｐ／ｎ ＩｎＰ層
（８，９，１０）を選択エッチングして除去した後に、
光増幅器の再成長されたｐ−ＩｎＰクラッド層（１２）
およびｐ−ＩｎＧａＡｓキャップ層（１３）を形成する
３次結晶成長工程と、から行なわれる。
とする任意の光素子の構成のためのｎ−ＩｎＰバッファ
ー層（２）、ＩｎＧａＡｓＰ活性層（３）およびｐ−Ｉ
ｎＰクラッド層（４）をＩｎＰウェーハ（１）上に順次
的に形成する１次結晶成長工程と、前記バッファー層
（２）上の能動光素子を構成する層をＲＩＥ(Reactive
IonEtching)による乾式エッチング工程を利用して（０
０１）面の垂直の面にエッチングして数μｍ以下の幅を
もつＲｉｂパタンを形成する工程と、ＭＯＣＶＤ方法を
利用して導波路の構成のためのＩｎＧａＡｓＰコア層
（６）およびｎ／ｐ／ｎ構造のＩｎＰクラッド層（また
は電流遮断層）（８，９，１０）を形成し、前記（００
１）面と垂直面であるＲｉｂパタン上の（１１１）面に
は再成長されないようにする２次結晶成長工程と、前記
Ｒｉｂパタン上の再成長されたｎ／ｐ／ｎ ＩｎＰ層
（８，９，１０）を選択エッチングして除去した後に、
光増幅器の再成長されたｐ−ＩｎＰクラッド層（１２）
およびｐ−ＩｎＧａＡｓキャップ層（１３）を形成する
３次結晶成長工程と、から行なわれる。
【００１７】
【作用】１次結晶成長工程では、集積させようとする任
意の光素子の構成のためのｎ−ＩｎＰバッファー層
（２）、ＩｎＧａＡｓＰ活性層（３）およびｐ−ＩｎＰ
クラッド層（４）をＩｎＰウェーハ（１）上に順次的に
形成する。
意の光素子の構成のためのｎ−ＩｎＰバッファー層
（２）、ＩｎＧａＡｓＰ活性層（３）およびｐ−ＩｎＰ
クラッド層（４）をＩｎＰウェーハ（１）上に順次的に
形成する。
【００１８】次に、前記バッファー層（２）上の能動光
素子を構成する層をＲＩＥ(Reactive Ion Etching)によ
る乾式エッチング工程を利用して（００１）面の垂直の
面にエッチングして、数μｍ以下の幅をもつＲｉｂパタ
ンを形成する。
素子を構成する層をＲＩＥ(Reactive Ion Etching)によ
る乾式エッチング工程を利用して（００１）面の垂直の
面にエッチングして、数μｍ以下の幅をもつＲｉｂパタ
ンを形成する。
【００１９】２次結晶成長工程では、ＭＯＣＶＤ方法を
利用して導波路の構成のためのＩｎＧａＡｓＰコア層
（６）およびｎ／ｐ／ｎ構造のＩｎＰクラッド層（また
は電流遮断層）（８，９，１０）を形成し、前記（００
１）面と垂直面であるＲｉｂパタン上の（１１１）面に
は再成長されないようにする。
利用して導波路の構成のためのＩｎＧａＡｓＰコア層
（６）およびｎ／ｐ／ｎ構造のＩｎＰクラッド層（また
は電流遮断層）（８，９，１０）を形成し、前記（００
１）面と垂直面であるＲｉｂパタン上の（１１１）面に
は再成長されないようにする。
【００２０】３次結晶成長工程では、Ｒｉｂパタン上の
再成長されたｎ／ｐ／ｎ ＩｎＰ層（８，９，１０）を
選択エッチングして除去した後に、光増幅器の再成長さ
れたｐ−ＩｎＰクラッド層（１２）およびｐ−ＩｎＧａ
Ａｓキャップ層（１３）を形成する。
再成長されたｎ／ｐ／ｎ ＩｎＰ層（８，９，１０）を
選択エッチングして除去した後に、光増幅器の再成長さ
れたｐ−ＩｎＰクラッド層（１２）およびｐ−ＩｎＧａ
Ａｓキャップ層（１３）を形成する。
【００２１】
【実施例】図４および図５は本発明が提案する光集積回
路の製作方法に関する主要内容を図示している。
路の製作方法に関する主要内容を図示している。
【００２２】まず、図４，図５を参照して本発明の製造
方法の概略を説明する。
方法の概略を説明する。
【００２３】図４は、光増幅器と光導波路とを光結合さ
せるために、ＳｉＮx またはＳｉＯ2 のような誘電体に
よって光増幅器の部分をマスキングして、ＲＩＥによっ
て乾式エッチングすることで誘電体を除去させ、その後
に全面にわたって再成長させた＜０１１＞方向の断面図
である。
せるために、ＳｉＮx またはＳｉＯ2 のような誘電体に
よって光増幅器の部分をマスキングして、ＲＩＥによっ
て乾式エッチングすることで誘電体を除去させ、その後
に全面にわたって再成長させた＜０１１＞方向の断面図
である。
【００２４】このとき、ＲＩＥの乾式エッチングによっ
て垂直に形成された（０１１）面は、再成長時に、導波
路のコア層（６）の成長が殆んど行なわれないので、良
好な光結合効率を得ることができる水平模様に現わす。
て垂直に形成された（０１１）面は、再成長時に、導波
路のコア層（６）の成長が殆んど行なわれないので、良
好な光結合効率を得ることができる水平模様に現わす。
【００２５】図５は、光増幅器の電流集束の効果を高め
るために、ＢＨ(Buried Hetrostructure)の構造を形成
させるもので、光が進行する図４の断面の方向に対して
垂直な＜０１１＞方向の断面図である。
るために、ＢＨ(Buried Hetrostructure)の構造を形成
させるもので、光が進行する図４の断面の方向に対して
垂直な＜０１１＞方向の断面図である。
【００２６】これは光増幅器のストライプパタンの広さ
が、数μｍ以下と小さい場合の非平面の再成長の後の断
面の模様を図示している。Ａ−Ａ′、Ｂ−Ｂ′のように
（１１１）面が生成されて、山のような模様が形成され
る。
が、数μｍ以下と小さい場合の非平面の再成長の後の断
面の模様を図示している。Ａ−Ａ′、Ｂ−Ｂ′のように
（１１１）面が生成されて、山のような模様が形成され
る。
【００２７】このとき、ＩｎＧａＡｓ層（１１）を追加
して成長させた場合、前記（１１１）面での成長速度は
大変緩慢であるため、図６のようになる。
して成長させた場合、前記（１１１）面での成長速度は
大変緩慢であるため、図６のようになる。
【００２８】このように結晶を成長させた後に、ＩｎＰ
選択エッチング液（例えば、Ｈ3ＰＯ4：ＨＣｌ）によっ
て選択エッチングすることによって、図６の点線部分の
ＩｎＰクラッド層（７）部分を持ち出す。また、ＩｎＧ
ａＡｓＰ選択エッチング液（例えば、Ｈ3ＰＯ4：Ｈ
2Ｏ2）を用いて、前記ＩｎＧａＡｓ層（１１）およびＩ
ｎＧａＡｓＰのコア層（６）をエッチングする。この
後、３次結晶成長において、光増幅器のＰ型クラッドお
よびキャップ層を成長させることで、光増幅器を完成さ
せることができる。
選択エッチング液（例えば、Ｈ3ＰＯ4：ＨＣｌ）によっ
て選択エッチングすることによって、図６の点線部分の
ＩｎＰクラッド層（７）部分を持ち出す。また、ＩｎＧ
ａＡｓＰ選択エッチング液（例えば、Ｈ3ＰＯ4：Ｈ
2Ｏ2）を用いて、前記ＩｎＧａＡｓ層（１１）およびＩ
ｎＧａＡｓＰのコア層（６）をエッチングする。この
後、３次結晶成長において、光増幅器のＰ型クラッドお
よびキャップ層を成長させることで、光増幅器を完成さ
せることができる。
【００２９】この場合、ＩｎＰを選択エッチングした後
の模様が、Groove（グループ）形態となるようにするた
め、光増幅器のストライブ方向は＜０１１＞にしなけれ
ばならない。この過程は後述する。
の模様が、Groove（グループ）形態となるようにするた
め、光増幅器のストライブ方向は＜０１１＞にしなけれ
ばならない。この過程は後述する。
【００３０】図７乃至図９は、上述した本発明の製造方
法によって製作された光集積回路の平面図および断面図
である。
法によって製作された光集積回路の平面図および断面図
である。
【００３１】次に、図１０〜図２１を参照して、本発明
による光集積回路の製造方法を詳細に説明する。
による光集積回路の製造方法を詳細に説明する。
【００３２】図１０〜図２１は、本発明の光集積回路を
製作する方法を工程段階による＜０１１＞方向の垂直面
の断面図を図示しているもので子細な方法は次のようで
ある。光結合が起こる部分からの＜０１１＞方向の垂直
面の断面は図４と同じなのでこれを参考にする。
製作する方法を工程段階による＜０１１＞方向の垂直面
の断面図を図示しているもので子細な方法は次のようで
ある。光結合が起こる部分からの＜０１１＞方向の垂直
面の断面は図４と同じなのでこれを参考にする。
【００３３】ｉ）図１０のようにＭＯＣＶＤ，ＬＰＥ
（Liquid Phase Epitaxy)等を利用して、半導体の光増
幅器の素子のためのエピタクシー層を、基板であるｎ−
ＩｎＰ（１）上に１次成長させる。このときのエピタク
シー層は、クラッド層であるｐ−ＩｎＰ（４）、活性層
であるＩｎＧａＡｓＰ（３）、バッファー層であるｎ−
ＩｎＰ（２）等から構成される。
（Liquid Phase Epitaxy)等を利用して、半導体の光増
幅器の素子のためのエピタクシー層を、基板であるｎ−
ＩｎＰ（１）上に１次成長させる。このときのエピタク
シー層は、クラッド層であるｐ−ＩｎＰ（４）、活性層
であるＩｎＧａＡｓＰ（３）、バッファー層であるｎ−
ＩｎＰ（２）等から構成される。
【００３４】ii）ＳｉＮxまたはＳｉＯ2のような誘電薄
膜を蒸着させ、石版印刷して２〜３μｍ以下の狭い幅を
もつ光増幅器の誘電体パタン（５）を形成させ、ＲＩＥ
等を利用して活性層であるＩｎＧａＡｓＰ層（３）まで
乾式エッチングする（図１１）。
膜を蒸着させ、石版印刷して２〜３μｍ以下の狭い幅を
もつ光増幅器の誘電体パタン（５）を形成させ、ＲＩＥ
等を利用して活性層であるＩｎＧａＡｓＰ層（３）まで
乾式エッチングする（図１１）。
【００３５】iii)２次結晶成長のために荒れた表面を、
硫酸液等を利用して大変薄く表面をエッチングする。Ｍ
ＯＣＶＤを利用して光増幅器の活性層（３）よりパンド
ギャップが大きいＩｎＧａＡｓＰ（６）を導波路のコア
層に成長し、光増幅器の電流遮断層であり、導波路のク
ラッド層の役割をするｎ−ＩｎＰ（８）、ｐ−ＩｎＰ
（９）、ｎ−ＩｎＰ（１０）を順に成長する。
硫酸液等を利用して大変薄く表面をエッチングする。Ｍ
ＯＣＶＤを利用して光増幅器の活性層（３）よりパンド
ギャップが大きいＩｎＧａＡｓＰ（６）を導波路のコア
層に成長し、光増幅器の電流遮断層であり、導波路のク
ラッド層の役割をするｎ−ＩｎＰ（８）、ｐ−ＩｎＰ
（９）、ｎ−ＩｎＰ（１０）を順に成長する。
【００３６】このとき、光増幅器の活性層（３）の部分
に成長された前記ｎ／ｐ／ｎ構造のＩｎＰ層から（１１
１）面が現れるようになる。Lift-offエッチングのマス
クとして利用されるＩｎＧａＡｓ層（１１）を成長させ
ると、（１１１）面においてはＩｎＧａＡｓ層（１１）
が成長せず、図１２のような模様が形成される。
に成長された前記ｎ／ｐ／ｎ構造のＩｎＰ層から（１１
１）面が現れるようになる。Lift-offエッチングのマス
クとして利用されるＩｎＧａＡｓ層（１１）を成長させ
ると、（１１１）面においてはＩｎＧａＡｓ層（１１）
が成長せず、図１２のような模様が形成される。
【００３７】iv）第２次結晶成長させた後に、Ｈ3Ｐ
Ｏ4：ＨＣｌおよびＨＣｌ：Ｈ2Ｏ等のようなＩｎＰ選択
エッチング液を利用してエッチングする。
Ｏ4：ＨＣｌおよびＨＣｌ：Ｈ2Ｏ等のようなＩｎＰ選択
エッチング液を利用してエッチングする。
【００３８】この場合、ＩｎＧａＡｓ（１１）層が成長
されなかった（１１１）面からエッチングされて、図１
３のように、光増幅器の部分のＩｎＧａＡｓＰ（６）層
の上の部分がLift-offされて除去される。
されなかった（１１１）面からエッチングされて、図１
３のように、光増幅器の部分のＩｎＧａＡｓＰ（６）層
の上の部分がLift-offされて除去される。
【００３９】ｖ）ＩｎＧａＡｓおよびＩｎＧａＡｓＰの
選択エッチング液であるＨ3ＰＯ4：Ｈ2Ｏ2を利用して、
前記ＩｎＧａＡｓ層（１１）および光増幅器パタンのＩ
ｎＧａＡｓＰ（６）を選択的に除去する（図１４）。
選択エッチング液であるＨ3ＰＯ4：Ｈ2Ｏ2を利用して、
前記ＩｎＧａＡｓ層（１１）および光増幅器パタンのＩ
ｎＧａＡｓＰ（６）を選択的に除去する（図１４）。
【００４０】vi）光増幅器のクラッド層であるｐ−Ｉｎ
Ｐ（１２）、キャップ層であるｐ−ＩｎＧａＡｓを、Ｍ
ＯＣＶＤ、ＬＰＥ等を利用して第３次結晶成長させる
（図１５）。
Ｐ（１２）、キャップ層であるｐ−ＩｎＧａＡｓを、Ｍ
ＯＣＶＤ、ＬＰＥ等を利用して第３次結晶成長させる
（図１５）。
【００４１】vii)ＳｉＮx（５）を蒸着した後に光増幅
器の電極形成のために石版印刷工程を通じて電極部位の
ＳｉＮxをエッチングして除去する（図１６）。
器の電極形成のために石版印刷工程を通じて電極部位の
ＳｉＮxをエッチングして除去する（図１６）。
【００４２】viii）E-beam蒸着とLift-off工程を通じて
ｐ型電極（１４）を形成させる（図１７）。
ｐ型電極（１４）を形成させる（図１７）。
【００４３】ix）パッド形成による寄生停電容量を最小
化するために増幅器の両側を石版印刷を通じてＳｉＮx
をopeningし、基板（１）部分までエッチングしてチャ
ンネルを形成させる（図１８）。
化するために増幅器の両側を石版印刷を通じてＳｉＮx
をopeningし、基板（１）部分までエッチングしてチャ
ンネルを形成させる（図１８）。
【００４４】ｘ）チャンネルを形成するために使用され
たＳｉＮxを除去した後に新たなＳｉＮxを蒸着する。そ
して、パッドとの連結のためにｐ電極部位の一部をopen
ingする（図１９）。
たＳｉＮxを除去した後に新たなＳｉＮxを蒸着する。そ
して、パッドとの連結のためにｐ電極部位の一部をopen
ingする（図１９）。
【００４５】xi)パッド（１５）形成のためにパッドパ
タンを石版印刷し、Ａｕ電気鍍金によってパッド（１
５）を形成させる（図２０）。
タンを石版印刷し、Ａｕ電気鍍金によってパッド（１
５）を形成させる（図２０）。
【００４６】光増幅器と集積させようとする導波路を石
版印刷によるＳｉＮxマスクを形成させＲＩＥを利用し
て導波路をエッチングする。
版印刷によるＳｉＮxマスクを形成させＲＩＥを利用し
て導波路をエッチングする。
【００４７】xii)３５０μｍ程度の厚い基板（１）部分
を１００μｍ程度にlappingをした後に基板（１）の面
にE-beam蒸着によってｎ型金属を蒸着してｎ型電極（１
６）を形成させる。
を１００μｍ程度にlappingをした後に基板（１）の面
にE-beam蒸着によってｎ型金属を蒸着してｎ型電極（１
６）を形成させる。
【００４８】このような製作段階をへて本発明から提案
された光集積回路を製作することができる。
された光集積回路を製作することができる。
【００４９】以上述べた実施例では、能動素子として光
増幅器を挙げていた。しかし、本発明はこれに限定され
るものではない。これ以外にも、例えば、埋立形のレー
ザーダイオード、光検出器等の光素子にも適用すること
ができる。
増幅器を挙げていた。しかし、本発明はこれに限定され
るものではない。これ以外にも、例えば、埋立形のレー
ザーダイオード、光検出器等の光素子にも適用すること
ができる。
【００５０】
【発明の効果】本発明の光集積回路の製作方法によれ
ば、導波路と能動素子（例えば、光増幅器）との光結合
効率を極大化させながらも追加に結晶成長しないながら
もＢＨ構造の光増幅器を集積することができるものであ
る。
ば、導波路と能動素子（例えば、光増幅器）との光結合
効率を極大化させながらも追加に結晶成長しないながら
もＢＨ構造の光増幅器を集積することができるものであ
る。
【図１】従来技術によって単一チップ上に集積された半
導体の光増幅器と導波路部分との概要を示す断面図であ
る。
導体の光増幅器と導波路部分との概要を示す断面図であ
る。
【図２】従来技術によって単一チップ上に集積された半
導体の光増幅器と導波路部分とを概要を示す断面図であ
る。
導体の光増幅器と導波路部分とを概要を示す断面図であ
る。
【図３】従来技術によって単一チップ上に集積された半
導体の光増幅器と導波路部分との概要を示す断面図であ
る。
導体の光増幅器と導波路部分との概要を示す断面図であ
る。
【図４】本発明の一実施例である半導体の光集積回路の
集積方法において、ＲＩＥ(Reactive Ion Etching)エッ
チング後に、ＭＯＣＶＤ（Metal Organic Chemical Vap
or Deposition)の非平面結晶成長によって集積された、
光増幅器と導波路部分とを示す概略的な断面図である。
集積方法において、ＲＩＥ(Reactive Ion Etching)エッ
チング後に、ＭＯＣＶＤ（Metal Organic Chemical Vap
or Deposition)の非平面結晶成長によって集積された、
光増幅器と導波路部分とを示す概略的な断面図である。
【図５】本発明の一実施例である半導体の光集積回路の
集積方法において、ＲＩＥ(Reactive Ion Etching)エッ
チング後に、ＭＯＣＶＤ（Metal Organic Chemical Vap
or Deposition)の非平面結晶成長によって集積された、
光増幅器と導波路部分とを示す概略的な断面図である。
集積方法において、ＲＩＥ(Reactive Ion Etching)エッ
チング後に、ＭＯＣＶＤ（Metal Organic Chemical Vap
or Deposition)の非平面結晶成長によって集積された、
光増幅器と導波路部分とを示す概略的な断面図である。
【図６】本発明の一実施例である光集積回路の集積方法
において、ＲＩＥ(Reactive Ion Etching)エッチング後
に、ＭＯＣＶＤ（Metal Organic Chemical Vapor Depos
ition)の非平面結晶成長によって集積された、光増幅器
と導波路部分とを示す概略的な断面図である。
において、ＲＩＥ(Reactive Ion Etching)エッチング後
に、ＭＯＣＶＤ（Metal Organic Chemical Vapor Depos
ition)の非平面結晶成長によって集積された、光増幅器
と導波路部分とを示す概略的な断面図である。
【図７】本発明の一実施例である、導波路と光増幅器と
が単一チップ上に集積された光集積回路の構造を示す平
面図である。
が単一チップ上に集積された光集積回路の構造を示す平
面図である。
【図８】図７におけるＡ−Ａ’線断面図である。
【図９】図７におけるＢ−Ｂ’線断面図である。
【図１０】本発明の一実施例である光集積回路を製造す
る途中の状態を示す断面図である。
る途中の状態を示す断面図である。
【図１１】本発明の一実施例である光集積回路を製造す
る途中の状態を示す断面図である。
る途中の状態を示す断面図である。
【図１２】本発明の一実施例である光集積回路を製造す
る途中の状態を示す断面図である。
る途中の状態を示す断面図である。
【図１３】本発明の一実施例である光集積回路を製造す
る途中の状態を示す断面図である。
る途中の状態を示す断面図である。
【図１４】本発明の一実施例である光集積回路を製造す
る途中の状態を示す断面図である。
る途中の状態を示す断面図である。
【図１５】本発明の一実施例である光集積回路を製造す
る途中の状態を示す断面図である。
る途中の状態を示す断面図である。
【図１６】本発明の一実施例である光集積回路を製造す
る途中の状態を示す断面図である。
る途中の状態を示す断面図である。
【図１７】本発明の一実施例である光集積回路を製造す
る途中の状態を示す断面図である。
る途中の状態を示す断面図である。
【図１８】本発明の一実施例である光集積回路を製造す
る途中の状態を示す断面図である。
る途中の状態を示す断面図である。
【図１９】本発明の一実施例である光集積回路を製造す
る途中の状態を示す断面図である。
る途中の状態を示す断面図である。
【図２０】本発明の一実施例である光集積回路を製造す
る途中の状態を示す断面図である。
る途中の状態を示す断面図である。
【図２１】本発明の一実施例である光集積回路を製造す
る途中の状態を示す断面図である。
る途中の状態を示す断面図である。
１…基板（ｎ−ＩｎＰ） ２…バッファー層（ｎ−ＩｎＰ） ３…光増幅器の活性層（ＩｎＧａＡｓＰ、Ｅg＝Ｅg1） ４…光増幅器のクラッド層（ｐ−ＩｎＰ） ５…誘電体層（ＳｉＮxｏｒＳｉＯ2） ６…接続導波路のコア（ＩｎＧａＡｓＰ、Ｅg＝Ｅg2＞
Ｅg1） ７…接続導波路のクラッド層（ＩｎＰ） ８…ｎ型クラッド層（ｎ−ＩｎＰ） ９…ｐ型クラッド層（ｐ−ＩｎＰ） １０…ｎ型クラッド層（ｎ−ＩｎＰ） １１…Lift-off etchingのためのＩｎＧａＡｓ層 １２…光増幅器の再成長されたクラッド層（ｐ−Ｉｎ
Ｐ） １３…光増幅器のキャップ層（ｐ−ＩｎＧａＡｓ） １４…ｐ型電極 １５…ＰＡＤ電極 １６…ｎ型電極
Ｅg1） ７…接続導波路のクラッド層（ＩｎＰ） ８…ｎ型クラッド層（ｎ−ＩｎＰ） ９…ｐ型クラッド層（ｐ−ＩｎＰ） １０…ｎ型クラッド層（ｎ−ＩｎＰ） １１…Lift-off etchingのためのＩｎＧａＡｓ層 １２…光増幅器の再成長されたクラッド層（ｐ−Ｉｎ
Ｐ） １３…光増幅器のキャップ層（ｐ−ＩｎＧａＡｓ） １４…ｐ型電極 １５…ＰＡＤ電極 １６…ｎ型電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 金 定洙 大韓民国大田直轄市儒城区漁隱洞ハンビ ットアパート136−408 (56)参考文献 特開 昭58−114477（ＪＰ，Ａ) 特表 昭63−500556（ＪＰ，Ａ)
Claims (4)
- 【請求項１】ＩｎＰウェーハ上に光増幅器等と任意の素
子と導波路を集積させるとき、 任意の素子を構成する層を成長させた後に、当該成長さ
れた層を、湿式エッチングまたはＲＩＥエッチングの乾
式エッチング法等を利用して、前記ＩｎＰウェーハの
（００１）面と垂直方向にエッチングし、 前記エッチングにより形成された前記ＩｎＰウェーハの
（００１）面と垂直な面を接続端として、これに 光接続
させようとする導波路のコア層（６）およびクラッド層
（７）をＭＯＣＶＤを利用し成長させて光接続の効率を
高める半導体の光集積回路の製造方法。 - 【請求項２】任意の光素子と導波路が集積された半導体
の光直接回路の製造方法であって、 集積させようとする任意の光素子がＩｎＰ（クラッド
層）／ＩｎＧａＡｓＰ（活性層またはコア層）／ＩｎＰ
（クラッド層）（２、３、４）から構成された異種接合
をもつ場合に、 ＩｎＰ／ＩｎＧａＡｓＰ／ＩｎＰ層（２，３，４）を１
次結晶成長し、 湿式エッチングまたはＲＩＥ乾式エッチング等によって
前記ＩｎＰ／ＩｎＧａＡｓＰ層（３，４）をエッチング
することにより、数μｍ以下の幅を備えるＲｉｂ形態
を、下記数１の方向に形成させ、 【数１】 ＜０１＞前記Ｒｉｂ形態上に、 ＭＯＣＶＤにより、前記任意の光
素子と接続させようとする導波路構成のためのＩｎＧａ
ＡｓＰ（６）およびＩｎＰ層（７）を順に成長させ、 前記 ＩｎＰ層（７）の成長時には、前記Ｒｉｂ形態部分
を被うようにして盛り上がった山形状の斜面部分に（１
１１）面が形成され、この上にＩｎＧａＡｓ（またはＩ
ｎＧａＡｓＰ）（１１）を成長することで、 （００１）の平面には正常的な成長が行なわれるが、前
記Ｒｉｂ形態部分の（１１１）面に対しては前記ＩｎＧ
ａＡｓ（またはＩｎＧａＡｓＰ）（１１）が成長されな
いようになる現象を利用して、前記ＩｎＧａＡｓ（１
１）を自己整合マスクとして使用し、Ｈ3ＰＯ4：ＨＣｌ
のような選択エッチング液によって前記Ｒｉｂ形態部分
の上の再成長されたＩｎＰ層（７）をエッチングし、 前記 ＩｎＧａＡｓＰ層（６）をＨ3ＰＯ4：Ｈ2Ｏ2のよう
な選択エッチング液によってエッチングして、 ｐ−ＩｎＰ（１２）およびｐ−ＩｎＧａＡｓ（１３）の
キャップ層を成長する任意の光素子と導波路が集積され
た半導体の光直接回路の製造方法。 - 【請求項３】能動光素子と導波路が集積された半導体の
光集積回路の製造方法であって、集積させようとする任
意の光素子の構成のためのｎ−ＩｎＰバッファー層
（２）、ＩｎＧａＡｓＰ活性層（３）およびｐ−ＩｎＰ
クラッド層（４）をＩｎＰウェーハ（１）上に順次的に
形成する１次結晶成長工程： 前記バッファー層（２）上に能動光素子を構成する層と
ＲＩＥ(Reactive IonEtching)による乾式のエッチング
工程を利用して（００１）面に垂直な下記数２の方向に
エッチングし、数μｍ以下の幅をもつＲｉｂパタンを形
成する工程： 【数２】 ＜０１＞ ＭＯＣＶＤ方法を利用して、前記能動光素子と接続する
導波路構成のためのＩｎＧａＡｓＰコア層（６）および
ｎ／ｐ／ｎ構造のＩｎＰクラッド層（または電流遮断
層）（８，９，１０）を前記Ｒｉｂパタンを被うように
形成することで、前記（００１）面に垂直な下記数３の
方向の、前記Ｒｉｂパタン上の（１１１）面には再成長
されないようにする２次結晶成長工程： 【数３】 ＜０１＞ および前記Ｒｉｂパタン上に再成長されたｎ／ｐ／ｎ
ＩｎＰ層（８，９，１０）を選択エッチングして除去し
た後に、前記光能動素子のためのｐ−ＩｎＰクラッド層
（１２）およびｐ−ＩｎＧａＡｓキャップ層（１３）を
形成する３次結晶成長工程からなる能動光素子と導波路
が集積された半導体の光集積回路の製造方法。 - 【請求項４】埋立形の半導体レーザーの製造方法におい
て、 ｎ−ＩｎＰバッファ層（２）、ｕ−ＩｎＧａＡｓＰ活性
層（３）、ｐ−ＩｎＰクラッド層（４）を１次結晶成長
し、 湿式エッチングまたはＲＩＥのような乾式エッチングを
利用して、前記ｐ−ＩｎＰクラッド層（４）をエッチン
グして、数μｍ以下の幅をもつＲｉｂ形態を下記数４の
方向に形成させた後に、 【数４】 ＜０１＞ ＭＯＣＶＤを利用して選択エッチングの遮断層としてｐ
−ＩｎＧａＡｓ（またはｐ−ＩｎＧａＡｓＰ）層（６）
を薄く成長させ、電流遮断層であるｐ−ＩｎＰ（８）、
ｎ−ＩｎＰ（９）およびｐ−ＩｎＰ層（１０）を順に成
長させ、 さらに、ＩｎＧａＡｓ（またはＩｎＧａＡｓＰ）（１
１）層を成長させることにより、前記ＩｎＰ各層が前記
Ｒｉｂ形態を被うようにして成長した時に形成される山
形状の斜面部分に形成された（１１１）面の上に、当該
ＩｎＧａＡｓ（またはＩｎＧａＡｓＰ）（１１）層が成
長されにくいという特性を利用して、前記斜面部分を実
質的に除いて全面を被うように自己 整列されたＩｎＧａ
Ａｓエッチングマスクを形成し、当該エッチングマスク
を使用して、Ｈ3ＰＯ4：ＨＣｌのような選択エッチング
液によって、前記Ｒｉｂ形態部分の上の再成長されたｐ
−ＩｎＰ／ｎ−ＩｎＰ／ｐ−ＩｎＰ電流遮断層（８，
９，１０）をエッチングし、 前記 ｐ−ＩｎＧａＡｓ（またはｐ−ＩｎＧａＡｓＰ）層
を（１１）Ｈ3ＰＯ4：Ｈ2Ｏ2のような選択エッチング液
によって選択エッチングし、 さらに、前記 ＩｎＧａＡｓＰ層（６）を選択エッチング
して除去し、 クラッド層であるｐ−ＩｎＰ（１２）およびｐ−ＩｎＧ
ａＡｓのキャップ層（１３）を成長した後に、一般的な
ｐ型およびｎ型の電極形成工程を利用して埋立形のレー
ザーダイオードを製造する半導体の光集積回路の製造方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR94-32105 | 1994-11-30 | ||
| KR1019940032105A KR0155509B1 (ko) | 1994-11-30 | 1994-11-30 | 반도체 광집적소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08162625A JPH08162625A (ja) | 1996-06-21 |
| JP2742391B2 true JP2742391B2 (ja) | 1998-04-22 |
Family
ID=19399750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31732594A Expired - Fee Related JP2742391B2 (ja) | 1994-11-30 | 1994-12-20 | 半導体の光集積回路の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5661077A (ja) |
| JP (1) | JP2742391B2 (ja) |
| KR (1) | KR0155509B1 (ja) |
| DE (1) | DE4445566A1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5917980A (en) * | 1992-03-06 | 1999-06-29 | Fujitsu Limited | Optical circuit device, its manufacturing process and a multilayer optical circuit using said optical circuit device |
| FR2781577B1 (fr) * | 1998-07-06 | 2000-09-08 | Alsthom Cge Alcatel | Procede de fabrication d'un circuit optique integre |
| US6282358B1 (en) * | 1998-12-21 | 2001-08-28 | Lsi Logic Corporation | On-chip single layer horizontal deflecting waveguide and damascene method of fabricating the same |
| GB2350719A (en) * | 1999-06-01 | 2000-12-06 | Bookham Technology Ltd | Joining waveguides on a substrate surface |
| EP1339108A1 (en) * | 2002-02-20 | 2003-08-27 | Agilent Technologies, Inc. - a Delaware corporation - | Semiconductor device with current confinement structure |
| KR20060003051A (ko) * | 2003-04-23 | 2006-01-09 | 두일전자통신 주식회사 | 도파관 연결 방법 및 시스템 |
| KR102266960B1 (ko) | 2016-03-02 | 2021-06-18 | 한국전자통신연구원 | 쇼트키 다이오드 및 이의 제조 방법 |
| US10205125B2 (en) * | 2017-07-12 | 2019-02-12 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Method of manufacturing package assembly, package assembly, and display device |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58114477A (ja) * | 1981-12-26 | 1983-07-07 | Fujitsu Ltd | 半導体発光装置 |
| JPS6121386A (ja) * | 1984-06-29 | 1986-01-30 | 三菱重工業株式会社 | 液体充填装置 |
| GB8518353D0 (en) * | 1985-07-20 | 1985-08-29 | Plessey Co Plc | Heterostructure device |
| EP0404551A3 (en) * | 1989-06-20 | 1992-08-26 | Optical Measurement Technology Development Co. Ltd. | Optical semiconductor device |
| DE4010823A1 (de) * | 1990-04-04 | 1991-10-10 | Standard Elektrik Lorenz Ag | Modensynchronisierter halbleiterlaser |
| US5400356A (en) * | 1994-06-28 | 1995-03-21 | Xerox Corporation | Index-guided laser on grooved (001) substrate |
-
1994
- 1994-11-30 KR KR1019940032105A patent/KR0155509B1/ko not_active IP Right Cessation
- 1994-12-20 US US08/360,135 patent/US5661077A/en not_active Expired - Lifetime
- 1994-12-20 DE DE4445566A patent/DE4445566A1/de not_active Ceased
- 1994-12-20 JP JP31732594A patent/JP2742391B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08162625A (ja) | 1996-06-21 |
| KR0155509B1 (ko) | 1998-10-15 |
| DE4445566A1 (de) | 1996-06-05 |
| US5661077A (en) | 1997-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5701379A (en) | Waveguide type semiconductor photodetecting device and fabrication process therefor | |
| JP2547001B2 (ja) | 半導体構造の製造方法 | |
| EP1719003B1 (en) | Buried heterostructure device fabricated by single step mocvd | |
| JP2005333144A (ja) | 逆メサ構造を用いた光集積素子及びその製造方法 | |
| US6025207A (en) | Method for manufacture of a buried structure laser device for integrated photonic circuit | |
| JP2742391B2 (ja) | 半導体の光集積回路の製造方法 | |
| US5665612A (en) | Method for fabricating a planar buried heterostructure laser diode | |
| JP3306802B2 (ja) | 光子集積回路およびその製造方法 | |
| US6498889B2 (en) | Waveguide optical device and method of fabricating the same | |
| JP2003283047A (ja) | リッジ導波路型分布帰還レーザ | |
| US5805629A (en) | Semiconductor laser | |
| JP3047049B2 (ja) | 埋込み構造半導体レーザの製造方法 | |
| US5360763A (en) | Method for fabricating an optical semiconductor device | |
| JP4164248B2 (ja) | 半導体素子及びその製造方法、及び半導体光装置 | |
| EP0560491B1 (en) | Semiconductor laser device and method of producing the same | |
| KR100239792B1 (ko) | InGaAsP/InP BH LD제작방법 | |
| JP3716039B2 (ja) | 半導体装置およびその製造方法 | |
| KR20060067111A (ko) | 단일 집적 반도체 광소자의 제조방법 | |
| KR100248430B1 (ko) | 광도파로 집적 반도체 레이저 구조 및 그 제조방법 | |
| JP3132054B2 (ja) | 埋込み構造半導体レーザの製造方法 | |
| US6387746B2 (en) | Method of fabricating semiconductor laser diode | |
| JPH10117038A (ja) | 光半導体装置の製造方法 | |
| KR19980084828A (ko) | 반도체 레이저 다이오드 및 그 제조방법 | |
| JP2002071992A (ja) | 光半導体素子の製造方法 | |
| JPS6235626A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980113 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090130 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090130 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100130 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110130 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110130 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130130 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |