DE4445566A1 - Verfahren zur Herstellung einer optischen integrierten Schaltung - Google Patents

Verfahren zur Herstellung einer optischen integrierten Schaltung

Info

Publication number
DE4445566A1
DE4445566A1 DE4445566A DE4445566A DE4445566A1 DE 4445566 A1 DE4445566 A1 DE 4445566A1 DE 4445566 A DE4445566 A DE 4445566A DE 4445566 A DE4445566 A DE 4445566A DE 4445566 A1 DE4445566 A1 DE 4445566A1
Authority
DE
Germany
Prior art keywords
layer
inp
ingaas
growing
optical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE4445566A
Other languages
English (en)
Inventor
Kwang-Ryong Oh
Ju-Heon Ahn
Jeong-Soo Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Electronics and Telecommunications Research Institute ETRI
KT Corp
Original Assignee
Electronics and Telecommunications Research Institute ETRI
KT Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Electronics and Telecommunications Research Institute ETRI, KT Corp filed Critical Electronics and Telecommunications Research Institute ETRI
Publication of DE4445566A1 publication Critical patent/DE4445566A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1844—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12166—Manufacturing methods
    • G02B2006/12176—Etching
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12166—Manufacturing methods
    • G02B2006/12178—Epitaxial growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/1028—Coupling to elements in the cavity, e.g. coupling to waveguides adjacent the active region, e.g. forward coupled [DFC] structures
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)
  • Optical Integrated Circuits (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung einer optischen integrierten Schaltung, die von optischen Vorrichtungen und einem optischen Wellenleiter innerhalb eines Chips gebildet wird. Insbesondere betrifft die Erfindung ein Verfahren zur Herstellung einer optischen integrierten Schaltung, bei der unter Verwendung eines einfachen Prozesses eine Strombegrenzung und ein maximaler Wirkungsgrad an optischer Kopplung erreicht werden kann, und zwar in dem Falle, wo eine aktive Vorrichtung, wie etwa ein optischer Wellenleiter und ein optischer Verstärker oder dergleichen verwendet werden.
In Fällen, bei denen eine Laserdiode, ein optischer Detektor und ein optisches Filter usw. innerhalb eines Chips integriert wurden, wurde ein optischer Wellenleiter als Medium für die Verbindung dazwischen verwendet. Dabei muß in Betracht gezogen werden, daß die für die jeweiligen Vorrichtungen erforderlichen Spezifikationen erfüllt und der Wirkungsgrad der optischen Kopplung zwischen den optischen Vorrichtungen und dem Wellenleiter maximal gemacht werden sollen.
Wenn verschiedene Vorrichtungen innerhalb eines Chips integriert werden, so sollte der Kristall-Aufwachsprozeß mehrmals durchgeführt werden, da die für die verschiedenen Vorrichtungen erforderlichen Spezifikationen verschieden sind.
Zum besseren Verständnis des Ausgangspunkts der Erfindung wird bereits an dieser Stelle auf die Zeichnungen Bezug genommen.
Fig. 1 zeigt ein Verfahren zur Herstellung verschiedener optischer Vorrichtungen innerhalb eines Chips, das bislang beim Stand der Technik meist verwendet wird. Eine Pufferschicht 2, eine aktive Schicht 3 und eine Überzugsschicht 4, die einen optischen Verstärker bilden, wachsen auf einem Substrat 1 unter Verwendung eines primär-Epitaxieaufwachsprozesses auf. Eine dielektrische Schicht 5, z. B. aus SiNx oder SiO₂ wird auf der Überzugsschicht aufgebracht und dann einem Fotoätzverfahren ausgesetzt, um die Überzugsschicht freizulegen, bei der eine Kernschicht ausgebildet wird. Die freigelegte Überzugsschicht 4 und die unter der Überzugsschicht 4 liegende aktive Schicht 3 werden aufeinanderfolgend einem Naßätzverfahren unterzogen, unter Verwendung der dielektrischen Schicht 5 als Maske. Die einen optischen Wellenleiter darstellende Kernschicht 6 wird selektiv über dem Abschnitt ausgebildet, in dem die dielektrische Schicht 5 nicht ausgebildet ist.
Beim Aufwachsen der Kernschicht wachsen die Bestandteile der Aufwachsschicht, die über der dielektrischen Schicht ausgebildet sind, nicht darüber auf; sie werden vielmehr aufgrund von Diffusion außerhalb der dielektrischen Schicht gebildet.
Da die Diffusion beim nichtplanaren Aufwachsen nicht auftritt, kann über der gesamten Oberfläche eine gleichmäßige Aufwachsschicht erhalten werden. Beim selektiven Aufwachsen unter Verwendung einer dielektrischen Schicht diffundieren jedoch die über der dielektrischen Schicht vorgesehenen Bestandteile in die bestimmte Oberfläche der Halbleiterschicht. Da das relative Bindungsverhältnis der Bestandteile, wie etwa In, Ga, As und P verschieden ist, wird die Aufwachsbedingung entsprechend dem Abstand von der dielektrischen Schicht verschieden. Es kann daher keine gleichmäßige Zusammensetzung über der Oberfläche der Halbleiterschicht in der Nachbarschaft der dielektrischen Schicht erhalten werden, so daß keine Epitaxieschicht guter Qualität erhalten werden kann. Außerdem kann die Form des aufgewachsenen Musters nur schwer dazu verwendet werden, die Optokopplungskennlinie zu bilden.
In Fig. 1B ist ein weiteres bekanntes Herstellungsverfahren dargestellt. Dabei wachsen eine Pufferschicht 2, eine aktive Schicht 3 und eine Überzugsschicht 4, die einen optischen Verstärker darstellen, nacheinander auf dem Substrat 1 auf und werden dann einem Fotoätzprozeß unterzogen, um ein optisches Verstärkungsmuster zu bilden. Eine Kernschicht 6 und eine Überzugsschicht 7, die einen Wellenleiter bilden, wachsen nacheinander über der gesamten Oberfläche des Substrats auf, wodurch gleichzeitig eine optische Kopplung in vertikaler und horizontaler Richtung erhalten wird. Auch wenn hiermit ein guter Wirkungsgrad bezüglich der optischen Kopplung erhalten wird, so weist der optische Verstärker bei der Gestaltung doch bezüglich der Dicke und der Dotierung der Aufwachsschichten Grenzen auf.
In Fig. 1C ist ein weiteres bekanntes Verfahren zur Herstellung einer optischen integrierten Schaltung dargestellt. Eine Pufferschicht 2, eine Kernschicht 6 eines Wellenleiters, eine erste Überzugsschicht 9, eine aktive Schicht 3 eines optischen Verstärkers und eine zweite Überzugsschicht 4 wachsen nacheinander über einem Substrat auf, unter Verwendung eines ersten Epitaxieaufwachsprozesses, und werden dann einem Fotoätzprozeß unterzogen, um die aktive Schicht 3, mit Ausnahme eines optischen Verstärkungsmusters, wegzuätzen. Dann wächst eine einen Wellenleiter bildende dritte Überzugsschicht 7 unter Verwendung eines zweiten Epitaxieaufwachsprozesses auf.
Unter Berücksichtigung des Verlustes des Wellenleiters kann die dritte Überzugsschicht 7 zu diesem Zeitpunkt undotiert sein. Aus Gründen der Kompatibilität sollte jedoch die als Überzugsschicht eines optischen Verstärkers dienende Aufwachsschicht 7 ein geeignetes Dotierungsniveau aufrechterhalten, um einen exzellenten Verstärkungseffekt aufgrund des p/n-Übergangs zu erhalten.
Eine Aufgabe der Erfindung besteht darin, daß Kompatibilitätsproblem bezüglich des Wirkungsgrads der optischen Kopplung und der Strombegrenzung von integrierten aktiven optischen Vorrichtungen, wie etwa Wellenleiter und optischer Verstärker, und ein Verfahren zur Herstellung einer optischen integrierten Schaltung zu schaffen, das es ermöglicht, gleichzeitig eine Strombegrenzung zu machen und einen maximalen Wirkungsgrad bezüglich der optischen Kopplung zu erreichen, und zwar mit einem einfachen Verfahren.
Diese Aufgabe wird insbesondere durch eine Verfahren zur Herstellung einer optischen integrierten Halbleiterschaltung erreicht, die eine aktive optische Vorrichtung und einen Wellenleiter aufweist, wobei das Verfahren die folgenden Schritte aufweist: einen ersten Epitaxieaufwachsprozeß zum aufeinanderfolgenden Aufwachsen einer Pufferschicht aus n-InP, einer aktiven Schicht aus InGaAsP und einer Überzugsschicht aus p-InP, die eine aktive optische Vorrichtung über einem InP-Wafer bilden, unter Verwendung eines ersten Epitaxieaufwachsprozesses einen ersten Ätzprozeß zum Trockenätzen der Überzugsschicht und der aktiven Schicht nach einem RIE-Verfahren entlang einer [011]-Richtung senkrecht zu einer (001)-Ebene, wodurch ein Rippenmuster gebildet wird; einen zweiten Prozeß zum sequentiellen Aufwachsen einer Kernschicht aus InGaAsP- und InP- Überzugsschichten (oder Stromschutzschichten) mit n/p/n-Struktur, die einen Wellenleiter bilden, unter Verwendung eines molekular-organisch-chemischen Aufdampfverfahrens, wobei diese Schichten nicht an einer (111)-Ebene des Rippenmusters ausgebildet werden; einen zweiten Ätzprozeß zum selektiven Wegätzen der InP-Schutzschichten mit n/p/n-Struktur über dem Rippenmuster; und einen dritten Epitaxieaufwachsprozeß zum Aufwachsen einer Überzugsschicht aus p-InP und einer Deckschicht aus p-InGaAs, die eine aktive optische Vorrichtung bilden.
Ausführungsformen der Erfindung werden anhand der Zeichnungen näher beschrieben. Es zeigen:
Fig. 1A bis 1C schematische Schnittansichten eines optischen Halbleiterverstärkers und eines Wellenleiters, die gemäß dem Stand der Technik in einem Chip integriert sind;
Fig. 2A bis 2C schematische Schnittansichten eines optischen Halbleiterverstärkers und eines Wellenleiters, die durch nichtplanares Kristallaufwachsen eines metallisch-organisch-chemischen Aufdampfverfahrens nach einer reaktiven Ionenätzung gemäß dem erfindungsgemäßen Verfahren;
Fig. 3 ein Diagramm zur Darstellung des Aufbaus einer optischen integrierten Schaltung, bei der ein Wellenleiter und ein optischer Verstärker innerhalb eines Chips entsprechend der Erfindung integriert sind, wobei Fig. 3A eine Draufsicht, Fig. 3B eine Querschnittsansicht entlang der Linie A-A′ und Fig. 3C eine Querschnittsansicht entlang der Linie B-B′ darstellen;
Fig. 4A bis 4L Schnittansichten zur Darstellung des erfindungsgemäßen Verfahrens zur Herstellung eines optischen Verstärkers und eines Wellenleiters, integriert innerhalb einem Chip.
Die Fig. 2A und 2B zeigen den Hauptprozeß gemäß dem erfindungsgemäßen Verfahren zur Herstellung einer optischen integrierten Schaltung.
Im nachfolgenden soll zuerst anhand von Fig. 2 das erfindungsgemäße Verfahren zur Herstellung einer optischen integrierten Schaltung erläutert werden.
Fig. 2A zeigt eine Schnittansicht einer [011]-Richtung nach einem sekundären oder zweiten Epitaxieaufwachsprozeß. Damit wachsen Schichten, die einen optischen Verstärker bilden, durch einen primären oder ersten Epitaxieaufwachsprozeß auf und, um einen optischen Verstärker und einen Wellenleiter optisch zu koppeln, werden die einem optischen Verstärkerbereich entsprechenden Aufwachsschichten mit einem RIE-Ätzverfahren trockengeätzt, unter Verwendung eines dielektrischen Materials wie etwa SiNx oder SiO₂ als Maske, und die dielektrische Schicht wird entfernt. Schließlich wird ein sekundärer oder zweiter Epitaxieaufwachsprozeß ausgeführt.
Zu diesem Zeitpunkt ist beim Aufwachsen einer Kernschicht über einer in vertikaler Richtung ausgebildeten (011)-Ebene durch ein RIE- Trockenätzverfahren die Kernschicht 6 des Wellenleiters noch kaum aufgewachsen, so daß die Kernschicht der planaren Oberfläche, durch die ein exzellenter Wirkungsgrad bei der optischen Kopplung erhalten werden kann, aufwächst.
Fig. 2B zeigt eine Schnittansicht zur Darstellung der Ausbildung einer vergrabenen Hetero-Struktur zum Anheben eines Strombegrenzungseffekts eines optischen Verstärkers. Fig. 2B ist eine Schnittansicht einer [011]-Richtung, senkrecht zur Schnittrichtung nach Fig. 2A, die die Wanderrichtung des Lichts ist.
Zu diesem Zeitpunkt zeigt Fig. 2 eine Schnittgestalt nach dem nichtplanen Aufwachsen unter Verwendung eines sekundären Epitaxieaufwachsprozesses, und zwar im Falle, daß die Breite eines Streifenmusters eines optischen Verstärkers kleiner als mehrere Mikrometer ist. Eine (111)-Ebene wird geschaffen, die in Fig. 2B mit A-A′ und B-B′ dargestellt ist, so daß eine Form ähnlich einem Berg gebildet wird.
Zu diesem Zeitpunkt, wenn eine InGaAs-Schicht 11 zusätzlich ausgebildet wird, wächst die Schicht 11 sehr langsam in der (111)-Ebene, wie es in Fig. 2C dargestellt ist.
Nach dem Epitaxieaufwachsen der InGaAs-Schicht 11 wird die InP- Überzugsschicht 7 selektiv weggeätzt, unter Verwendung eines selektiven Ätzmittels für InP, wie etwa H₃PO₄:HCl, um den dotierten Bereich davon zu entfernen und die InGaAs-Schicht und die InGaAsP-Kernschicht 6 werden unter Verwendung eines selektiven Ätzmittels für InGaAsP, wie etwa H₃PO₄:H₂O₂ weggeätzt. Eine p-Überzugsschicht und eine p-Deckschicht, die einen optischen Verstärker bilden, wachsen unter Verwendung eines dritten Epitaxieaufwachsprozesses auf, so daß ein optischer Verstärker hergestellt werden kann.
Hierbei sollte die Streifenrichtung des optischen Verstärkers die [111]- Richtung sein, so daß der selektiv weggeätzte Bereich des InP eine Rillenform hat. Dieser Prozeß wird im nachfolgenden näher erläutert.
Fig. 3 zeigt ein Diagramm zur Darstellung des Verfahrens zur Herstellung einer integrierten optischen Schaltung gemäß der Erfindung, wobei Fig. 3A eine Draufsicht und Fig. 3B bzw. 3C Schnittansichten der Linien A-A′ bzw. B-B′ der optischen integrierten Schaltung darstellen.
Im nachfolgenden wird das Verfahren zur Herstellung einer optischen integrierten Schaltung gemäß der Erfindung anhand der Fig. 3A bis 3C näher beschrieben.
Fig. 4A bis 4L sind Schnittansichten senkrecht zu einer [011]-Richtung, die ein Verfahren zur Herstellung einer optischen integrierten Schaltung gemäß der Erfindung zeigen.
Die Schnittansicht senkrecht zur [011]-Richtung im Bereich der Ausbildung der optischen Kopplung ist identisch mit der in Fig. 2A und das Verfahren wird anhand von Fig. 2A näher beschrieben.
  • i) Eine Epitaxieschicht für einen optischen Halbleiterverstärker wächst primär bzw. zuerst unter Verwendung eines MOCVD- oder eines Flüssigphasenepitaxie(LPE)-Prozesses auf. Die Epitaxieschicht besteht aus einem Substrat 1 aus n-InP, einer Pufferschicht 2 aus n-InP, einer aktiven Schicht 3 aus InGaAsP und einer Überzugsschicht 4 aus p-InP.
  • ii) Eine dielektrische Schicht, wie etwa SiNx oder SiO₂ wird auf der Überzugsschicht 4 aufgebracht und dann einem Fotoätzprozeß unterzogen, um ein dielektrisches Muster 5 mit einer schmalen Breite von unterhalb 2 bis 3 µm zu bilden. Die Überzugsschicht 4 aus p-InP und die aktive Schicht aus InGaAsP werden trockengeätzt, unter Verwendung eines RIE-Verfahrens, wobei das dielektrische Muster 5 als Maske verwendet wird, wie es in Fig. 4B dargestellt ist. Danach wird das dielektrische Muster 5 entfernt.
  • iii) Die rauhe Oberfläche des freigelegten Substrats wird sehr dünn unter Verwendung von H₂SO₄ weggeätzt, um einen sekundären Epitaxieaufwachsprozeß durchzuführen.
Über der gesamten Oberfläche des Substrats wächst eine einen Wellenleiter bildende Kernschicht 6 aus InGaAsP auf, deren Bandbreite breiter ist als die der aktiven Schicht 3 eines optischen Verstärkers. Danach wachsen sequentiell eine n-InP-Schicht 8, eine p-InP-Schicht 9 und eine n-InP-Schicht 10 die als Überzugsschicht des Wellenleiters dient, und eine Stromblockierschicht des optischen Verstärkers auf.
Zu diesem Zeitpunkt wird eine (111)-Ebene an den InP-Schichten der über der aktiven Schicht 3 des optischen Verstärkers aufgewachsenen n/p/n- Struktur geschaffen. Eine InGaAs-Schicht 11, die als Ätzmaske in einem Abhebungsprozeß dient, wächst danach auf. Zu diesem Zeitpunkt ist die InGaAs- Schicht 11 nicht über die (111)-Ebene aufgewachsen und die InP-Schichten der (111)-Ebene sind freigelegt, wie es in Fig. 4C dargestellt ist.
  • iv) Nach dem sekundären Aufwachsprozeß wird die freigelegte InP- Schicht 11 unter Verwendung eines selektiven Ätzmittels für InP, wie etwa H₃PO₄:HCl und HCl:H₂O oder dergleichen weggeätzt. Zuerst wird die InP-Schicht in der (111)-Ebene, in der die InGaAs-Schicht 11 nicht aufgewachsen ist, unter Verwendung der InGaAs-Schicht 11 als Maske für das Abheben weggeätzt, wodurch die Schichten über der InGaAsP-Kernschicht 6 des optischen Verstärkerbereichs, wie es in Fig. 4D dargestellt ist, abgehoben werden.
  • v) Die restliche InGaAs-Schicht 11 und die InGaAsP-Kernschicht 6 des optischen Verstärkerbereichs werden selektiv weggeätzt unter Verwendung eines selektiven Ätzmittels für InGaAs und InGaAsP, wie etwa H₃PO₄:H₂O₂, wie es in Fig. 4E dargestellt ist.
  • vi) Eine Überzugsschicht 12 aus p-InP und eine Deckschicht 13 aus p- InGaAs wachsen unter Verwendung eines dritten Epitaxieaufwachsprozesses nach einem MOCVD- oder LPE-Prozeß auf, wie es in Fig. 4F dargestellt ist.
  • vii) Über der Deckschicht 13 wird eine SiNx-Schicht 5 aufgebracht und danach einem Fotoätzprozeß unterzogen, um die SiNx-Schicht 5, an der eine Elektrode ausgebildet werden soll, zu entfernen, wie es in Fig. 4G dargestellt ist.
  • viii) Eine p-Elektrode 14 wird über dem Bereich, in dem die SiNx-Schicht 5 entfernt wurde, mittels eines Elektronenstrahl-Ablagerungsverfahrens und eines Abhebungsverfahrens ausgebildet, wie es in Fig. 4H dargestellt ist.
  • ix) Um die parasitäre Kapazität aufgrund der Ausbildung eines Unterbaus minimal zu halten, wird die SiNx-Schicht 5 an beiden Seiten des optischen Verstärkerbereichs entfernt. Dann werden die Schichten über der Pufferschicht 2 unter Verwendung der dielektrischen Schicht 5 als Maske weggeätzt, wodurch ein Kanal ausgebildet wird, wie es in Fig. 4I dargestellt ist.
  • x) Die SiNx-Schicht 5, die als Maske zur Ausbildung eines Kanals verwendet wird, wird wieder auf der gesamten Oberfläche des Substrats aufgebracht und dann einem Fotoätzprozeß unterzogen, um die p-Elektrode 14 freizulegen, um diese mit dem Unterbau (pad) zu verbinden, wie es in Fig. 4J dargestellt ist.
  • xi) Der Unterbau 15 wird unter Verwendung einer elektrischen Beschichtung (Plating) ausgebildet, wie es in Fig. 4K dargestellt ist. Eine SiNx- Schicht wird über dem Unterbau 15 ausgebildet und dann einem Fotoätzprozeß unterzogen, um ein SiNx-Muster zu bilden. Dann wird der Unterbau des Wellenleiterbereichs, der mit dem optischen Verstärkungsbereich verbunden ist, unter Verwendung eines RIE-Verfahrens weggeätzt, wobei das SiNx-Muster als Maske verwendet wird.
  • xii) Das Substrat 1 mit einer Dicke von etwa 350 µm wird durch Läppen auf eine Dicke von etwa 100 µm gebracht und es wird ein n-Metall aufgebracht, um eine n-Elektrode 16 auf der Rückseite des Substrats 1 unter Verwendung eines E- Strahlverfahrens auszubilden, so daß die vorliegende optische integrierte Schaltung hergestellt werden kann.
Mit dem erfindungsgemäßen Verfahren zur Herstellung einer optischen integrierten Schaltung kann der Wirkungsgrad der optischen Kopplung maximal gemacht werden, und zwar ohne zusätzliches Epitaxieaufwachsen, und ein optischer Verstärker mit einer vergrabenen Hetero-Struktur kann integriert werden.
Die Erfindung ist nicht auf die oben beschriebenen Ausführungsformen beschränkt. Auch wenn oben ein optischer Verstärker vorzugsweise beschrieben wurde, so kann die Erfindung auch für andere optische Vorrichtungen, wie etwa vergrabene Laserdioden, optische Detektoren oder dergleichen verwendet werden.

Claims (4)

1. Verfahren zum Herstellen einer optischen integrierten Halbleiterschaltung mit einer optischen Vorrichtung wie etwa einem optischen Verstärker und einem Wellenleiter, das die folgenden Verfahrensschritte aufweist:
Aufwachsen lassen von Schichten, die die optische Vorrichtung bilden, über einem InP-Substrat;
Wegätzen der aufgewachsenen Schichten unter Verwendung eines Naßätzverfahrens oder eines Trockenätzverfahrens (RIE-Verfahren) entlang einer Ebene senkrecht zu einer (001)-Ebene; und
Aufwachsen lassen einer Kernschicht und einer Überzugsschicht des optisch zu verbindenden Wellenleiters, unter Verwendung eines molkular- organisch-chemischen Aufdampfverfahrens.
2. Verfahren zum Herstellen einer optischen integrierten Halbleiterschaltung mit einer optischen Vorrichtung, die eine Hetero-Übergangs- Struktur aufweist, gebildet von einer InP-Überzugsschicht/einer InGaAs- Aktivschicht/einer InP-Überzugsschicht und einem Wellenleiter, wobei das Verfahren die folgenden Verfahrensschritte aufweist:
Aufwachsen lassen zunächst der InP-Überzugsschicht/einer InGaAsP- Aktivschicht/der InP-Überzugsschicht auf einem Substrat;
Wegätzen der Überzugsschicht und der aktiven Schicht, wodurch ein Rippenmuster in [011]-Richtung mit einer vorbestimmten Breite gebildet wird;
sequentielles Aufwachsen lassen einer InGaAs-Schicht und einer InP- Überzugsschicht, die den Wellenleiter für die optische Kopplung bilden, unter Verwendung eines molekular-organisch-chemischen Aufdampfverfahrens, wobei beim Aufwachsen lassen der InP-Überzugsschicht eine (111)-Ebene am Randbereich des Rippenmusters gebildet wird und die InGaAs-Schicht nicht in der (111)-Ebene aufwächst, jedoch in einer (011)-Ebene;
Wegätzen der InP-Schicht über dem Rippenmuster, unter Verwendung eines selektiven Ätzmittels für InP, wobei die InGaAs-Schicht als selbstausrichtende Maske verwendet wird;
Wegätzen der InGaAsP-Schicht des optischen Verstärkers und der InGaAs-Schicht, unter Verwendung eines selektiven Ätzmittels für InGaAs und InGaAsP; und
Aufwachsen lassen einer p-InP-Überzugsschicht und einer Deckschicht aus p-InGaAs über der gesamten Oberfläche des Substrats.
3. Verfahren zum Herstellen einer optischen integrierten Halbleiterschaltung mit einer aktiven optischen Vorrichtung und einem Wellenleiter, mit den Verfahrensschritten:
einem primären oder ersten Epitaxieaufwachsprozeß zum sequentiellen Aufwachsen lassen einer Pufferschicht aus n-InP, einer aktiven Schicht aus InGaAsP und einer Überzugsschicht aus p-InP, die eine aktive optische Vorrichtung bilden, über einem InP-Wafer, unter Verwendung eines primären oder ersten Epitaxieaufwachsprozesses;
einem ersten Ätzprozeß zum Wegätzen der Überzugsschicht und der aktiven Schicht entlang einer [011]-Richtung senkrecht zu einer (001)-Ebene, wodurch ein Rippenmuster gebildet wird;
einem sekundären Epitaxieaufwachsprozeß zum sequentiellen Aufwachsen lassen einer Kernschicht aus InGaAsP- und InP-Überzugsschichten mit n/p/n-Struktur, die einen Wellenleiter bilden, unter Verwendung eines molekular-organisch-chemischen Aufdampfverfahrens, wobei die Schichten nicht in der (111)-Ebene des Rippenmusters gebildet werden;
einem zweiten Ätzprozeß zum selektiven Wegätzen der InP- Überzugsschichten mit n/p/n-Struktur über dem Rippenmuster; und
einem dritten Epitaxieaufwachsprozeß zum Aufwachsen lassen einer Überzugsschicht aus p-InP und einer Deckschicht aus p-InGaAs, die eine aktive optische Vorrichtung bilden.
4. Verfahren zum Herstellen einer vergrabenen Halbleiterlaserdiode, mit den Verfahrensschritten:
nacheinander Aufwachsen lassen einer Pufferschicht aus n-InP, einer aktiven Schicht aus InGaAsP und einer Überzugsschicht aus p-InP über der Vorderseite eines Substrats;
Wegätzen der Überzugsschicht zur Ausbildung eines Rippenmusters, das eine vorbestimmte Breite in einer [011]-Richtung hat;
Aufwachsen lassen einer sehr dünnen selektiven Ätzstoppschicht aus p- InGaAs oder p-InGaAsP und einer InP-Stromblockierschicht mit n/p/n-Struktur, unter Verwendung eines molekular-organisch-chemischen Aufdampfverfahrens, wobei beim Aufwachsen lassen der InP-Schichten eine (111)-Ebene gebildet wird;
Aufwachsen lassen einer InGaAs-Schicht, jedoch nicht in der (111)- Ebene des Rippenmusters;
selektives Wegätzen der InP-Überzugsschicht mit n/p/n-Struktur über dem Rippenmuster unter Verwendung eines selektiven Ätzmittels für InP, wobei die InGaAs-Schicht als Maske verwendet wird;
selektives Wegätzen der InGaAs-Schicht und der selektiven Ätzstoppschicht unter Verwendung eines selektiven Ätzmittels für InGaAs;
Aufwachsen lassen einer p-Überzugsschicht und einer p-InGaAs- Deckschicht über der gesamten Oberfläche des Substrats; und
Ausbilden einer p-Elektrode und einer n-Elektrode auf der Vorderseite und der Rückseite des Substrats.
DE4445566A 1994-11-30 1994-12-20 Verfahren zur Herstellung einer optischen integrierten Schaltung Ceased DE4445566A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940032105A KR0155509B1 (ko) 1994-11-30 1994-11-30 반도체 광집적소자의 제조방법

Publications (1)

Publication Number Publication Date
DE4445566A1 true DE4445566A1 (de) 1996-06-05

Family

ID=19399750

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4445566A Ceased DE4445566A1 (de) 1994-11-30 1994-12-20 Verfahren zur Herstellung einer optischen integrierten Schaltung

Country Status (4)

Country Link
US (1) US5661077A (de)
JP (1) JP2742391B2 (de)
KR (1) KR0155509B1 (de)
DE (1) DE4445566A1 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917980A (en) * 1992-03-06 1999-06-29 Fujitsu Limited Optical circuit device, its manufacturing process and a multilayer optical circuit using said optical circuit device
FR2781577B1 (fr) * 1998-07-06 2000-09-08 Alsthom Cge Alcatel Procede de fabrication d'un circuit optique integre
US6282358B1 (en) * 1998-12-21 2001-08-28 Lsi Logic Corporation On-chip single layer horizontal deflecting waveguide and damascene method of fabricating the same
GB2350719A (en) * 1999-06-01 2000-12-06 Bookham Technology Ltd Joining waveguides on a substrate surface
EP1339108A1 (de) * 2002-02-20 2003-08-27 Agilent Technologies, Inc. - a Delaware corporation - Halbleiterbauelement mit einer Strombegrenzungsstruktur
CN1795409A (zh) * 2003-04-23 2006-06-28 斗日电子通信株式会社 用于耦合波导的方法与系统
KR102266960B1 (ko) 2016-03-02 2021-06-18 한국전자통신연구원 쇼트키 다이오드 및 이의 제조 방법
US10205125B2 (en) * 2017-07-12 2019-02-12 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Method of manufacturing package assembly, package assembly, and display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4010823A1 (de) * 1990-04-04 1991-10-10 Standard Elektrik Lorenz Ag Modensynchronisierter halbleiterlaser

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58114477A (ja) * 1981-12-26 1983-07-07 Fujitsu Ltd 半導体発光装置
JPS6121386A (ja) * 1984-06-29 1986-01-30 三菱重工業株式会社 液体充填装置
GB8518353D0 (en) * 1985-07-20 1985-08-29 Plessey Co Plc Heterostructure device
US5084894A (en) * 1989-06-20 1992-01-28 Optical Measurement Technology Development Co., Ltd. Optical semiconductor device
US5400356A (en) * 1994-06-28 1995-03-21 Xerox Corporation Index-guided laser on grooved (001) substrate

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4010823A1 (de) * 1990-04-04 1991-10-10 Standard Elektrik Lorenz Ag Modensynchronisierter halbleiterlaser

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Fiber Optics Handbook for Engineers and Scientists (McGraw-Hill), 1989, S. 5.1-5.38 *

Also Published As

Publication number Publication date
KR0155509B1 (ko) 1998-10-15
JP2742391B2 (ja) 1998-04-22
JPH08162625A (ja) 1996-06-21
US5661077A (en) 1997-08-26

Similar Documents

Publication Publication Date Title
DE2347802C2 (de) Verfahren zur Herstellung eines dielektrischen optischen Wellenleiters, sowie die hiernach hergestellten optischen Wellenleiter
EP0187198B1 (de) Verfahren zur Herstellung einer integriert - optischen Anordnung
DE3924197C2 (de) Halbleiterlaser
DE10320376B4 (de) Optische Halbleitervorrichtung und Verfahren zu deren Herstellung
DE4210854A1 (de) Verfahren zum herstellen einer laserdiode fuer sichtbares licht
DE2713298A1 (de) Halbleiterlaser
DE2608562A1 (de) Halbleiteranordnung zum erzeugen inkohaerenter strahlung und verfahren zu deren herstellung
DE3509441C2 (de) Halbleiterlaser-Chip
DE3244223A1 (de) Verfahren zur herstellung von halbleiterstrukturen und nach diesem verfahren hergestellter halbleiterlaser
DE4034187C2 (de) Halbleiterlaser
DE202005021940U1 (de) Eingebettete-Heterostruktur-Gerät, welches mittels eines Einzelschritt-MOCVD fabriziert ist
EP0390061B1 (de) Verfahren zur Herstellung monolithisch integrierter optoelektronischer Module
DE2450162A1 (de) Verfahren zur herstellung eines halbleiterlaserelements
DE19625599A1 (de) Verfahren zum Herstellen eines Halbleiter-Bauelements und Halbleiter-Bauelement
DE4445566A1 (de) Verfahren zur Herstellung einer optischen integrierten Schaltung
DE2447536C2 (de) Halbleiterlaser
DE3221497A1 (de) Stabilisierter halbleiterlaser
DE2812727A1 (de) Verfahren zur herstellung eines doppelheterostruktur-injektionslasers
DE4010889A1 (de) Verfahren zum herstellen einer vergrabenen laserdiode mit heterostruktur
DE3714512A1 (de) Halbleiterlaser
DE2507357C2 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE3934998A1 (de) Elektrisch wellenlaengenabstimmbarer halbleiterlaser
DE3020251C2 (de)
DE19650802B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE3923755C2 (de)

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection