KR0155509B1 - 반도체 광집적소자의 제조방법 - Google Patents
반도체 광집적소자의 제조방법Info
- Publication number
- KR0155509B1 KR0155509B1 KR1019940032105A KR19940032105A KR0155509B1 KR 0155509 B1 KR0155509 B1 KR 0155509B1 KR 1019940032105 A KR1019940032105 A KR 1019940032105A KR 19940032105 A KR19940032105 A KR 19940032105A KR 0155509 B1 KR0155509 B1 KR 0155509B1
- Authority
- KR
- South Korea
- Prior art keywords
- inp
- layer
- ingaasp
- etching
- waveguide
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 230000005693 optoelectronics Effects 0.000 title 1
- 239000010410 layer Substances 0.000 claims abstract description 93
- 230000003287 optical effect Effects 0.000 claims abstract description 80
- 230000012010 growth Effects 0.000 claims abstract description 28
- 238000005530 etching Methods 0.000 claims abstract description 24
- 239000013078 crystal Substances 0.000 claims abstract description 18
- 238000005253 cladding Methods 0.000 claims abstract description 15
- 239000012792 core layer Substances 0.000 claims abstract description 12
- 238000001312 dry etching Methods 0.000 claims abstract description 8
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims abstract 5
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 20
- 239000004065 semiconductor Substances 0.000 claims description 12
- 238000001020 plasma etching Methods 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 10
- 230000000903 blocking effect Effects 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims 1
- 239000011574 phosphorus Substances 0.000 claims 1
- 238000002360 preparation method Methods 0.000 claims 1
- 238000000992 sputter etching Methods 0.000 claims 1
- 238000001459 lithography Methods 0.000 description 7
- 230000008878 coupling Effects 0.000 description 6
- 238000010168 coupling process Methods 0.000 description 6
- 238000005859 coupling reaction Methods 0.000 description 6
- 229910004205 SiNX Inorganic materials 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000004943 liquid phase epitaxy Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-L Sulfate Chemical compound [O-]S([O-])(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-L 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
- H01L31/1844—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/13—Integrated optical circuits characterised by the manufacturing method
- G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B2006/12166—Manufacturing methods
- G02B2006/12176—Etching
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B2006/12166—Manufacturing methods
- G02B2006/12178—Epitaxial growth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/1028—Coupling to elements in the cavity, e.g. coupling to waveguides adjacent the active region, e.g. forward coupled [DFC] structures
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/544—Solar cells from Group III-V materials
Abstract
본 발명은 여러 광소자들과 광도파로를 단일 칩으로 집적시킨 광집적소자를 제조하는 방법에 관한 것으로서, 특히 광도파로와 광증폭기등과 같은 능동 광소자를 단일 칩으로 집적화시킴에 있어서, 간단한 공정으로 전류집속과 광접속 효율을 동시에 극대화시킬 수 있는 광집적 소자의 제조 방법에 관한 것이다.
RIE 식각등의 건식식각법을 이용하여 광증폭기등과 같은 능동 소자를 구성하는 층이 성장되어진 InP웨이퍼를 (001)면의 수직인 면으로 식각한 후에 도파로의 코아층 및 클래드층을 MOCVD에 의한 2차 결정 성장 공정을 이용하여 광접속 효율을 높이는 제작 방법이다.
Description
제1도(a)∼(c)는 기존의 단일 칩으로 집적된 반도체 광증폭기와 도파로 부분의 개략적인 단면도.
제2도는 본 발명의 제작법에서 이용하고자 하는 RIE(Reactive Ion Etching) 식각 후에 MOCVD(Metal Organic Chemical Vapor Deposition)의 비평면 결정성장으로 집적된 광증폭기와 도파로 부분의 개략적인 단면도이다.
제3도는 본 발명에 의해 도파로와 광증폭기가 단일 칩으로 집적된 광집적 소자의 구조를 도시한 것으로,
(a)는 평면 구조를,
(b)는 (a)의 A-A'의 단면 구조를,
(c)는 (a)도의 B-B'의 단면 구조를 각각 나타낸다.
제4도(a)∼(l)은 본 발명에서 제안된 단일 칩으로 집적된 반도체 광증폭기와 도파로의 제작 단계별 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판(n-InP) 2 : 버퍼(buffer)층(n-InP)
3 : 광증폭기의 활성층(InGaAsP, Eg=Eg1)
4 : 광증폭기의 클래드층(p-InP) 5 : 유전체층(SiNxor SiO2)
6 : 접속 도파로의 코아층(InGaAsP, Eg=Eg2Eg1)
7 : 접속 도파로의 클래드층(InP) 8 : n형 클래드층(N-InP)
9 : p형 클래드층(p-InP) 10 : n형 클래드층(n-InP)
11 : 리프트-오프 식각을 위한 InGaAs층
12 : 광증폭기의 재 성장된 클래드층(p-InP)
13 : 광증폭기의 캡층(p-InGaAs) 14 : p형 전극
15 : PAD전극 16 : n형 전극
본 발명은 여러 광소자들과 광도파로를 단일 칩으로 집적시킨 광집적소자를 제조하는 방법에 관한 것으로서, 특히 광도파로와 광증폭기등과 같은 능동 소자를 단일 칩으로 집적화시킴에 있어서, 간단한 공정으로 전류집속과 광접속 효율을 동시에 극대화시킬 수 있는 광집적 소자의 제조 방법에 관한 것이다.
레이저 다이오드, 광검출기, 광 필터 등을 단일칩으로 집적시키고자할 때 이들 사이에 연결시키는 매체로서 광도파로를 이용하게 된다. 이때 고려하여야 할 사항으로 각각의 소자의 요구 사양을 동시에 만족하면서 광소자와 광도파로 사이의 광접속 효율을 극대화시켜야 한다는 것이다.
여러 광소자를 집적화 시킬 때에는 각각의 소자의 요구 사양이 다르기 때문에 여러 번의 결정 성장이 필요하게 된다.
기존의 가장 많이 이용하는 집적화 방법은 제1도(a)에서 보는 바와 같이, 광증폭기를 구성하는 층들 예를 들어, 버퍼층(2), 활성층(3) 및 클래드층(4)을 순차적으로 1차 EPI결정 성장한 후에 SiNx또는 SiO2와 같은 유전체(5)로 광증폭기의 패턴을 습식식각을 하여 형성시킨 후에 도파로의 코아층(6)을 유전체가 없는 부분에만 선택적으로 결정 성장되도록 하는 방법을 이용하는 것이다.
그러나 이 방법은 재성장시에 유전체(5) 위로 공급되는 성장층 성분들은 유도체 위에서 성장되지 못하고 확산에 의하여 유전체 외곽으로 공급하게 된다.
비평면 성장에서는 이러한 확산이 없으므로 전 면적에 걸쳐 균일한 성장층을 얻을 수 있으나, 유전체를 이용한 선택 성장에서는 유전체 위로 공급되는 성분들이 일정한 반도체 표면으로 이동하게 되며 이들 각 In, Ga, As 및 P 등의 상대적 결합 비율이 각각 상이하므로 인해 유전체로부터의 거리에 따라 성장 조건이 달라지게 되어 유전체로부터 가까운 부근의 반도체 표면에서는 균일한 조성을 얻을 수 없으므로 양질의 에피층을 얻을 수 없다.
또한 성장되는 패턴 모양도 광결합 특성 형상에 어려움이 있다.
다른 방법으로는 제1도(b)에 도시된 바와 같이, 광증폭기를 구성하는 활성층(3) 및 클래드층(4)을 성장하고 리쏘그라피 및 식각 공정을 이용하여 광증폭기 패턴만을 남기고 식각을 한 후에 도파로의 코아층(6) 및 클래드층(7)을 전면에 걸쳐서 결정 성장하여 수평적인 광 결합과 수직적인 광 결합이 동시에 이루어지도록 하는 방법으로 광 결합 효율은 양호하나 광증폭기의 설계에서는 각층의 두께 및 도우핑에 관한 설계에 제한이 따르는 약점이 있게 된다.
또 다른 하나의 방법은 제1도(c)와 같이, 도파로의 코아층(6)과 광증폭기의 활성층(3)을 1차 결정 성장에서 연이어서 성장한 후에 리쏘그라피 및 식각 공정을 이용하여 광증폭기 패턴만을 남기고 활성층(3)을 식각을 한 후에 2차 결정 성장에서 도파로의 클래드층(7)을 성장하는 것이다.
이때, 상기 접속 도파로의 클래드층(7)은 도파로의 손실을 고려할 때는 도우핑이 전혀 없는 것이 좋으나 광증폭기의 클래드층으로서는 p/n 접합에 의한 양호한 이득 효과를 얻기 위하여 적당한 도우핑 레벨을 유지하여야 하는 양면성을 갖고 있다.
따라서, 본 발명은 도파로와 광증폭기 등과 같은 능동 광소자의 집적시 광 접속 효율 문제와 효과적인 전류 집속 문제를 동시에 해소하기 위해 안출된 것으로서, 간단한 공정으로 전류집속과 광접속 효율을 동시에 극대화 시킬 수 있는 광집적 소자의 제조 방법을 제공하는데 그 목적이 있다.
상기 목적에 부응하는 본 발명의 특징은 집적시키고자 하는 임의의 광소자 구성을 위한 n-InP 버퍼층(2), InGaAsP 활성층(3) 및 p-InP 클래드층(4)을 InP웨이퍼(1)상에 순차적으로 형성하는 1차 결정성장 공정 및 상기 버퍼층(2)상의 능동 광소자를 구성하는 층들을 RIE(Reactive Ion Etching)에 의한 건식식각 공정을 이용하여 (001)면의 수직인 면으로 식각하여 수 ㎛ 이하의 폭을 갖는 리브(Rib) 패턴을 형성하는 공정 및 MOCVD 방법을 이용하여 도파로 구성을 위한 InGaAs 코아층(6) 및 n/p/n 구조의 InP클래드층(또는 전류차단층)들(8, 9, 10)을 형성하되, 상기 (001)면과 수직면인 상기 리브(Rib) 패턴상의 재 성장된 n/p/n InP층(8, 9, 10)들을 선택 식각하여 제거한 후, 광증폭기의 재성장된 p-InP 클래드층(12) 및 p-InGaAs 캡층(13)을 형성하는 3차 결정 성장 공정으로 이루어진다.
제2a도 및 제2b도는 본 발명에서 제안하는 광집적 소자의 제조 방법에 관한 주요 내용을 보여주고 있다.
먼저, 제2도를 참조하여 본 발명의 제조 방법을 개략적으로 설명한다. 제2a도는 광증폭기와 광도파로를 광결합시키기 위하여 광증폭기 부분을 SiNx또는 SiO2와 같은 유전체로 마스킹한 후에 RIE을 이용하여 건식 식각을 하고 유전체를 제거시킨 후에 전면에 걸쳐서 재성장한 11 방향의 단면도이다.
이때, RIE의 건식식각에 의해 수직으로 형성된 (011)면은 재성장시, 도파로의 코아층(6)의 성장이 거의 이루어지지 않기 때문에 양호한 광결합 효율을 얻을 수 있는 수평 모양으로 나타나게 된다.
제2b도는 광증폭기의 전류 집속 효과를 높이기 위하여 BH(Buried Hetro-structure) 구조를 형성시키는 것에 관한 것으로서, 빛이 진행하는 제2a도의 단면 방향에 대하여 수직인 방향의 단면도이다. 이는 광증폭기의 스트라입 패턴의 넓이가 수 ㎛ 이하로 작을 경우의 비평면 재성장 후의 단면 모양을 보여주는 것으로 A-A', B-B'와 같이 (111)면이 생성되어 산과 같은 모양이 형성되어진다.
이때, InGaAs(11)을 추가로 성장하게 되면, 상기 (111)면에서의 성장 속도가 매우 느리게 되어 제2c도와 같이 된다.
이후 선택식각함으로써 제2c도의 점선 부분의 InP 클래드층(7) 부분을 들어내고 H3PO4: H2O2과 같은 InGaAsP 선택 식각액을 이용하여 상기 InGaAs층(11) 및 InGaAsP의 코아층(6)을 식각한 후에 3차 결정 성장에서 광증폭기의 P형 클래드 및 캡층을 성장함으로써 광증폭기를 완성시키는 것이다.
여기서 InP의 선택 식각 후에 식각된 모양이 글로브(Groove(홈))형태를 갖도록 하기 위하여 광증폭기의 스트라입 방향을 11으로 선택하여야 한다. 이 과정은 후술될 것이다.
제3도는 위에서 언급된 바와 같이, 본 발명에서 제안되어진 방법에 의하여 제작된 광집적 소자의 평면도 및 단면도를 보여주고 있다.
다음은 제4도의 (a)∼(c)를 참조하여, 본 발명에 의한 광집적 소자의 제조 방법을 상세히 설명한다.
제4도는 본 발명의 광집적 소자를 제작하는 방법을 공정 단계에 따른 11 방향의 수직면의 단면도를 보여주고 있는 것으로 자세한 방법은 다음과 같다.
광결합이 일어나는 부분에서의 11 방향의 수직면의 단면은 제2a도와 같으므로 이를 참고로 한다.
i) 반도체 광증폭기 소자를 위한 에피층으로서 제 4(a)도와 같이 MOCVD, LPE(Liquid Phase Epitaxy)등을 이용하여 1차 성장을 한다.
이때의 에피층은 기판인 n-InP(1) 위에 버퍼층인 n-InP(2), 활성층인 InGaAsP(3), 클래드층인 p-InP(4)등으로 구성되어 진다.
ii) SiNx또는 SiO2와 같은 유전체 박막을 증착시키고 리쏘그라피를 하여 2∼3㎛ 이하의 좁은 폭을 갖는 광증폭기의 유전체 패턴(5)을 형성시키고 RIE 등을 이용하여 활성층인 InGaAsP층(3)까지 건식식각을 한다(제4(b)도).
iii) 상기 유전체 패턴(5)을 제거하고, 2차 결정 성장을 위하여 거칠어진 표면을 황산액 등을 이용하여 아주 얇게 표면을 식각하고 MOCVD를 이용하여 광증폭기의 활성층(3) 보다 밴드 갭이 큰 InGaAsP(6)를 도파로의 코아층으로 성장하고, 광증폭기의 전류 차단층이며 도파로의 클래드층 역할을 하는 n-InP(8), p-InP(9), n-InP(10)을 차례로 성장한다.
이때, 광증폭기의 활성층(3) 부분에 성장된 상기 n/p/n 구조의 InP층에서 (111) 면이 나타내게 되고, 리프트-오프(Lift-off) 식각의 마스크로 이용되어질 InGaAs층(11)을 성장하면 (111)면에는 성장이 되질 않게 되어 제4(c)도와 같은 모양 형성시키게 된다.
iv) 제2차 결정 성장 후에 H3PO4: HC1 및 HC1 : H2O 등과 같은 InP 선택 식각액을 이용하여 식각을 한다.
그러면 InGaAs(11)층이 성장되지 않은 (111)면으로부터 식각되어져 제4(d)도와 같이, 광증폭기 부분의 InGaAsP층(6)의 윗 부분이 리프트-오프(Lift-off) 되어 제거되어진다.
v) InGaAs 및 InGaAsP의 선택 식각액인 H3PO4: H2O2를 이용하여 상기 InGaAs층(11) 및 광증폭기 패턴의 InGaAsP층(6)을 선택적으로 제거한다 (제4(e)도).
vi) 광증폭기의 클래드층인 p-InP(12), 캡층인 p-InGaAs를 MOCVD, LPE 등을 이용하여 제3차 결정 성장을 한다(제4(f)도).
vii) SiNx(5)을 증착한 후에 광증폭기의 전극형성을 위하여 리쏘그라피 공정을 통하여 전극 부위의 SiNx를 식각하여 없앤다(제4(g)도).
viii) E-beam 증착과 리프트-오프(Lift-off)공정을 통하여 p형 전극(14)을 형성시킨다(제4(h)도).
ix) 패드 형성에 의한 기생 정전 용량을 최소화하기 위하여 증폭기의 양옆을 리쏘그라피를 통하여 SiNx를 개구(opening)하고 기판(1)위의 버퍼층(2) 부분까지 식각하여 채널을 형성시킨다(제4(i)도).
x) 채널 식각을 위하여 사용된 SiNx를 제거한 후에 새로운 SiNx를 증착하고 패드와의 연결을 위하여 p전극 부위의 일부를 개구(opening)한다(제4(j)도).
xi) 패드(15)형성을 위하여 패드 패턴의 리쏘그라피를 하고 Au 전기도금으로 패드(15)를 형성시킨다(제4(k)도).
광증폭기와 집적하고자 하는 도파로를 리쏘그라피에 의한 SiNx 마스크를 형성시키고 RIE를 이용하여 도파로 식각을 한다.
xii) 350㎛ 정도의 두꺼운 기판(1) 부분을 100㎛ 정도로 래핑(lapping)을 한 후에 기판(1)의 면에 E-beam 증착으로 n형 금속을 증착하여 n형 전극(16)을 형성시킨다.
이와 같은 제작 단계를 거쳐서 본 발명에서 제안된 광집적 소자를 제작할 수 있게 된다.
본 발명에서 제안되어진 광집적 소자의 제작법은 도파로와의 광결합 효율을 극대화시키면서도 추가로 결정 성장을 하지 않으면서도 BH 구조의 광증폭기를 집적할 수 있는 것이다.
본 발명은 바람직한 예로서 광증폭기를 예로 하고 있으나 이에 국한되지 않으며, 매립형 레이저 다이오드, 광검출기 등의 광소자들에도 적용될 수 있다.
Claims (4)
- 능동 소자와 광도파로를 단일 칩으로 집적시키는 반도체 광집적 소자 제조 방법에 있어서, a) 기판 위에 임의의 능동 소자를 구성하는 다수의 층들을 성장하고, b) 습식식각 또는 RIE 식각의 건식식각법 등을 이용하여 상기 능동 소자의 패턴을 남기고 상기 성장되어진 층들을 (001) 면의 수직면으로 식각하며, c) 광접속을 시키고자 하는 도파로의 코아층 및 클래드층을 MOCVD에 의한 결정 성장 공정으로 성장시키는 공정을 포함하는 것을 특징으로 하는 반도체 광집적 소자의 제조방법.
- InP 클래드층/InGaAsP 활성층 또는 코아층/InP 클래드층(2, 3, 4)으로 구성된 이종 접합을 갖는 광소자와 도파로가 집적된 반도체 광집적 소자의 제조 방법에 있어서, a) 기판위에 InP/InGaAsP/InP층(2, 3, 4)을 1차 결정 성장하고, b) 습식 식각 또는 RIE 건식 식각등으로 상기 InP/InGaAsP층(3, 4)을 식각하여 수 ㎛ 이하의 폭을 갖는 11 방향으로 Rib 형태를 형성시키고, c) MOCVD로서 접속시키고자 하는 도파로 구성을 위하여 InGaAsP(6) 및 InP층(7)을 차례로 성장시키며, d) InP층(7) 성장 시에 Rib 패턴의 가장자리 부분에서 (111)면이 형성되어지고 이 위에 InGaAs(또는 InGaAsP)(11)를 성장하게 되면 (001)의 평면에는 정상적인 성장이 이루어지나 Rib 패턴 위의 (111)면에 대해서는 InGaAs(또는 InGaAsP)(11)가 성장되지 않게 하는 현상을 이용하여 InGaAs(또는 InGaAsP)(11)를 자기정렬(self-aligned)마스크로 사용하고 H3PO4: HC1와 같은 선택 식각 액으로 Rib 부분 위의 재 성장된 InP층(7)을 식각을 하고 InGaAsP층(6)을 H3PO4: H2O2와 같은 선택 식각액으로 식각을 하여 e) p-InP(12) 및 p-InGaAs(13)의 캡층을 성장하는 것을 특징으로 하는 임의의 광소자와 도파로가 집적된 반도체 광집적 소자의 제조 방법.
- 집적시키고자 하는 임의의 광소자 구성을 위한 n-InP 버퍼층(2), InGaAsP 활성층(3) 및 p-InP 클래드층(4)을 InP웨이퍼(1)상에 순차적으로 형성하는 1차 결정성장 공정; 상기 버퍼층(2)상의 능동 광소자를 구성하는 층들을 RIE(Reactive Ion Etching)에 의한 건식식각 공정을 이용하여 (001)면의 수직인 11 방향으로 수 ㎛ 이하의 폭을 갖는 Rib 패턴을 형성하는 공정; MOCVD 방법을 이용하여 도파로 구성을 위한 InGaAsP 코아층(6) 및 n/p/n 구조의 InP클래드층(또는 전류차단층)들(8, 9, 10)을 형성하되, 상기 (001)의 수직인 11 방향의 상기 Rib 패턴상의 (111) 면에는 재 성장되지 않도록 하는 2차 결정 성장 공정; 및 상기 Rib 패턴상의 재 성장된 p-InP 클래드층(12) 및 p-InGaAs캡층(13)을 형성하는 3차 결정 성장 공정을 포함하는 것을 특징으로 하는 능동소자와 도파로가 집적된 반도체 광집적 소자의 제조 방법.
- 매립형 반도체 레이저와 도파로를 단일칩으로 집적시키는 반도체 광집적 소자의 제조 방법에 있어서, a) n-InP 버퍼층(2), 도핑않된(undoped)-InGaAsP 활성층(3), p-InP 클래드층(4)을 기판 위에 1차로 결정 성장하고, b) 습식식각 또는 RIE와 같은 건식식각을 이용하여 p-InP클래드층(4)을 식각하여 수 ㎛ 이하의 폭을 갖는 Rib 형태를 11 방향으로 형성시킨 후에 e) MOCVD를 이용하여 선택 식각 차단층으로서 p-InGaAs(또는 p-InGaAsP)층(6)을 얇게 성장하고 전류차단층인 p-InP(8), n-InP(9) 및 p-InP층(10)을 차례로 성장시키고, f) InP 성장시에 (111)면이 형성되어지고, 이 위에 InGaAs(또는 InGaAsP)(11)가 성장되지 않게 되는 결과로 형성된 자동 정렬된 InGaAs 식각 마스크로 사용하고, H3PO4: HC1와 같은 선택 식각 액으로 Rib 부분 위의 재 성장된 p-InP/n-InP/p-InP 전류차단층(8, 9, 10)을 식각하고 p-InGaAs(InGaAsP)층(11)을 H3PO4: H2O2와 같은 선택 식각액으로 식각을 하여 선택식각하여 제거하고, g) 클래드층인 p-InP(12) 및 p-InGaAs의 캡층(13)을 성장한 후에 일반적인 p형 n형 전극 형성 공정을 이용하여 매립형 레이저 다이오드와 도파로가 집적된 소자를 제조하는 것을 특징으로 하는 반도체 광집적 소자의 제조 방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940032105A KR0155509B1 (ko) | 1994-11-30 | 1994-11-30 | 반도체 광집적소자의 제조방법 |
| US08/360,135 US5661077A (en) | 1994-11-30 | 1994-12-20 | Method for fabricating an optical integrated circuit |
| JP31732594A JP2742391B2 (ja) | 1994-11-30 | 1994-12-20 | 半導体の光集積回路の製造方法 |
| DE4445566A DE4445566A1 (de) | 1994-11-30 | 1994-12-20 | Verfahren zur Herstellung einer optischen integrierten Schaltung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940032105A KR0155509B1 (ko) | 1994-11-30 | 1994-11-30 | 반도체 광집적소자의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR0155509B1 true KR0155509B1 (ko) | 1998-10-15 |
Family
ID=19399750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940032105A KR0155509B1 (ko) | 1994-11-30 | 1994-11-30 | 반도체 광집적소자의 제조방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5661077A (ko) |
| JP (1) | JP2742391B2 (ko) |
| KR (1) | KR0155509B1 (ko) |
| DE (1) | DE4445566A1 (ko) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5917980A (en) * | 1992-03-06 | 1999-06-29 | Fujitsu Limited | Optical circuit device, its manufacturing process and a multilayer optical circuit using said optical circuit device |
| FR2781577B1 (fr) * | 1998-07-06 | 2000-09-08 | Alsthom Cge Alcatel | Procede de fabrication d'un circuit optique integre |
| US6282358B1 (en) * | 1998-12-21 | 2001-08-28 | Lsi Logic Corporation | On-chip single layer horizontal deflecting waveguide and damascene method of fabricating the same |
| GB2350719A (en) * | 1999-06-01 | 2000-12-06 | Bookham Technology Ltd | Joining waveguides on a substrate surface |
| EP1339108A1 (en) * | 2002-02-20 | 2003-08-27 | Agilent Technologies, Inc. - a Delaware corporation - | Semiconductor device with current confinement structure |
| JP2006524843A (ja) * | 2003-04-23 | 2006-11-02 | デウェル コーポレーション | 導波路を結合する方法及びシステム |
| KR102266960B1 (ko) | 2016-03-02 | 2021-06-18 | 한국전자통신연구원 | 쇼트키 다이오드 및 이의 제조 방법 |
| US10205125B2 (en) * | 2017-07-12 | 2019-02-12 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Method of manufacturing package assembly, package assembly, and display device |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58114477A (ja) * | 1981-12-26 | 1983-07-07 | Fujitsu Ltd | 半導体発光装置 |
| JPS6121386A (ja) * | 1984-06-29 | 1986-01-30 | 三菱重工業株式会社 | 液体充填装置 |
| GB8518353D0 (en) * | 1985-07-20 | 1985-08-29 | Plessey Co Plc | Heterostructure device |
| US5084894A (en) * | 1989-06-20 | 1992-01-28 | Optical Measurement Technology Development Co., Ltd. | Optical semiconductor device |
| DE4010823A1 (de) * | 1990-04-04 | 1991-10-10 | Standard Elektrik Lorenz Ag | Modensynchronisierter halbleiterlaser |
| US5400356A (en) * | 1994-06-28 | 1995-03-21 | Xerox Corporation | Index-guided laser on grooved (001) substrate |
-
1994
- 1994-11-30 KR KR1019940032105A patent/KR0155509B1/ko not_active IP Right Cessation
- 1994-12-20 JP JP31732594A patent/JP2742391B2/ja not_active Expired - Fee Related
- 1994-12-20 DE DE4445566A patent/DE4445566A1/de not_active Ceased
- 1994-12-20 US US08/360,135 patent/US5661077A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2742391B2 (ja) | 1998-04-22 |
| JPH08162625A (ja) | 1996-06-21 |
| DE4445566A1 (de) | 1996-06-05 |
| US5661077A (en) | 1997-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6162655A (en) | Method of fabricating an expanded beam optical waveguide device | |
| US5242839A (en) | Method of manufacturing an integrated photoelectric receiving device | |
| GB2267602A (en) | Method of making semiconductor laser | |
| JPH04290487A (ja) | レーザダイオード・導波路モノリシック集積デバイス | |
| EP1719003B1 (en) | Buried heterostructure device fabricated by single step mocvd | |
| KR0155509B1 (ko) | 반도체 광집적소자의 제조방법 | |
| KR100582114B1 (ko) | 반도체 디바이스 제작 방법 및 반도체 광 디바이스 | |
| US5665612A (en) | Method for fabricating a planar buried heterostructure laser diode | |
| JP3306802B2 (ja) | 光子集積回路およびその製造方法 | |
| US6692980B2 (en) | Method for fabricating monolithic integrated semiconductor photonic device | |
| US20020158314A1 (en) | Buried mesa semiconductor device | |
| KR100576224B1 (ko) | 광변조기 집적 광전집적송신회로 및 선택적 결정성장법을이용한 제작방법 | |
| JP4164248B2 (ja) | 半導体素子及びその製造方法、及び半導体光装置 | |
| JP2869995B2 (ja) | 高抵抗半導体層埋め込み型半導体レーザの製造方法 | |
| KR19990003500A (ko) | 레이저 다이오드 및 그 제조 방법 | |
| US20200381899A1 (en) | Semiconductor device with Selective Area Epitaxy growth utilizing a mask to suppress or enhance growth at the edges | |
| KR100239792B1 (ko) | InGaAsP/InP BH LD제작방법 | |
| KR100248430B1 (ko) | 광도파로 집적 반도체 레이저 구조 및 그 제조방법 | |
| KR100281919B1 (ko) | 반도체 레이저 다이오드 및 그 제조 방법 | |
| US6385224B1 (en) | Regrown notch laser | |
| KR20060067111A (ko) | 단일 집적 반도체 광소자의 제조방법 | |
| KR100366045B1 (ko) | 반도체 레이저 다이오드 및 그 제조방법 | |
| KR100200304B1 (ko) | 레이저 다이오드 제조방법 | |
| JPH05102607A (ja) | 埋込み構造半導体レーザの製造方法 | |
| CN117353156A (zh) | 一种bh-eml单片集成光放大器的芯片及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120628 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |