CN117353156A - 一种bh-eml单片集成光放大器的芯片及其制备方法 - Google Patents
一种bh-eml单片集成光放大器的芯片及其制备方法 Download PDFInfo
- Publication number
- CN117353156A CN117353156A CN202311387624.9A CN202311387624A CN117353156A CN 117353156 A CN117353156 A CN 117353156A CN 202311387624 A CN202311387624 A CN 202311387624A CN 117353156 A CN117353156 A CN 117353156A
- Authority
- CN
- China
- Prior art keywords
- layer
- inp
- etching
- soa
- eml
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 21
- 238000002360 preparation method Methods 0.000 title abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 52
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims abstract description 38
- 238000002161 passivation Methods 0.000 claims abstract description 26
- 229910052681 coesite Inorganic materials 0.000 claims abstract description 25
- 229910052906 cristobalite Inorganic materials 0.000 claims abstract description 25
- 229910052682 stishovite Inorganic materials 0.000 claims abstract description 25
- 229910052905 tridymite Inorganic materials 0.000 claims abstract description 25
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 24
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 20
- 238000007747 plating Methods 0.000 claims description 20
- 238000000151 deposition Methods 0.000 claims description 18
- 238000001259 photo etching Methods 0.000 claims description 18
- 238000004519 manufacturing process Methods 0.000 claims description 16
- 230000000670 limiting effect Effects 0.000 claims description 14
- 239000010408 film Substances 0.000 claims description 10
- 238000002955 isolation Methods 0.000 claims description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims description 10
- 238000005520 cutting process Methods 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 238000001020 plasma etching Methods 0.000 claims description 8
- 229910004205 SiNX Inorganic materials 0.000 claims description 7
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 7
- 238000005253 cladding Methods 0.000 claims description 6
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims description 6
- 238000005275 alloying Methods 0.000 claims description 4
- 230000008878 coupling Effects 0.000 claims description 4
- 238000010168 coupling process Methods 0.000 claims description 4
- 238000005859 coupling reaction Methods 0.000 claims description 4
- 238000011049 filling Methods 0.000 claims description 4
- 238000000227 grinding Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 239000012788 optical film Substances 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 238000004140 cleaning Methods 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 238000000407 epitaxy Methods 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 239000010409 thin film Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 117
- 239000000243 solution Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 4
- 238000010521 absorption reaction Methods 0.000 description 3
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000005701 quantum confined stark effect Effects 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 235000011149 sulphuric acid Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
- H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
- H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/028—Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
- H01S5/0282—Passivation layers or treatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
- H01S5/3421—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers layer structure of quantum wells to influence the near/far field
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Abstract
本发明提供了一种BH‑EML单片集成光放大器的芯片及其制备方法，出光端为SOA结构，中间为EAM结构，末端为LD结构；SOA结构由下至上依次为：衬底（1）、N‑InP buffer层（2）、第一InGaAsP SCH层（31）、LD‑MQW层（4）、第二InGaAsP SCH层（32）、P‑InP spacer层（5）、高掺杂P‑InP层（7）、InGaAs接触层（8）、SiO2钝化层（13）、P面电极（12）；应用本技术方案集成光放大器后，可使出光功率更高。
Description
技术领域
本发明涉及放大器芯片技术领域，特别是一种BH-EML单片集成光放大器的芯片及其制备方法。
背景技术
BH-EML是基于掩埋异质结（BH）结构的电吸收调制激光器（EML）。BH结构相较于RWG结构，具有低阈值电流、高出光功率的优点；EML是由利用量子限制 Stark 效应（QCSE）工作的电吸收调制器（EAM）和利用内光栅耦合确定波长的 DFB 激光器集成，具有体积小、波长啁啾低的优点。但是由于对接界面、EAM吸收等对功率的损耗较大。
发明内容
有鉴于此，本发明的目的在于提供一种BH-EML单片集成光放大器的芯片及其制备方法，集成SOA可以提高光输出功率，且不增加工艺流程，适合批量生产。
为实现上述目的，本发明采用如下技术方案：一种BH-EML单片集成光放大器的芯片，出光端为SOA结构，中间为EAM结构，末端为LD结构；
SOA结构由下至上依次为：衬底（1）、N-InP buffer层（2）、第一InGaAsPSCH层（31）、LD-MQW层（4）、第二InGaAsP SCH层（32）、P-InP spacer层（5）、高掺杂P-InP层（7）、InGaAs接触层（8）、SiO2钝化层（13）、P面电极（12）；
EAM结构由下至上依次为：衬底（1）、N-InP buffer层（2）、第一InGaAsPSCH层（91）、EA-MQW层（10）、第二InGaAsP SCH层（92）、P-InP spacer层（11）、高掺杂P-InP层（7）、InGaAs接触层（8）、SiO2钝化层（13）、P面电极（12）；
LD结构由下至上依次为：衬底（1）、N-InP buffer层（2）、第一InGaAsPSCH层（31）、LD-MQW层（4）、第二InGaAsP SCH层（32）、第一P-InP spacer层（51）、光栅层（6）、第二P-InPspacer（52）、高掺杂P-InP层（7）、InGaAs接触层（8）、SiO2钝化层（13）、P面电极（12）；
LD-MQW厚度较EA-MQW较薄，且中心与EA-MQW对准，LD与EA交界处、EA与SOA交界处设置隔离区（18），无高掺杂P-InP层、InGaAs接触层；InGaAs接触层（8）和P面电极（12）仅在欧姆接触区域（19）接触；波导横跨LD、EA和SOA区域，在波导两侧生长有电流限制结构，包括P-InP（15）、N-InP（16）、P-InP（17），在衬底底部镀有N面金属电极（14）。
本发明提供了一种BH-EML单片集成光放大器的芯片的制备方法，制备了上述的一种BH-EML单片集成光放大器的芯片，包括以下步骤：
步骤一：在衬底上使用MOCVD设备生长LD结构；通过全息曝光和湿法腐蚀方式制成均匀光栅，再通过光刻腐蚀保留LD区域光栅，清洗后在其上生长InP保护；
步骤二：制作掩膜，将EAM区域的LD结构刻蚀去除；
步骤三：生长EA结构，使EA有源区与LD有源区对齐；
步骤四：制作脊型SiO2/SiNx掩膜，使用含Br2的溶液腐蚀到N-InP buffer层，形成脊型波导结构；
步骤五：在波导两侧生长P-InP 、N-InP 、 P-InP电流限制结构；
步骤六：去除掩膜后，在wafer表面生长不同浓度梯度的P-InP包层和InGaAs接触层；
步骤七：将波导两侧的InGaAs接触层、InP包层、PNP限制层腐蚀、刻蚀去除；
步骤八：将LD与EA、EA与SOA交界处的InGaAs接触层和高掺杂层去除，形成电隔离；
步骤九：沉积第一层钝化层，通过光刻在EAM-pad区域填充BCB材料，沉积第二层钝化层，将LD、EA、SOA波导上方的钝化层去除，露出InGaAs接触层；再次光刻后镀上P面电极，去胶后合金，P面电极和露出的InGaAs接触层形成欧姆接触；将wafer背面进行研磨减薄，镀上金属后合金，形成N面电极；
步骤十：将wafer划裂切割成Bar条，在Bar条两端镀上光学膜，SOA端为出光端，镀增透膜，LD端镀高反膜；最后将Bar条切割成单颗Chip，完成工艺。
在一较佳的实施例中，所述生长具体为使用MOCVD进行外延磊晶。
在一较佳的实施例中，所述沉积具体为使用PECVD积淀SiO2、SiO2/SiNx薄膜。
在一较佳的实施例中，所述刻蚀具体为使用ICP/RIE进行干法刻蚀。
在一较佳的实施例中，所述钝化层选择氧化硅或氮化硅。
在一较佳的实施例中，步骤一所述保留LD区域光栅，可选地保留出光端20%-80%的光栅结构，形成局部光栅。
在一较佳的实施例中，步骤二所述LD结构刻蚀去除，刻蚀深度需超过LD有源区.
在一较佳的实施例中，步骤三所述有源区对齐，高度差应＜1um，才能获得较好的耦合效率。
在一较佳的实施例中，步骤七所述腐蚀为使用含Br2溶液腐蚀LD与SOA区域的波导两侧结构，所述刻蚀为ICP刻蚀EAM区域的波导两侧结构。
与现有技术相比，本发明具有以下有益效果：本发明提出一种在BH-EML上单片集成SOA的激光器芯片，集成光放大器后，可使出光功率更高。SOA结构与LD结构几乎完全相同，集成SOA不会增加工艺流程，适合批量生产。当 SOA 注入电流恒定时，通过 SOA的光信号会产生负啁啾；而EAM 在低偏置时会使调制信号产生不利于传输的正啁啾。因此，SOA 与EML 单片集成后，不仅能够起到提高输出功率的作用，还能够补偿 EML 输出信号中的正啁啾，延长接入网的传输距离。
附图说明
图1为本发明优选实施例的芯片纵向剖面图；
图2为本发明优选实施例的芯片最终完成的三维图；
图3为本发明优选实施例的完成S104后的SOA端示意图；
图4为本发明优选实施例的完成S104后的LD端示意图；
图5为本发明优选实施例的完成S105后的SOA端示意图；
图6为本发明优选实施例的完成S105后的LD端示意图；
图7为本发明优选实施例的完成S106后的SOA端示意图；
图8为本发明优选实施例的完成S106后的LD端示意图；
图9为本发明优选实施例的完成S107后的SOA端示意图；
图10为本发明优选实施例的完成S107后的LD端示意图；
图11为本发明优选实施例的EML典型LIV曲线；
图12为本发明优选实施例的EML典型光谱曲线；
图13为本发明优选实施例的EML典型ER曲线；
图14为本发明优选实施例的EML不同SOA偏置电流下功率曲线。
具体实施方式
下面结合附图及实施例对本发明做进一步说明。
应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式；如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
本发明所述一种BH-EML集成光放大器芯片，参考图1-14，其结构分为三部分，出光端为SOA，中间为EAM，末端为LD，如图1所示，SOA结构由下至上依次为：衬底（1）、N-InPbuffer层（2）、InGaAsP SCH层（3）、LD-MQW层（4）、InGaAsP SCH层（3）、P-InP spacer层（5）、高掺杂P-InP层（7）、InGaAs接触层（8）、SiO2钝化层（13）、P面电极（12）；
EAM结构由下至上依次为：衬底（1）、N-InP buffer层（2）、InGaAsPSCH层（9）、EA-MQW层（10）、InGaAsP SCH层（9）、P-InP spacer层（11）、高掺杂P-InP层（7）、InGaAs接触层（8）、SiO2钝化层（13）、P面电极（12）；
LD结构与SOA相比多了一层光栅，其余相同，由下至上依次为：衬底（1）、N-InPbuffer层（2）、InGaAsP SCH层（3）、LD-MQW层（4）、InGaAsP SCH层（3）、P-InP spacer层（5）、光栅层（6）、P-InPspacer（5）、高掺杂P-InP层（7）、InGaAs接触层（8）、SiO2钝化层（13）、P面电极（12）；
LD-MQW厚度较EA-MQW较薄，且中心与EA-MQW对准，LD与EA交界处、EA与SOA交界处设置隔离区（18），无高掺杂P-InP层、InGaAs接触层；InGaAs接触层（8）和P面电极（12）仅在欧姆接触区域（19）接触；波导横跨LD、EA和SOA区域，在波导两侧生长有电流限制结构，包括P-InP（15）、N-InP（16）、P-InP（17），在衬底底部镀有N面金属电极（14）。
其制备方法包括如下步骤：
步骤一：在衬底上使用MOCVD设备生长LD结构。通过全息曝光和湿法腐蚀方式制成均匀光栅，再通过光刻腐蚀保留LD区域光栅，清洗后在其上生长InP保护；
步骤二：制作掩膜，将EAM区域的LD结构刻蚀去除；
步骤三：生长EA结构，使EA有源区与LD有源区对齐；
步骤四：制作脊型SiO2/SiNx掩膜，使用含Br2的溶液腐蚀到N-InP buffer层，形成脊型波导结构；
步骤五：在波导两侧生长P-InP 、N-InP 、 P-InP电流限制结构；
步骤六：去除掩膜后，在wafer表面生长不同浓度梯度的P-InP包层和InGaAs接触层；
步骤七：将波导两侧的InGaAs接触层、InP包层、PNP限制层腐蚀、刻蚀去除；
步骤八：将LD与EA、EA与SOA交界处的InGaAs接触层和高掺杂层去除，形成电隔离；
步骤九：沉积第一层钝化层，通过光刻在EAM-pad区域填充BCB材料，沉积第二层钝化层，将LD、EA、SOA波导上方的钝化层去除，露出InGaAs接触层；再次光刻后镀上P面电极，去胶后合金，P面电极和露出的InGaAs接触层形成欧姆接触；将wafer背面进行研磨减薄，镀上金属后合金，形成N面电极；
步骤十：将wafer划裂切割成Bar条，在Bar条两端镀上光学膜，SOA端为出光端，镀增透膜，LD端镀高反膜；最后将Bar条切割成单颗Chip，完成工艺。
所述生长为使用MOCVD进行外延磊晶；
所述沉积为使用PECVD积淀SiO2、SiO2/SiNx薄膜；
所述刻蚀为使用ICP/RIE进行干法刻蚀；
所述钝化层可选择氧化硅或氮化硅；
步骤一所述保留LD区域光栅，可选地保留出光端20%-80%的光栅结构，形成局部光栅；
步骤二所述LD结构刻蚀去除，刻蚀深度需超过LD有源区；
步骤三所述有源区对齐，高度差应＜1um，才能获得较好的耦合效率；
步骤七所述腐蚀为使用含Br2溶液腐蚀LD与SOA区域的波导两侧结构，所述刻蚀为ICP刻蚀EAM区域的波导两侧结构；
步骤七和步骤八顺序可以更换。
具体实施例一
S101：在衬底上生长LD结构，依次为N-InP buffer 层、InGaAsP SCH层、LD-MQW层、InGaAsP SCH层、P-InP spacer 层、光栅层。通过全息曝光和湿法腐蚀方式制成均匀光栅，再经过光刻、腐蚀、去胶，保留LD区域靠近出光端的光栅结构，保留长度为LD腔长的20%-80%，清洗后在其上生长InP保护；
S102：在完成S101的wafer上沉积SiO2掩膜，通过光刻、刻蚀、去胶工艺，制作特定图形的SiO2掩膜，使用ICP设备将掩膜以外区域的InP保护层、光栅层、P-InP spacer 层、InGaAsP SCH层、LD-MQW层、InGaAsPSCH层刻蚀去除；
S103：在完成S102后，生长EA结构，依次包括N-InP buffer 层、InGaAsP SCH层、EA-MQW层、InGaAsPSCH层、P-InP spacer 层，使LD和EAM有源区对齐，高度差小于1um，随后使用BOE溶液去除SiO2掩膜；
S104：在完成S103后，在wafer表面使用PECVD沉积SiO2/SiNx掩膜，通过光刻、RIE刻蚀、去胶工艺，制作出脊形掩膜，使用含Br2的溶液腐蚀到N-InP buffer层，形成脊波导结构；
S105：使用BOE和异丙醇对wafer表面进行处理，随后在波导两侧生长P-InP / N-InP / P-InP结构，起到限制作用；
S106：使用BOE将双介质掩膜去除后，在wafer表面生长不同掺杂浓度梯度的P-InP和InGaAs接触层；
S107：通过PECVD沉积、光刻、RIE刻蚀、去胶工艺，在wafer表面制作图形化SiO2掩膜，使用含Br2的溶液将LD和SOA区域波导两侧的PNP阻挡层及其上的InP、InGaAs腐蚀，去除掩膜；
S108：通过PECVD沉积、光刻、RIE刻蚀、去胶工艺，在wafer表面制作图形化SiO2掩膜，使用ICP设备，将EA区域波导两侧的PNP阻挡层及其上的InP、InGaAs刻蚀，去除掩膜；
S109：通过PECVD沉积、光刻、RIE刻蚀、去胶工艺，在wafer表面制作图形化SiO2掩膜，使用H2SO4:H2O2:H2O以及HCL:H2PO4溶液，将LD与EA、EA与SOA交界处的InGaAs接触层和高掺杂InP层腐蚀，形成电隔离，去除掩膜；
S210：沉积第一层钝化层，通过光刻，在第一层钝化层上，EA-pad区域填充一层BCB材料，沉积第二层钝化层；
具体实施例二
S211：通过光刻、RIE刻蚀、去胶工艺，将划线道以及波导上方的钝化层去除，露出InGaAs接触层；光刻后在波导上露出的InGaAs接触层上镀上金属并合金，形成与InGaAs接触层欧姆接触的P面电极；将wafer背面进行研磨减薄抛光，镀上金属后合金，形成N面电极；
S212：将wafer划裂切割成Bar条，在Bar条两端镀上光学膜，SOA端为出光端，镀增透膜，LD端镀高反膜；最后将Bar条切割成单颗Chip，完成工艺。
Claims (10)
1.一种BH-EML单片集成光放大器的芯片，其特征在于，出光端为SOA结构，中间为EAM结构，末端为LD结构；
SOA结构由下至上依次为：衬底（1）、N-InP buffer层（2）、第一InGaAsP SCH层（31）、LD-MQW层（4）、第二InGaAsP SCH层（32）、P-InP spacer层（5）、高掺杂P-InP层（7）、InGaAs接触层（8）、SiO2钝化层（13）、P面电极（12）；
EAM结构由下至上依次为：衬底（1）、N-InP buffer层（2）、第一InGaAsP SCH层（91）、EA-MQW层（10）、第二InGaAsP SCH层（92）、P-InP spacer层（11）、高掺杂P-InP层（7）、InGaAs接触层（8）、SiO2钝化层（13）、P面电极（12）；
LD结构由下至上依次为：衬底（1）、N-InP buffer层（2）、第一InGaAsP SCH层（31）、LD-MQW层（4）、第二InGaAsP SCH层（32）、第一P-InP spacer层（51）、光栅层（6）、第二P-InPspacer（52）、高掺杂P-InP层（7）、InGaAs接触层（8）、SiO2钝化层（13）、P面电极（12）；
LD-MQW厚度较EA-MQW较薄，且中心与EA-MQW对准，LD与EA交界处、EA与SOA交界处设置隔离区（18），无高掺杂P-InP层、InGaAs接触层；InGaAs接触层（8）和P面电极（12）仅在欧姆接触区域（19）接触；波导横跨LD、EA和SOA区域，在波导两侧生长有电流限制结构，包括P-InP（15）、N-InP（16）、P-InP（17），在衬底底部镀有N面金属电极（14）。
2.一种BH-EML单片集成光放大器的芯片的制备方法，其特征在于，制备了上述权利要求1所述的一种BH-EML单片集成光放大器的芯片，包括以下步骤：
步骤一：在衬底上使用MOCVD设备生长LD结构；通过全息曝光和湿法腐蚀方式制成均匀光栅，再通过光刻腐蚀保留LD区域光栅，清洗后在其上生长InP保护；
步骤二：制作掩膜，将EAM区域的LD结构刻蚀去除；
步骤三：生长EA结构，使EA有源区与LD有源区对齐；
步骤四：制作脊型SiO2/SiNx掩膜，使用含Br2的溶液腐蚀到N-InP buffer层，形成脊型波导结构；
步骤五：在波导两侧生长P-InP 、N-InP 、 P-InP电流限制结构；
步骤六：去除掩膜后，在wafer表面生长不同浓度梯度的P-InP包层和InGaAs接触层；
步骤七：将波导两侧的InGaAs接触层、InP包层、PNP限制层腐蚀、刻蚀去除；
步骤八：将LD与EA、EA与SOA交界处的InGaAs接触层和高掺杂层去除，形成电隔离；
步骤九：沉积第一层钝化层，通过光刻在EAM-pad区域填充BCB材料，沉积第二层钝化层，将LD、EA、SOA波导上方的钝化层去除，露出InGaAs接触层；再次光刻后镀上P面电极，去胶后合金，P面电极和露出的InGaAs接触层形成欧姆接触；将wafer背面进行研磨减薄，镀上金属后合金，形成N面电极；
步骤十：将wafer划裂切割成Bar条，在Bar条两端镀上光学膜，SOA端为出光端，镀增透膜，LD端镀高反膜；最后将Bar条切割成单颗Chip，完成工艺。
3.根据权利要求2所述的一种BH-EML单片集成光放大器的芯片的制备方法，其特征在于，所述生长具体为使用MOCVD进行外延磊晶。
4.根据权利要求2所述的一种BH-EML单片集成光放大器的芯片的制备方法，其特征在于，所述沉积具体为使用PECVD积淀SiO2、SiO2/SiNx薄膜。
5.根据权利要求2所述的一种BH-EML单片集成光放大器的芯片的制备方法，其特征在于，所述刻蚀具体为使用ICP/RIE进行干法刻蚀。
6.根据权利要求2所述的一种BH-EML单片集成光放大器的芯片的制备方法，其特征在于，所述钝化层选择氧化硅或氮化硅。
7.根据权利要求2所述的一种BH-EML单片集成光放大器的芯片的制备方法，其特征在于，步骤一所述保留LD区域光栅，可选地保留出光端20%-80%的光栅结构，形成局部光栅。
8.根据权利要求2所述的一种BH-EML单片集成光放大器的芯片的制备方法，其特征在于，步骤二所述LD结构刻蚀去除，刻蚀深度需超过LD有源区。
9.根据权利要求2所述的一种BH-EML单片集成光放大器的芯片的制备方法，其特征在于，步骤三所述有源区对齐，高度差应＜1um，才能获得较好的耦合效率。
10.根据权利要求2所述的一种BH-EML单片集成光放大器的芯片的制备方法，其特征在于，步骤七所述腐蚀为使用含Br2溶液腐蚀LD与SOA区域的波导两侧结构，所述刻蚀为ICP刻蚀EAM区域的波导两侧结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311387624.9A CN117353156A (zh) | 2023-10-25 | 2023-10-25 | 一种bh-eml单片集成光放大器的芯片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311387624.9A CN117353156A (zh) | 2023-10-25 | 2023-10-25 | 一种bh-eml单片集成光放大器的芯片及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117353156A true CN117353156A (zh) | 2024-01-05 |
Family
ID=89366402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311387624.9A Pending CN117353156A (zh) | 2023-10-25 | 2023-10-25 | 一种bh-eml单片集成光放大器的芯片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117353156A (zh) |
-
2023
- 2023-10-25 CN CN202311387624.9A patent/CN117353156A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1719003B1 (en) | Buried heterostructure device fabricated by single step mocvd | |
| CN112436381B (zh) | 一种高速dfb激光器芯片及其制作方法 | |
| CN112072466A (zh) | 一种半导体激光器及其制备方法 | |
| CN111541149B (zh) | 一种10g抗反射激光器及其制备工艺 | |
| CN116706673B (zh) | 混合波导结构eml激光器及其制作方法 | |
| CN103606816B (zh) | 单片集成边耦合半导体激光器及多波长激光器阵列的制备方法 | |
| KR100413527B1 (ko) | 단일 집적 반도체 광소자 제작방법 | |
| US6931041B2 (en) | Integrated semiconductor laser device and method of manufacture thereof | |
| KR0155509B1 (ko) | 반도체 광집적소자의 제조방법 | |
| US7723138B2 (en) | Method of fabricating a semiconductor optical device | |
| CN115275768A (zh) | 高速电吸收调制激光器芯片及其制备方法 | |
| CN117353156A (zh) | 一种bh-eml单片集成光放大器的芯片及其制备方法 | |
| EP1134858A1 (en) | Buried mesa semiconductor device | |
| KR20020071141A (ko) | 무결함, 무반사의 스폿사이즈 변환기를 구비한 광소자의제조 방법 | |
| USRE45084E1 (en) | Method of fabricating optical device using multiple sacrificial spacer layers | |
| KR100821364B1 (ko) | 보호막을 이용한 자기정렬 릿지 도파로 반도체 레이저다이오드 및 광 모드 변환기의 제조방법 | |
| CN208078379U (zh) | 一种高速dfb半导体激光器 | |
| CN117410825A (zh) | 一种基于bh结构的eml激光器芯片及其制备方法 | |
| JP4638753B2 (ja) | 半導体光素子および半導体光素子の製造方法 | |
| US11735888B2 (en) | Semiconductor optical device and method for producing semiconductor optical device | |
| US7279109B2 (en) | Method for manufacturing a photonic device and a photonic device | |
| KR100239792B1 (ko) | InGaAsP/InP BH LD제작방법 | |
| CN117154541A (zh) | 电吸收调制激光器及其制备方法 | |
| CN117154540A (zh) | 电吸收调制激光器及其制备方法 | |
| CN117977378A (zh) | 一种单纵模硅基iii-v族亚微米线激光器及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |