DE3509441C2 - Halbleiterlaser-Chip - Google Patents

Halbleiterlaser-Chip

Info

Publication number
DE3509441C2
DE3509441C2 DE3509441A DE3509441A DE3509441C2 DE 3509441 C2 DE3509441 C2 DE 3509441C2 DE 3509441 A DE3509441 A DE 3509441A DE 3509441 A DE3509441 A DE 3509441A DE 3509441 C2 DE3509441 C2 DE 3509441C2
Authority
DE
Germany
Prior art keywords
layer
laser chip
semiconductor
wafer
semiconductor laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3509441A
Other languages
English (en)
Other versions
DE3509441A1 (de
Inventor
Masaaki Sawai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP59049033A external-priority patent/JPH0652818B2/ja
Priority claimed from JP59050929A external-priority patent/JPS60195983A/ja
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE3509441A1 publication Critical patent/DE3509441A1/de
Application granted granted Critical
Publication of DE3509441C2 publication Critical patent/DE3509441C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar
    • H01S5/4031—Edge-emitting structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04254—Electrodes, e.g. characterised by the structure characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0202—Cleaving
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
    • H01S5/2277—Buried mesa structure ; Striped active layer mesa created by etching double channel planar buried heterostructure [DCPBH] laser

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)

Description

Die Erfindung betrifft einen Halbleiterlaser-Chip und insbesondere einen Halbleiterlaser-Chip mit einer vergrabenen Heterostruktur (im folgenden auch BH- Struktur) gemäß dem Oberbegriff des Anspruchs 1.
Halbleiterlaser-Chips, die eine Anzahl von Strukturen aufweisen, sind als Lichtquellen für die optische Kommunikation oder für Datenverarbeitungs­ einheiten wie z. B. digitale Schaltplatten u. ä. ent­ wickelt worden (siehe z. B. "Nikkei Electronics", September 14, 1981, S. 138-151, veröffentlicht von Nikkei-McGraw-Hill).
Ein BH-Halbleiterlaser-Chip der eingangs bezeichneten Art, der als Halbleiterlaser-Chip für optische Kommunikation und Datenverarbeitung dient, ist aus der Zeitschrift "Hitachi Review", Band 65, Nr. 10 (1983), S. 39 bis 48 (veröffentlicht durch Hitachi Hyoron-Sha) bekannt. Ähnliche Halbleiterlaser sind in US 4,426,700 und DE 30 36 431 A1 beschrieben.
Ein Halbleiterlaser-Chip besteht aus einem Ver­ bindungshalbleiter aus einem InGaAsP-System, wenn er als Halbleiterlaser-Chip für die optische Kommunikation verwendet wird, und aus einem Verbindungshalbleiter des GaAℓAs-Systems, wenn er für die Datenverarbeitung verwendet wird. Die Laser-Chips sowohl des InGaAsP- Systems wie des GaAℓAs-Systems haben sehr analoge Struk­ turen.
Es wird nun ein bekannter Halbleiterlaser-Chip für ein InGaAsP-System kurz beschrieben, um das Verständnis der vorliegenden Erfin­ dung zu erleichtern. Der Laser-Chip hat die in Fig. 1 dargestellte Struktur. Der Laser-Chip wird auf die folgende Weise hergestellt. Zunächst wird ein Substrat 1 aus n-leitendem In(Indium)-P(Phosphor) hergestellt. Die Hauptoberfläche (obere Oberfläche) des Substrates 1 ist eine (100) Kristallebene. Auf dieser (100) Kristall­ ebene werden mit dem Verfahren der Flüssigphasen-Epitaxie eine Pufferschicht 2, die aus n-leitendem InP besteht, eine aktive Schicht 3, die aus InGa(Gallium)-As(Arsen) besteht, eine Überzugschicht 4, die aus p-artigem InP besteht, und eine Kappenschicht (Verschlußschicht) 5, die aus p-leitendem InGaAsP besteht, ausgebildet. Danach wird die mehrschichtige aufgewachsene Schicht teilweise mit einer Lösung wie z. B. Brommethanol geätzt, wobei Streifen 5 mit 6 µm Weite gebildet werden. Der mit Streifen versehene Teil wird so ausgebildet, daß er sich in <100<-Richtung des Kristalls (senkrecht zu der (110) Spaltfläche des Kristalls) erstreckt, so daß der sich von der aktiven Schicht 3 und der Überzugsschicht 4 zu der Kappenschicht 5 erstreckende Teil ein umgedrehtes Dreieck bildet, die sogenannte "invertierte Mesastruktur". Die Seitenfläche dieser invertierten Mesastruktur, die nachfolgend als "invertierte Mesaebene" aus Gründen der Erleichterung bezeichnet wird, ist die (111) Kristall­ ebene, auf der In erscheint. Die Weite der aktiven Schicht 3 wird nur durch die Tiefe von der Oberfläche des Kristalls zu der aktiven Schicht 3 und durch die Weite der auf der Kappenschicht 5 beim Ätzen angeordneten Maske, die aus einer Isolationsschicht besteht, bestimmt, aber hängt nicht von den Ätzbedingungen ab. Sie ist daher leicht reproduzierbar. Der Teil unterhalb des Anteiles der invertierten Mesaebene ist eine Vorwärts- (nach oben gerichtete) Mesastruktur, die glatte Kurven beschreibt.
Eine aus p-leitendem InP bestehende Trennschicht 6, eine aus n-leitendem InP bestehende vergrabene Schicht 7 und eine aus n-leitendem InGaAsP bestehende Kappenschicht 8 sind auf dem Teil ausgebildet, der durch Ätzen mit einem Rücksprung versehen ist. Ein Zn-Diffusionsgebiet 9, das in die Tiefe der Überzugsschicht 4 hineinreicht, ist auf der Oberfläche des Mesa-Teiles ausgebildet. Ein Iso­ lationsfilm 10 ist auf der Hauptoberfläche des Substrates 1 mit Ausnahme der Elektroden-Kontaktteile abgeschieden. Eine aus einer Au-Elektrode bestehende Anode 11 ist auf diesem Isolationsfilm 10 und dem Mesateil angeordnet. Eine aus einer Au-Elektrode bestehende Kathode 12 ist auf der Rückseite des Substrates 1 ange­ ordnet.
Mit einem Diamantwerkzeug u. ä. wird eine externe Kraft auf den einen Endteil des Substrates 1 ausgeübt, um Spaltkratzer mit vorgegebenen, gegenseitigen Abständen entlang der Spaltebene des Kristalles zu bilden. Danach wird eine Biegekraft von außen auf den Wafer ausgeübt, um das Spalten durchzuführen, und es werden rechteckige Scheiben gebildet. Jede rechteckige Scheibe wird mit einem Diamantwerkzeug u. ä. in vorgegebenen Abständen in einer zur Spaltlinie senkrechten Richtung geritzt, und die Scheiben werden entlang der Ritzlinien gebrochen, so daß sich eine große Zahl von Laser-Chips ergibt.
Ein typischer, auf diese Weise aufgebauter Laser- Chip hat eine Breite von 400 µm, eine Länge von 300 µm und eine Tiefe von 100 µm. Wenn über die Anode 11 und die Kathode 12 eine vorgegebene Spannung angelegt wird, so wird aus der Kantenfläche (Spiegeloberfläche) der aktiven Schicht, die 300 µm lang ist, Laserlicht emittiert. Dieser Laser-Chip wird gebraucht, nachdem er auf einem Träger über die Anode 11 oder die Kathode 12 befestigt worden ist.
Ein Laser-Chip der oben beschriebenen Art emittiert jedoch oft kein Licht und leidet an charakteristischen Fehlern aufgrund eines erhöhten Schwellstromes. Als Ergebnis von Studien haben die Erfinder dieser Anmeldung herausgefunden, daß eine der Ursachen ein unzureichendes Wachstum der vergrabenen Aufwachsschicht ist.
Entsprechend der Fig. 2 (sie zeigt in einem ver­ größerten Schnitt schematisch den Teil des Hauptabschnittes des Halbleiterlaser-Chips der Fig. 1) fließt ein Vor­ wärtsstrom (IF) im Prinzip sequentiell durch die Überzugsschicht 4, die aktive Schicht 3 und die Puffer­ schicht 2. In einem fehlerhaften Laser-Chip, bei dem wie oben beschrieben keine Emission von Laserlicht und ein Ansteigen des Schwellstromes auftreten, hat sich herausgestellt, daß ein Leckstrom (IL) sequentiell durch die Überzugsschicht 4, die vergrabene Schicht 7, ein nicht aufgewachsenes Gebiet 13 innerhalb der Unter­ brecherschicht 6 (vergrabene Schicht) und die Puffer­ schicht 2 fließt. Daher wird der Vorwärtsstrom (Durch­ laßstrom) (IF) die Summe des Leckstromes (IL) und des eigentlichen Betriebsstromes (Id), der sequentiell durch die Überzugsschicht 4, die aktive Schicht 3 und die Pufferschicht 2 fließt.
Als Ergebnis hiervon wird der Wert des Schwellstromes (Ith) bei dem Laser-Chip übermäßig groß oder der Betriebsstrom Id übertrieben klein, weil der Leckstrom übermäßig groß wird, so daß die Laseroszillation nicht auftritt. Solch ein Laser-Chip verursacht leicht Mas­ kierungsprobleme (screening), und es gibt ebenfalls Herstellungsprobleme. Es hat sich herausgestellt, daß ein nicht aufgewachsenes Gebiet innerhalb der Unterbrecher­ schicht 6 auftritt, weil die Oberflächenreinigung wie z. B. die Reinigung nach dem Ätzen unzureichend ist, und die vergrabene Schicht (Unterbrecherschicht 6) wächst in diesem Reinigungsfehlgebiet oder dem Gebiet, an dem Fremdmaterie abgeschieden worden ist, nicht auf; dem­ zufolge entwickelt sich ein nicht aufgewachsenes Gebiet 13.
Es wird nun eine andere Ursache für Fehler betrachtet.
Bei der Herstellung von Laser-Chips wird der Wafer in ein Gittermuster geschnitten, um die einzelnen Chips zu erhalten. Zu diesem Zeitpunkt treten feine Sprünge auf und Fremdmaterie in der Form von sehr feinen Verun­ reinigungen kann leicht auf dem Chip in solcher Weise abgeschieden werden, daß die p-n-Grenzschicht des Halb­ leiterlaser-Chips überbrückt wird. Da solche Fremdmaterie 17 elektrisch leitend ist, verursacht sie Kurzschlüsse, wie das in Fig. 1 dargestellt ist. Da weiterhin Elek­ trodenmaterial 11, 12 dieses Laser-Chips aus Gold (Au) besteht und daher sehr gut plastisch verformbar ist, kann es nicht geschnitten werden, sondern wird gedehnt, wenn der Wafer abgeschnitten wird und hängt über die Peripherie des Laser-Chips über, was schließlich zu einem Kurzschluß führt.
Die Teile der aktiven Schicht, die den pn-Übergang und den Grenzschichtteil zwischen der Pufferschicht 2 und der Unterbrecherschicht 6 in diesem Laser-Chip bilden, können beispielsweise 3 bis 5 µm dünn sein, wobei dies der Abstand von der Hauptoberfläche des Laser-Chip ist, und sie liegen zu der peripheren Ober­ fläche des Laser-Chip hin frei. Aus diesem Grunde kann überhängendes Elektrodenmaterial 18 leicht das p-Gebiet in Kontakt mit dem n-Gebiet bringen, so daß ein Kurz­ schluß auftritt und die Stehspannung abfällt.
Wenn bei der Untersuchung das Abscheiden von Fremd­ material und überhängendes Elektrodenmaterial aufgefunden werden, so wird das Produkt zurückgewiesen, jedoch treten diese Probleme nicht bis zu einem Zeitpunkt nach der Untersuchung auf selbst dann, wenn sie sich nahe beider p-n-Grenzschicht befinden; demzufolge können fehlerhafte Chips die Untersuchung bestehen. Das Fremd­ material und das überhängende Elektrodenmaterial können jedoch schließlich an dem p-n-Grenzschichtteil anhaften, wenn das Produkt in einer Arbeitsumgebung verwendet wird, mit der Konsequenz einer Fehlfunktion des Chip.
Der Erfindung liegt die Aufgabe zugrunde, Halbleiter­ laserchips mit hoher Zuverlässigkeit und hoher Ausbeute herzustellen.
Die Lösung dieser Aufgabe ist im Anspruch 1 gekenn­ zeichnet. Danach wird die Wahrscheinlichkeit des Auftretens eines nicht-aufgewachsenen Gebietes innerhalb der ver­ grabenen Schicht dadurch verringert, daß die Länge eines jeden Teiles einer vergrabenen Schicht, die sich zu beiden Seiten der aktiven Schicht erstrecken, wie z. B. die Unterbre­ cherschicht, die vergrabene Schicht und die Kappen­ schicht, in einem solchen Ausmaß reduziert wird, daß die Kennwerte des Laser-Chips sich nicht verschlechtern, wodurch aus einer Sicht von der Oberfläche des Halblei­ ter-Chips her die planare Fläche der vergrabenen Schicht auf etwa 1/4 der Fläche der konventionellen Laser-Chips reduziert wird. Durch diese Anordnung kann das Auftreten von fehlerhaften Kenngrößen, die durch ein nicht aufge­ wachsenes Gebiet verursacht werden, reduziert werden, und es können Halbleiterlaser-Chips mit hoher Zuver­ lässigkeit und hoher Produktionsausbeute hergestellt werden, und es können damit die Produktionskosten redu­ ziert werden.
Der schädliche Effekt des Abscheidens von Fremdma­ terial und des Überhängens von Elektrodenmaterial um die Peripherie des Laser-Chips herum können ebenfalls verhindert werden, indem die folgende Anordnung für einen Laser-Chip mit der oben beschriebenen Struktur angewendet wird.
Bei einem BH-Halbleiterlaser-Chip nach der vorlie­ genden Erfindung werden der Anteil der vergrabenen Schicht auf der von der aktiven Schicht entfernt liegen­ den Seite wie z. B. die Unterbrecherschicht, die vergra­ bene Schicht und die Überzugsschicht, und der diesen Schichten entsprechende Anteil der Substratoberflächen­ schicht in einem solchen Umfang entfernt, daß die charakteristischen Eigenschaften des Laser-Chip sich nicht verschlechtern, um die Breite der vergrabenen Schicht zu reduzieren. Gleichzeitig werden ihre Ober­ flächenteile mit einem Isolationsfilm bedeckt, so daß die Länge der p-n-Grenzschicht, die auf der peripheren Oberfläche des Laser-Chips freiliegt und daher mit gewisser Wahrscheinlichkeit der Abscheidung von Fremd­ material unterliegt, reduziert werden, wodurch die Möglichkeit von Kurzschlüssen herabgesetzt wird. Weiterhin werden die Peripherie einer jeden Elektrode, die auf einem die vergrabene Schicht bedeckenden Iso­ lationsfilm abgeschieden ist, wie auch das Substrat gegenüber der Peripherie des Isolationsfilmes weiter nach innen verlegt, so daß die Kenngrößen des Laser- Chips sich nicht verschlechtern, um zu verhindern, daß die Elektrode an der Peripherie des Laser-Chips überhängt und damit Kurzschlüsse zu verhindern, die Zuverlässigkeit und die Ausbeute zu vergrößern, und die Produktionskosten zu senken.
Im folgenden wird die Erfindung anhand der in den Figuren dargestellten Ausführungsbeispiele beschrieben und näher erläutert.
Fig. 1 zeigt eine perspektivische Ansicht eines BH-Halbleiterlaser-Chips, der von der Anmelderin der vorliegenden Erfindung vor dieser Erfindung entwickelt worden ist;
Fig. 2 zeigt in einem Querschnitt den Zustand eines Leckstromes in einem BH-Halbleiter­ laser-Chip;
Fig. 3 zeigt einen Querschnitt durch einen Wafer, wenn eine vielschichtige epitaxiale Aufwachs­ schicht beim Produktionsprozess eines BH- Halbleiterlaser-Chips nach einem ersten Ausführungsbeispiel der Erfindung herge­ stellt wird;
Fig. 4 zeigt einen Querschnitt eines Wafers nach der Mesa-Ätzung;
Fig. 5 zeigt einen Querschnitt durch den Wafer nach dem der Vergrabungs- und Aufwachs- Prozeß abgeschlossen ist;
Fig. 6 zeigt einen Querschnitt durch den Wafer nachdem der Prozeß der Ausbildung der Elektroden und eines Isolationsfilmes abgeschlossen ist;
Fig. 7 zeigt eine perspektivische Darstellung des BH-Halbleiterlaser-Chips im voll­ ständigen Zustand;
Fig. 8 zeigt einen Querschnitt durch den Wafer in einem Zustand, in dem die mehrlagige epitaxiale Aufwachsschicht bei dem Pro­ duktionsprozeß eines Halbleiter-BH-Laser- Chip nach einem zweiten Ausführungsbeispiel der Erfindung ausgebildet ist;
Fig. 9 zeigt einen Querschnitt durch den Wafer nach der Mesa-Ätzung;
Fig. 10 zeigt einen Querschnitt des Wafers, nachdem der Vergrabungs- und Aufwachsprozeß abge­ schlossen ist;
Fig. 11 zeigt einen Querschnitt des Wafers, nachdem ein Teil der vergrabenen Aufwachsschicht entfernt worden ist;
Fig. 12 zeigt einen Querschnitt des Wafers, nachdem der Vorgang des Ausbildens eines Isolations­ filmes und der Elektroden abgeschlossen ist; und
Fig. 13 zeigt eine perspektivische Darstellung eines BH-Halbleiterlaser-Chips in vollständigem Zustand.
Ausführungsbeispiel 1
Die vorliegende Erfindung richtet sich darauf, einen Halbleiterlaser-Chip hoher Zuverlässigkeit bereitzustellen. Die wesentlichen Merkmale der Erfindung, mit denen dieses Ziel erreicht wird, werden im einzelnen unter Bezugnahme auf die Fig. 3 bis 7 beschrieben.
Die Fig. 3 bis 7 zeigen in Querschnitten einen Wafer bei den jeweiligen Herstellungsschritten des BH- Halbleiterlaser-Chips nach dem ersten Ausführungsbei­ spiel der Erfindung. Fig. 3 zeigt einen Querschnitt des Wafers, Fig. 4 einen Querschnitt des Wafers nach der Ausführung der Mesa-Ätzung, Fig. 5 einen Quer­ schnitt des Wafers, nachdem der Vergrabungs- und Auf­ wachsschritt auf ihn angewendet wurde, Fig. 6 zeigt einen Querschnitt des Wafers nach Abschluß des Schrittes zur Ausbildung eines Isolationsfilmes und der Elektroden, und Fig. 7 zeigt eine perspektivische Darstellung des BH-Halbleiterlaser-Chips in vollständigem Zustand.
Der BH-Halbleiterlaser-Chip, der im folgenden auch einfach als "Laser-Chip" bezeichnet wird, wird bei diesem Ausführungsbeispiel in der Form des in Fig. 7 dargestellten Laser-Chips erhalten, nachdem nacheinander entsprechend den Fig. 3 bis 6 verschiedene Behand­ lungsschritte an einem Verbindungs-Halbleiter-Wafer ausgeführt worden sind.
Zunächst wird entsprechend der Fig. 3 ein Verbin­ dungshalbleiter-Substrat 1' hergestellt. Dieses Substrat 1' besteht aus n-artigem InP. Mit dem Verfahren der Flüssigphasen-Epitaxie werden nacheinander auf der (100)-Kristallebene dieses Substrates 1 eine n-artige InP-Pufferschicht 2', eine aktive Schicht 3' aus InGaAsP, eine p-artige, aus InP bestehende Überzugsschicht 4 und eine p-leitende Kappenschicht 5 aus InGaAsP ausge­ bildet. Bei der vorliegenden Beschreibung wird die sich ergebende epitaxiale laminierte Aufwachsschicht als "mehrlagige Aufwachsschicht 15" bezeichnet. Die Puffer­ schicht 2', die aktive Schicht 3' und die Überzugsschicht 4' bilden eine Doppelheterostruktur. Die Heteroübergänge werden an der Grenzfläche zwischen der aktiven Schicht 3' und der Pufferschicht 2' und zwischen der aktiven Schicht 3' und der Überzugsschicht 4' gebildet. Das Substrat 1' ist etwa 200 µm dick, die aktive Schicht 3' (3a') ist etwa 0,15 µm dick und die anderen Schichten sind etwa 1 bis 2 µm dick. Bei der vorliegenden Beschrei­ bung werden das aus dem Substrat 1', der Pufferschicht 2', der aktiven Schicht 3' und der Überzugsschicht 4' bestehende Laminat kurz als "Wafer (14)" bezeichnet.
Sodann wird ein Isolationsfilm (SiO2-Film) auf der Hauptebene (oberen Oberfläche) des Wafers 14 mit einem CVD-Verfahren (chemisches Abscheiden aus der Gasphase) entsprechend der Fig. 4 ausgebildet, und Teile dieses Isolationsfilmes werden durch Photolitho­ grafie in den Streifen entfernt, die sich parallel zueinander in Richtung der <110<-Achse erstrecken. Die Breite, in der der Isolationsfilm entfernt wird, ist jeweils etwa 50 µm, und der Abstand der Teile, in denen der Isolationsfilm entfernt ist, beträgt etwa 5 bis 6 µm. Der Isolationsfilm wird auf den Teilen der anderen Hauptebene des Wafers nicht entfernt, und es wird eine Ätzmaske 16 ausgebildet. Das Muster dieser Maske wird wiederholt in senkrechter Richtung ausgebildet. Die von dieser Maske 16 freigelegte Halbleiterschicht des Wafers 14 wird mit einer Lösung wie z. B. Brommethanol geätzt. Die Ätzung wird bis zu einer Zwischentiefe der Pufferschicht 2' oder dem Oberflächenschichtteil des Substrates 1' ausgeführt. Bei diesem Ausführungsbei­ spiel erreicht die Ätzung eine Zwischentiefe in der Pufferschicht 2'.
Weil die voranbeschriebene Ätzung eine anisotrope Ätzung ist, sind die Ätzflächen an beiden Seiten leicht geneigt bzw. in der gewünschten Richtung gekrümmt. Der über die aktiven Schicht 3 liegende obere Teil, der mit der 5 bis 6 µm dicken Maske 16 im Zentrum bedeckt ist, erhält die Gestalt eines invertierten Mesateils mit einem Querschnitt, der ein umgedrehtes, abgestumpftes Dreieck beschreibt. Er verbleibt in Streifenform in <110<-Richtung des Kristalls. Die Teile unterhalb der aktiven Schicht bilden einen aufwärts gerichteten Mesateil. Der Abstand zwischen jedem Einheitsmasken­ muster beträgt etwa 400 µm.
Sodann wird die Maske 16, die sich teilweise auf der Hauptebene des Wafers 14 erstreckt, entfernt. Danach werden entsprechend der Fig. 5 in dem Teil, der durch Ätzen mit einem Rücksprung versehen worden ist, eine p-artige Unterbrecherschicht 6' aus InP, eine n-artige vergrabene Schicht 7' aus InP und eine n-artige Kappenschicht 8' aus InGaAsP nacheinan­ der mit dem epitaxialen Verfahren eingebettet. Diese drei Schichten werden nachfolgend zusammen als "vergrabene Schicht" bezeichnet.
Wenn diese vergrabene Schicht gebildet ist, werden eine eigentliche aktive Schicht 3a', die Licht emittiert, eine eigentliche Überzugsschicht 4a' und eine eigentliche Kappenschicht 5a' gebildet.
Da derjenige Teil, der aus der Pufferschicht 2', der aktiven Schicht 3a', der Überzugsschicht 4a', der Kappenschicht 5a', der Unterbrecherschicht 6' und der vergrabenen Schicht 7' besteht, derjenige Teil ist, der für die Lichtemission notwendig ist, wird dieser Teil nachfolgend als "Licht emittierender Teil" bezeichnet.
Sodann wird ein aus SiO2 u. ä. bestehender Isolations­ film 20 auf dem gesamten Gebiet der Hauptebenen des Wafers 14 entsprechend der Fig. 6 abgeschieden. Der­ jenige Teil dieses Isolationsfilmes 20, der der zen­ tralen Kappenschicht 5a' entspricht, wird durch Photo­ lithografie entfernt. Zink (Zn) wird in die Hauptebene des Wafers 14 unter Verwendung des Isolationsfilmes 20 als Maske eingeführt, so daß ein Zn-Diffusionsgebiet 9' gebildet wird, das bis in eine Zwischentiefe der Überzugsschicht 4a' reicht. Dieses Zn-Diffusionsgebiet 9' dient als Ohmsche Kontaktschicht für eine Kontakt­ elektrode.
Auf der Hauptebene des Wafers 14 wird eine Anode 11' und auf seiner Rückseite eine Kathode 12 angeordnet. Die Anode 11' besteht aus Cr/Au, während die Kathode 12' aus Au/Sn besteht. Nach dem Abscheiden aus dem Vakuum auf dem Wafer wird jede Elektrode mittels Wärmebehandlung (Legierungs­ behandlung) ausgebildet. Obwohl die Kathode 12' auf dem gesamten Gebiet der Rückseite des Wafers ausge­ bildet wird, wird die Anode 11' entsprechend den Fig. 6 und 7 nicht in dem geritzten Gebiet ange­ ordnet, das die Breite a besitzt und dessen Zentrum mit der strichpunktierten Linie angedeutet ist. Die Rückseite des Wafers wird geätzt, bevor die Kathode 12' darauf ausgebildet wird, und die Gesamt­ dicke des Wafers beträgt etwa 100 µm. Die strichpunk­ tierte Linie in den Fig. 4 bis 6 stellt die Kante des Chipmusters in transversaler Richtung dar, und die Chips werden in diesem Teil abgeschnitten, wenn der Wafer aufgeteilt wird.
Sodann wird eine externe Kraft auf ein Ende des Wafers 14 unter Verwendung eines Diamantwerkzeuges u. ä. ausgeübt, um äquidistante Spaltungskratzer entlang der Spaltebene des Kristalles zu erzeugen. Danach wird eine Biegekraft von außen auf den Wafer 14 ausgeübt, um die Spaltung hervorzurufen, und es werden rechteckige Scheiben gebildet. Sodann werden äquidistante Ritzlinien in dem Ritzgebiet der Scheiben in einer Richtung senkrecht zu den Spaltlinien mit einem Diamantwerkzeug u. ä. gebildet, und die Scheiben werden entlang dieser Ritzlinien durch Brechen abge­ schnitten, so daß man eine große Anzahl von Laser- Chips 17 erhält. Die Gestalt des Laser-Chip 17 ist in der Fig. 7 dargestellt. Seine Abmessungen sind beispielsweise 400 µm Breite, 300 µm Länge und 100 µm Höhe. Wenn über die Anodenelektrode 11 und die Kathoden­ elektrode 12 eine vorgegebene Spannung angelegt wird, so emittiert der Laser-Chip oszillierendes Laserlicht von der 300 µm langen Kantenfläche der aktiven Schicht, der Spiegeloberfläche. Dieser Laser-Chip 17 wird in der Praxis auf einem Träger über die Anode 11 oder die Kathode 12 befestigt. Wenn der Laser-Chip 17 beispiels­ weise auf einen Träger aus einer hoch wärmeleitenden SiC-Keramik mit einer Wärmeleitfähigkeit von 2,5 W/°C . cm aufgelötet wird, so kann die Oberfläche auf der Seite der Kathode 12' als die Befestigungsfläche verwendet werden. Ein Draht 18 ist mit der auf der Hauptebene des Substrates 1 angeordneten Anode 11' verbunden, die von der vergrabenen Schicht entfernt liegt, welche aus der Unterbrecherschicht 6', der vergrabenen Schicht 7 und der Kappenschicht 8' entsprechend der Fig. 8 besteht. Als Ergebnis wird der zum Zeitpunkt des Drahtanschlusses (wire bonding) ausgeübte Stoß auf den Teil des Substrates 1' ausgeübt, der wenig Einfluß auf die Eigenschaften des Chip hat, aber er beeinflußt nicht das aktive Gebiet, das die Laseroszillation verursacht (das Gebiet, in der die aktive Schicht 3a', die Unterbrecherschicht 6' u. ä. vorhanden sind). Daher kann eine Verschlechterung der Eigenschaften des Laser-Chips aufgrund des Draht­ anschlusses (wire bonding) verhütet werden.
Der Halbleiterlaser-Chip nach diesem Ausführungs­ beispiel hat die folgenden Wirkungen:
  • 1. Bei dem Halbleiterlaser-Chip nach der vorliegen­ den Erfindung ist die Fläche des Gebietes der vergra­ benen Schicht bezüglich der Chipfläche auf 1/4 der Fläche von Chips nach dem Stand der Technik reduziert. Daher kann die Häufigkeit für das Auftreten einer nicht aufgewachsenen Schicht, die sich bei einer ver­ grabenen Schicht leicht entwickeln kann, insbesondere in der Unterbrecherschicht 6', auf 1/4 derjenigen des Standes der Technik reduziert werden, und ein Leckstrom, der aufgrund der Gegenwart eines nicht aufgewachsenen Gebietes auftritt und der durch das nicht aufgewachsene Gebiet fließt, kann verhindert werden. Daher können die charakteristischen Fehler, die aus einer Nicht- Oszillation und aus einem vergrößerten Schwellstrom resultieren, herabgesetzt werden, und die Zuverlässig­ keit und die Ausbeute der Produktion von Laser-Chips kann verbessert werden.
  • 2. Bei dem Halbleiterlaser nach der vorliegenden Erfindung ist der Drahtanschlußteil oberhalb des Substrates angeordnet, wo keine Laser-Oszillation bewirkt wird. Da die Eigenschaften des Chip sich selbst beim Drahtbonden nicht verschlechtern, können daher sowohl die Produktqualität wie Produktionsausbeute verbessert werden.
  • 3. Wenn der Laser-Chip nach der vorliegenden Erfindung hergestellt wird, so kann der konventionelle Produktions­ prozeß unter bloßer Änderung des Maskenmusters verwen­ det werden. Daher werden die Produktionskosten nicht verändert, selbst wenn die Struktur des Laser-Chips geändert wird.
  • 4. Die voran in den Punkten 1 bis 3 beschriebenen Vorteile können die Produktionsausbeute und die Zuver­ lässigkeit von Halbleiterlaser-Chips bei deren Produk­ tion verbessern, so daß die Produktionskosten reduziert werden können.
Ausführungsbeispiel 2
Die Fig. 8 bis 13 zeigen Querschnitte eines BH-Halbleiterlaser-Chip nach einem zweiten Ausführungs­ beispiel der Erfindung sowie seinen Herstellungsprozeß. Fig. 8 zeigt einen Querschnitt des Wafers nach der Ausbildung der mehrlagigen Aufwachsschicht, Fig. 9 einen Querschnitt des Wafers nach der Ausführung der Mesaätzung, Fig. 10 einen Querschnitt des Wafers nach dem Abschluß der Einbettungs- und Aufwachs­ behandlung, Fig. 11 einen Querschnitt des Wafers nach Abschluß des Prozesses zum teilweisen Entfernen der vergrabenen Aufwachsschicht, Fig. 12 einen Querschnitt nach Ausführung des Prozesses zum Aus­ bilden des Isolationsfilmes und der Elektroden, und Fig. 13 eine perspektivische Darstellung des BH- Laser-Chips im vollständigen Zustand.
Der BH-Halbleiterlaser-Chip (er wird im folgen­ den einfach als "Laser-Chip" bezeichnet), ergibt sich in der Gestalt eines Halbleiterlaser-Chips ent­ sprechend der Fig. 13, nachdem verschiedene Bear­ beitungen an einem Verbindungshalbleitersubstrat entsprechend den Fig. 8 bis 12 vorgenommen worden sind.
Zunächst wird entsprechend der Fig. 8 ein Verbin­ dungshalbleitersubstrat 100 hergestellt. Eine mehrlagige Aufwachsschicht 1600, die aus einer n-artigen Puffer­ schicht 200 aus InP, einer aktiven Schicht 300 aus InGaAsP, einer p-artigen Überzugsschicht 400 aus InP und einer p-leitenden Kappenschicht (Verschlußschicht) 500 aus InGaAsP besteht, wird auf der (100)-Kristall­ ebene des Substrates 100 mit dem Flüssig-Epitaxiever­ fahren gebildet. Die Pufferschicht 200, die aktive Schicht 300 und die Überzugsschicht 400 bilden eine Doppelheterostruktur. Das Substrat 100 ist etwa 200 µm dick, die aktive Schicht ist 0,15 µm dick, und die anderen Schichten sind 1 bis 2 µm dick.
Sodann wird ein Isolationsfilm (SiO2) auf der Hauptebene (oberen Oberfläche) des Wafers 1500 mit dem Verfahren des chemischen Abscheidens aus der Gas­ phase (CVD) entsprechend der Fig. 9 gebildet. Der Isolationsfilm wird mit der Photolithografie teilweise entfernt, so daß sich eine große Zahl streifenförmiger Masken 1700 ergibt, die 50 bis 6 µm breit sind und sich parallel zu der <110<-Spaltrichtung erstrecken. Danach wird die von dieser Maske 1700 freigelegte Halbleiterschicht des Wafers 1500 mit einer Lösung wie z. B. Brommethanol geätzt. Die Ätzung schreitet fort, bis sie die Zwischentiefe der Pufferschicht oder den Oberflächenschichtteil des Substrates 100 erreicht. Bei diesem Ausführungsbeispiel erreicht die Ätzung eine Zwischentiefe der Pufferschicht 200. Als Ergebnis der anisotropen Ätzung ist der obere Teil der mit der Maske 1700 bedeckten aktiven Schicht ein invertierter Mesateil, dessen Querschnitt ein umgedrehtes, abgestumpftes Dreieck ist, und verläuft in Streifenform in Richtung der <110<-Ebene des Kristalls. Der untere Teil der aktiven Schicht 300 ist ein aufwärts gerichteter Mesateil, der Kurven beschreibt. Der Maskenabstand beträgt etwa 400 µm.
Sodann werden die sich teilweise auf der Haupt­ ebene des Lasers 1500 erstreckenden Masken 1700 ent­ fernt. Sodann werden in dem Teil, der durch die Ätzung mit einem Rücksprung versehen worden ist, mittels eines epitaxialen Verfahrens eine p-artige Unterbrecher­ schicht (blocking layer) 600, eine n-artige vergra­ bene Schicht 700 aus InP und eine Kappenschicht (cap layer) 800 aus n-artigem InGaAsP nacheinander einge­ bettet. Die Kombination dieser drei Schichten wird im folgenden als "vergrabene Schicht" bezeichnet.
Der von der aktiven Schicht entfernt liegende Teil der vergrabenen Schicht, d. h. der Zwischenteil der aktiven Schichten 300 zwischen zwei Laser-Chips, wird entsprechend der Fig. 11 mit Hilfe der Photo­ lithografie entfernt, und ein Mesateil 1800 mit einer Breite von etwa 100 µm mit dem Mesateil im Zentrum wird ausgebildet. Um den Teil mit der vergra­ benen Schicht vollständig zu entfernen, wird dieses Entfernen bis zu dem Oberflächenschichtteil des Substrates 100 durchgeführt. Dieser Prozeß liefert den für die Emission von Licht notwendigen Teil (oder den oben erwähnten Lichtemissionsteil) auf dem Halbleitersubstrat.
Ein aus SiO2 u. ä. bestehender Isolationsfilm 1000 wird auf der Hauptebene des Wafers 100 abschnitts­ weise ausgebildet. Daher werden die Enden der p-n- Grenzschichten, die an den Seitenoberflächen frei­ liegen, mit diesem Isolationsfilm 1000 bedeckt. Dieser Isolationsfilm 1000 wird nicht in dem Schnitt­ gebiet (das mit der Breite a dargestellte Ritzgebiet) ausgebildet, daß die Spaltebene des Wafers 1500 im rechten Winkel kreuzt, und auch nicht in dem Oberflächen­ schichtteil des invertierten Mesateiles.
Sodann wird Zink (Zn) in die Hauptebene des Wafers 1500 unter Verwendung des Isolationsfilmes 1000 als Maske eingebracht, und es wird ein Zn-Diffu­ sionsgebiet 900 gebildet, das sich bis in eine Zwischen­ tiefe der Überzugsschicht 400 erstreckt.
Dieses Zn-Diffusionsgebiet 900 dient als eine Ohmsche Schicht einer Kontaktelektrode. Auf der Haupt­ ebene des Wafers 1500 ist eine Anode 1100 und auf seiner Rückseite eine Kathode 1200 angeordnet.
Obschon die Kathode 1200 auf der gesamten Fläche der Rückseite des Wafers 1500 angeordnet ist, ist die Anode 1100 entsprechend der Fig. 13 auf dem gesamten Gebiet des Mesateiles 1800 mit Ausnahme des Randteiles des direkt auf dem Substrat 100 befindlichen Isolations­ filmes 1000 ausgebildet (das Gebiet, welches von der Peripherie des Isolationsfilmes einige Dutzend µm breit ist aber mit Ausnahme des nahe bei dem Mesateil 1800 befindlichen Abschnittes). Mit anderen Worten ist die Anode 1100 auch in der Form eines Streifenmusters ange­ ordnet, welches äquidistante eingeschnürte Teile auf der Hauptoberfläche des Wafers 1500 besitzt. Die Richtung einer diese eingeschnürten Teile verbindenden Linie wird die Spaltebene. Übrigens wird die Rückseite des Wafers 1500 geätzt bevor die Kathode 1200 darauf ausgebildet wird, und die Gesamtdicke des Wafers 1500 beträgt etwa 100 µm.
Sodann wird eine externe Kraft auf einen Randteil des Wafers 1500 mit einem Diamantwerkzeug u. ä. ausge­ übt, und Spaltkratzer werden äquidistant entlang der Spaltebene des Kristalls ausgebildet. Sodann wird von außen eine Biegekraft auf den Wafer 1500 für das Spalten ausgeübt, so daß rechtwinklige Scheiben gebildet werden. Die geritzten Flächen der Scheiben werden dann äquidistant in einer die Spaltlinie im rechten Winkel kreuzenden Richtung geritzt, und die Scheiben werden durch Brechen entlang der Ritzlinien geschnitten, so daß eine große Anzahl von Laser-Chips entsteht. Die Gestalt des Laser-Chisp 1900 ist in der Fig. 13 darge­ stellt. In diesem Beispiel ist er 400 µm lang, 300 µm breit und 100 µm tief. Wenn über die Anode 1100 und die Kathode 1200 eine vorgegebene Spannung angelegt wird, so emittiert die Randfläche der 300 µm langen aktiven Schicht (Spiegelfläche) oszillierendes Laser­ licht 2000. Dieser Laser-Chip 1900 wird in der Praxis auf einen Träger über die Anode 1100 oder die Kathode 1200 befestigt.
Wenn beispielsweise der Laser-Chip 1900 auf einen Träger gelötet wird, der aus einer SiC-Keramik von hoher Wärmeleitfähigkeit (Wärmeleitfähigkeit: 25 W/°C . cm) besteht, so kann die Überfläche der Kathodenelektrode 1200 als Befestigungsfläche verwendet werden, und der Draht 2100 kann an dem Anodenteil 1100 befestigt werden, der direkt auf dem Substrat 100 angeordnet ist. In diesem Fall kann der beim Drahtbonden ausgeübte Stoß auf denjenigen Teil des Substrates 100 ausgeübt werden, wo er kaum die Chipeigenschaften beeinflußt, aber nicht auf das aktive Gebiet, dem Gebiet wo die aktive Schicht 300, die Unterbrecherschicht 600 u. ä. vorhanden sind, welches die Laseroszillation hervor­ ruft. Aus diesem Grunde kann eine Verschlechterung der Lasereigenschaften aufgrund des Drahtbondens verhindert werden.
Dieses Ausführungsbeispiel liefert die folgenden Wirkungen.
  • 1. Bei dem Halbleiterlaser-Chip nach der vorliegen­ den Erfindung ist die Länge der p-n-Grenze, die an der peripheren Oberfläche des Chip freiliegt, auf etwa 1/7 der Länge der p-n-Grenze bei Chips nach dem Stand der Technik verringert. Daher kann die Wahr­ scheinlichkeit für ein Abscheiden von Fremdmaterie auf der p-n-Grenzschicht sowie das in Fig. 1 darge­ stellte Problem des Überhängens von Elektrodenmaterial 18 deutlich herabgesetzt werden, so daß die Häufig­ keit für das Auftreten eines Abfallens der Stehspannung des Chips und für das Auftreten von Kurzschlüssen reduziert werden können, und es werden die Produktions­ ausbeute sowie die Zuverlässigkeit des Chips verbessert.
  • 2. Bei dem Halbleiterlaser-Chip der vorliegenden Erfindung ist der größte Teil der Randkanten der Anode einige µm von der Randkante des Isolationsfilmes nach innen versetzt (eingeengt) und es ist ebenfalls ein kennzeichnendes Merkmal, daß entsprechend dem obigen Punkt (1) die p-n-Grenze kurz ist. Daher ist es selbst dann, wenn das Abscheiden von Fremdmaterie wie auch das Überhängen des Elektrodenmaterials auftreten, es nicht wahrscheinlich, daß ein Abfallen der Stehspannung und Kurzschlüsse auftreten, und die Produktionsaus­ beute und die Zuverlässigkeit des Chips können demzu­ folge verbessert werden.
  • 3. Bei der Halbleiterlaservorrichtung nach dieser Erfindung ist der Drahtverbindungsteil oberhalb des Substrates angeordnet, wo die Laseroszillation nicht beeinflußt wird. Daher werden selbst beim Drahtbonden die Chipeigenschaften nicht verschlechtert, der Chip hat eine hohe Qualität; damit kann die Produktions­ ausbeute verbessert werden.
  • 4. Aufgrund der oben beschriebenen Wirkungen (1) bis (3) können die Produktionsausbeute wie auch die Zuver­ lässigkeit des Chips mit der vorliegenden Erfindung verbessert werden, so daß die Produktionskosten redu­ ziert werden können.
Obgleich die vorliegende Erfindung unter Bezugnahme auf die beiden bevorzugten Ausführungsbeispiele be­ schrieben worden ist, kann die vorliegende Erfindung natürlich in verschiedener Art und Weise abgeändert und modifiziert werden, ohne daß man sich von ihrem Grund­ gedanken entfernt.
Obgleich die vorangehende Beschreibung hauptsäch­ lich den Fall behandelt hat, bei dem die Erfindung auf die Herstellung eines Halbleiterlaser-Chips für optische Kommunikation angewendet wird, was der Hinter­ grund der Erfindung ist, ist die Erfindung hierauf nicht beschränkt, sondern kann beispielsweise auch auf die Herstellung von Halbleiterlaser-Chips für die Datenverarbeitung angewendet werden.
Die vorliegende Erfindung kann schließlich auch auf Halbleiterlaser-Chips mit vergrabener Heterostruktur angewendet werden.

Claims (6)

1. Halbleiterlaserchip mit einem auf einer Hauptfläche eines Halbleitersubstrats (1'; 100) eines ersten Leitfähigkeitstyps angeordneten Lichtemissionsteil, der
einen auf der Hauptfläche des Substrats (1'; 100) ausge­ bildeten ersten Halbleiterbereich (2'; 200) des ersten Leitfä­ higkeitstyps,
einen auf dem ersten Halbleiterbereich (2'; 200) ausgebil­ deten aktiven Bereich (3a'; 300),
einen auf dem aktiven Bereich (3a'; 300) ausgebildeten zweiten Halbleiterbereich (4a', 5a'; 400, 500) eines zweiten Halbleitertyps,
auf dem ersten Halbleiterbereich (2'; 200) ausgebildete dritte Halbleiterbereiche (6'; 600) des zweiten Leitfähig­ keitstyps, zwischen denen der aktive Bereich (3a'; 300) liegt, und
auf den dritten Halbleiterbereichen (6'; 600) ausgebildete vierte Halbleiterbereiche (7', 8'; 700, 800) des ersten Leitfä­ higkeitstyps, zwischen denen der zweite Halbleiterbereich (4a', 5a'; 400, 500) liegt,
aufweist,
dadurch gekennzeichnet, daß die dritten und vierten Halb­ leiterbereiche (6', 7', 8'; 600, 700, 800) auf dem Substrat (1'; 100) ausgebildet sind und in Richtung senkrecht zur Lichtemissionsrichtung in Abstand von den Seitenflächen des Substrats (1'; 100) enden.
2. Halbleiterlaserchip nach Anspruch 1, dadurch gekennzeich­ net, daß die ersten bis vierten Halbleiterbereiche (2', 4a', 5a', 6'...8'; 200, 400...800) sowie der aktive Halbleiterbe­ reich (3a'; 300) aus InP-Verbindungen bestehen.
3. Halbleiterlaserchip nach Anspruch 1 oder 2, dadurch ge­ kennzeichnet, daß Isolierfilme (1000) auf der Oberfläche und auf Seitenflächen der dritten und der vierten Halbleiterberei­ che (600...800) ausgebildet sind.
4. Halbleiterlaserchip nach Anspruch 3, dadurch gekennzeich­ net, daß die Isolierfilme (20; 1000) in direktem Kontakt mit den vierten Halbleiterbereichen (7', 8'; 700, 800) stehen.
5. Halbleiterlaserchip nach Anspruch 3 oder 4, gekennzeichnet durch eine auf den Isolierfilmen (20; 1000) ausgebildete Elek­ trode (11'; 1100) in Kontakt mit dem zweiten Halbleiterbereich (4a', 5a'; 400, 500).
6. Halbleiterlaserchip nach Anspruch 5, dadurch gekennzeich­ net, daß die Elektrode (11'; 1100) in zur Lichtemissionsrich­ tung senkrechter Richtung zu einer außerhalb des Lichtemissi­ onsteils gelegenen Stelle verläuft, an der ein Verbindungsdraht (18; 2100) an die Elektrode (11'; 1100) angebonded ist.
DE3509441A 1984-03-16 1985-03-15 Halbleiterlaser-Chip Expired - Fee Related DE3509441C2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP59049033A JPH0652818B2 (ja) 1984-03-16 1984-03-16 半導体レーザ素子の製造方法
JP59050929A JPS60195983A (ja) 1984-03-19 1984-03-19 半導体レ−ザ素子

Publications (2)

Publication Number Publication Date
DE3509441A1 DE3509441A1 (de) 1985-09-26
DE3509441C2 true DE3509441C2 (de) 1998-12-17

Family

ID=26389385

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3509441A Expired - Fee Related DE3509441C2 (de) 1984-03-16 1985-03-15 Halbleiterlaser-Chip

Country Status (3)

Country Link
US (2) US4731790A (de)
DE (1) DE3509441C2 (de)
GB (1) GB2156584B (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE34378E (en) * 1984-03-16 1993-09-14 Hitachi, Ltd. Light emitting device with improved electrode structure to minimize short circuiting
DE3605925C2 (de) * 1986-02-25 1997-09-18 Sel Alcatel Ag Halbleiterlaser und Verfahren zu seiner Herstellung
DE3608359C2 (de) * 1986-03-13 1994-05-26 Sel Alcatel Ag Heterostrukturlaser und Verfahren zu seiner Herstellung
US4870468A (en) * 1986-09-12 1989-09-26 Kabushiki Kaisha Toshiba Semiconductor light-emitting device and method of manufacturing the same
FR2613547B1 (fr) * 1987-04-01 1989-06-23 Cit Alcatel Laser semiconducteur a heterostructure enterree
JPH02503047A (ja) * 1987-04-16 1990-09-20 シーメンス、アクチエンゲゼルシヤフト 埋め込まれた活性層と側方に対する電流閉じ込め構造とを備えたレーザダイオードとその製造方法
US5084410A (en) * 1987-10-15 1992-01-28 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor devices
US4864370A (en) * 1987-11-16 1989-09-05 Motorola, Inc. Electrical contact for an LED
JPH03256386A (ja) * 1990-03-06 1991-11-15 Hitachi Ltd 半導体レーザ、その製造方法及び光通信システム
JP2823476B2 (ja) * 1992-05-14 1998-11-11 三菱電機株式会社 半導体レーザおよびその製造方法
KR100361593B1 (ko) * 2000-11-23 2002-11-22 주식회사일진 볼록 요철을 갖는 광학집적회로 소자, 그 제조방법, 그광학집적 회로 소자를 이용하여 제조한 광통신용 송수신장치의 모듈
EP1282208A1 (de) * 2001-07-30 2003-02-05 Agilent Technologies, Inc. (a Delaware corporation) Halbleiterlaserstruktur und Herstellungsverfahren
JP3857141B2 (ja) * 2002-01-07 2006-12-13 富士通株式会社 光半導体装置及びその製造方法
KR20120031697A (ko) * 2010-09-27 2012-04-04 삼성전자주식회사 패키지 적층 구조 및 그 제조 방법
US9356422B2 (en) * 2014-02-26 2016-05-31 Applied Optoelectronics, Inc. Scribe etch process for semiconductor laser chip manufacturing

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3036431A1 (de) * 1979-09-28 1981-04-16 Hitachi, Ltd., Tokyo Halbleiterlaser
US4349905A (en) * 1980-07-22 1982-09-14 Hewlett-Packard Company Tapered stripe semiconductor laser
DE2507357C2 (de) * 1974-03-04 1983-08-11 Hitachi, Ltd., Tokyo Halbleiterbauelement und Verfahren zu seiner Herstellung
US4426700A (en) * 1980-05-09 1984-01-17 Hitachi, Ltd. Semiconductor laser device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4210878A (en) * 1976-01-20 1980-07-01 Nippon Electric Co., Ltd. Semiconductor laser element having a unitary film on a laser crystal and a heat sink thereof
JPS52116185A (en) * 1976-03-26 1977-09-29 Hitachi Ltd Mesa-type semiconductor laser
EP0083697B1 (de) * 1981-10-19 1987-09-09 Nec Corporation Zweikanaliger Planar-vergrabene-Heterostruktur-Laser
JPS5873178A (ja) * 1981-10-27 1983-05-02 Fujitsu Ltd 半導体発光装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2507357C2 (de) * 1974-03-04 1983-08-11 Hitachi, Ltd., Tokyo Halbleiterbauelement und Verfahren zu seiner Herstellung
DE3036431A1 (de) * 1979-09-28 1981-04-16 Hitachi, Ltd., Tokyo Halbleiterlaser
US4426700A (en) * 1980-05-09 1984-01-17 Hitachi, Ltd. Semiconductor laser device
US4349905A (en) * 1980-07-22 1982-09-14 Hewlett-Packard Company Tapered stripe semiconductor laser

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP-Z.: "Hitachi Review", 65, 1983, H. 10, S.39-48 *
Nikker Electronics, Sept. 1981, Nikker-McGraw- Hill, S. 138-151 *

Also Published As

Publication number Publication date
GB2156584B (en) 1987-11-04
US4731790A (en) 1988-03-15
GB8502981D0 (en) 1985-03-06
DE3509441A1 (de) 1985-09-26
GB2156584A (en) 1985-10-09
US4849982A (en) 1989-07-18

Similar Documents

Publication Publication Date Title
DE3509441C2 (de) Halbleiterlaser-Chip
EP1592072B1 (de) Halbleiterchip für die Optoelektronik und Verfahren zu dessen Herstellung
EP1774599B1 (de) Verfahren zur herstellung von halbleiterchips in dünnfilmtechnik und halbleiterchip in dünnfilmtechnik
DE2713298C3 (de) Halbleiterlaser
DE10320376B4 (de) Optische Halbleitervorrichtung und Verfahren zu deren Herstellung
DE4210854A1 (de) Verfahren zum herstellen einer laserdiode fuer sichtbares licht
WO2014095556A1 (de) Verfahren zum herstellen von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE19632626A1 (de) Verfahren zum Herstellen von Halbleiterkörpern mit MOVPE-Schichtenfolge
WO2007124737A1 (de) Strahlungsemittierender halbleiterkörper mit trägersubstrat und verfahren zur herstellung eines solchen
DE3502326A1 (de) Licht emittierender chip und damit arbeitende optische kommunikationsvorrichtung
EP0390061B1 (de) Verfahren zur Herstellung monolithisch integrierter optoelektronischer Module
DE4010889A1 (de) Verfahren zum herstellen einer vergrabenen laserdiode mit heterostruktur
DE112021000892T5 (de) Halbleiterbauteil, ein dieses aufweisendes halbleitergehäuse, und verfahren zur herstellung eines halbleiterbauteils
DE3714512A1 (de) Halbleiterlaser
DE2716205B2 (de) Elektrolumineszenzanzeigevorrichtung und Verfahren zu deren Herstellung
DE2753207C2 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE3020251C2 (de)
EP0328886B1 (de) Isoliereinrichtung zum optischen Isolieren integrierter Komponenten
DE3527269C2 (de)
DE3932277C2 (de)
DE4445566A1 (de) Verfahren zur Herstellung einer optischen integrierten Schaltung
DE2929719A1 (de) Halbleiterlaser
DE2721114A1 (de) Halbleiterbauelement
DE2718781C2 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen
DE3927023C2 (de)

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8128 New person/name/address of the agent

Representative=s name: STREHL, P., DIPL.-ING. DIPL.-WIRTSCH.-ING. SCHUEBE

8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: H01S 3/085

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee