DE3509441A1 - Halbleiterlaser-chip - Google Patents
Halbleiterlaser-chipInfo
- Publication number
- DE3509441A1 DE3509441A1 DE19853509441 DE3509441A DE3509441A1 DE 3509441 A1 DE3509441 A1 DE 3509441A1 DE 19853509441 DE19853509441 DE 19853509441 DE 3509441 A DE3509441 A DE 3509441A DE 3509441 A1 DE3509441 A1 DE 3509441A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- conductivity type
- laser chip
- semiconductor
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 70
- 239000000758 substrate Substances 0.000 claims description 31
- -1 InP compound Chemical class 0.000 claims 1
- 239000010410 layer Substances 0.000 description 135
- 238000004519 manufacturing process Methods 0.000 description 23
- 238000005530 etching Methods 0.000 description 17
- 238000003776 cleavage reaction Methods 0.000 description 15
- 230000007017 scission Effects 0.000 description 15
- 238000009413 insulation Methods 0.000 description 13
- 239000013078 crystal Substances 0.000 description 12
- 238000000034 method Methods 0.000 description 12
- 239000011247 coating layer Substances 0.000 description 9
- 239000007772 electrode material Substances 0.000 description 7
- 150000001875 compounds Chemical class 0.000 description 6
- 230000010355 oscillation Effects 0.000 description 6
- 229910003460 diamond Inorganic materials 0.000 description 5
- 239000010432 diamond Substances 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 239000002344 surface layer Substances 0.000 description 5
- 239000011701 zinc Substances 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000005452 bending Methods 0.000 description 3
- OEDMOCYNWLHUDP-UHFFFAOYSA-N bromomethanol Chemical compound OCBr OEDMOCYNWLHUDP-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000009933 burial Methods 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000004943 liquid phase epitaxy Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 230000035939 shock Effects 0.000 description 2
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 240000002329 Inga feuillei Species 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 230000002939 deleterious effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
- H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar
- H01S5/4031—Edge-emitting structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
- H01S5/0425—Electrodes, e.g. characterised by the structure
- H01S5/04254—Electrodes, e.g. characterised by the structure characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12036—PN diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S2301/00—Functional characteristics
- H01S2301/17—Semiconductor lasers comprising special layers
- H01S2301/176—Specific passivation layers on surfaces other than the emission facet
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
- H01S5/0202—Cleaving
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
- H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
- H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
- H01S5/2277—Buried mesa structure ; Striped active layer mesa created by etching double channel planar buried heterostructure [DCPBH] laser
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Lasers (AREA)
Description
Die Erfindung betrifft einen Halbleiterlaser-Chip und insbesondere einen Halbleiterlaser-Chip mit einer
vergrabenen HeteroStruktur (im folgenden auch BH-Struktur).
Halbleiterlaser-Chips, die eine Anzahl von Strukturen aufweisen, sind als Lichtquellen für die optische Kommunikation oder für Datenverarbeitungseinheiten wie z.B, digitale Schaltplatten u.a. entwickelt worden (siehe z.B. "Nikkei Electronics", September 14, 1981, S. 138 - 151, veröffentlicht von Nikkei-McGraw-Hill).
Halbleiterlaser-Chips, die eine Anzahl von Strukturen aufweisen, sind als Lichtquellen für die optische Kommunikation oder für Datenverarbeitungseinheiten wie z.B, digitale Schaltplatten u.a. entwickelt worden (siehe z.B. "Nikkei Electronics", September 14, 1981, S. 138 - 151, veröffentlicht von Nikkei-McGraw-Hill).
Die Anmelderin der vorliegenden Erfindung hat einen BH-Halbleiterlaser-Chip als Halbleiterlaser-Chip
für optische Kommunikation und Datenverarbeitung entwickelt, wie er beispielsweise in der Zeitschrift
"Hitachi Review", Band 65, Nr. 10 (1983), S. 39 bis 48
(veröffentlicht durch Hitachi Hyoron-Sha) beschrieben ist.
Ein Halbleiterlaser-Chip besteht aus einem Verbindungshalbleiter aus einem InGaAsP-System, wenn er
als Halbleiterlaser-Chip für die optische Kommunikation verwendet wird, und aus einem Verbindungshalbleiter
des GaAJIAs-Systems, wenn er für die Datenverarbeitung
verwendet wird. Die Laser-Chips sowohl des InGaAsP-Systems wie des GaA£As-Systems haben sehr analoge Strukturen.
Es wird nun ein Halbleiterlaser-Chip für ein InGaAsP-System, der durch die Anmelderin vor der hier
vorliegenden Erfindung entwickelt worden ist, kurz beschrieben, um das Verständnis der vorliegenden Erfindung
zu erleichtern. Der Laser-Chip hat die in Figur 1 dargestellte Struktur. Der Laser-Chip wird auf die
folgende Weise hergestellt. Zunächst wird ein Substrat 1 aus η-artigem In (Indium) - P (Phosphor) hergestellt.
Die Hauptoberfläche (obere Oberfläche) des Substrates 1
ist eine (100) Kristallebene. Auf dieser (100) Kristallebene werden mit dem Verfahren der Flüssigphasen-Epitaxie
eine Pufferschicht 2, die aus η-leitendem InP besteht,
eine aktive Schicht 3, die aus InGa(Gallium)-As(Arsen)
besteht, eine Uberzugschicht 4, die aus p-artigem InP besteht, und eine Kappenschicht (Verschlußschicht) 5,
die aus p-artigem InGaAsP besteht, ausgebildet. Danach wird die mehrschichtige aufgewachsene Schicht teilweise
mit einer Lösung wie z.B. Brommethanol geätzt, wobei Streifen 5 mit 6 pm Weite gebildet werden. Der mit
Streifen versehene Teil wird so ausgebildet, daß er sich in <100>-Richtung des Kristalls (senkrecht zu der (110)
Spaltfläche des Kristalls) erstreckt, so daß der sich von der aktiven Schicht 3 und der Überzugsschicht 4 zu der
Kappenschicht 5 erstreckende Teil ein umgedrehtes Dreieck bildet, die sogenannte "invertierte Mesastruktur". Die
Seitenfläche dieser invertierten Mesastruktur, die nachfolgend als "invertierte Mesaebene" aus Gründen der
Erleichterung bezeichnet wird, ist die (111) Kristallebene,
auf der In erscheint. Die Weite der aktiven Schicht 3 wird nur durch die Tiefe von der Oberfläche des
Kristalls zu der aktiven Schicht 3 und durch die Weite der auf der Kappenschicht 5 beim Ätzen angeordneten Maske,
die aus einer Isolationsschicht besteht, bestimmt, aber hängt nicht von den Ätzbedingungen ab. Sie ist daher
leicht reproduzierbar. Der Teil unterhalb des Anteiles des invertierten Mesaebene ist eine Vorwärts- (nach oben
gerichtete) Mesastruktur, die glatte Kurven beschreibt. Eine aus p-artigem InP bestehende Trennschicht 6,
eine aus η-artigem InP bestehende vergrabene Schicht 7 und eine aus η-artigem InGaAsP bestehende Kappenschicht
8 sind auf dem Teil ausgebildet, der durch Ätzen mit einem Rücksprung versehen ist. Ein Zn-Diffusionsgebiet 9,
das in die Tiefe der Überzugsschicht 4 hineinreicht, ist auf der Oberfläche des Mesa-Teiles ausgebildet. Ein Iso-
lationsfilm 10 ist auf der Hauptoberfläche des Substrates
I mit Ausnahme der Elektroden-Kontaktteile abgeschieden.
Eine aus einer Au-artigen Elektrode 9 bestehende Anode
II ist auf diesem Isolationsfilm 10 und dem Mesateil
angeordnet. Eine aus einer Au-artigen Elektrode bestehende Kathode 12 ist auf der Rückseite des Substrates 1 angeordnet.
Mit einem Diamantwerkzeug u.a. wird eine externe Kraft auf den einen Endteil des Substrates 1 ausgeübt,
um Spaltkratzer mit vorgegebenen, gegenseitigen Abständen entlang der Spaltebene des Kristalles zu bilden. Danach
wird eine Biegekraft von außen auf den Wafer ausgeübt, um das Spalten durchzuführen, und es werden rechteckige
Scheiben gebildet. Jede rechteckige Scheibe wird mit einem Diamantwerkzeug u.a. in vorgegebenen Abständen in
einer zur Spaltlinie senkrechten Richtung geritzt, und die Scheiben werden entlang der Ritzlinien gebrochen,
so daß sich eine große Zahl von Laser-Chips ergibt.
Ein typischer, auf diese Weise aufgebauter Laser-Chip hat eine Breite von 400 ym, eine Länge von 300 ym
und eine Tiefe von 100 ym. Wenn über die Anode 11 und die Kathode 12 eine vorgegebene Spannung angelegt wird,
so wird aus der Kantenfläche (Spiegeloberfläche) der aktiven Schicht, die 300 ym lang ist, Laserlicht emittiert.
Dieser Laser-Chip wird gebraucht, nachdem er auf einem Träger über die Anode 11 oder die Kathode 12 befestigt
worden ist.
Ein Laser-Chip der oben beschriebenen Art emittiert jedoch oft kein Licht und leidet an charakteristischen
Fehlern aufgrund eines erhöhten Schwellstromes. Als
Ergebnis von Studien haben die Erfinder dieser Anmeldung herausgefunden, daß eine der Ursachen ein unzureichendes
Wachstum der vergrabenen Aufwachsschicht ist.
Entsprechend der Figur 2 (sie zeigt in einem vergrößerten Schnitt schematisch den Teil des Hauptabschnittes
des Halbleiterlaser-Chips der Figur 1) fließt ein Vor-
wärtsstrom (I„) im Prinzip sequentiell durch die
Uberzugsschicht 4, die aktive Schicht 3 und die Pufferschicht 2. In einem fehlerhaften Laser-Chip, bei dem
wie oben beschrieben keine Emission von Laserlicht und ein Ansteigen des Schwellstromes auftreten, hat sich
herausgestellt, daß ein Leckstrom (I1-) sequentiell
durch die Uberzugsschicht 4, die vergrabene Schicht 7, das nicht aufgewachsene Gebiet 13 innerhalb der Unterbrecherschicht
6 (vergrabene Schicht) und der Pufferschicht 2 fließt. Daher wird der Vorwärtsstrom (Durchlaßstrom)
(I,-,) die Summe des Leckstromes (I*) und eines
Γ Jb
praktischen Betriebsstromes (Ij) ι der sequentiell
durch die Überzugsschicht 4, die aktive Schicht 3 und die Pufferschicht 2 fließt.
Als Ergebnis hiervon wird der Wert des Schwellstromes (I, , ) bei dem Laser-Chip übermäßig groß oder der
Betriebsstrom I, übertrieben klein, weil der Leckstrom übermäßig groß wird, so daß die Laseroszillation nicht
auftritt. Solch ein Laser-Chip verursacht leicht Maskierungsprobleme
(screening), und es gibt ebenfalls Herstellungsprobleme. Es hat sich herausgestellt, daß
ein nicht aufgewachsenes Gebiet innerhalb der Unterbrecherschicht 6 auftritt, weil die Oberflächenreinigung wie
z.B. die Reinigung nach dem Ätzen unzureichend ist, und die vergrabene Schicht (Unterbrecherschicht 6) wächst
in diesem Reinigungsfehlgebiet oder dem Gebiet, an dem Fremdmaterie abgeschieden worden ist, nicht auf; demzufolge
entwickelt sich ein nicht-aufgewachsenes Gebiet Es wird nun eine andere Ursache für Fehler betrachtet.
Bei der Herstellung von Laser-Chips wird der Wafer in ein Gittermuster geschnitten, um die einzelnen Chips
zu erhalten. Zu diesem Zeitpunkt treten keine Sprünge auf und Fremdmaterie in der Form von sehr feinen Verunreinigungen
kann leicht auf dem Chip in solcher Weise abgeschieden werden, daß die p-n-Grenzschicht des Halbleiterlaser-Chips
überbrückt wird. Da solche Fremdmaterie
Ι? elektrisch leitend ist, verursacht sie Kurzschlüsse,
wie das in Figur 1 dargestellt ist. Da weiterhin Elektrodenmaterial
11, 12 dieses Laser-Chips aus Gold (Au) besteht und daher sehr gut plastisch verformbar ist,
kann es nicht geschnitten werden, sondern wird gedehnt, wenn der Wafer abgeschnitten wird und hängt über die
Peripherie des Laser-Chips über, was schließlich zu einem Kurzschluß führt.
Die Teile der aktiven Schicht, die den pn-übergang und den Grenzschichtteil zwischen der Pufferschicht 2
und der Unterbrecherschicht 6 in diesem Laser-Chip bilden, können beispielsweise 3 bis 5 yin flach sein,
wobei dies der Abstand von der Hauptoberfläche des Laser-Chip ist, und sie liegen zu der peripheren Oberfläche
des Laser-Chip hin frei. Aus diesem Grunde kann überhängendes Elektrodenmaterial 18 leicht das p-Gebiet
in Kontakt mit dem η-Gebiet bringen, so daß ein Kurzschluß auftritt und die Stehspannung abfällt.
Wenn bei der Untersuchung das Abscheiden von Fremdmaterial
und überhängendes Elektrodenmaterial aufgefunden werden, so wird das Produkt zurückgewiesen, jedoch
treten diese Probleme nicht bis zu einem Zeitpunkt nach der Untersuchung auf selbst dann, wenn sie sich nahe
beider p-n-Grenzschicht befinden; demzufolge können fehlerhafte Chips die Untersuchung bestehen. Das Fremdmaterial
und das überhängende Elektrodenmaterial können jedoch schließlich an dem p-n-Grenzschichtteil anhaften,
wenn das Produkt in einer Arbeitsumgebung verwendet wird, mit der Konsequenz einer Fehlfunktion des Chip.
Die vorliegende Erfindung richtet sich darauf, diese Nachteile des Standes der Technik zu beseitigen.
Im folgenden wird ein typisches Ausführungsbeispiel der Erfindung kurz erläutert.
Der BH-Halbleiterlaser-Chip nach der vorliegenden
5 Erfindung reduziert die Wahrscheinlichkeit des Auftretens
_ Q —
eines nicht-aufgewachsenen Gebietes innerhalb der vergrabenen Schicht, indem die Länge eines jeden Teiles
einer vergrabenen Schicht, die sich zu beiden Seiten der aktiven Schicht erstrecken, wie z.B. die Unterbrecherschicht,
die vergrabene Schicht und die Kappenschicht, in einem solchen Ausmaß reduziert wird, daß
die Kennwerte des Laser-Chips sich nicht verschlechtern, wodurch aus einer Sicht von der Oberfläche des Halbleiter-Chips
her die planare Fläche der vergrabenen Schicht auf etwa 1/4 der Fläche der konventionellen Laser-Chips
reduziert wird. Durch diese Anordnung kann das Auftreten von fehlerhaften Kenngrößen, die durch ein nicht aufgewachsenes
Gebiet verursacht werden, reduziert werden, und es können Halbleiterlaser-Chips mit hoher Zuverlässigkeit
und hoher Produktionsausbeute hergestellt werden, und es können damit die Produktionskosten reduziert
werden.
Der schädliche Effekt des Abscheidens von Fremdmaterial und des Überhängens von Elektrodenmaterial um
die Peripherie des Laser-Chips herum können ebenfalls verhindert werden, indem die folgende Anordnung für
einen Laser-Chip mit der oben beschriebenen Struktur angewendet wird.
Bei einem BH-Halbleiterlaser-Chip nach der vorliegenden
Erfindung werden der Anteil der vergrabenen Schicht auf der von der aktiven Schicht entfernt liegenden
Seite wie z.B. die Unterbrecherschicht, die vergrabene Schicht und die Überzugsschicht, und der diesen
Schichten entsprechende Anteil der Substratoberflächenschicht in einem solchen Umfang entfernt, daß die
charakteristischen Eigenschaften des Laser-Chip sich nicht verschlechtern, um die Breite der vergrabenen
Schicht zu reduzieren. Gleichzeitig werden ihre Oberflächenteile mit einem Isolationsfilm bedeckt, so daß
5 die Länge der p-n-Grenzschicht, die auf der peripheren
Oberfläche des Laser-Chips freiliegt und daher mit gewisser Wahrscheinlichkeit der Abscheidung von Fremdmaterial
unterliegt, reduziert werden, wodurch die Möglichkeit von Kurzschlüssen herabgesetzt wird.
Weiterhin werden die Peripherie einer jeden Elektrode, die auf einem die vergrabene Schicht bedeckenden Isolationsfilm
abgeschieden ist, wie auch das Substrat gegenüber der Peripherie des Isolationsfilmes weiter
nach innen verlegt, so daß die Kenngrößen des Laser-Chips sich nicht verschlechtern, um zu verhindern,
daß die Elektrode an der Peripherie des Laser-Chips überhängt und damit Kurzschlüsse zu verhindern, die
Zuverlässigkeit und die Ausbeute zu vergrößern, und die Produktionskosten zu senken.
Im folgenden wird die Erfindung anhand der in den
Figuren dargestellten Ausführungsbeispiele beschrieben und näher erläutert.
Figur 1 zeigt eine perspektivische Ansicht eines BH- Halbleiterlaser-Chips, der von der
Anmelderin der vorliegenden Erfindung vor
dieser Erfindung entwickelt worden ist; Figur 2 zeigt in einem Querschnitt den Zustand
eines Leckstromes in einem BH-Halbleiterlaser-Chip;
Figur 3 zeigt einen Querschnitt durch einen Wafer, wenn eine vielschichtige epitaxiale Aufwachsschicht beim Produktionsprozess eines BH-Halbleiterlaser-Chips nach einem ersten Ausführungsbeispiel der Erfindung hergestellt wird;
Figur 3 zeigt einen Querschnitt durch einen Wafer, wenn eine vielschichtige epitaxiale Aufwachsschicht beim Produktionsprozess eines BH-Halbleiterlaser-Chips nach einem ersten Ausführungsbeispiel der Erfindung hergestellt wird;
Figur 4 zeigt einen Querschnitt eines Wafers nach
der Mesa-Ätzung;
Figur 5 zeigt einen Querschnitt durch den Wafer nach dem der Vergrabungs- und Aufwachs-Prozeß
abgeschlossen ist;
Figur 6 zeigt einen Querschnitt durch den Wafer nachdem der Prozeß der Ausbildung der
Elektroden und eines Isolationsfilmes abgeschlossen ist;
Figur 7 zeigt eine perspektivische Darstellung
des BH-Halbleiterlaser-Chips im vollständigen
Zustand;
Figur 8 zeigt einen Querschnitt durch den Wafer in einem Zustand, in dem die mehrlagige
epitaxiale Aufwachsschicht bei dem Pro
duktionsprozeß eines Halbleiter-BH-Laser-Chip
nach einem zweiten Ausführungsbeispiel der Erfindung ausgebildet ist;
Figur 9 zeigt einen Querschnitt durch den Wafer nach der Mesa-Ätzung;
Figur 10 zeigt einen Querschnitt des Wafers, nachdem der Vergrabungs- und Aufwachsprozeß abgeschlossen
ist;
Figur 11 zeigt einen Querschnitt des Wafers, nachdem
ein Teil der vergrabenen Aufwachsschicht
entfernt worden ist;
Figur 12 zeigt einen Querschnitt des Wafers, nachdem
der Vorgang des Ausbildens eines Isolationsfilmes und der Elektroden abgeschlossen ist;
und
Figur 13 zeigt eine perspektivische Darstellung eines BH-Halbleiterlaser-Chips in vollständigem
Zustand.
Ausführungsbeispiel 1
Die vorliegende Erfindung richtet sich darauf, einen Halbleiterlaser-Chip hoher Zuverlässigkeit bereitzustellen.
Die wesentlichen Merkmale der Erfindung, mit denen dieses Ziel erreicht wird, werden im einzelnen unter Bezugnahme
auf die Figuren 3 bis 7 beschrieben.
Die Figuren 3 bis 7 zeigen in Querschnitten einen Wafer bei den jeweiligen Herstellungsschritten des BH-Halbleiterlaser-Chips
nach dem ersten Ausführungsbeispiel der Erfindung. Figur 3 zeigt einen Querschnitt
des Wafers, Figur 4 einen Querschnitt des Wafers nach der Ausführung der Mesa-Ätzung, Figur 5 einen Querschnitt
des Wafers, nachdem der Vergrabungs- und Aufwachsschritt auf ihn angewendet wurde, Figur 6 zeigt
einen Querschnitt des Wafers nach Abschluß des Schrittes zur Ausbildung eines Isolationsfilmes und der Elektroden,
und Figur 7 zeigt eine perspektivische Darstellung des BH-Halbleiterlaser-Chips in vollständigem Zustand.
Der BH-Halbleiterlaser-Chip, der im folgenden
auch einfach als "Laser-Chip" bezeichnet wird, wird bei diesem Ausführungsbeispiel in der Form des in Figur 7
dargestellten Laser-Chips erhalten, nachdem nacheinander entsprechend den Figuren 3 bis 6 verschiedene Behandlungsschritte
an einem Verbindungs-Halbleiter-Wafer ausgeführt worden sind.
Zunächst wird entsprechend der Figur 3 ein Verbindungshalbleiter-Substrat
1' hergestellt. Dieses Substrat 1' besteht aus η-artigem InP. Mit dem Verfahren der
Flüssigphasen-Epitaxie werden nacheinander auf der (1OQ)-JKristallebene dieses Substrates 1 eine n-artige
InP-Pufferschicht 2', eine aktive Schicht 31 aus InGaAsP,
eine p-artige, aus InP bestehende Überzugsschicht 4 und eine p-leitende Kappenschicht 5 aus InGaAsP ausgebildet.
Bei der vorliegenden Beschreibung wird die sich ergebende epitaxiale laminierte Aufwachsschicht als
"mehrlagige Aufwachsschicht 15" bezeichnet. Die Pufferschicht
2', die aktive Schicht 3' und die Überzugsschicht
41 bilden eine Doppelheterostruktur. Die HeteroÜbergänge
werden an der Grenzfläche zwischen der aktiven Schicht 3' und der Pufferschicht 2' und zwischen der aktiven
Schicht 31 und der Überzugsschicht 41 gebildet. Das
Substrat 1' ist etwa 200 ym dick, die aktive Schicht
31 (3a1) ist etwa 0,15 ym dick und die anderen Schichten
sind etwa 1 bis 2 ym dick. Bei der vorliegenden Beschreibung werden das aus dem Substrat 1', der Pufferschicht
2', der aktiven Schicht 3' und der Überzugsschicht 4'
bestehende Laminat kurz als "Wafer (14)" bezeichnet.
Sodann wird ein Isolationsfilm (SiO2-FiIm) auf
der Hauptebene (oberen Oberfläche) des Wafers 14 mit einem CVD-Verfahren (chemisches Abscheiden aus der
Gasphase) entsprechend der Figur 4 ausgebildet, und Teile dieses Isolationsfilmes werden durch Photolithografie
in den Streifen entfernt, die sich parallel zueinander in Richtung der <110>-Achse erstrecken.
Die Breite, in der der Isolationsfilm entfernt wird, ist jeweils etwa 50 ym, und der Abstand der Teile,
in denen der Isolationsfilm entfernt ist, beträgt etwa 5 bis 6 ym. Der Isolationsfilm wird auf den Teilen
der anderen Hauptebene des Wafers nicht entfernt, und es wird eine Ätzmaske 16 ausgebildet. Das Muster dieser
Maske wird wiederholt in senkrechter Richtung ausgebildet.
Die von dieser Maske 16 freigelegte Halbleiterschicht des Wafers 14 wird mit einer Lösung wie z.B. Brommethanol
geätzt. Die Ätzung wird bis zu einer Zwischentiefe der Pufferschicht 21 oder dem Oberflächenschichtteil des
Substrates 1' ausgeführt. Bei diesem Ausführungsbeispiel
erreicht die Ätzung eine Zwischentiefe in der Pufferschicht 2'.
Weil die voranbeschriebene Ätzung eine anisotrope Ätzung ist, sind die Ätzflächen an beiden Seiten leicht
geneigt bzw. in der gewünschten Richtung gekrümmt. Der über die aktiven Schicht 3 liegende obere Teil, der
mit der 5 bis 6 ym dicken Maske 16 im Zentrum bedeckt ist, erhält die Gestalt eines invertierten Mesateils
mit einem Querschnitt, der ein umgedrehtes, abgestumpftes Dreieck beschreibt. Er verbleibt in Streifenform in
<110>-Richtung des Kristalls. Die Teile unterhalb der
aktiven Schicht bilden einen aufwärts gerichteten Mesateil. Der Abstand zwischen jedem Einheitsmaskenmuster
beträgt etwa 400 ym.
Sodann wird die Maske 16, die sich teilweise
auf der Hauptebene des Wafers 14 erstreckt/ entfernt.
Danach werden entsprechend der Figur 5 in dem Teil, der durch Ätzen mit einem Rücksprung versehen worden
ist, eine p-artige Unterbrecherschicht 6' aus InP, eine η-artige vergrabene Schicht 7' aus InP und
eine η-artige Kappenschicht 81 aus InGaAsP nacheinander
mit dem epitaxialen Verfahren eingebettet. Diese drei Schichten werden nachfolgend zusammen als
"vergrabene Schicht" bezeichnet.
Wenn diese vergrabene Schicht gebildet ist, werden eine eigentliche aktive Schicht 3a1, die Licht
emittiert, eine eigentliche Überzugsschicht 4a1 und eine eigentliche Kappenschicht 5a1 gebildet.
Da derjenige Teil, der aus der Pufferschicht 2',
der aktiven Schicht 3a1, der Überzugsschicht 4a1,
der Kappenschicht 5a1, der Unterbrecherschicht 61
und der vergrabenen Schicht 7' besteht, derjenige Teil ist, der für die Lichtemission notwendig ist,
wird dieser Teil nachfolgend als "Licht emittierender Teil" bezeichnet.
Sodann wird ein aus SiO2 u.a. bestehender Isolationsfilm 20 auf dem gesamten Gebiet der Hauptebenen des
Wafers 14 entsprechend der Figur 6 abgeschieden. Derjenige Teil dieses Isolationsfilmes 20, der der zentralen
Kappenschicht 5a' entspricht, wird durch Photolithografie entfernt. Zink (Zn) wird in die Hauptebene
des Wafers 14 unter Verwendung des Isolationsfilmes als Maske eingeführt, so daß ein Zn-Diffusionsgebiet
91 gebildet wird, das bis in eine Zwischentiefe der
Überzugsschicht 4a' reicht. Dieses Zn-Diffusionsgebiet 9' dient als Ohmsche Kontaktschicht für eine Kontaktelektrode.
Auf der Hauptebene des Wafers 14 wird eine
Anode 11' und auf seiner Rückseite eine Kathode
12 angeordnet. Die Anode 11' besteht aus Cr/Au,
während die Kathode 12' aus Au/Sn besteht. Nach dem Abscheiden aus dem Vakuum auf dem Wafer wird
jede Elektrode mittels Wärmebehandlung (Legierungsbehandlung) ausgebildet. Obwohl die Kathode 12' auf
dem gesamten Gebiet der Rückseite des Wafers ausgebildet wird, wird die Anode 11' entsprechend den
Figuren 6 und 7 nicht in dem geritzten Gebiet angeordnet, das die Breite a besitzt und dessen Zentrum
mit der strichpunktierten Linie angedeutet ist. Die Rückseite des Wafers wird geätzt, bevor die
Kathode 12' darauf ausgebildet wird, und die Gesamtdicke des Wafers beträgt etwa 100 ym. Die strichpunktierte
Linie in den Figuren 4 bis 6 stellt die Kante des Chipmusters in transversaler Richtung dar,
und die Chips werden in diesem Teil abgeschnitten, wenn der Wafer aufgeteilt wird.
Sodann wird eine externe Kraft auf ein Ende des Wafers 14 unter Verwendung eines Diamantwerkzeuges
u.a. ausgeübt, um äquidistante Spaltungskratzer entlang der Spaltebene des Kristalles zu erzeugen.
Danach wird eine Biegekraft von außen auf den Wafer 14 ausgeübt, um die Spaltung hervorzurufen, und es
werden rechteckige Scheiben gebildet. Sodann werden äquidistante Ritzlinien in dem Ritzgebiet der Scheiben
in einer Richtung senkrecht zu den Spaltlinien mit einem Diamantwerkzeug u.a. gebildet, und die Scheiben
werden entlang dieser Ritzlinien durch Brechen abgeschnitten,
so daß man eine große Anzahl von Laser-Chips 17 erhält. Die Gestalt des Laser-Chip 17 ist
in der Figur 7 dargestellt. Seine Abmessungen sind beispielsweise 400 ym Breite, 300 ym Länge und 100 ym
Höhe. Wenn über die Anodenelektrode 11 und die Kathodenelektrode 12 eine vorgegebene Spannung angelegt wird,
so emittiert der Laser-Chip oszillierendes Laserlicht von der 300 pm langen Kantenfläche der aktiven Schicht,
der Spiegeloberfläche. Dieser Laser-Chip 17 wird in der Praxis auf einem Träger über die Anode 11 oder die
Kathode 12 befestigt. Wenn der Laser-Chip 17 beispielsweise auf einen Träger aus einer hoch wärmeleitenden
SiC-Keramik mit einer Wärmeleitfähigkeit von 2,5 W/°C · cm aufgelötet wird, so kann die Oberfläche auf der Seite
der Kathode 12* als die Befestigungsfläche verwendet
werden. Ein Draht 18 ist mit der auf der Hauptebene des Substrates 1 angeordneten Anode 11' verbunden, die
von der vergrabenen Schicht entfernt liegt, welche aus der Unterbrecherschicht 61, der vergrabenen Schicht 7
und der Kappenschicht 81 entsprechend der Figur 8 besteht.
Als Ergebnis wird der zum Zeitpunkt des Drahtanschlusses (wire bonding) ausgeübte Stoß auf den Teil des Substrates
1' ausgeübt, der wenig Einfluß auf die Eigenschaften
des Chip hat, aber er beeinflußt nicht das aktive Gebiet, das die Laseroszillation verursacht (das Gebiet, in
der die aktive Schicht 3a1, die Unterbrecherschicht 6' u.a. vorhanden sind). Daher kann eine Verschlechterung
der Eigenschaften des Laser-Chips aufgrund des Drahtanschlusses
(wire bonding) verhütet werden.
Der Halbleiterlaser-Chip nach diesem Ausführungsbeispiel hat die folgenden Wirkungen:
(1) Bei dem Halbleiterlaser-Chip nach der vorliegenden Erfindung ist die Fläche des Gebietes der vergrabenen
Schicht bezüglich der Chipfläche auf 1/4 der Fläche von Chips nach dem Stand der Technik reduziert.
Daher kann die Häufigkeit für das Auftreten einer nicht aufgewachsenen Schicht, die sich bei einer vergrabenen
Schicht leicht entwickeln kann, insbesondere in der Unterbrecherschicht 61, auf 1/4 derjenigen des
Standes der Technik reduziert werden, und ein Leckstrom,
der aufgrund der Gegenwart eines nicht aufgewachsenen Gebietes auftritt und der durch das nicht aufgewachsene
Gebiet fließt, kann verhindert werden. Daher können die charakteristischen Fehler, die aus einer NichtOszillation und aus einem vergrößerten Schwellstrom
resultieren, herabgesetzt werden, und die Zuverlässigkeit und die Ausbeute der Produktion von Laser-Chips
kann verbessert werden.
(2) Bei dem Halbleiterlaser nach der vorliegenden Erfindung ist der Drahtanschlußteil oberhalb des
Substrates angeordnet, wo keine Laser-Oszillation bewirkt wird. Da die Eigenschaften des Chip sich selbst
beim Drahtbonden nicht verschlechtern, können daher sowohl die Produktqualität wie Produktionsausbeute
verbessert werden.
(3) Wenn der Laser-Chip nach der vorliegenden Erfindung hergestellt wird, so kann der konventionelle Produktionsprozeß
unter bloßer Änderung des Maskenmusters verwendet werden. Daher werden die Produktionskosten nicht
verändert, selbst wenn die Struktur des Laser-Chips geändert wird.
(4) Die voran in den Punkten 1 bis 3 beschriebenen Vorteile können die Produktionsausbeute und die Zuverlässigkeit
von Halbleiterlaser-Chips bei deren Produktion verbessern, so daß die Produktionskosten reduziert
werden können.
Die Figuren 8 bis 13 zeigen Querschnitte eines BH-Halbleiterlaser-Chip nach einem zweiten Ausführungsbeispiel der Erfindung sowie seinen Herstellungsprozeß.
Figur 8 zeigt einen Querschnitt des Wafers nach der Ausbildung der mehrlagigen Aufwachsschicht, Figur 9
einen Querschnitt des Wafers nach der Ausführung der
I ö —
Mesaätzung, Figur 10 einen Querschnitt des Wafers nach dem Abschluß der Einbettungs- und Aufwachsbehandlung,
Figur 11 einen Querschnitt des Wafers nach Abschluß des Prozesses zum teilweisen Entfernen
der vergrabenen Aufwachsschicht, Figur 12 einen Querschnitt nach Ausführung des Prozesses zum Ausbilden
des Isolationsfilmes und der Elektroden, und Figur 13 eine perspektivische Darstellung des BH-Laser-Chips
im vollständigen Zustand.
Der BH-Halbleiterlaser-Chip (er wird im folgenden
einfach als "Laser-Chip" bezeichnet), ergibt sich in der Gestalt eines Halbleiterlaser-Chips entsprechend
der Figur 13, nachdem verschiedene Bearbeitungen an einem Verbindungshalbleitersubstrat
entsprechend den Figuren 8 bis 12 vorgenommen worden sind.
Zunächst wird entsprechend der Figur 8 ein Verbindungshalbleitersubstrat
100 hergestellt. Eine mehrlagige Aufwachsschicht 1600, die aus einer η-artigen Pufferschicht
200 aus InP, einer aktiven Schicht 300 aus InGaAsP, einer p-artigen Überzugsschicht 400 aus
InP und einer p-leitenden Kappenschicht (Verschlußschicht) 500 aus InGaAsP besteht, wird auf der (100)-Kristallebene des Substrates 100 mit dem Flüssig-Epitaxiever-
fahren gebildet. Die Pufferschicht 200, die aktive Schicht 300 und die Überzugsschicht 400 bilden eine
Doppelheterostruktur. Das Substrat 100 ist etwa 200 ym dick, die aktive Schicht ist 0,15 ym dick, und die
anderen Schichten sind 1 bis 2 ym dick.
Sodann wird ein Isolationsfilm (SiO2) auf der
Hauptebene (oberen Oberfläche) des Wafers 1500 mit dem Verfahren des chemischen Abscheidens aus der Gasphase
(CVD) entsprechend der Figur 9 gebildet. Der Isolationsfilm wird mit der Photolithografie teilweise
entfernt, so daß sich eine große Zahl streifenförmiger
Masken 1700 ergibt, die 50 bis 6 μπι breit sind und
sich parallel zu der <1iO>-Spaltrichtung erstrecken.
Danach wird die von dieser Maske 1700 freigelegte Halbleiterschicht des Wafers 1500 mit einer Lösung
wie z.B. Brommethanol geätzt. Die Ätzung schreitet fort, bis sie die Zwischentiefe der Pufferschicht
oder den Oberflächenschichtteil des Substrates erreicht. Bei diesem Ausführungsbeispiel erreicht
die Ätzung eine Zwischentiefe der Pufferschicht 200.
Als Ergebnis der anisotropen Ätzung ist der obere Teil der mit der Maske 1700 bedeckten aktiven Schicht
ein invertierter Mesateil, dessen Querschnitt ein umgedrehtes, abgestumpftes Dreieck ist, und verläuft
in Streifenform in Richtung der <110>-Ebene des Kristalls. Der untere Teil der aktiven Schicht
ist ein aufwärts gerichteter Mesateil, der Kurven beschreibt. Der Maskenabstand beträgt etwa 400 ym.
Sodann werden die sich teilweise auf der Hauptebene des Lasers 1500 erstreckenden Masken 1700 ent-
fernt. Sodann werden in dem Teil, der durch die Ätzung mit einem Rücksprung versehen worden ist, mittels
eines epitaxialen Verfahrens eine p-artige Unterbrecherschicht (blocking layer) 600, eine η-artige vergrabene
Schicht 700 aus InP und eine Kappenschicht (cap layer) 800 aus η-artigem InGaAsP nacheinander eingebettet.
Die Kombination dieser drei Schichten wird im folgenden als "vergrabene Schicht" bezeichnet.
Der von der aktiven Schicht entfernt liegende Teil der vergrabenen Schicht, d.h. der Zwischenteil
der aktiven Schichten 300 zwischen zwei Laser-Chips, wird entsprechend der Figur 11 mit Hilfe der Photolithografie
entfernt, und ein Mesateil 1800 mit einer Breite von etwa 100 ym mit dem Mesateil im
Zentrum wird ausgebildet. Um den Teil mit der vergra-5 benen Schicht vollständig zu entfernen, wird dieses
Entfernen bis zu dem Oberflächenschichtteil des Substrates 100 durchgeführt. Dieser Prozeß liefert
den für die Emission von Licht notwendigen Teil (oder den oben erwähnten Lichtemissionsteil) auf
dem Halbleitersubstrat.
Ein aus SiO- u.a. bestehender Isolationsfilm
1000 wird auf der Hauptebene des Wafers 100 abschnittsweise ausgebildet. Daher werden die Enden der p-n-Grenzschichten,
die an den Seitenoberflächen freiliegen, mit diesem Isolationsfilm 1000 bedeckt.
Dieser Isolationsfilm 1000 wird nicht in dem Schnittgebiet
(das mit der Breite a dargestellte Ritzgebiet) ausgebildet/ daß die Spaltebene des Wafers 1500 im
rechten Winkel kreuzt, und auch nicht in dem Oberflächenschichtteil
des invertierten Mesateiles.
Sodann wird Zink (Zn) in die Hauptebene des Wafers 1500 unter Verwendung des Isolationsfilmes
1000 als Maske eingebracht, und es wird ein Zn-Diffusionsgebiet 900 gebildet, das sich bis in eine Zwischentiefe
der Überzugsschicht 400 erstreckt.
Dieses Zn-Diffusionsgebiet 900 dient als eine Ohmsche Schicht einer Kontaktelektrode. Auf der Hauptebene des Wafers 1500 ist eine Anode 1100 und auf
seiner Rückseite eine Kathode 1200 angeordnet.
Obschon die Kathode 1200 auf der gesamten Fläche der Rückseite des Wafers 1500 angeordnet ist, ist die
Anode 1100 entsprechend der Figur 13 auf dem gesamten
Gebiet des Mesateiles 1800 mit Ausnahme des Randteiles des direkt auf dem Substrat 100 befindlichen Isolationsfilmes
1000 ausgebildet (das Gebiet, welches von der Peripherie des Isolationsfilmes einige Dutzend ym breit
ist aber mit Ausnahme des nahe bei dem Mesateil 1800
befindlichen Abschnittes). Mit anderen Worten ist die Anode 1100 auch in der Form eines Streifenmusters ange-
ordnet, welches äquidistante eingeschnürte Teile auf der Hauptoberfläche des Wafers 1500 besitzt. Die
Richtung einer diese eingeschnürten Teile verbindenden Linie wird die Spaltebene, übrigens wird die Rückseite
des Wafers 1500 geätzt bevor die Kathode 1200 darauf
ausgebildet wird, und die Gesamtdicke des Wafers 1500
beträgt etwa 100 ym.
Sodann wird eine externe Kraft auf einen Randteil des Wafers 1500 mit einem Diamantwerkzeug u.a. ausgeübt,
und Spaltkratzer werden äquidistant entlang der Spaltebene des Kristalls ausgebildet. Sodann wird von
außen eine Biegekraft auf den Wafer 1500 für das Spalten
ausgeübt, so daß rechtwinklige Scheiben gebildet werden. Die geritzten Flächen der Scheiben werden dann
äquidistant in einer die Spaltlinie im rechten Winkel kreuzenden Richtung geritzt, und die Scheiben werden
durch Brechen entlang der Ritzlinien geschnitten, so daß eine große Anzahl von Laser-Chips entsteht. Die
Gestalt des Laser-Chisp 1900 ist in der Figur 13 dargestellt. In diesem Beispiel ist er 400 pm lang, 3OO ym
breit und 100 ym tief. Wenn über die Anode 1100 und die Kathode 12OO eine vorgegebene Spannung angelegt
wird, so emittiert die Randfläche der 300 ym langen
aktiven Schicht (Spiegelfläche) oszillierendes Laserlicht 2000. Dieser Laser-Chip 1900 wird in der Praxis
auf einen Träger über die Anode 1100 oder die Kathode
1200 befestigt.
Wenn beispielsweise der Laser-Chip 1900 auf einen Träger gelötet wird, der aus einer SiC-Keramik von
hoher Wärmeleitfähigkeit (Wärmeleitfähigkeit: 25W/°C · cm)
besteht, so kann die Oberfläche der Kathodenelektrode 1200 als Befestigungsfläche verwendet werden, und der
Draht 2100 kann an dem Anodenteil 1100 befestigt werden, der direkt auf dem Substrat 100 angeordnet ist. In
5 diesem Fall kann der beim Drahtbonden ausgeübte Stoß
auf denjenigen Teil des Substrates 100 ausgeübt
werden, wo er kaum die Chipeigenschaften beeinflußt, aber nicht auf das aktive Gebiet, dem Gebiet wo die
aktive Schicht 300, die Unterbrecherschicht 600 u.a. vorhanden sind, welches die Laseroszillation hervorruft.
Aus diesem Grunde kann eine Verschlechterung der Lasereigenschaften aufgrund des Drahtbondens
verhindert werden.
Dieses Ausführungsbeispiel liefert die folgenden Wirkungen.
(1) Bei dem Halbleiterlaser-Chip nach der vorliegenden Erfindung ist die Länge der p-n-Grenze, die
an der peripheren Oberfläche des Chip freiliegt, auf etwa 1/7 der Länge der p-n-Grenze bei Chips nach
dem Stand der Technik verringert. Daher kann die Wahrscheinlichkeit für ein Abscheiden von Fremdmaterie
auf der p-n-Grenzschicht sowie das in Figur 1 dargestellte Problem des Überhängens von Elektrodenmaterial
18 deutliche herabgesetzt werden, so daß die Häufigkeit
für das Auftreten eines Abfallens der Stehspannung des Chips und für das Auftreten von Kurzschlüssen
reduziert werden können, und es werden die Produktionsausbeute sowie die Zuverlässigkeit des Chips verbessert.
(2) Bei dem Halbleiterlaser-Chip der vorliegenden
Erfindung ist der größte Teil der Randkanten der Anode einige ym von der Randkante des Isolationsfilmes nach
innen versetzt (eingeengt) und es ist ebenfalls ein kennzeichnendes Merkmal, daß entsprechend dem obigen
Punkt (1) die p-n-Grenze kurz ist. Daher ist es selbst dann, wenn das Abscheiden von Fremdmaterie wie auch
das Überhängen des Elektrodenmaterials auftreten, es nicht wahrscheinlich, daß ein Abfallen der Stehspannung
und Kurzschlüsse auftreten, und die Produktionsausbeute und die Zuverlässigkeit des Chips können demzufolge
verbessert werden.
(3) Bei der Halbleiterlaservorrichtung nach dieser Erfindung ist der Drahtverbindungsteil oberhalb des
Substrates angeordnet, wo die Laseroszillation nicht beeinflußt wird. Daher werden selbst beim Drahtbonden
die Chipeigenschaften nicht verschlechtert, der Chip hat eine hohe Qualität; damit kann die Produktionsausbeute verbessert werden.
(4) Aufgrund der oben beschriebenen Wirkungen (1) bis
(3) können die Produktionsausbeute wie auch die Zuverlässigkeit
des Chips mit der vorliegenden Erfindung verbessert werden, so daß die Produktionskosten reduziert
werden können.
Obgleich die vorliegende Erfindung unter Bezugnahme auf die beiden bevorzugten Ausführungsbeispiele beschrieben
worden ist, kann die vorliegende Erfindung natürlich in verschiedener Art und Weise abgeändert und
modifiziert werden, ohne daß man sich von ihrem Grundgedanken entfernt.
Obgleich die vorangehende Beschreibung hauptsächlieh
den Fall behandelt hat, bei dem die Erfindung auf die Herstellung eines Halbleiterlaser-Chips für
optische Kommunikation angewendet wird, was der Hintergrund der Erfindung ist, ist die Erfindung hierauf
nicht beschränkt, sondern kann beispielsweise auch auf die Herstellung von Halbleiterlaser-Chips für
die Datenverarbeitung angewendet werden.
Die vorliegende Erfindung kann schließlich auch auf Halbleiterlaser-Chips mit vergrabener HeteroStruktur
angewendet werden.
Claims (3)
- STKEHL SCHÜBEL-HOPF SCHULZ 3509441WIDENMAYERSTKASSE 17, D-8000 MÜNCHEN 22HITACHI, LTD.
DEA-26 95415. März 1985Halbleiterlaser-ChipPATENT ANSPRÜCHE j.1 .·' Halbleiterlaser-Chip mit(1) einem Halbleitersubstrat (V, 100) eines ersten \ Leitungstyps; und mit(2) einem Lichtemissionsteil, der teilweise auf demHalbleitersubstrat (V, 100) des ersten Leitungstyps angeordnet ist,
gekennzeichnet durch(a) eine erste Halbleiterschicht (21, 200) des ersten Leitungstyps, die mit dem Halbleitersubstrat (1', 100) des ersten Leitungstyps in Kontakt kommt;(b) eine aktive Schicht (31, 300), die in Kontakt mit der ersten Halbleiterschicht (21, 200) des ersten Leitungstyps kommt;(c) eine zweite Halbleiterschicht (41, 400) eineszweiten Leitungstyps, die in Kontakt mit der aktiven Schicht kommt;(d) eine dritte Halbleiterschicht (6f, 600) des zweiten Leitungstyps, die in Kontakt mit der ersten Halbleiterschicht (21, 200) des ersten Leitungstyps kommt und zwischen der ein Teil der ersten HaIbleiterschicht des ersten Leitungstyps, die aktive Schicht (31 ', 300) und ein Teil der zweiten Halbleiterschicht (4a1, 400) des zweiten Leitungstyps angeordnet sind; und durch(e) eine vierte Halbleiterschicht (7', 700) des ersten Leitungstyps, die in Kontakt mit der dritten Halbleiterschicht des zweiten Leitungstyps kommt, und zwischen der sich die zweite Halbleiterschicht des zweiten Leitungstyps befindet. - 2. Halbleiterlaser-Chip nach Anspruch 1, dadurch gekennzeichnet, daß die erste Halbleiterschicht des ersten Leitungstyps, die aktive Schicht, die zweite Halbleiterschicht des zweiten Leitungstyps, die dritte Halbleiterschicht des zweiten Leitungstyps und die vierte Halbleiterschicht des ersten Leitungstyps jeweils aus einem InP-Verbindungshalbleiter bestehen.
- 3. Halbleiterlaser-Chip nach Anspruch 1 oder 2, dadurch gekennz eichnet, daß der Lichtemissionsteil an einer Stelle endet, diein einer zur Emissionsrichtung des Laserlichtes im wesentlichen senkrechten Richtung weiter innen liegt als die Seitenwand des Halbleitersubstrates.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59049033A JPH0652818B2 (ja) | 1984-03-16 | 1984-03-16 | 半導体レーザ素子の製造方法 |
JP59050929A JPS60195983A (ja) | 1984-03-19 | 1984-03-19 | 半導体レ−ザ素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3509441A1 true DE3509441A1 (de) | 1985-09-26 |
DE3509441C2 DE3509441C2 (de) | 1998-12-17 |
Family
ID=26389385
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3509441A Expired - Fee Related DE3509441C2 (de) | 1984-03-16 | 1985-03-15 | Halbleiterlaser-Chip |
Country Status (3)
Country | Link |
---|---|
US (2) | US4731790A (de) |
DE (1) | DE3509441C2 (de) |
GB (1) | GB2156584B (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3605925A1 (de) * | 1986-02-25 | 1987-08-27 | Standard Elektrik Lorenz Ag | Halbleiterlaser |
DE3608359A1 (de) * | 1986-03-13 | 1987-09-17 | Standard Elektrik Lorenz Ag | Heterostrukturlaser |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
USRE34378E (en) * | 1984-03-16 | 1993-09-14 | Hitachi, Ltd. | Light emitting device with improved electrode structure to minimize short circuiting |
US4870468A (en) * | 1986-09-12 | 1989-09-26 | Kabushiki Kaisha Toshiba | Semiconductor light-emitting device and method of manufacturing the same |
FR2613547B1 (fr) * | 1987-04-01 | 1989-06-23 | Cit Alcatel | Laser semiconducteur a heterostructure enterree |
JPH02503047A (ja) * | 1987-04-16 | 1990-09-20 | シーメンス、アクチエンゲゼルシヤフト | 埋め込まれた活性層と側方に対する電流閉じ込め構造とを備えたレーザダイオードとその製造方法 |
US5084410A (en) * | 1987-10-15 | 1992-01-28 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor devices |
US4864370A (en) * | 1987-11-16 | 1989-09-05 | Motorola, Inc. | Electrical contact for an LED |
JPH03256386A (ja) * | 1990-03-06 | 1991-11-15 | Hitachi Ltd | 半導体レーザ、その製造方法及び光通信システム |
JP2823476B2 (ja) * | 1992-05-14 | 1998-11-11 | 三菱電機株式会社 | 半導体レーザおよびその製造方法 |
KR100361593B1 (ko) * | 2000-11-23 | 2002-11-22 | 주식회사일진 | 볼록 요철을 갖는 광학집적회로 소자, 그 제조방법, 그광학집적 회로 소자를 이용하여 제조한 광통신용 송수신장치의 모듈 |
EP1282208A1 (de) * | 2001-07-30 | 2003-02-05 | Agilent Technologies, Inc. (a Delaware corporation) | Halbleiterlaserstruktur und Herstellungsverfahren |
JP3857141B2 (ja) * | 2002-01-07 | 2006-12-13 | 富士通株式会社 | 光半導体装置及びその製造方法 |
KR20120031697A (ko) * | 2010-09-27 | 2012-04-04 | 삼성전자주식회사 | 패키지 적층 구조 및 그 제조 방법 |
US9356422B2 (en) * | 2014-02-26 | 2016-05-31 | Applied Optoelectronics, Inc. | Scribe etch process for semiconductor laser chip manufacturing |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3036431A1 (de) * | 1979-09-28 | 1981-04-16 | Hitachi, Ltd., Tokyo | Halbleiterlaser |
US4349905A (en) * | 1980-07-22 | 1982-09-14 | Hewlett-Packard Company | Tapered stripe semiconductor laser |
DE2507357C2 (de) * | 1974-03-04 | 1983-08-11 | Hitachi, Ltd., Tokyo | Halbleiterbauelement und Verfahren zu seiner Herstellung |
US4426700A (en) * | 1980-05-09 | 1984-01-17 | Hitachi, Ltd. | Semiconductor laser device |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4210878A (en) * | 1976-01-20 | 1980-07-01 | Nippon Electric Co., Ltd. | Semiconductor laser element having a unitary film on a laser crystal and a heat sink thereof |
JPS52116185A (en) * | 1976-03-26 | 1977-09-29 | Hitachi Ltd | Mesa-type semiconductor laser |
EP0083697B1 (de) * | 1981-10-19 | 1987-09-09 | Nec Corporation | Zweikanaliger Planar-vergrabene-Heterostruktur-Laser |
JPS5873178A (ja) * | 1981-10-27 | 1983-05-02 | Fujitsu Ltd | 半導体発光装置 |
-
1985
- 1985-02-06 GB GB08502981A patent/GB2156584B/en not_active Expired
- 1985-03-15 US US06/712,028 patent/US4731790A/en not_active Expired - Fee Related
- 1985-03-15 DE DE3509441A patent/DE3509441C2/de not_active Expired - Fee Related
-
1987
- 1987-09-17 US US07/098,198 patent/US4849982A/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2507357C2 (de) * | 1974-03-04 | 1983-08-11 | Hitachi, Ltd., Tokyo | Halbleiterbauelement und Verfahren zu seiner Herstellung |
DE3036431A1 (de) * | 1979-09-28 | 1981-04-16 | Hitachi, Ltd., Tokyo | Halbleiterlaser |
US4426700A (en) * | 1980-05-09 | 1984-01-17 | Hitachi, Ltd. | Semiconductor laser device |
US4349905A (en) * | 1980-07-22 | 1982-09-14 | Hewlett-Packard Company | Tapered stripe semiconductor laser |
Non-Patent Citations (2)
Title |
---|
JP-Z.: "Hitachi Review", 65, 1983, H. 10, S.39-48 * |
Nikker Electronics, Sept. 1981, Nikker-McGraw- Hill, S. 138-151 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3605925A1 (de) * | 1986-02-25 | 1987-08-27 | Standard Elektrik Lorenz Ag | Halbleiterlaser |
DE3608359A1 (de) * | 1986-03-13 | 1987-09-17 | Standard Elektrik Lorenz Ag | Heterostrukturlaser |
Also Published As
Publication number | Publication date |
---|---|
GB2156584B (en) | 1987-11-04 |
US4731790A (en) | 1988-03-15 |
GB8502981D0 (en) | 1985-03-06 |
DE3509441C2 (de) | 1998-12-17 |
GB2156584A (en) | 1985-10-09 |
US4849982A (en) | 1989-07-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102006046449B4 (de) | Verfahren zur Herstellung einer vertikal strukturierten Leuchtdiode | |
EP1592072B1 (de) | Halbleiterchip für die Optoelektronik und Verfahren zu dessen Herstellung | |
DE3919462C2 (de) | ||
DE3509441C2 (de) | Halbleiterlaser-Chip | |
DE10045149A1 (de) | Licht emittierende Diode und Verfahren zu deren Herstellung | |
DE10042947A1 (de) | Strahlungsemittierendes Halbleiterbauelement auf GaN-Basis | |
EP2057696B1 (de) | Optoelektronischer halbleiterchip und verfahren zur dessen herstellung | |
DE19517697A1 (de) | Strahlungsemittierende Diode | |
DE10204386A1 (de) | Leuchtdiode und Verfahren zu ihrer Herstellung | |
DE10320376B4 (de) | Optische Halbleitervorrichtung und Verfahren zu deren Herstellung | |
WO2014095556A1 (de) | Verfahren zum herstellen von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip | |
DE2713298C3 (de) | Halbleiterlaser | |
DE19945672A1 (de) | Verfahren zum Herstellen einer Licht emittierenden Diode | |
DE19632626A1 (de) | Verfahren zum Herstellen von Halbleiterkörpern mit MOVPE-Schichtenfolge | |
WO2007124737A1 (de) | Strahlungsemittierender halbleiterkörper mit trägersubstrat und verfahren zur herstellung eines solchen | |
DE112017003572T5 (de) | Ultraviolette lichtemittierende diode | |
DE112015002379B4 (de) | Verfahren zur Herstellung eines optoelektronischen Halbleiterchips sowie optoelektronischer Halbleiterchip | |
DE3502326A1 (de) | Licht emittierender chip und damit arbeitende optische kommunikationsvorrichtung | |
DE10147886B4 (de) | Lumineszenzdiode mit vergrabenem Kontakt und Herstellungsverfahren | |
DE112021000892T5 (de) | Halbleiterbauteil, ein dieses aufweisendes halbleitergehäuse, und verfahren zur herstellung eines halbleiterbauteils | |
DE19905526C2 (de) | LED-Herstellverfahren | |
DE10026262A1 (de) | Vcsel | |
DE3527269C2 (de) | ||
DE69925547T2 (de) | Herstellung der Endflächen von Laserdioden durch Epitaxie auf Basis von III-V Materialien | |
DE4445566A1 (de) | Verfahren zur Herstellung einer optischen integrierten Schaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
8128 | New person/name/address of the agent |
Representative=s name: STREHL, P., DIPL.-ING. DIPL.-WIRTSCH.-ING. SCHUEBE |
|
8110 | Request for examination paragraph 44 | ||
8125 | Change of the main classification |
Ipc: H01S 3/085 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |