JPS6235626A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6235626A JPS6235626A JP17620185A JP17620185A JPS6235626A JP S6235626 A JPS6235626 A JP S6235626A JP 17620185 A JP17620185 A JP 17620185A JP 17620185 A JP17620185 A JP 17620185A JP S6235626 A JPS6235626 A JP S6235626A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- film
- layer
- inp
- sio2 film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Weting (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要コ
干渉露光して縞状に凹凸のある保護膜マスクを形成し、
その保護膜マスクに、よって前記半導体基板をメサエッ
チングする。
その保護膜マスクに、よって前記半導体基板をメサエッ
チングする。
［産業上の利用分野］
本発明は半導体装置の製造方法のうち、特に、メサエッ
チングにおける保護膜マスクの形状に関する。
チングにおける保護膜マスクの形状に関する。
フォトプロセスを用いて、半導体基板をエツチングして
パターンニングする際には、レジスト膜やその他の保護
膜のマスクが必要である。そうして、マスクのパターン
をそのまま転写した高精度なパターンが、半導体基板面
に形成されるのが通例である。
パターンニングする際には、レジスト膜やその他の保護
膜のマスクが必要である。そうして、マスクのパターン
をそのまま転写した高精度なパターンが、半導体基板面
に形成されるのが通例である。
しかし、メサエッチングのように、半導体基板のエツチ
ング深さが十分に大きい場合にはマスクの側面下部への
ザイドエソチングを避けることはできない。このような
場合のマスクについては、以後の工程に悪い影響が及ば
ないように、十分に配慮しなければならない。
ング深さが十分に大きい場合にはマスクの側面下部への
ザイドエソチングを避けることはできない。このような
場合のマスクについては、以後の工程に悪い影響が及ば
ないように、十分に配慮しなければならない。
［従来の技術と発明が解決しようとする問題点］例えば
、ｍ−ｖ属半導体からなる埋込型半導体レーザを作成す
る製造工程に、そのようなメサエッチング必要になる。
、ｍ−ｖ属半導体からなる埋込型半導体レーザを作成す
る製造工程に、そのようなメサエッチング必要になる。
第２図は光通信の光源として利用されるＩｎＧａＡｓ
Ｐ／ＩｎＰ系埋込型半導体レーザの断面図を示しており
、埋込型は埋め込まれた局所的な活性層から効率的にレ
ーザ発振が行なえる構造である。図において、１はｎ−
１ｎＰ基板、２はｎ−１ｎＰバッファ層、３はｎ Ｉ
ｎＧａＡｓ Ｐ活性層、４はｐ−１ｎＰクラッド層、５
は絶縁膜、６は生電極、７は一電極。
Ｐ／ＩｎＰ系埋込型半導体レーザの断面図を示しており
、埋込型は埋め込まれた局所的な活性層から効率的にレ
ーザ発振が行なえる構造である。図において、１はｎ−
１ｎＰ基板、２はｎ−１ｎＰバッファ層、３はｎ Ｉ
ｎＧａＡｓ Ｐ活性層、４はｐ−１ｎＰクラッド層、５
は絶縁膜、６は生電極、７は一電極。
８が埋込層を示している。
埋込層８はｐ−ＩｎＰ埋込層８１とｎ −ＩｎＰ埋込層
８２とからなり、上記のバッファ層２やクラッド層４に
対し逆接合して、電流が阻止されている。
８２とからなり、上記のバッファ層２やクラッド層４に
対し逆接合して、電流が阻止されている。
ところで、このような埋込層８を形成する形成工程順断
面図を第３図（ａｌ〜（Ｃ１に示している。まず、同図
（ａｌに示すように、ｎ−１ｎＰ基板１の上にｎ−Ｉｎ
Ｐ層２（膜厚約２ μｍ） 、 ｎ−ＩｎＧａＡｓＰ
層３（膜厚０．１５μｍ）およびｐ−ＩｎＰｎ複層膜厚
１．５μｍ）を順次にエピタキシャル成長したのち、そ
の上面に膜厚０．１μｍ程度の二酸化シリコン膜（Ｓｉ
Ｏ’２膜）を被着し、５ｉ０２膜１ｏをフォトプロセス
によってパターンニングして５ｉ０２膜マスク１゜を形
成する。
面図を第３図（ａｌ〜（Ｃ１に示している。まず、同図
（ａｌに示すように、ｎ−１ｎＰ基板１の上にｎ−Ｉｎ
Ｐ層２（膜厚約２ μｍ） 、 ｎ−ＩｎＧａＡｓＰ
層３（膜厚０．１５μｍ）およびｐ−ＩｎＰｎ複層膜厚
１．５μｍ）を順次にエピタキシャル成長したのち、そ
の上面に膜厚０．１μｍ程度の二酸化シリコン膜（Ｓｉ
Ｏ’２膜）を被着し、５ｉ０２膜１ｏをフォトプロセス
によってパターンニングして５ｉ０２膜マスク１゜を形
成する。
次いで、第３図（ｂｌに示すように、５ｉ０２膜マスク
１０を保護マスクにして、上記のエピタキシャル成長層
をエツチングしてメサ構造に形成する。エツチング剤は
ブロム（Ｂｒ２ 、）とメタノールとの混合液を用いる
。その時、エツチング量が多いから、５ｉ０２膜マスク
１０の下面をもサイドエツチングされて、図のようにひ
さし部Ｈが形成される。
１０を保護マスクにして、上記のエピタキシャル成長層
をエツチングしてメサ構造に形成する。エツチング剤は
ブロム（Ｂｒ２ 、）とメタノールとの混合液を用いる
。その時、エツチング量が多いから、５ｉ０２膜マスク
１０の下面をもサイドエツチングされて、図のようにひ
さし部Ｈが形成される。
次いで、第３図（Ｃ１に示すように、液相エピタキシャ
ル成長法によってｐ−１ｎＰ埋込層８１とｎ−ＩｎＰ埋
込層８２とを積層して、ｎ −ＩｎＧａＡｓ Ｐ活性層
３を埋没させる。この場合、５ｔ０２膜の上にはＩｎＰ
は成長せず、所謂、選択的なエピタキシャル成長が行な
われる。
ル成長法によってｐ−１ｎＰ埋込層８１とｎ−ＩｎＰ埋
込層８２とを積層して、ｎ −ＩｎＧａＡｓ Ｐ活性層
３を埋没させる。この場合、５ｔ０２膜の上にはＩｎＰ
は成長せず、所謂、選択的なエピタキシャル成長が行な
われる。
しかし、この液相エピタキシャル成長°法によって埋没
層を成長する際、上記のひさし部Ｈが存在するために良
好な成長が行なわれ難く、また、成長中にひさし部が折
損したり、５ｉ０２膜マスクが剥がれたりする不具合が
生じる。
層を成長する際、上記のひさし部Ｈが存在するために良
好な成長が行なわれ難く、また、成長中にひさし部が折
損したり、５ｉ０２膜マスクが剥がれたりする不具合が
生じる。
本発明は、このような不具合をなくして、良好な処理が
行なわれる半導体装置の製造方法を提案するものである
。
行なわれる半導体装置の製造方法を提案するものである
。
［問題点を解決するための手段」
その目的は、半導体基板上に設けた保護膜を、干渉露光
によって縞状に凹凸のあるマスクに形成し、該保護膜マ
スクによって前記半導体基板をメサエッチングする工程
が含まれる半導体装置の製造方法によって達成される。
によって縞状に凹凸のあるマスクに形成し、該保護膜マ
スクによって前記半導体基板をメサエッチングする工程
が含まれる半導体装置の製造方法によって達成される。
［作用コ
即ち、本発明は凹凸のあるマスクを設け、メサエッチン
グによってマスクのひさし部が形成されても、容易に折
損されるようにしておく。
グによってマスクのひさし部が形成されても、容易に折
損されるようにしておく。
その凹凸のあるマスクを干渉露光によって形成するもの
である。
である。
［実施例］
以下、図面を参照して実施例によって詳細に説明する。
第１図（ａｌ〜（ｆ）は本発明にかかる形成工程順断面
図を示しており、まず、同図（ａｌに示すように、ｎ−
ＩｎＰ基板１の上にｎ−ＩｎＰ層２（膜厚約２μｍ）
、 ｎ−ＩｎＧａＡｓＰ層３（膜厚０．１５μｍ）お
よびｐ−ＩｎＰ層４（膜厚１．５μｍ）を順次にエピタ
キシャル成長し、更に、その表面に膜厚０．１μｍ程度
の５ｉ０２膜１１を被着する。
図を示しており、まず、同図（ａｌに示すように、ｎ−
ＩｎＰ基板１の上にｎ−ＩｎＰ層２（膜厚約２μｍ）
、 ｎ−ＩｎＧａＡｓＰ層３（膜厚０．１５μｍ）お
よびｐ−ＩｎＰ層４（膜厚１．５μｍ）を順次にエピタ
キシャル成長し、更に、その表面に膜厚０．１μｍ程度
の５ｉ０２膜１１を被着する。
次いで、第１図（ｂ）に示すように、その上面に膜厚２
０００〜３０００人のレジスト膜１２を塗布し、その膜
面をレーザ光を用いて干渉露光して現像する。干渉露光
とは２つの光源からの光をお互に干渉させて露光する方
法で、そのように露光したレジスト膜を現像すると、例
えば、０．３μｍ幅の周期で縞状にレジスト膜が形成さ
れる。そのレジスト膜１２をマスクにして、５ｉ０２膜
を弗酸で軽くエツチングすると、同じ周期で凹凸のある
５ｉ０２膜１１が形成される。５ｉ０２膜１１の膜厚は
凹部で０．０２μｍ。
０００〜３０００人のレジスト膜１２を塗布し、その膜
面をレーザ光を用いて干渉露光して現像する。干渉露光
とは２つの光源からの光をお互に干渉させて露光する方
法で、そのように露光したレジスト膜を現像すると、例
えば、０．３μｍ幅の周期で縞状にレジスト膜が形成さ
れる。そのレジスト膜１２をマスクにして、５ｉ０２膜
を弗酸で軽くエツチングすると、同じ周期で凹凸のある
５ｉ０２膜１１が形成される。５ｉ０２膜１１の膜厚は
凹部で０．０２μｍ。
凸部では０．１μｍ程度にする。
次いで、第１図ｆｃ）に示すように、レジスト膜１２を
除去した後、再びフォトプロセスを用いて、５ｉ０２膜
をパターンニングして、５ｉ０２膜マスク１１を形成す
る。次いで、第１図（ｄ）に示すように、５ｉ０２膜マ
スク１１をマスクにして、上記のエピタキシャル成長層
をエツチングしてメサ構造に形成する。エツチング剤は
ブロム（Ｂｒ２）：メタノール＝０．３ ： ３０ｃｃ
の混合液である。その際、５ｉ０２膜マスク１０の下面
もサイドエツチングされて、ひさし部が形成されるが、
５ｉ０２膜マスク１１は凹凸があって機械的に弱くなっ
ているため、エツチング後の水洗等によって、同図ｔｅ
ｌに示すように、ひさし部は除去される。。
除去した後、再びフォトプロセスを用いて、５ｉ０２膜
をパターンニングして、５ｉ０２膜マスク１１を形成す
る。次いで、第１図（ｄ）に示すように、５ｉ０２膜マ
スク１１をマスクにして、上記のエピタキシャル成長層
をエツチングしてメサ構造に形成する。エツチング剤は
ブロム（Ｂｒ２）：メタノール＝０．３ ： ３０ｃｃ
の混合液である。その際、５ｉ０２膜マスク１０の下面
もサイドエツチングされて、ひさし部が形成されるが、
５ｉ０２膜マスク１１は凹凸があって機械的に弱くなっ
ているため、エツチング後の水洗等によって、同図ｔｅ
ｌに示すように、ひさし部は除去される。。
次いで、第１図（ｆ）に示すように、５ｉ０２膜マスク
１１をマスクとして、ｐ−ＩｎＰ埋込層８１とｎ−Ｉｎ
Ｐ埋込層８２とを選択的に液相エピタキシャル成長して
、活性層３を埋没させる。
１１をマスクとして、ｐ−ＩｎＰ埋込層８１とｎ−Ｉｎ
Ｐ埋込層８２とを選択的に液相エピタキシャル成長して
、活性層３を埋没させる。
上記は一実施例であるが、このように形成すれば、ひさ
し部に邪魔されることなく、良好な埋没層の液層成長を
おこなうことができる。
し部に邪魔されることなく、良好な埋没層の液層成長を
おこなうことができる。
また、上記は凹凸のあるマスクとしてＳｉＯ２膜の例で
説明したが、その他のマスク、例えば、窒化シリコン膜
を用いても良い。
説明したが、その他のマスク、例えば、窒化シリコン膜
を用いても良い。
［発明の効果］
以上の説明から明らかなように、本発明によればメサエ
ッチングの必要な製造工程を有する半導体装置の高品質
化に寄与するものである。
ッチングの必要な製造工程を有する半導体装置の高品質
化に寄与するものである。
第１図（ａｌ〜（ｆｌは本発明にかかる形成工程順断面
図、第２図はＩｎＰ系埋込型半導体レーザの断面図、第
３図（ａ）〜（Ｃ１は従来の形成工程順断面図である。 図において、 １はｎ −１ｎＰ基板、 ２はｎ−１ｎＰバッファ層、 ３はｎ −１ｎＧａＡｓ Ｐ活性層、 ４はｐ−ＩｎＰクラッド層、 ８１はｐ −ＩｎＰ埋込層、 ８２はｎ −ＩｎＰ埋込
層、１０、１１は５ｉ０２膜マスク、 １２はレジスト膜 葎−胎形ハ丁荏η々鱈面国 １ｎＰ果１０と’ｎ’！Δ半レーサ“し度ケ面間第 ２
図
図、第２図はＩｎＰ系埋込型半導体レーザの断面図、第
３図（ａ）〜（Ｃ１は従来の形成工程順断面図である。 図において、 １はｎ −１ｎＰ基板、 ２はｎ−１ｎＰバッファ層、 ３はｎ −１ｎＧａＡｓ Ｐ活性層、 ４はｐ−ＩｎＰクラッド層、 ８１はｐ −ＩｎＰ埋込層、 ８２はｎ −ＩｎＰ埋込
層、１０、１１は５ｉ０２膜マスク、 １２はレジスト膜 葎−胎形ハ丁荏η々鱈面国 １ｎＰ果１０と’ｎ’！Δ半レーサ“し度ケ面間第 ２
図
Claims (2)
- （１）半導体基板上に設けた保護膜を、縞状に凹凸のあ
るマスクに形成し、該保護膜マスクによつて前記半導体
基板をメサエッチングし、該エッチング部分に埋込層を
形成する工程が含まれてなることを特徴とする半導体装
置の製造方法。 - （２）上記半導体基板をIII−Ｖ属半導体基板とし、上
記保護膜を二酸化シリコン膜としたことを特徴とする特
許請求の範囲第１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17620185A JPS6235626A (ja) | 1985-08-09 | 1985-08-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17620185A JPS6235626A (ja) | 1985-08-09 | 1985-08-09 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6235626A true JPS6235626A (ja) | 1987-02-16 |
Family
ID=16009389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17620185A Pending JPS6235626A (ja) | 1985-08-09 | 1985-08-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6235626A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5786234A (en) * | 1995-10-17 | 1998-07-28 | Mitsubishi Denki Kabushiki Kaisha | Method of fabricating semiconductor laser |
-
1985
- 1985-08-09 JP JP17620185A patent/JPS6235626A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5786234A (en) * | 1995-10-17 | 1998-07-28 | Mitsubishi Denki Kabushiki Kaisha | Method of fabricating semiconductor laser |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2827326B2 (ja) | 半導体レーザの製造方法 | |
| JP2002368337A (ja) | 半導体光機能素子およびその製造方法 | |
| JP2742391B2 (ja) | 半導体の光集積回路の製造方法 | |
| JP2003283047A (ja) | リッジ導波路型分布帰還レーザ | |
| JPS6235626A (ja) | 半導体装置の製造方法 | |
| JP2002217446A (ja) | 光半導体集積素子及びその製造方法 | |
| JP3047049B2 (ja) | 埋込み構造半導体レーザの製造方法 | |
| US5360763A (en) | Method for fabricating an optical semiconductor device | |
| JPH0716081B2 (ja) | 半導体発光装置 | |
| KR100319774B1 (ko) | 자동정렬 구조의 평면 매립형 반도체 레이저 제조방법 | |
| JPS62199021A (ja) | 半導体装置の製造方法 | |
| JP2000269604A (ja) | 半導体レーザダイオードとその製造方法 | |
| JPH0824208B2 (ja) | 半導体レ−ザの製造法 | |
| JPH08139411A (ja) | 半導体レーザの製造方法 | |
| JP2892122B2 (ja) | 半導体レーザの製造方法 | |
| KR100281917B1 (ko) | 레이저 다이오드 제조방법 | |
| JPH0158676B2 (ja) | ||
| JP2002071992A (ja) | 光半導体素子の製造方法 | |
| JPH09260775A (ja) | 光半導体装置の製造方法，及び光半導体装置 | |
| JPH04293286A (ja) | 半導体レーザ素子の製造方法 | |
| JP2752535B2 (ja) | 半導体レーザ装置及びその製造方法 | |
| US20010036697A1 (en) | Method of fabricating semiconductor laser diode | |
| JPH04133315A (ja) | 半導体装置の製造方法 | |
| JPH09293926A (ja) | 半導体装置およびその製造方法 | |
| JPH0449275B2 (ja) |