JPH04293286A - 半導体レーザ素子の製造方法 - Google Patents

半導体レーザ素子の製造方法

Info

Publication number
JPH04293286A
JPH04293286A JP5751391A JP5751391A JPH04293286A JP H04293286 A JPH04293286 A JP H04293286A JP 5751391 A JP5751391 A JP 5751391A JP 5751391 A JP5751391 A JP 5751391A JP H04293286 A JPH04293286 A JP H04293286A
Authority
JP
Japan
Prior art keywords
layer
mask
mesa
semiconductor laser
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5751391A
Other languages
English (en)
Inventor
Mitsushi Yamada
山田 光志
Takashi Ushikubo
牛窪 孝
Saeko Oshiba
小枝子 大柴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP5751391A priority Critical patent/JPH04293286A/ja
Publication of JPH04293286A publication Critical patent/JPH04293286A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、埋込みダブルヘテロ
構造の半導体レーザ素子を製造する方法に関する。
【0002】
【従来の技術】この種の埋込みヘテロ構造(BH)半導
体レーザ素子には、種々の構造のものが提案されており
、その一例が文献I:「アイイーイーイー  ジャーナ
ル  オブコンタム  エレクトロニクス(IEEE 
 JOURNAL  OF  QUANTUM  EL
ECTRONICS)Vol.QE−17,No.5,
(1981)pp.640−645」に開示されている
【0003】この発明の説明に先立ち、この文献に開示
された従来の半導体レーザ素子の製造方法の工程につき
、図6の(A)〜(D)を参照して、簡単に説明する。
【0004】まず、(100)面を主表面とするn−I
nP基板(ウエハともいう。)10上にn−InP下側
クラッド層12、InGaAsP活性層14、p−In
GaAsPアンチメルトバック層16、p−InP上側
クラッド層18およびp−InGaAsPキャップ層2
0を順次にエピタキシャル成長で形成し、図6の(A)
に示すような構造体を得る。ここで、下側クラッド層1
2、活性層14、アンチメルトバック層16および上側
クラッド層18がダブルヘテロ構造22を構成している
【0005】次に、フォトリソエッチング技術を用いて
、このキャップ層20上に、例えば二酸化珪素(SiO
2)等の適当なマスクパターン24を形成した後、<0
11>方向に延在する、適当なストライプ幅のメサスト
ライプ部26を形成し、図6の(B)に示すような構造
体を得る。尚、当然ながら、このメサストライプ部も2
6もダブルヘテロ構造となっている。このエッチングは
ウエットエッチングであって、ブロムメタノール系混合
液を用いてキャップ層20の表面から下側クラッド層1
2の中途まで行うか、或いは、四元系材料層に対しては
ブロムメタノール系混合液を用い、また、二元系材料層
に対しては塩酸系混合液を用いて行う。
【0006】次に、図6の(B)の構造体の上側であっ
てマスクパターン24より下側全面に2回目の液相エピ
タキシャル(LPE)成長を行って、下側ブロック層で
あるp−InPブロック層30および上側ブロック層で
あるn−InP層32およびp−InP埋込み層34を
順次に形成し、図6の(C)に示す構造体を得る。
【0007】次に、マスクパターン20除去した後、適
当な上側および下側電極層36および38を形成して、
図6の(D)に示すような半導体レーザ素子を得ている
【0008】このような半導体レーザ素子は、通常は、
一枚のウエハに多数個同時に設けた後、各素子毎に適当
に分離して、個別の半導体レーザ素子として機能する。
【0009】
【発明が解決しようとする課題】しかしながら、上述し
た従来方法に従って形成された半導体レーザ素子は、2
回目の液相エピタキシャル成長の際の上側ブロック層3
2がメサストライプ部(以下、単にメサ部とも称する。 )26の上面近傍では膜厚が著しく薄く、メサ部26か
ら離れるに従って徐々にその厚みが増大する構造となっ
てしまう(例えば、文献II:「1989年秋季応用物
理学会講演予稿集、960頁(30p−ZG−17」お
よび文献III:「1989年春季応用物理学会講演予
稿集、960頁(4p−ZG−15」参照)。そのため
、メサ部26の近傍での電流ブロックの効果が減少する
と共に、メサ部26の脇を流れてしまうリーク電流Ir
を十分に抑えることが出来ず、従って、電流閾値が高く
なり、また、高注入電流領域での光出力の直線性が得ら
れなかった。
【0010】また、メサ部をウエットエッチングで形成
しているので、大面積ウエハに多数のレーザ素子を作り
込んだ場合には、全ての素子の特性を均一にすることが
むずかしかった。
【0011】
【課題を解決するための手段】この発明は、上述した従
来の問題点を解決を図ろうとして成されたものであり、
従って、この発明の目的は、メサ部近傍において電流ブ
ロック効果が大となる構造の半導体レーザ素子を製造す
る方法を提供することにある。
【0012】この目的の達成を図るため、この発明の製
造方法によれば、基板上に予備下側クラッド層、予備活
性層および予備上側クラッド層を有するダブルヘテロ構
造を形成する工程と、該予備上側クラッド層上に第一お
よび第二マスク層からなる2層マスクパターンを形成す
る工程と、該2層マスクパターンをマスクとして用いて
ダブルヘテロ構造のメサストライプ部をエッチング形成
する工程と、前記第一マスク層の両端部分をサイドエッ
チングし、よって前記メサストライプ部の表面のメサ幅
方向の両端部分をストライプ方向にわたり露出させる残
存マスク層を形成する工程と、前記第二マスク層を除去
する工程と、該第二マスク層の除去により得られた構造
体の、前記残存マスク層の上側を除いた全面に電流ブロ
ック層を形成する工程と、前記残存マスク層を除去した
後、得られた構造体の表面を平坦化する工程とを含むこ
とを特徴とする。
【0013】また、この発明の実施に当り、好ましくは
、第一マスク層を酸化珪素層とし、および第二マスク層
をハードベークフォトレジスト(HB−PR)層または
窒化珪素層とするのが良い。
【0014】
【作用】上述したこの発明の方法によれば、第一および
第二マスク層からなる2層マスクパターンをマスクとし
て用いてメサストライプ部を形成する。その後、第一マ
スク層の両端部分をサイドエッチングし、これによって
メサストライプ部の表面のメサ幅方向の両端部分をスト
ライプ方向にわたり露出させ、この露出表面を被覆しか
つメサストライプ部を埋込むようにして電流ブロック層
を形成する。従って、メサ部近傍においても、膜厚の厚
い電流ブロック層を形成することが出来、このメサ部の
脇を流れるリーク電流を従来よりも著しく低減出来る。
【0015】また、メサ部形成のためのエッチングをド
ライエッチングで行えば、大面積のウエハであっても各
素子毎のエッチングパターンを均一に出来るので、素子
特性も均一となる。
【0016】
【実施例】以下、図面を参照して、この発明の実施例に
つき説明する。尚、図は、この発明を理解出来る程度に
各構成成分の形状、寸法および配置関係を概略的に示し
てあるにすぎないので、この発明は図に示す構成例にの
み限定されるものではない。また、以下説明する実施例
は、単なる好適例であり、従って、種々の条件は以下説
明する実施例にのみ限定されるものではない。
【0017】図1の(A)〜(C)は、この発明の特徴
を説明するための工程図であり、図2の(A)〜(D)
および図3の(A)〜(C)はこの発明の一実施例の工
程図である。各図は主要工程段階で得られた構造体の断
面で示してある。尚、図1の(A)、(B)および(C
)は図2の(C)、(D)および図3の(B)にそれぞ
れ対応する図である。
【0018】まず、基板(ウエハともいう。)100と
して例えばn型InP基板を用い、その(100)主表
面上に予備下側クラッド層102、予備活性層104お
よび予備上側クラッド層106を有するダブルヘテロ(
DH)構造108を形成した後、この予備上側クラッド
層106上に予備第一マスク層110および予備第二マ
スク層112を形成する。この場合、予備下側クラッド
層102をn−InP層とし、予備活性層104をIn
GaAsP層としおよび予備上側クラッド層106をp
−InP層として、例えば液相エピタキシャル成長技術
を利用して、設計に応じた適当な膜厚にそれぞれ成膜す
る。また、予備第一マスク層110を酸化珪素(SiO
X:但しxは組成比を表わす数で1≦x≦2)層として
、好ましくは、1000〜2000オングストローム(
以下、A°で表わす。)の範囲内の適当な膜厚とする。 また、予備第二マスク層112は、ガラス転移を生ずる
温度以上でベーキングして得られるハードベークフォト
レジスト(以下、HB−PRと称する。)を少なくとも
0.5μm以上の膜厚で成膜するか、或いは、膜厚は特
に問わないが、窒化珪素(SiNX:但しxは組成比を
表わす数で1≦x)層を成膜する。
【0019】次に、通常のフォトリソエッチング技術を
用いて、ストライプ方向が基板100の結晶の<011
>方向となるようにマスクパターン114を形成する。 このようにして得られた構造体を図2の(B)に示す。 図中、2層マスクパターン114を構成する、残存した
予備第一および第二マスク層部分からそれぞれ形成され
ている第一および第二マスク層を110aおよび112
aで示す。
【0020】然る後、この2層マスクパターン114を
マスクとして用いて、好ましくは、ウエットエッチング
を行い、ダブルヘテロ構造(DH)のメサストライプ部
(メサ部とも称する。)120を形成して、図2の(C
)従って図1の(A)に示す構造体を得る。このとき用
いるエッチング液は、好ましくは、従来と同様なブロム
メタノール系混合液とするのが良い。その結果、メサ部
120はいわゆる逆メサ形状となっている。図中、メサ
部120を構成する予備下側クラッド層、予備活性層お
よび予備上側クラッド層の残存部分が、それぞれ、下側
クラッド層、活性層および上側クラッド層102a,1
04aおよび106aとなる。また、メサ部120を構
成していない残存下側クラッド層部分(これも下側クラ
ッド層を構成する部分である。)を102bで示してあ
る。このエッチングにより、好ましくは、メサ幅(活性
層104aの幅)が1.0〜1.5μm程度の範囲内の
値となるようにし、また、上側クラッド層104aの表
面からの深さが1.5〜2.0μm程度の範囲内の値と
なるようにするのが良い。
【0021】次に、第一マスク層110aの両端部分を
サイドエッチングし、よってメサストライプ部120の
メサ幅方向の両端部の表面部分120aをストライプ方
向にわたり露出させる残存マスク層122を形成して、
図2の(D)従って図1の(B)に示す構造体を得る。 この実施例では、このエッチングを、純水で適度に希釈
したフッ酸(HF)で、数秒間行う。そうすると、第一
および第二マスク層110aおよび112aのエッチン
グ速度差により、第一マスク層が速くサイドエッチング
される。メサ部120のメサ幅を上述したように1.0
〜1.5μmとする場合には、好ましくは、メサ部12
0の両肩から0.2〜0.3μm程度メサ幅方向に沿っ
て内側に、第一マスク層110aをエッチングするのが
良い。
【0022】次に、第二マスク層112aを従来通常の
方法で除去して図3の(A)に示す構造体を得る。
【0023】次に、第二マスク層112aの除去により
得られた構造体の、残存マスク層122の上面を除いた
全面に、液相エピタキシャル成長技術を用いて、電流ブ
ロック層130を形成し、図3の(B)従って図1の(
C)に示すような構造体を得る。この電流ブロック層1
30を形成するため、先ず、第一ブロック層126とし
てp−InP層を成長させ、続けて第二ブロック層12
8としてn−InP層を成長させて、この両者を以って
電流ブロック層130を構成する。この時、残存マスク
層122の側部のメサ部120の露出上面120a上に
第一ブロック層126が成長しないようにするため、こ
のブロック層126の厚みが、メサ部120の下側クラ
ッド層の残部102bの平坦面から最大でもメサ部12
0の上面までとなるように、この第一ブロック層126
の成長時間をコントロールすれば良い。然る後、第二ブ
ロック層128を成長させれば、この層128は残存マ
スク層122の両側のメサ部120の露出面120aお
よび第一ブロック層126上に、成長させることが出来
る。この第二ブロック層128の膜厚はその成長時間を
コントロールすれば良い。
【0024】次に、残存マスク層122を、適当な従来
技術を用いて、除去する。この除去によりメサ部120
の上面に形成される開口(窓)124の幅はメサ幅より
も狭い。尚、図中、この残存マスク層122の除去によ
り露出したメサ部120の露出面を120bで示してあ
る。従って、この窓124の両側の第二ブロック層12
8の壁の厚みは従来のブロック層に比べて著しく厚くな
っている。この残存マスク層122を除去した後、例え
ば液相エピタキシャル成長技術を用いて、p−InP埋
込み層132、p−InGaAsPキャップ層134を
形成して表面を平坦化する。その後、通常の方法を用い
て、上側電極層136および下側電極層138をそれぞ
れ形成して、図3の(C)に示すような半導体レーザ素
子を完成する。
【0025】図4はこの発明の方法の変形例に従って作
成した半導体レーザ素子の構造を示す断面図である。同
図において、機能の同一の構成成分については同一の符
号を付して示してある。この実施例では、図2の(A)
および(B)の工程と同様にして2層マスクパターン1
14を形成した後、メサ部120の形成をウエットエッ
チングではなくドライエッチングを用いて行う。例えば
、メサ部120の側壁への付着酸化物が少ない、好まし
くは、アルゴン(Ar)+塩素(Cl)系ガスを用いた
リアクティブイオンビームエッチング(RIBE)法を
用いて行うのが良い。このドライエッチング処理で形成
したメサ部120の側壁は、実質的に垂直メサ形状とな
る(図4に示す構造体)。また、RIBE法を用いると
、付着物がメサ部側壁に存在するが、サイドエッチング
の時のフッ酸処理によってこれらの付着物が除去される
。また、ドライエッチングであると、大面積のウエハで
あっても、各素子形成領域に対して実質的に同一のエッ
チングプロファイルを得ることが出来るので、同一のウ
エハを用いて形成された各素子の特性が均一となるとい
うメリットがある。
【0026】図5は、この発明の方法に従って作成した
半導体レーザ素子と従来構造の半導体レーザ素子との光
出力−注入電流特性の実験結果を示す図で、縦軸に光出
力をmW単位で示してあり、横軸に注入電流をmA単位
で示してある。図中、実線Iがこの発明に従って得られ
た構造の半導体レーザ素子の特性を示し、実線IIは図
2の(D)図に示すような第一マスク層110aにサイ
ドエッチングを行わないで、逆メサ形状のメサ部を形成
して、電流ブロック層(図6の32で示す電流ブロック
層に対応する)をメサ部近傍で肉薄とした、従来構造の
半導体レーザ素子の特性を示している。
【0027】図5に示す実線Iからも理解出来るように
、光出力は注入電流10mA以下で発生し始め、400
mA程度で100mW以上の出力となり、その間の直線
性が優れていることがわかる。一方、実線IIから理解
出来るように、光出力の発生は注入電流が10mA以上
となってからであり、また、400mA程度の注入電流
であても70〜80mW程度の出力しか得られず、さら
に、注入電流に対しての光出力の直線性が、この発明に
係るレーザ素子の場合に比べて遥に劣っていることがわ
かる。
【0028】この発明は、上述した実施例にのみ限定さ
れるものではなく、多くの変形または変更を行うことが
出来る。例えば、上述したウエットエッチングは二およ
び四元系半導体材料のエッチングに適用できるブロムメ
タノール系混合液を用いた例につき説明したが、四元系
材料に対してはブロムメタノール系混合液を用いおよび
二元系材料に対しては塩酸系混合液を用いて、メサ部形
成のエッチングを行っても良い。この場合、図には示し
てないが、メサ形状は垂直、或いは、順メサ形状となる
【0029】また、上述した実施例ではInP系のレー
ザ素子につき説明したが、この発明はGaAs系のレー
ザ素子にも適用出来ること明らかである。
【0030】
【発明の効果】上述した説明からも明らかなように、こ
の発明の半導体素子の製造方法によれば、2層マスクパ
ターンをマスクとして用いてメサストライプ部を形成し
た後、予備第一マスク層をサイドエッチングしてメサス
トライプ部の上面にメサ幅方向の幅よりも狭い第一マス
クを形成し、然る後、この第一マスクを利用して電流ブ
ロック層を形成するので、メサストライプ部の上部近傍
の電流ブロック層を厚く形成出来、従って、メサストラ
イプ部の脇を流れるリーク電流を著しく低減出来る。
【0031】従って、この発明に従って形成した半導体
レーザ素子は、従来よりも低閾値電流で動作し、しかも
、高注入電流領域においても光出力の直線性が従来より
も各段に優れている。
【0032】また、メサストライプ部をウエットエッチ
ングを用いて形成する場合には、メサストライプ部に不
所望な酸化物等の付着が無いので、また、ドライエッチ
ングを用いて形成する場合でも、その後のフッ酸処理で
付着酸化物の除去を行っているので、素子特性の優れた
半導体レーザ素子を製造することが出来る。
【図面の簡単な説明】
【図1】(A)〜(C)は、この発明の半導体レーザ素
子の製造方法の特徴を説明するための工程図である。
【図2】(A)〜(D)は、この発明の半導体レーザ素
子の製造方法の実施例の前半の工程の説明に供する工程
図であるである。
【図3】(A)〜(C)は、この発明の半導体レーザ素
子の製造方法の実施例の後半の工程の説明に供する工程
図である。
【図4】この発明の変形例の説明に供する半導体レーザ
素子の断面図である。
【図5】この発明に従って製造された半導体レーザ素子
と従来構成の半導体レーザ素子との光出力−注入電流特
性を説明するための図である。
【図6】(A)〜(D)は、従来の半導体レーザ素子の
製造方法の工程の説明に供する工程図である。
【符号の説明】
100:基板 102:予備下側クラッド層 102a,102b:下側クラッド層 104:予備活性層 104a:活性層 106:予備上側クラッド層 106a:上側クラッド層 108:DH構造 110:予備第一マスク層 110a:第一マスク層 112:予備第二マスク層 112a:第二マスク層 114:2層マスクパターン 120:メサストライプ部(メサ部) 120a:メサ部の露出面 122:残存マスク層 124:窓 126:第一ブロック層 128:第二ブロック層 130:電流ブロック層 132:埋込み層 134:キャップ層 136:上側電極層 138:下側電極層

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】  電流ブロック層を有する埋込みダブル
    ヘテロ構造の半導体レーザを製造する方法において、基
    板上に予備下側クラッド層、予備活性層および予備上側
    クラッド層を形成する工程と、該予備上側クラッド層上
    に第一および第二マスク層からなる2層マスクパターン
    を形成する工程と、該2層マスクパターンをマスクとし
    て用いてダブルヘテロ構造のメサストライプ部をエッチ
    ング形成する工程と、前記第一マスク層の両端部分をサ
    イドエッチングし、よって前記メサストライプ部の表面
    のメサ幅方向の両端部分をストライプ方向にわたり露出
    させる残存マスク層を形成する工程と前記第二マスク層
    を除去する工程と、該第二マスク層の除去により得られ
    た構造体の、前記残存マスク層の上側を除いた全面に電
    流ブロック層を形成する工程と、前記残存マスク層を除
    去した後、得られた構造体の表面を平坦化する工程とを
    含むことを特徴とする半導体レーザ素子の製造方法。
  2. 【請求項2】  請求項1に記載の第一マスク層を酸化
    珪素層とし、および第二マスク層をハードベークフォト
    レジスト(HB−PR)層または窒化珪素層とすること
    を特徴とする半導体レーザ素子の製造方法。
JP5751391A 1991-03-22 1991-03-22 半導体レーザ素子の製造方法 Withdrawn JPH04293286A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5751391A JPH04293286A (ja) 1991-03-22 1991-03-22 半導体レーザ素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5751391A JPH04293286A (ja) 1991-03-22 1991-03-22 半導体レーザ素子の製造方法

Publications (1)

Publication Number Publication Date
JPH04293286A true JPH04293286A (ja) 1992-10-16

Family

ID=13057820

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5751391A Withdrawn JPH04293286A (ja) 1991-03-22 1991-03-22 半導体レーザ素子の製造方法

Country Status (1)

Country Link
JP (1) JPH04293286A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0575209A (ja) * 1991-09-11 1993-03-26 Mitsubishi Electric Corp 半導体レーザ装置及びその製造方法
WO2019193679A1 (ja) * 2018-04-04 2019-10-10 三菱電機株式会社 半導体レーザおよびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0575209A (ja) * 1991-09-11 1993-03-26 Mitsubishi Electric Corp 半導体レーザ装置及びその製造方法
WO2019193679A1 (ja) * 2018-04-04 2019-10-10 三菱電機株式会社 半導体レーザおよびその製造方法
JPWO2019193679A1 (ja) * 2018-04-04 2020-12-10 三菱電機株式会社 半導体レーザおよびその製造方法
US11271369B2 (en) 2018-04-04 2022-03-08 Mitsubishi Electric Corporation Semiconductor laser and method for manufacturing same

Similar Documents

Publication Publication Date Title
JP2827326B2 (ja) 半導体レーザの製造方法
JPH04293286A (ja) 半導体レーザ素子の製造方法
JP4097950B2 (ja) 分布帰還型レーザ装置、半導体光装置および分布帰還型レーザ装置の製造方法
JP3047049B2 (ja) 埋込み構造半導体レーザの製造方法
US6399403B1 (en) Method of fabricating a semiconductor mesa device
JP4350227B2 (ja) 半導体結晶成長方法
JPS62199021A (ja) 半導体装置の製造方法
JPH0194690A (ja) 埋め込み型半導体レーザ素子の製造方法
JPH0824208B2 (ja) 半導体レ−ザの製造法
JPH05275797A (ja) 半導体レーザの製造方法
JP3132054B2 (ja) 埋込み構造半導体レーザの製造方法
JP2892122B2 (ja) 半導体レーザの製造方法
JPH04369886A (ja) 半導体レーザの製造方法
JPH06283816A (ja) 埋め込み構造半導体レーザとその製造方法
JPH06350197A (ja) 半導体装置の製造方法
JPH04133315A (ja) 半導体装置の製造方法
KR100281917B1 (ko) 레이저 다이오드 제조방법
JPH04229682A (ja) 半導体レーザの製造方法
JPH08139411A (ja) 半導体レーザの製造方法
JPS6235626A (ja) 半導体装置の製造方法
JPH10209568A (ja) 半導体光デバイスの製造方法
JP2002313783A (ja) 多角形半導体リングレーザの作製方法及び多角形半導体リングレーザ、多角形半導体リングレーザジャイロ
JPS6355996A (ja) 半導体発光素子
JPH0983060A (ja) 半導体レーザの製造方法
JPH0837338A (ja) 2重チャネル型プレーナ埋込み構造半導体レーザ及び その製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980514