JP2002313783A - 多角形半導体リングレーザの作製方法及び多角形半導体リングレーザ、多角形半導体リングレーザジャイロ - Google Patents
多角形半導体リングレーザの作製方法及び多角形半導体リングレーザ、多角形半導体リングレーザジャイロInfo
- Publication number
- JP2002313783A JP2002313783A JP2001114346A JP2001114346A JP2002313783A JP 2002313783 A JP2002313783 A JP 2002313783A JP 2001114346 A JP2001114346 A JP 2001114346A JP 2001114346 A JP2001114346 A JP 2001114346A JP 2002313783 A JP2002313783 A JP 2002313783A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- ring laser
- semiconductor ring
- polygonal
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 簡便なプロセスで高い位置合わせ精度を保持
した、多角形半導体リングレーザを作製する。 【解決手段】 図１（ｄ）において、第一のレジスト１
と第二のレジスト２とをマスクにしてドライエッチング
を追加して、コーナーミラー部でのみ活性層領域１２と
ｎ型ＡｌＧａＡｓクラッド層１１が露出するようにす
る。ドライエッチングの条件は、一回目のドライエッチ
ングの条件と同じである。この際ｎ型ＡｌＧａＡｓクラ
ッド層１１を全てエッチングしなくても良い。この工程
によりコーナーミラー部での反射率が向上する事にな
る。またコーナーミラー部は第一のレジスト１のパター
ンを維持したままセルフアラインにてエッチングが行わ
れており、二回のドライエッチングを通して位置ずれを
起こすことがない。最後に図１（ｅ）において、第一の
レジスト１と第二のレジスト２とをリムーバで剥離す
る。
した、多角形半導体リングレーザを作製する。 【解決手段】 図１（ｄ）において、第一のレジスト１
と第二のレジスト２とをマスクにしてドライエッチング
を追加して、コーナーミラー部でのみ活性層領域１２と
ｎ型ＡｌＧａＡｓクラッド層１１が露出するようにす
る。ドライエッチングの条件は、一回目のドライエッチ
ングの条件と同じである。この際ｎ型ＡｌＧａＡｓクラ
ッド層１１を全てエッチングしなくても良い。この工程
によりコーナーミラー部での反射率が向上する事にな
る。またコーナーミラー部は第一のレジスト１のパター
ンを維持したままセルフアラインにてエッチングが行わ
れており、二回のドライエッチングを通して位置ずれを
起こすことがない。最後に図１（ｅ）において、第一の
レジスト１と第二のレジスト２とをリムーバで剥離す
る。
Description
【０００１】
【発明が属する後術分野】本発明は少ない工程数、かつ
高位置精度で、多角形半導体リングレーザを作製する方
法、及びその方法で作製した多角形半導体リングレー
ザ、及びその多角形半導体リングレーザを利用したリン
グレーザジャイロに関する。
高位置精度で、多角形半導体リングレーザを作製する方
法、及びその方法で作製した多角形半導体リングレー
ザ、及びその多角形半導体リングレーザを利用したリン
グレーザジャイロに関する。
【０００２】
【従来の技術】図５はＪｏｕｒｎａｌ ｏｆ Ｖａｃｕ
ｕｍ Ｓｃｉｅｎｃｅ Ｔｅｃｈｎｏｌｏｇｙ Ｂ１２
（５）、１９９４、ｐ２９２９に記載されている多角形
半導体リングレーザの作製方法を表す図であり、コーナ
ーミラー部と光導波路部とでエッチング深さを異なるも
のにしてある。また、光導波路及びミラー部はセルフア
ラインにて形成されている。
ｕｍ Ｓｃｉｅｎｃｅ Ｔｅｃｈｎｏｌｏｇｙ Ｂ１２
（５）、１９９４、ｐ２９２９に記載されている多角形
半導体リングレーザの作製方法を表す図であり、コーナ
ーミラー部と光導波路部とでエッチング深さを異なるも
のにしてある。また、光導波路及びミラー部はセルフア
ラインにて形成されている。
【０００３】まず図５（ａ）において、ｋレーザ機能層
となるべき活性層領域５２とその上下に図示しないクラ
ッド層とがＧａＡｓ基板５１上に成長してあるものに、
ＳｉＯ2５３を成膜する。次いで第一レジスト５４を多
角形半導体リングレーザ光導波路の形状にパターニング
する。
となるべき活性層領域５２とその上下に図示しないクラ
ッド層とがＧａＡｓ基板５１上に成長してあるものに、
ＳｉＯ2５３を成膜する。次いで第一レジスト５４を多
角形半導体リングレーザ光導波路の形状にパターニング
する。
【０００４】次いで図５（ｂ）において、第一レジスト
５４をマスクにして、ＳｉＯ2５３を多角形半導体リン
グレーザ光導波路の形状にエッチングする。
５４をマスクにして、ＳｉＯ2５３を多角形半導体リン
グレーザ光導波路の形状にエッチングする。
【０００５】次いで図５（ｃ）において、第一レジスト
５４をリムーバーまたはアッシングにて除去し、その後
多角形半導体リングレーザ光導波路のコーナーミラーと
なる箇所を保護するように、第二のレジスト５５をパタ
ーニングする。
５４をリムーバーまたはアッシングにて除去し、その後
多角形半導体リングレーザ光導波路のコーナーミラーと
なる箇所を保護するように、第二のレジスト５５をパタ
ーニングする。
【０００６】次いで図５（ｄ）において、ＳｉＯ2５３
と第二のレジスト５５とをマスクにして、多角形半導体
リングレーザ光導波路の側壁となる部分を、ＧａＡｓ基
板５１を活性層領域５２に達しない深さまでドライエッ
チングして作製する。
と第二のレジスト５５とをマスクにして、多角形半導体
リングレーザ光導波路の側壁となる部分を、ＧａＡｓ基
板５１を活性層領域５２に達しない深さまでドライエッ
チングして作製する。
【０００７】次いで図５（ｅ）においてマスクとして機
能するＳｉＯ2５６を全面に成膜する。
能するＳｉＯ2５６を全面に成膜する。
【０００８】次いで図５（ｆ）において、第二レジスト
５５を用いてＳｉＯ2５６をリフトオフし、多角形半導
体リングレーザのコーナーミラーとなる箇所を露出させ
る。
５５を用いてＳｉＯ2５６をリフトオフし、多角形半導
体リングレーザのコーナーミラーとなる箇所を露出させ
る。
【０００９】次いで図５（ｇ）において、ＳｉＯ2５３
とＳｉＯ2５６とをマスクにして、ＧａＡｓ基板５１を
レーザ機能層の厚み程度の深さドライエッチングして、
多角形半導体リングレーザのコーナーミラー部を作製す
る。
とＳｉＯ2５６とをマスクにして、ＧａＡｓ基板５１を
レーザ機能層の厚み程度の深さドライエッチングして、
多角形半導体リングレーザのコーナーミラー部を作製す
る。
【００１０】最後に図５（ｈ）において、ＳｉＯ2５３
とＳｉＯ2５６とを除去することによって、コーナーミ
ラー部と光導波路部とでエッチング深さが異なる多角形
半導体リングレーザの作製が終了する。
とＳｉＯ2５６とを除去することによって、コーナーミ
ラー部と光導波路部とでエッチング深さが異なる多角形
半導体リングレーザの作製が終了する。
【００１１】このエッチング方法によれば、第一レジス
トのパターンの形状を正確に保持してセルフアラインで
異なる深さのエッチングが可能であり、何度もレジスト
をパターニングして位置ずれを起こす心配も全くなく多
角形半導体リングレーザを作製するのに非常に有効な手
段である。
トのパターンの形状を正確に保持してセルフアラインで
異なる深さのエッチングが可能であり、何度もレジスト
をパターニングして位置ずれを起こす心配も全くなく多
角形半導体リングレーザを作製するのに非常に有効な手
段である。
【００１２】この多角形半導体リングレーザにおいて
は、光導波路の側壁部では素子寿命を延ばすために活性
層まで達しない深さにエッチングし、コーナーミラー部
ではパワー反射率を稼ぐために深いエッチングをするこ
とが望まれており、前述したエッチング方法はこの要求
を満たすことができる。
は、光導波路の側壁部では素子寿命を延ばすために活性
層まで達しない深さにエッチングし、コーナーミラー部
ではパワー反射率を稼ぐために深いエッチングをするこ
とが望まれており、前述したエッチング方法はこの要求
を満たすことができる。
【００１３】
【発明が解決しようとする課題】しかしながら上記従来
例ではマスクとなる絶縁膜を二回成膜するなど工程数が
多いためプロセス歩留まりの低下を招く。またそれによ
るコストの上昇も無視できない。
例ではマスクとなる絶縁膜を二回成膜するなど工程数が
多いためプロセス歩留まりの低下を招く。またそれによ
るコストの上昇も無視できない。
【００１４】またエッチングマスクとして機能している
絶縁膜をドライエッチングもしくはウェットエッチング
にて除去する際に、光導波路側壁部及びコーナーミラー
部にダメージが入る可能性も否定できない。
絶縁膜をドライエッチングもしくはウェットエッチング
にて除去する際に、光導波路側壁部及びコーナーミラー
部にダメージが入る可能性も否定できない。
【００１５】また絶縁体がカバレッジ良く成膜されるた
め、リフトオフ工程に難点がある。
め、リフトオフ工程に難点がある。
【００１６】また一つの深さに対して一回ずつエッチン
グをしていくために、エッチング時間が長くなり、コス
ト上昇を招く。
グをしていくために、エッチング時間が長くなり、コス
ト上昇を招く。
【００１７】そこで、本発明は、簡便なプロセスで高い
位置合わせ精度を保持した、多角形半導体リングレーザ
を作製する方法、及びその方法で作製した多角形半導体
リングレーザ、及びその多角形半導体リングレーザを利
用したリングレーザジャイロを提供することを課題とし
ている。
位置合わせ精度を保持した、多角形半導体リングレーザ
を作製する方法、及びその方法で作製した多角形半導体
リングレーザ、及びその多角形半導体リングレーザを利
用したリングレーザジャイロを提供することを課題とし
ている。
【００１８】
【課題を解決するための手段】本発明者は、レジストの
重ね塗りによって工程数などの前記問題点を解決できる
ことを見いだした。一度ドライエッチングのエッチング
マスクとして使用したレジストは表面層が変質している
ため、下地にするレジストの形状を保持しながら重ね塗
りできるという性質を持ち合わせている。この性質を利
用すれば素子の作製工程を大幅に簡素化でき、微細な位
置あわせを必要とするフォトリソグラフィーをセルフア
ラインによって省略することもできる。
重ね塗りによって工程数などの前記問題点を解決できる
ことを見いだした。一度ドライエッチングのエッチング
マスクとして使用したレジストは表面層が変質している
ため、下地にするレジストの形状を保持しながら重ね塗
りできるという性質を持ち合わせている。この性質を利
用すれば素子の作製工程を大幅に簡素化でき、微細な位
置あわせを必要とするフォトリソグラフィーをセルフア
ラインによって省略することもできる。
【００１９】すなわち、上記の課題を解決するための本
発明の多角形半導体リングレーザの作製方法は、少なく
ともｐ型クラッド、活性層領域、ｎ型クラッドからなる
半導体レーザの機能層が成長されている半導体基板上
に、第一のレジストを多角形光導波路の形にパターニン
グする工程と、第一のレジストをマスクにしてｐ型クラ
ッドの中途までドライエッチングをする工程と、多角形
光導波路のうち反射ミラーとなる面とその近傍のみが露
出するように、第二のレジストをパターニングする工程
と、第一のレジストと第二のレジストをマスクにして、
半導体基板にドライエッチングを追加し反射ミラーを形
成する工程からなる。
発明の多角形半導体リングレーザの作製方法は、少なく
ともｐ型クラッド、活性層領域、ｎ型クラッドからなる
半導体レーザの機能層が成長されている半導体基板上
に、第一のレジストを多角形光導波路の形にパターニン
グする工程と、第一のレジストをマスクにしてｐ型クラ
ッドの中途までドライエッチングをする工程と、多角形
光導波路のうち反射ミラーとなる面とその近傍のみが露
出するように、第二のレジストをパターニングする工程
と、第一のレジストと第二のレジストをマスクにして、
半導体基板にドライエッチングを追加し反射ミラーを形
成する工程からなる。
【００２０】このように半導体基板を一回ドライエッチ
ングして多角形半導体リングレーザの光導波路部を形成
した後では、マスクとして使用した第一のレジストの表
面に変質層が形成されているので、第一のレジスト上に
第二のレジストを重ね塗りする事ができるようになる。
そしてさらに深くドライエッチングしてコーナーミラー
としたい光導波路の箇所が露出するように、第二のレジ
ストをパターニングしてから再びドライエッチングをす
ると、多角形半導体リングレーザのコーナーミラーを形
成できる。本発明においては、ＳｉＯ2などのレジスト
以外のエッチングマスクを成膜、剥離する工程がないた
め、半導体エッチングプロセスを非常に簡単なものにす
ることができ、さらにＳｉＯ2の成膜、剥離工程で多角
形半導体リングレーザの光導波路部やコーナーミラー部
にダメージが入り、反射率などを落とす心配もない。
ングして多角形半導体リングレーザの光導波路部を形成
した後では、マスクとして使用した第一のレジストの表
面に変質層が形成されているので、第一のレジスト上に
第二のレジストを重ね塗りする事ができるようになる。
そしてさらに深くドライエッチングしてコーナーミラー
としたい光導波路の箇所が露出するように、第二のレジ
ストをパターニングしてから再びドライエッチングをす
ると、多角形半導体リングレーザのコーナーミラーを形
成できる。本発明においては、ＳｉＯ2などのレジスト
以外のエッチングマスクを成膜、剥離する工程がないた
め、半導体エッチングプロセスを非常に簡単なものにす
ることができ、さらにＳｉＯ2の成膜、剥離工程で多角
形半導体リングレーザの光導波路部やコーナーミラー部
にダメージが入り、反射率などを落とす心配もない。
【００２１】又、本発明の多角形半導体リングレーザの
作製方法は、少なくともｐ型クラッド、活性層領域、ｎ
型クラッドからなる半導体レーザの機能層が成長されて
いる半導体基板上に金属薄膜を成膜する工程と、金属薄
膜上に第一のレジストを多角形光導波路の形にパターニ
ングする工程と、第一のレジストをマスクにして金属薄
膜をドライエッチングをする工程と、第一のレジストを
マスクにしてｐ型クラッドの中途までドライエッチング
をする工程と、多角形光導波路のうち反射ミラーとなる
面とその近傍のみが露出するように、第二のレジストを
パターニングする工程と、第一のレジストと第二のレジ
ストをマスクにして、半導体基板にドライエッチングを
追加し反射ミラーを形成する工程からなる。
作製方法は、少なくともｐ型クラッド、活性層領域、ｎ
型クラッドからなる半導体レーザの機能層が成長されて
いる半導体基板上に金属薄膜を成膜する工程と、金属薄
膜上に第一のレジストを多角形光導波路の形にパターニ
ングする工程と、第一のレジストをマスクにして金属薄
膜をドライエッチングをする工程と、第一のレジストを
マスクにしてｐ型クラッドの中途までドライエッチング
をする工程と、多角形光導波路のうち反射ミラーとなる
面とその近傍のみが露出するように、第二のレジストを
パターニングする工程と、第一のレジストと第二のレジ
ストをマスクにして、半導体基板にドライエッチングを
追加し反射ミラーを形成する工程からなる。
【００２２】これによって、半導体基板と金属薄膜との
接触面積を最大限に大きく取れ、金属薄膜を電極として
利用する際にはコンタクト抵抗を低減できる。
接触面積を最大限に大きく取れ、金属薄膜を電極として
利用する際にはコンタクト抵抗を低減できる。
【００２３】
【発明の実施の形態】［実施形態１］図１は本発明の多
角形半導体リングレーザの作製方法について最も良く表
現している第一の実施形態である。流れに沿って本発明
の多角形半導体リングレーザの作製方法について説明す
る。
角形半導体リングレーザの作製方法について最も良く表
現している第一の実施形態である。流れに沿って本発明
の多角形半導体リングレーザの作製方法について説明す
る。
【００２４】図１（ａ）において、ｎ型ＧａＡｓ基板上
に、ｎ型ＡｌＧａＡｓクラッド層１１を１．５μｍと、
活性層領域１２にはＧａＡｓ／ＡｌＧａＡｓ多重量子井
戸と、ｐ型ＡｌＧａＡｓクラッド層１３を１．５μｍと
を、順次ＭＯＣＶＤ装置でエピタキシャル成長させたも
のを用意する。その上に第一のレジスト１を多角形半導
体リングレーザの光導波路の形状にパターニングする。
図１（ａ）は特に多角形半導体リングレーザのコーナー
ミラー部付近に焦点を当てて、描いたものである。
に、ｎ型ＡｌＧａＡｓクラッド層１１を１．５μｍと、
活性層領域１２にはＧａＡｓ／ＡｌＧａＡｓ多重量子井
戸と、ｐ型ＡｌＧａＡｓクラッド層１３を１．５μｍと
を、順次ＭＯＣＶＤ装置でエピタキシャル成長させたも
のを用意する。その上に第一のレジスト１を多角形半導
体リングレーザの光導波路の形状にパターニングする。
図１（ａ）は特に多角形半導体リングレーザのコーナー
ミラー部付近に焦点を当てて、描いたものである。
【００２５】次に図１（ｂ）において、第一のレジスト
１をマスクにして、ｐ型ＡｌＧａＡｓクラッド層１３を
活性層領域１２上０．２μｍ残すところまでドライエッ
チングをする。ｐ型ＡｌＧａＡｓクラッド層１３のドラ
イエッチングはリアクティブ・イオン・ビーム・エッチ
ング装置で行い、エッチング条件は、マイクロ波パワ
ー：１２０Ｗ、圧力：０．８ｍＴｏｒｒ、ガス流量：１
２ｓｃｃｍ、イオン引き出し電圧：３００Ｖ、基板温
度：室温であり、エッチングガスには塩素を使用した。
次に図１（ｃ）において、多角形半導体リングレーザの
光導波路部の側壁となるべき部分を覆うように、第二の
レジスト２をパターニングする。このパターンによっ
て、多角形半導体リングレーザのコーナーミラーとなる
べき部分とその近傍のみが露出することになる。
１をマスクにして、ｐ型ＡｌＧａＡｓクラッド層１３を
活性層領域１２上０．２μｍ残すところまでドライエッ
チングをする。ｐ型ＡｌＧａＡｓクラッド層１３のドラ
イエッチングはリアクティブ・イオン・ビーム・エッチ
ング装置で行い、エッチング条件は、マイクロ波パワ
ー：１２０Ｗ、圧力：０．８ｍＴｏｒｒ、ガス流量：１
２ｓｃｃｍ、イオン引き出し電圧：３００Ｖ、基板温
度：室温であり、エッチングガスには塩素を使用した。
次に図１（ｃ）において、多角形半導体リングレーザの
光導波路部の側壁となるべき部分を覆うように、第二の
レジスト２をパターニングする。このパターンによっ
て、多角形半導体リングレーザのコーナーミラーとなる
べき部分とその近傍のみが露出することになる。
【００２６】次に図１（ｄ）において、第一のレジスト
１と第二のレジスト２とをマスクにしてドライエッチン
グを追加して、コーナーミラー部でのみ活性層領域１２
とｎ型ＡｌＧａＡｓクラッド層１１が露出するようにす
る。ドライエッチングの条件は、一回目のドライエッチ
ングの条件と同じである。この際ｎ型ＡｌＧａＡｓクラ
ッド層１１を全てエッチングしなくても良い。この工程
によりコーナーミラー部での反射率が向上する事にな
る。またコーナーミラー部は第一のレジスト１のパター
ンを維持したままセルフアラインにてエッチングが行わ
れており、二回のドライエッチングを通して位置ずれを
起こすことがない。
１と第二のレジスト２とをマスクにしてドライエッチン
グを追加して、コーナーミラー部でのみ活性層領域１２
とｎ型ＡｌＧａＡｓクラッド層１１が露出するようにす
る。ドライエッチングの条件は、一回目のドライエッチ
ングの条件と同じである。この際ｎ型ＡｌＧａＡｓクラ
ッド層１１を全てエッチングしなくても良い。この工程
によりコーナーミラー部での反射率が向上する事にな
る。またコーナーミラー部は第一のレジスト１のパター
ンを維持したままセルフアラインにてエッチングが行わ
れており、二回のドライエッチングを通して位置ずれを
起こすことがない。
【００２７】最後に図１（ｅ）において、第一のレジス
ト１と第二のレジスト２とをリムーバで剥離して全ての
工程が終了する。
ト１と第二のレジスト２とをリムーバで剥離して全ての
工程が終了する。
【００２８】以上の工程によりミラー部は深くエッチン
グされていて、かつ導波路側壁部は活性層領域１２まで
エッチングが到達していない半導体レーザを、ごく簡単
なプロセスで、コーナーミラー位置に対して高い位置精
度を保持したまま作製することができる。ここでコーナ
ーミラー部を深くエッチングすることにより、コーナー
ミラーのパワー反射率を最大限に大きく取ることができ
る。また導波路側壁部で活性層領域１２までエッチング
が到達しないようにすることで、エッチングによる結晶
欠陥の導入が低減される。それに伴ってＣＯＤ（Ｃａｔ
ａｓｔｒｏｐｈｉｃ Ｏｐｔｉｃａｌ Ｄａｍａｇｅ）
を低減することができ、素子の信頼性向上に繋がる。
グされていて、かつ導波路側壁部は活性層領域１２まで
エッチングが到達していない半導体レーザを、ごく簡単
なプロセスで、コーナーミラー位置に対して高い位置精
度を保持したまま作製することができる。ここでコーナ
ーミラー部を深くエッチングすることにより、コーナー
ミラーのパワー反射率を最大限に大きく取ることができ
る。また導波路側壁部で活性層領域１２までエッチング
が到達しないようにすることで、エッチングによる結晶
欠陥の導入が低減される。それに伴ってＣＯＤ（Ｃａｔ
ａｓｔｒｏｐｈｉｃ Ｏｐｔｉｃａｌ Ｄａｍａｇｅ）
を低減することができ、素子の信頼性向上に繋がる。
【００２９】なお第一のレジスト１及び第二のレジスト
２は、ポジ型レジストでもネガ型レジストでも良い。
２は、ポジ型レジストでもネガ型レジストでも良い。
【００３０】またドライエッチングする深さは、この実
施形態に挙げたものに限らない。
施形態に挙げたものに限らない。
【００３１】またエッチング装置、エッチング条件、エ
ッチングガス等に異なるものを使用しても良い。
ッチングガス等に異なるものを使用しても良い。
【００３２】また第一のレジスト１と第二のレジスト２
を剥離するために今回はリムーバを使用したが、酸素プ
ラズマによるアッシングなどにより剥離しても良い。
を剥離するために今回はリムーバを使用したが、酸素プ
ラズマによるアッシングなどにより剥離しても良い。
【００３３】また今回はＧａＡｓ系の多角形半導体リン
グレーザを取り上げたが、他材料系の多角形半導体リン
グレーザの作製にも、この方法が適用できることは明白
である。
グレーザを取り上げたが、他材料系の多角形半導体リン
グレーザの作製にも、この方法が適用できることは明白
である。
【００３４】［実施形態２］図２は本発明の多角形半導
体リングレーザの作製方法について良く表現している第
二の実施形態である。流れに沿って本発明の多角形半導
体リングレーザの作製方法について説明する。
体リングレーザの作製方法について良く表現している第
二の実施形態である。流れに沿って本発明の多角形半導
体リングレーザの作製方法について説明する。
【００３５】図２（ａ）において、ｎ型ＧａＡｓ基板上
に、ｎ型ＡｌＧａＡｓクラッド層１１を１．５μｍと、
活性層領域１２にはＧａＡｓ／ＡｌＧａＡｓ多重量子井
戸と、ｐ型ＡｌＧａＡｓクラッド層１３を１．５μｍと
を、順次ＭＢＥ装置でエピタキシャル成長させたものを
用意し、その上にＴｉ５００Å、Ａｕ５００Åとからな
る金属薄膜１４をスパッタ成膜する。さらにその上に第
一のレジスト１を多角形半導体リングレーザの光導波路
の形状にパターニングする。図２（ａ）は特に多角形半
導体リングレーザのコーナーミラー部付近に焦点を当て
て、描いたものである。
に、ｎ型ＡｌＧａＡｓクラッド層１１を１．５μｍと、
活性層領域１２にはＧａＡｓ／ＡｌＧａＡｓ多重量子井
戸と、ｐ型ＡｌＧａＡｓクラッド層１３を１．５μｍと
を、順次ＭＢＥ装置でエピタキシャル成長させたものを
用意し、その上にＴｉ５００Å、Ａｕ５００Åとからな
る金属薄膜１４をスパッタ成膜する。さらにその上に第
一のレジスト１を多角形半導体リングレーザの光導波路
の形状にパターニングする。図２（ａ）は特に多角形半
導体リングレーザのコーナーミラー部付近に焦点を当て
て、描いたものである。
【００３６】次に図２（ｂ）において、第一のレジスト
１をマスクにして、ｐ型ＡｌＧａＡｓクラッド層１３を
活性層領域１２上０，２μｍ残すところまでドライエッ
チングをする。金属薄膜１４のドライエッチングはリア
クティブ・イオン・エッチング装置で行い、Ａｕのエッ
チングにはＡｒガス、２０ｓｃｃｍ、０．５Ｐａ、３０
０Ｗの条件を、ＴｉのエッチングにはＣＦ4ガス、５０
ｓｃｃｍ，２Ｐａ、３００Ｗの条件を使用した。ｐ型Ａ
ｌＧａＡｓクラッド層１３のドライエッチングはリアク
ティブ・イオン・ビーム・エッチング装置で行い、エッ
チング条件は、マイクロ波パワー：１２０Ｗ、圧力：
０．８ｍＴｏｒｒ、ガス流量：１２ｓｃｃｍ、イオン引
き出し電圧：３００Ｖ、基板温度：室温であり、エッチ
ングガスには塩素を使用した。
１をマスクにして、ｐ型ＡｌＧａＡｓクラッド層１３を
活性層領域１２上０，２μｍ残すところまでドライエッ
チングをする。金属薄膜１４のドライエッチングはリア
クティブ・イオン・エッチング装置で行い、Ａｕのエッ
チングにはＡｒガス、２０ｓｃｃｍ、０．５Ｐａ、３０
０Ｗの条件を、ＴｉのエッチングにはＣＦ4ガス、５０
ｓｃｃｍ，２Ｐａ、３００Ｗの条件を使用した。ｐ型Ａ
ｌＧａＡｓクラッド層１３のドライエッチングはリアク
ティブ・イオン・ビーム・エッチング装置で行い、エッ
チング条件は、マイクロ波パワー：１２０Ｗ、圧力：
０．８ｍＴｏｒｒ、ガス流量：１２ｓｃｃｍ、イオン引
き出し電圧：３００Ｖ、基板温度：室温であり、エッチ
ングガスには塩素を使用した。
【００３７】次に図２（ｃ）において、多角形半導体リ
ングレーザの光導波路部の側壁となるべき部分を覆うよ
うに、第二のレジスト２をパターニングする。このパタ
ーニングによって、多角形半導体リングレーザのコーナ
ーミラーとなるべき部分とその近傍のみが露出すること
になる。
ングレーザの光導波路部の側壁となるべき部分を覆うよ
うに、第二のレジスト２をパターニングする。このパタ
ーニングによって、多角形半導体リングレーザのコーナ
ーミラーとなるべき部分とその近傍のみが露出すること
になる。
【００３８】次に図２（ｄ）において、第一のレジスト
１と第二のレジスト２とをマスクにしてドライエッチン
グを追加して、コーナーミラー部でのみ活性層領域１２
とｎ型ＡｌＧａＡｓクラッド層１１が露出するようにす
る。ドライエッチングの条件はｐ型ＡｌＧａＡｓクラッ
ド層１３のドライエッチングの条件と同じである。この
際ｎ型ＡｌＧａＡｓクラッド層１１を全てエッチングし
なくても良い。この工程によりコーナーミラー部での反
射率が向上する事になる。またコーナーミラー部は第一
のレジスト１のパターンを維持したままセルフアライン
にてエッチングが行われており、二回のドライエッチン
グを通して位置ずれを起こすことがない。
１と第二のレジスト２とをマスクにしてドライエッチン
グを追加して、コーナーミラー部でのみ活性層領域１２
とｎ型ＡｌＧａＡｓクラッド層１１が露出するようにす
る。ドライエッチングの条件はｐ型ＡｌＧａＡｓクラッ
ド層１３のドライエッチングの条件と同じである。この
際ｎ型ＡｌＧａＡｓクラッド層１１を全てエッチングし
なくても良い。この工程によりコーナーミラー部での反
射率が向上する事になる。またコーナーミラー部は第一
のレジスト１のパターンを維持したままセルフアライン
にてエッチングが行われており、二回のドライエッチン
グを通して位置ずれを起こすことがない。
【００３９】最後に図２（ｅ）において、第一のレジス
ト１と第二のレジスト２とをリムーバで剥離して全ての
工程が終了する。
ト１と第二のレジスト２とをリムーバで剥離して全ての
工程が終了する。
【００４０】以上の工程によりミラー部は深くエッチン
グされていて、かつ導波路側壁部は活性層領域１２まで
エッチングが到達していない半導体レーザを、ごく簡単
なプロセスで、コーナーミラー位置に対して高い位置精
度を保持したまま作製することができる。ここでコーナ
ーミラー部を深くエッチングすることにより、コーナー
ミラーのパワー反射率を最大限に大きく取ることができ
る。また導波路側壁部で活性層領域１２までエッチング
が到達しないようにすることで、エッチングによる結晶
欠陥の導入が低減される。それに伴ってＣＯＤ（Ｃａｔ
ａｓｔｒｏｐｈｉｃ Ｏｐｔｉｃａｌ Ｄａｍａｇｅ）
を低減することができ、素子の信頼性向上に繋がる。ま
た多角形半導体リングレーザの光導波路の上面の全面に
金属薄膜１４が着くことになり、金属薄膜１４を電流注
入のための電極として利用する際にはコンタクト抵抗を
低減することができる。
グされていて、かつ導波路側壁部は活性層領域１２まで
エッチングが到達していない半導体レーザを、ごく簡単
なプロセスで、コーナーミラー位置に対して高い位置精
度を保持したまま作製することができる。ここでコーナ
ーミラー部を深くエッチングすることにより、コーナー
ミラーのパワー反射率を最大限に大きく取ることができ
る。また導波路側壁部で活性層領域１２までエッチング
が到達しないようにすることで、エッチングによる結晶
欠陥の導入が低減される。それに伴ってＣＯＤ（Ｃａｔ
ａｓｔｒｏｐｈｉｃ Ｏｐｔｉｃａｌ Ｄａｍａｇｅ）
を低減することができ、素子の信頼性向上に繋がる。ま
た多角形半導体リングレーザの光導波路の上面の全面に
金属薄膜１４が着くことになり、金属薄膜１４を電流注
入のための電極として利用する際にはコンタクト抵抗を
低減することができる。
【００４１】なお第一のレジスト１及び第二のレジスト
２は、ポジ型レジストでもネガ型レジストでも良い。
２は、ポジ型レジストでもネガ型レジストでも良い。
【００４２】またドライエッチングする深さは、この実
施形態に挙げたものに限らない。
施形態に挙げたものに限らない。
【００４３】またエッチング装置、エッチング条件、エ
ッチングガス等に異なるものを使用しても良い。
ッチングガス等に異なるものを使用しても良い。
【００４４】また第一のレジスト１と第二のレジスト２
を剥離するために今回はリムーバを使用したが、酸素プ
ラズマによるアッシングなどにより剥離しても良い。
を剥離するために今回はリムーバを使用したが、酸素プ
ラズマによるアッシングなどにより剥離しても良い。
【００４５】また今回はＧａＡｓ系の多角形半導体リン
グレーザを取り上げたが、他材料系の多角形半導体リン
グレーザの作製にも、この方法が適用できることは明白
である。
グレーザを取り上げたが、他材料系の多角形半導体リン
グレーザの作製にも、この方法が適用できることは明白
である。
【００４６】［実施形態３］図３は本発明の多角形半導
体リングレーザについて良く表現している第三の実施形
態である。本実施形態では三角形半導体リングレーザに
ついて取り上げているので、これについて説明する。
体リングレーザについて良く表現している第三の実施形
態である。本実施形態では三角形半導体リングレーザに
ついて取り上げているので、これについて説明する。
【００４７】図３（ａ）は、三角形半導体リングレーザ
の斜視図であり、同図（ｂ）は同図（ａ）におけるＡ−
Ａ’の断面図となっている。この三角形半導体リングレ
ーザは本発明の多角形半導体リングレーザの作製方法に
よって作製したものであって、レーザ機能層となるｎ型
ＡｌＧａＡｓクラッド層１１と、ＧａＡｓ／ＡｌＧａＡ
ｓの多重量子井戸からなる活性層領域１２と、ｐ型Ａｌ
ＧａＡｓクラッド層１３とが図示しないＧａＡｓ基板上
に積層した形になっており、光導波路上部にアノードと
なる金属薄膜１４及びＧａＡｓ基板の裏面には図示しな
いカソード電極が成膜されている。
の斜視図であり、同図（ｂ）は同図（ａ）におけるＡ−
Ａ’の断面図となっている。この三角形半導体リングレ
ーザは本発明の多角形半導体リングレーザの作製方法に
よって作製したものであって、レーザ機能層となるｎ型
ＡｌＧａＡｓクラッド層１１と、ＧａＡｓ／ＡｌＧａＡ
ｓの多重量子井戸からなる活性層領域１２と、ｐ型Ａｌ
ＧａＡｓクラッド層１３とが図示しないＧａＡｓ基板上
に積層した形になっており、光導波路上部にアノードと
なる金属薄膜１４及びＧａＡｓ基板の裏面には図示しな
いカソード電極が成膜されている。
【００４８】この三角形半導体リングレーザではコーナ
ーミラー部が深くエッチングされているので、コーナー
ミラーのパワー反射率を最大限に大きく取ることができ
る。また導波路側壁部で活性層領域１２までエッチング
が到達しないようにされているので、エッチングによる
結晶欠陥の導入が低減されている。それに伴ってＣＯＤ
（Ｃａｔａｓｔｒｏｐｈｉｃ Ｏｐｔｉｃａｌ Ｄａｍ
ａｇｅ）が低減され、素子の信頼性が向上している。
ーミラー部が深くエッチングされているので、コーナー
ミラーのパワー反射率を最大限に大きく取ることができ
る。また導波路側壁部で活性層領域１２までエッチング
が到達しないようにされているので、エッチングによる
結晶欠陥の導入が低減されている。それに伴ってＣＯＤ
（Ｃａｔａｓｔｒｏｐｈｉｃ Ｏｐｔｉｃａｌ Ｄａｍ
ａｇｅ）が低減され、素子の信頼性が向上している。
【００４９】［実施形態４］図４は本発明の多角形半導
体リングレーザジャイロについて良く表現している第四
の実施形態である。本実施形態では四角形半導体リング
レーザジャイロについて取り上げているので、これにつ
いて説明する。
体リングレーザジャイロについて良く表現している第四
の実施形態である。本実施形態では四角形半導体リング
レーザジャイロについて取り上げているので、これにつ
いて説明する。
【００５０】図４（ａ）は、四角形半導体リングレーザ
ジャイロを上部から見た図であり、同図（ｂ）は同図
（ａ）におけるＡ−Ａ’の断面図であり、同図（ｃ）は
同図（ａ）におけるＢ−Ｂ’の断面図である。この四角
形半導体リングレーザジャイロは本発明の多角形半導体
リングレーザの作製方法によって作製したものであっ
て、レーザ機能層となるｎ型ＡｌＧａＡｓクラッド層１
１と、ＧａＡｓ／ＡｌＧａＡｓの多重量子井戸からなる
活性層領域１２と、ｐ型ＡｌＧａＡｓクラッド層１３と
がＧａＡｓ基板上に積層した形になっており、光導波路
上部にアノードとなる金属薄膜１４及び図示しないＧａ
Ａｓ基板の裏面には図示しないカソード電極が成膜され
ている。
ジャイロを上部から見た図であり、同図（ｂ）は同図
（ａ）におけるＡ−Ａ’の断面図であり、同図（ｃ）は
同図（ａ）におけるＢ−Ｂ’の断面図である。この四角
形半導体リングレーザジャイロは本発明の多角形半導体
リングレーザの作製方法によって作製したものであっ
て、レーザ機能層となるｎ型ＡｌＧａＡｓクラッド層１
１と、ＧａＡｓ／ＡｌＧａＡｓの多重量子井戸からなる
活性層領域１２と、ｐ型ＡｌＧａＡｓクラッド層１３と
がＧａＡｓ基板上に積層した形になっており、光導波路
上部にアノードとなる金属薄膜１４及び図示しないＧａ
Ａｓ基板の裏面には図示しないカソード電極が成膜され
ている。
【００５１】図示した四角形半導体リングレーザジャイ
ロを定電流駆動した時、リング共振器内では、時計回り
のレーザ光と反時計回りのレーザ光とが共存している。
この四角形半導体リングレーザジャイロに回転運動を加
えると、時計回りのレーザ光と反時計回りのレーザ光と
の発振周波数に差が発生し、サニャック効果により時計
回りのレーザ光と反時計回りのレーザ光とが干渉してビ
ートが生じる。このビートは素子駆動電圧の周波数変化
として検知でき、回転運動の角周波数を知ることができ
る。
ロを定電流駆動した時、リング共振器内では、時計回り
のレーザ光と反時計回りのレーザ光とが共存している。
この四角形半導体リングレーザジャイロに回転運動を加
えると、時計回りのレーザ光と反時計回りのレーザ光と
の発振周波数に差が発生し、サニャック効果により時計
回りのレーザ光と反時計回りのレーザ光とが干渉してビ
ートが生じる。このビートは素子駆動電圧の周波数変化
として検知でき、回転運動の角周波数を知ることができ
る。
【００５２】
【発明の効果】以上説明した本発明によれば、簡便なプ
ロセスで高い位置合わせ精度を保持した、多角形半導体
リングレーザを作製する方法、及びその方法で作製した
多角形半導体リングレーザ、及びその多角形半導体リン
グレーザを利用したリングレーザジャイロを提供するこ
とができる。
ロセスで高い位置合わせ精度を保持した、多角形半導体
リングレーザを作製する方法、及びその方法で作製した
多角形半導体リングレーザ、及びその多角形半導体リン
グレーザを利用したリングレーザジャイロを提供するこ
とができる。
【図１】本発明の第一の実施形態の多角形半導体リング
レーザの作製方法示す図である。
レーザの作製方法示す図である。
【図２】本発明の第二の実施形態の多角形半導体リング
レーザの作製方法を示す図である。
レーザの作製方法を示す図である。
【図３】本発明の第三の実施形態の多角形半導体リング
レーザを示す図である。
レーザを示す図である。
【図４】本発明の第四の実施形態の多角形半導体リング
レーザジャイロを示す図である。
レーザジャイロを示す図である。
【図５】本発明の従来例を示す図である。
１ 第一のレジスト ２ 第二のレジスト １１ ｎ型ＡｌＧａＡｓクラッド層 １２ 活性層領域 １３ ｐ型ＡｌＧａＡｓクラッド層 １４ 金属薄膜 ５１ ＧａＡｓ基板 ５２ 活性層領域 ５３ ＳｉＯ２ ５４ 第一のレジスト ５５ 第二のレジスト ５６ ＳｉＯ２
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F004 AA16 BA11 BB14 BD01 DA04 DB20 DB21 EA02 EB08 5F073 AA66 AA74 BA09 CA04 CA05 CB02 DA05 DA25 EA27 EA28 EA29
Claims (4)
- 【請求項１】 少なくともｐ型クラッド、活性層領域、
ｎ型クラッドからなる半導体レーザの機能層が成長され
ている半導体基板上に多角形半導体リングレーザを形成
する多角形半導体リングレーザの作製方法において、 第一のレジストを多角形光導波路の形にパターニングす
る工程と、 前記第一のレジストをマスクにして前記ｐ型クラッドの
中途までドライエッチングをする工程と、 前記多角形光導波路のうち反射ミラーとなる面とその近
傍のみが露出するように、第二のレジストをパターニン
グする工程と、 前記第一のレジストと第二のレジストをマスクにして、
半導体基板にドライエッチングを追加し反射ミラーを形
成する工程からなることを特徴とする多角形半導体リン
グレーザの作製方法。 - 【請求項２】 少なくともｐ型クラッド、活性層領域、
ｎ型クラッドからなる半導体レーザの機能層が成長され
ている半導体基板上に多角形半導体リングレーザを形成
する多角形半導体リングレーザの作製方法において、 前記半導体基板上に金属薄膜を成膜する工程と、 前記金属薄膜上に第一のレジストを多角形光導波路の形
にパターニングする工程と、 前記第一のレジストをマスクにして前記金属薄膜をドラ
イエッチングをする工程と、 前記第一のレジストをマスクにして前記ｐ型クラッドの
中途までドライエッチングをする工程と、 前記多角形光導波路のうち反射ミラーとなる面とその近
傍のみが露出するように、第二のレジストをパターニン
グする工程と、 前記第一のレジストと第二のレジストをマスクにして、
半導体基板にドライエッチングを追加し反射ミラーを形
成する工程からなることを特徴とする多角形半導体リン
グレーザの作製方法。 - 【請求項３】 請求項１又は２記載の多角形半導体リン
グレーザの作製方法により作製することを特徴とする多
角形半導体リングレーザ。 - 【請求項４】 請求項３記載の多角形半導体リングレー
ザを使用することを特徴とする多角形半導体リングレー
ザジャイロ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001114346A JP2002313783A (ja) | 2001-04-12 | 2001-04-12 | 多角形半導体リングレーザの作製方法及び多角形半導体リングレーザ、多角形半導体リングレーザジャイロ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001114346A JP2002313783A (ja) | 2001-04-12 | 2001-04-12 | 多角形半導体リングレーザの作製方法及び多角形半導体リングレーザ、多角形半導体リングレーザジャイロ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002313783A true JP2002313783A (ja) | 2002-10-25 |
Family
ID=18965432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001114346A Pending JP2002313783A (ja) | 2001-04-12 | 2001-04-12 | 多角形半導体リングレーザの作製方法及び多角形半導体リングレーザ、多角形半導体リングレーザジャイロ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002313783A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009001102A1 (en) * | 2007-06-28 | 2008-12-31 | University Of Bristol | All-optical data signal processing device |
| JP2009071307A (ja) * | 2007-09-11 | 2009-04-02 | Osram Opto Semiconductors Gmbh | コーナーリフレクタを有する半導体装置 |
-
2001
- 2001-04-12 JP JP2001114346A patent/JP2002313783A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009001102A1 (en) * | 2007-06-28 | 2008-12-31 | University Of Bristol | All-optical data signal processing device |
| JP2009071307A (ja) * | 2007-09-11 | 2009-04-02 | Osram Opto Semiconductors Gmbh | コーナーリフレクタを有する半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1854189B1 (en) | High reliability etched-facet photonic devices | |
| US7606277B2 (en) | Etched-facet ridge lasers with etch-stop | |
| JP3641636B2 (ja) | 自己整合コンタクトおよび側壁リフレクタを有する上面発光リッジ型ｖｃｓｅｌを作製する方法 | |
| JP2001156398A (ja) | 半導体素子の製造方法、半導体素子、及びジャイロ | |
| US20020048835A1 (en) | Method for manufacturing semiconducter laser diode | |
| EP0363547B1 (en) | Method for etching mirror facets of III-V semiconductor structures | |
| JP2002313783A (ja) | 多角形半導体リングレーザの作製方法及び多角形半導体リングレーザ、多角形半導体リングレーザジャイロ | |
| JP2002344080A (ja) | 多角形半導体リングレーザの作製方法 | |
| JPH04147685A (ja) | 半導体素子の製造方法 | |
| JP2003031556A (ja) | 半導体素子の作製方法およびジャイロ装置 | |
| JP2002261380A (ja) | 半導体装置およびその製造方法 | |
| JP5264764B2 (ja) | エッチストップを有するエッチングされたファセットリッジレーザ | |
| JP2002318117A (ja) | 半導体リングレーザジャイロ及びその製造方法 | |
| JP2000216489A (ja) | 半導体レ―ザの製造方法 | |
| JP2002335043A (ja) | リッジ型半導体素子の作製方法 | |
| JP2534304B2 (ja) | Ｒｉｂｅによるエッチドミラ―の形成方法 | |
| JPH0637394A (ja) | 半導体レーザ装置およびその製造方法 | |
| JP2006147906A (ja) | リッジ導波路型半導体レーザ素子の製造方法 | |
| JP4678208B2 (ja) | リッジ導波路型半導体レーザ素子の製造方法 | |
| JP2002198359A (ja) | ドライエッチング方法、及び半導体素子の作製方法 | |
| JPS63127589A (ja) | 半導体素子の製造方法 | |
| JP2002324938A (ja) | 半導体リングレーザ及びその製造方法 | |
| JP2001298014A (ja) | 半導体素子の製造方法 | |
| JPH02205319A (ja) | 半導体素子の製造方法 | |
| JP2002246689A (ja) | 半導体リングレーザーの製造方法 |