JP3641636B2 - 自己整合コンタクトおよび側壁リフレクタを有する上面発光リッジ型ｖｃｓｅｌを作製する方法 - Google Patents
自己整合コンタクトおよび側壁リフレクタを有する上面発光リッジ型ｖｃｓｅｌを作製する方法 Download PDFInfo
- Publication number
- JP3641636B2 JP3641636B2 JP14702594A JP14702594A JP3641636B2 JP 3641636 B2 JP3641636 B2 JP 3641636B2 JP 14702594 A JP14702594 A JP 14702594A JP 14702594 A JP14702594 A JP 14702594A JP 3641636 B2 JP3641636 B2 JP 3641636B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal contact
- contact layer
- mirror stack
- vcsel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
- H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
- H01S5/18344—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] characterized by the mesa, e.g. dimensions or shape of the mesa
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
- H01S5/0425—Electrodes, e.g. characterised by the structure
- H01S5/04252—Electrodes, e.g. characterised by the structure characterised by the material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/2054—Methods of obtaining the confinement
- H01S5/2081—Methods of obtaining the confinement using special etching techniques
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
- Drying Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、上面発光リッジ型垂直キャビティ表面発光レーザ（ＶＣＳＥＬ：vertical cavity surface emitting laser）に関し、さらに詳しくは、自己整合コンタクトおよび側壁リフレクタ(sidewall reflector)を有するＶＣＳＥＬを作製する方法に関する。
【０００２】
【従来の技術】
リッジ型(ridge) 、すなわち上面発光メサ型のＶＣＳＥＬは、電流封じ込め(current confinement) および光誘導が優れていることにより、平坦型ＶＣＳＥＬよりも好まれる。上面発光ＶＣＳＥＬの作製では、上面電気コンタクトと発光領域との整合は極めて重要である。一例として、電気コンタクトに当たる内部発生光はレーザに反射され、その後失われる。上面上の電気コンタクトの不整合は、ＶＣＳＥＬの効率を低減する。さらに、コンタクト金属は、光損を低減しかつ効率を向上するために、リフレクタとしてメサの側壁を被覆しなければならない。従って、不整合は、目的の発光を遮断し、側壁の光損を増加することにより、ＶＣＳＥＬの性能を損なう。
【０００３】
【発明が解決しようとする課題】
本発明の目的は、ＶＣＳＥＬを作製する改善された方法を提供することである。
【０００４】
本発明の別の目的は、自己整合コンタクトおよび側壁リフレクタを有するＶＣＳＥＬを作製する改善された方法を提供することである。
【０００５】
本発明のさらに別の目的は、効率の高いＶＣＳＥＬを作製する改善された方法を提供することである。
【０００６】
【課題を解決するための手段】
上記の問題等は、上面発光リッジ型ＶＣＳＥＬを作製する方法によって少なくとも部分的に解決され、上記の目的等は実現され、この方法は、第１ミラー・スタックと、上面を有する第２ミラー・スタックと、それらの間にはさまれた活性領域とを形成する段階を含む。第２ミラー・スタックの上面に第１金属コンタクト層を形成し、第１金属コンタクト層にエッチング可能材料の層を形成し、そしてこのエッチング可能材料層にマスキング材料の層を形成することにより、リッジ型ＶＣＳＥＬを定めるエッチ・マスクが設けられる。次に、第２ミラー・スタックは、エッチング・マスクを用いてエッチングされ、側面を有するリッジまたはメサを形成する。エッチング可能材料層の部分は除去され、第１金属コンタクト層の第１部分を露出し、第２金属コンタクト層がリッジまたはメサの側面と、第１金属コンタクト層の露出された第１部分とに被着され、発光領域を定める。次に、エッチング可能材料層とマスキング材料層とが除去され、発光領域に第１金属コンタクト層の第２部分を露出し、第１金属コンタクト層のこの露出された第２部分が除去され、発光領域を露出する。
【０００７】
【実施例】
ＶＣＳＥＬを作製する本方法について理解を深めるため、いくつかの段階を図１ないし図４に示す。まず図１において、任意の材料の基板１０が設けられる。一般に、基板１０はガリウム砒素（ＧａＡｓ）などであり、これは理解されるように、それ以降に成長される層と整合性がある。本実施例ではｎ型導電性であるブラッグ・ミラー(Bragg mirror)の第１スタックが基板１０の上面に成長される。一般に複数の量子ウェルと、量子ウェルのいずれかの側面上のクラッディング領域とを含む活性領域１３が第１ミラー・スタック１２に成長され、また本実施例ではｐ型導電性であるブラッグ・ミラーの第２スタック１４が活性領域１３に成長される。一般に、第１ミラー・スタック１２，活性領域１３および第２ミラー・スタック１４は基板１０にエピタキシャル成長される。第１ミラー・スタック１２，活性領域１３および第２ミラー・スタック１４の形成は当技術分野で周知であり、本開示ではさらに詳しく説明しない。
【０００８】
一般に、第２ミラー・スタック１４を形成する材料の１つと同様な材料の薄い高濃度（ｐ型ドーパント）コンタクト層１５が第１ミラー・スタック１４の上面に設けられる。第１金属コンタクト層２０は、層１５の上面に被着され、そこにオーム接触を形成する。本実施例では、金属コンタクト層２０はチタン・タングステン（ＴｉＷ）からなるが、これは被着しやすく、コンタクト層１５と整合性のあるｐ型コンタクト金属であるためである。エッチング可能な材料の層２５は、金属コンタクト層２０上に被着され、マスキング材料の層３０はエッチング可能層２５上に被着される。本実施例では、層２５はポリイミドからなり、これは特定の所望の深さにエッチングしやすい。層３０は窒化酸素シリコン(silicon oxynitride)（ＳｉＯＮ) または金からなり、いずれも以下で説明するようにそれ以降の処理で用いられるエッチングに対して比較的抵抗がある。
【０００９】
層２０，２５，３０は、その後の処理でエッチング・マスクとして用いられ、図１に示すように、ＶＣＳＥＬのリッジまたはメサを定めるために形成される。層２０，２５，３０は、少なくとも２つの異なる方法の一方または両方の方法の組合せでエッチング・マスクに形成できる。第１の一連の段階では、層２０，２５，３０はコンタクト層１５を被覆するように被着される。従来のリソグラフ法および反応性イオン・エッチングを利用して、層２０，２５，３０は垂直側面(vertical profile)を有する図示のエッチ・マスクにパターニングされる。第２の一連の段階では、層２０，２５，３０は、例えば従来のホトレジスト・リフトオフ(photoresist lift-off)法を利用して選択的に被着される。
【００１０】
エッチング・マスクが配置されると、コンタクト層１５および第２ミラー・スタック１４は図２に示すように所定の深さまでエッチングされる。このエッチング段階では、任意の周知の半導体エッチング方法が利用でき、塩素反応性イオン・エッチ，化学的に促進されたイオン・ビーム・エッチングなどが含まれる。エッチの側面は垂直であり、第２ミラー・スタックの側壁３１を露出する。信頼性が損なわれないように第２ミラー・スタックが活性領域１３に達する前にこのエッチ段階を停止することが重要である。例えば、１９９１年６月２３日発行の米国特許第５，０３４，０９２号"Plasma Etching of Semiconductor Substrates"を参照。図２に示す実施例では、活性領域１３に達しないように、エッチ段階は第２ミラー・スタック１４の底面の手前で停止されている。水素または酸素など便宜的な整合性のある材料でもよい任意の注入材３２は、リッジまたはメサ（側壁３１）に隣接する第２ミラー・スタック１４の残りの部分に注入される。注入材３２は電流拡散を低減し、リッジまたはメサ構造と相俟って、ＶＣＳＥＬにおける電流を実質的にレイジング領域(lasing region) に封じ込める。
【００１１】
リッジまたはメサを形成し、注入材を配置すると、エッチング可能層２５の一部が除去され、図３に示すように金属コンタクト層２０の第１部分を露出する。エッチング可能層２５の一部は、本実施例では、酸素プラズマ中でアンダカットされる。このアンダカットは、側壁３１に直接近接する約１．５〜２μｍを除去する。比較的厚い金属コンタクト層４０は、この構造体全体に被着され、特に金属コンタクト層２０および側壁３１の露出部分に被着される。エッチング可能層２５の残りの部分およびマスキング材料層３０は、ＶＣＳＥＬの発光窓(light emission window) を定め、金属コンタクト層４０の被着を発光窓の外側に制限する。本実施例では、金属コンタクト層４０は、金属コンタクト層２０および少なくとも側壁３１を形成するチタン・タングステンの第１層上にスパッタリング被着されたアルミニウム／チタン・タングステンの第２層からなる。利用可能な別の第２層は、例えば、スパッタリングされたまたは斜角Ｅビーム(angled E-beam) の金層である。金属コンタクト層４０の一部は、リッジまたはメサから外側に横方向に延在して、外部コンタクト（図示せず）を受ける領域を設けてもよい。層２０と層３０との間のアンダカット領域に金属をスパッタリング被着することは、アンダカット領域のほとんどが層３０の影になり、そのうえに被着が生じないように、直線経路に沿うことが当業者に理解される。しかし、アンダカット領域にある限られた被着が生じ、その被着量（アンダカット領域内への距離）は、層２５の厚さまたは層２０と層３０との間の距離によって決定される。従って、コンタクト金属層４０のスパッタリング被着が行われると、層２５の厚さは、発光窓の輪郭、または層４０によって被覆される層２０の量を正確に決定する。斜角Ｅビームなど別の金属被着方法が利用される場合、層２５は層２０上でマスクとして機能でき、アンダカット領域で被着される金属量を直接制限（マスキング）することによって発光窓を定めることができる。
【００１２】
金属コンタクト層４０が配置されると、図４に示すように、層２５，３０は、その上に被着された金属コンタクト層４０の任意の部分とともに除去される。エッチング可能層２５における深いアンダカットは、この除去で可能な従来のリフトオフ法を利用する。エッチング・マスクが除去されると、比較的薄い金属コンタクト層２０の露出部分は除去され、ＶＣＳＥＬの発光窓４５を露出または開ける。金属コンタクト層２０の露出部分は、例えば反応性イオン・エッチングなどのエッチングによって除去できる。最後に、ｎ型金属コンタクト４６およびｐ型金属コンタクト（図示せず）が形成される。図４に示す実施例では、ｎ型金属コンタクト４６は基板１０の背面または底面に被着されるが、ＶＣＳＥＬの同じ面に電気コンタクトの両方を配置するためにいくつかの構成があることが理解される。
【００１３】
以上、ＶＣＳＥＬを作製する改善された方法が開示され、この方法のほとんどの段階は自己整合的であり、リソグラフ整合を必要としない。自己整合のため、発光窓および電気コンタクトの配置はより正確になる。また、自己整合のため、ＶＣＳＥＬを作製する方法は簡単になり、実施しやすく、効率が高くなる。さらに、電気コンタクトはより正確に整合されので、作製されたＶＣＳＥＬはより効率が高く、側壁は金属コンタクト層によって被覆されので、光損が大幅に低減される。
【図面の簡単な説明】
【図１】本発明を具現するＶＣＳＥＬを作製する方法における段階を示す簡略な拡大断面図である。
【図２】本発明を具現するＶＣＳＥＬを作製する方法における段階を示す簡略な拡大断面図である。
【図３】本発明を具現するＶＣＳＥＬを作製する方法における段階を示す簡略な拡大断面図である。
【図４】本発明を具現するＶＣＳＥＬを作製する方法における段階を示す簡略な拡大断面図である。
【符号の説明】
１０ 基板
１２ 第１ミラー・スタック
１３ 活性領域
１４ 第２ミラー・スタック
１５ コンタクト層
２０ 金属コンタクト層
２５ エッチング可能層
３０ マスキング層
３１ 側壁
３２ 注入材
４０ 金属コンタクト層
４５ 発光窓
４６ ｎ型金属コンタクト
【産業上の利用分野】
本発明は、上面発光リッジ型垂直キャビティ表面発光レーザ（ＶＣＳＥＬ：vertical cavity surface emitting laser）に関し、さらに詳しくは、自己整合コンタクトおよび側壁リフレクタ(sidewall reflector)を有するＶＣＳＥＬを作製する方法に関する。
【０００２】
【従来の技術】
リッジ型(ridge) 、すなわち上面発光メサ型のＶＣＳＥＬは、電流封じ込め(current confinement) および光誘導が優れていることにより、平坦型ＶＣＳＥＬよりも好まれる。上面発光ＶＣＳＥＬの作製では、上面電気コンタクトと発光領域との整合は極めて重要である。一例として、電気コンタクトに当たる内部発生光はレーザに反射され、その後失われる。上面上の電気コンタクトの不整合は、ＶＣＳＥＬの効率を低減する。さらに、コンタクト金属は、光損を低減しかつ効率を向上するために、リフレクタとしてメサの側壁を被覆しなければならない。従って、不整合は、目的の発光を遮断し、側壁の光損を増加することにより、ＶＣＳＥＬの性能を損なう。
【０００３】
【発明が解決しようとする課題】
本発明の目的は、ＶＣＳＥＬを作製する改善された方法を提供することである。
【０００４】
本発明の別の目的は、自己整合コンタクトおよび側壁リフレクタを有するＶＣＳＥＬを作製する改善された方法を提供することである。
【０００５】
本発明のさらに別の目的は、効率の高いＶＣＳＥＬを作製する改善された方法を提供することである。
【０００６】
【課題を解決するための手段】
上記の問題等は、上面発光リッジ型ＶＣＳＥＬを作製する方法によって少なくとも部分的に解決され、上記の目的等は実現され、この方法は、第１ミラー・スタックと、上面を有する第２ミラー・スタックと、それらの間にはさまれた活性領域とを形成する段階を含む。第２ミラー・スタックの上面に第１金属コンタクト層を形成し、第１金属コンタクト層にエッチング可能材料の層を形成し、そしてこのエッチング可能材料層にマスキング材料の層を形成することにより、リッジ型ＶＣＳＥＬを定めるエッチ・マスクが設けられる。次に、第２ミラー・スタックは、エッチング・マスクを用いてエッチングされ、側面を有するリッジまたはメサを形成する。エッチング可能材料層の部分は除去され、第１金属コンタクト層の第１部分を露出し、第２金属コンタクト層がリッジまたはメサの側面と、第１金属コンタクト層の露出された第１部分とに被着され、発光領域を定める。次に、エッチング可能材料層とマスキング材料層とが除去され、発光領域に第１金属コンタクト層の第２部分を露出し、第１金属コンタクト層のこの露出された第２部分が除去され、発光領域を露出する。
【０００７】
【実施例】
ＶＣＳＥＬを作製する本方法について理解を深めるため、いくつかの段階を図１ないし図４に示す。まず図１において、任意の材料の基板１０が設けられる。一般に、基板１０はガリウム砒素（ＧａＡｓ）などであり、これは理解されるように、それ以降に成長される層と整合性がある。本実施例ではｎ型導電性であるブラッグ・ミラー(Bragg mirror)の第１スタックが基板１０の上面に成長される。一般に複数の量子ウェルと、量子ウェルのいずれかの側面上のクラッディング領域とを含む活性領域１３が第１ミラー・スタック１２に成長され、また本実施例ではｐ型導電性であるブラッグ・ミラーの第２スタック１４が活性領域１３に成長される。一般に、第１ミラー・スタック１２，活性領域１３および第２ミラー・スタック１４は基板１０にエピタキシャル成長される。第１ミラー・スタック１２，活性領域１３および第２ミラー・スタック１４の形成は当技術分野で周知であり、本開示ではさらに詳しく説明しない。
【０００８】
一般に、第２ミラー・スタック１４を形成する材料の１つと同様な材料の薄い高濃度（ｐ型ドーパント）コンタクト層１５が第１ミラー・スタック１４の上面に設けられる。第１金属コンタクト層２０は、層１５の上面に被着され、そこにオーム接触を形成する。本実施例では、金属コンタクト層２０はチタン・タングステン（ＴｉＷ）からなるが、これは被着しやすく、コンタクト層１５と整合性のあるｐ型コンタクト金属であるためである。エッチング可能な材料の層２５は、金属コンタクト層２０上に被着され、マスキング材料の層３０はエッチング可能層２５上に被着される。本実施例では、層２５はポリイミドからなり、これは特定の所望の深さにエッチングしやすい。層３０は窒化酸素シリコン(silicon oxynitride)（ＳｉＯＮ) または金からなり、いずれも以下で説明するようにそれ以降の処理で用いられるエッチングに対して比較的抵抗がある。
【０００９】
層２０，２５，３０は、その後の処理でエッチング・マスクとして用いられ、図１に示すように、ＶＣＳＥＬのリッジまたはメサを定めるために形成される。層２０，２５，３０は、少なくとも２つの異なる方法の一方または両方の方法の組合せでエッチング・マスクに形成できる。第１の一連の段階では、層２０，２５，３０はコンタクト層１５を被覆するように被着される。従来のリソグラフ法および反応性イオン・エッチングを利用して、層２０，２５，３０は垂直側面(vertical profile)を有する図示のエッチ・マスクにパターニングされる。第２の一連の段階では、層２０，２５，３０は、例えば従来のホトレジスト・リフトオフ(photoresist lift-off)法を利用して選択的に被着される。
【００１０】
エッチング・マスクが配置されると、コンタクト層１５および第２ミラー・スタック１４は図２に示すように所定の深さまでエッチングされる。このエッチング段階では、任意の周知の半導体エッチング方法が利用でき、塩素反応性イオン・エッチ，化学的に促進されたイオン・ビーム・エッチングなどが含まれる。エッチの側面は垂直であり、第２ミラー・スタックの側壁３１を露出する。信頼性が損なわれないように第２ミラー・スタックが活性領域１３に達する前にこのエッチ段階を停止することが重要である。例えば、１９９１年６月２３日発行の米国特許第５，０３４，０９２号"Plasma Etching of Semiconductor Substrates"を参照。図２に示す実施例では、活性領域１３に達しないように、エッチ段階は第２ミラー・スタック１４の底面の手前で停止されている。水素または酸素など便宜的な整合性のある材料でもよい任意の注入材３２は、リッジまたはメサ（側壁３１）に隣接する第２ミラー・スタック１４の残りの部分に注入される。注入材３２は電流拡散を低減し、リッジまたはメサ構造と相俟って、ＶＣＳＥＬにおける電流を実質的にレイジング領域(lasing region) に封じ込める。
【００１１】
リッジまたはメサを形成し、注入材を配置すると、エッチング可能層２５の一部が除去され、図３に示すように金属コンタクト層２０の第１部分を露出する。エッチング可能層２５の一部は、本実施例では、酸素プラズマ中でアンダカットされる。このアンダカットは、側壁３１に直接近接する約１．５〜２μｍを除去する。比較的厚い金属コンタクト層４０は、この構造体全体に被着され、特に金属コンタクト層２０および側壁３１の露出部分に被着される。エッチング可能層２５の残りの部分およびマスキング材料層３０は、ＶＣＳＥＬの発光窓(light emission window) を定め、金属コンタクト層４０の被着を発光窓の外側に制限する。本実施例では、金属コンタクト層４０は、金属コンタクト層２０および少なくとも側壁３１を形成するチタン・タングステンの第１層上にスパッタリング被着されたアルミニウム／チタン・タングステンの第２層からなる。利用可能な別の第２層は、例えば、スパッタリングされたまたは斜角Ｅビーム(angled E-beam) の金層である。金属コンタクト層４０の一部は、リッジまたはメサから外側に横方向に延在して、外部コンタクト（図示せず）を受ける領域を設けてもよい。層２０と層３０との間のアンダカット領域に金属をスパッタリング被着することは、アンダカット領域のほとんどが層３０の影になり、そのうえに被着が生じないように、直線経路に沿うことが当業者に理解される。しかし、アンダカット領域にある限られた被着が生じ、その被着量（アンダカット領域内への距離）は、層２５の厚さまたは層２０と層３０との間の距離によって決定される。従って、コンタクト金属層４０のスパッタリング被着が行われると、層２５の厚さは、発光窓の輪郭、または層４０によって被覆される層２０の量を正確に決定する。斜角Ｅビームなど別の金属被着方法が利用される場合、層２５は層２０上でマスクとして機能でき、アンダカット領域で被着される金属量を直接制限（マスキング）することによって発光窓を定めることができる。
【００１２】
金属コンタクト層４０が配置されると、図４に示すように、層２５，３０は、その上に被着された金属コンタクト層４０の任意の部分とともに除去される。エッチング可能層２５における深いアンダカットは、この除去で可能な従来のリフトオフ法を利用する。エッチング・マスクが除去されると、比較的薄い金属コンタクト層２０の露出部分は除去され、ＶＣＳＥＬの発光窓４５を露出または開ける。金属コンタクト層２０の露出部分は、例えば反応性イオン・エッチングなどのエッチングによって除去できる。最後に、ｎ型金属コンタクト４６およびｐ型金属コンタクト（図示せず）が形成される。図４に示す実施例では、ｎ型金属コンタクト４６は基板１０の背面または底面に被着されるが、ＶＣＳＥＬの同じ面に電気コンタクトの両方を配置するためにいくつかの構成があることが理解される。
【００１３】
以上、ＶＣＳＥＬを作製する改善された方法が開示され、この方法のほとんどの段階は自己整合的であり、リソグラフ整合を必要としない。自己整合のため、発光窓および電気コンタクトの配置はより正確になる。また、自己整合のため、ＶＣＳＥＬを作製する方法は簡単になり、実施しやすく、効率が高くなる。さらに、電気コンタクトはより正確に整合されので、作製されたＶＣＳＥＬはより効率が高く、側壁は金属コンタクト層によって被覆されので、光損が大幅に低減される。
【図面の簡単な説明】
【図１】本発明を具現するＶＣＳＥＬを作製する方法における段階を示す簡略な拡大断面図である。
【図２】本発明を具現するＶＣＳＥＬを作製する方法における段階を示す簡略な拡大断面図である。
【図３】本発明を具現するＶＣＳＥＬを作製する方法における段階を示す簡略な拡大断面図である。
【図４】本発明を具現するＶＣＳＥＬを作製する方法における段階を示す簡略な拡大断面図である。
【符号の説明】
１０ 基板
１２ 第１ミラー・スタック
１３ 活性領域
１４ 第２ミラー・スタック
１５ コンタクト層
２０ 金属コンタクト層
２５ エッチング可能層
３０ マスキング層
３１ 側壁
３２ 注入材
４０ 金属コンタクト層
４５ 発光窓
４６ ｎ型金属コンタクト
Claims (2)
- 上面発光リッジ型ＶＣＳＥＬを作製する方法であって：
第１ミラー・スタック（１２）と、上面を有する第２ミラー・スタックと、それらの間にはさまれた活性領域（１３）とを形成する段階；
前記第２ミラー・スタックの前記上面に第１金属コンタクト層（２０）を形成し、前記第１金属コンタクト層にエッチング可能な材料の層（２５）を形成し、前記エッチング可能な材料の層にマスキング材料の層（３０）を形成して、リッジ型ＶＣＳＥＬを定めるエッチング・マスクを形成する段階；
前記エッチング・マスクを用いて前記第２ミラー・スタック（１４）をエッチングして、側面（３１）を有するリッジまたはメサを形成する段階；
前記エッチング可能な材料の層（２５）の部分を除去して、前記第１金属コンタクト層（２０）の第１部分を露出する段階；
前記リッジまたはメサの前記側面と、前記第１金属コンタクト層の前記露出された第１部分とに第２金属コンタクト層（４０）を被着して、発光領域（４５）を定める段階；
前記エッチング可能な材料の層（２５）および前記マスキング材料の層（３０）を除去して、前記発光領域（４５）に前記第１金属コンタクト層（２０）の第２部分を露出する段階；および
前記第１金属コンタクト層（２０）の前記露出された第２部分を除去して、前記発光領域（４５）を露出する段階；
によって構成されることを特徴とする方法。 - 上面発光リッジ型ＶＣＳＥＬを作製する方法であって：
基板（１０）を設ける段階；
前記基板上に第１ミラー・スタック（１２）を形成し、前記第１ミラー・スタック上に活性領域（１３）を形成し、上面を有する第２ミラー・スタック（１４）を前記活性領域上に形成する段階；
前記第２ミラー・スタック（１４）の前記上面に第１金属コンタクト層（２０）を被着して、前記第２ミラー・スタックとのオーム接触を形成する段階；
前記第１金属コンタクト層（２０）にエッチング可能な材料の層（２５）を被着し、前記エッチング可能な材料の層にマスキング材料の層（３０）を被着する段階；
前記マスキング材料の層（３０）と、前記エッチング可能な材料の層（２５）と、前記第１金属コンタクト層（２０）の部分を選択的に除去して、前記リッジ型ＶＣＳＥＬを定めるエッチング・マスクを形成する段階；
前記エッチング・マスクを利用して、前記第２ミラー・スタック（１４）をエッチングして、側面（３１）を有するリッジまたはメサを形成する段階；
前記エッチング可能な材料の層（２５）の部分を除去して、前記第１金属コンタクト層（２０）の第１部分を露出する段階；
前記リッジまたはメサの前記側面（３１）と、前記第１金属コンタクト層（２０）の前記露出された第１部分とに第２金属コンタクト層（４０）を被着して、発光領域（４５）を定める段階；
前記エッチング可能な材料の層（２５）および前記マスキング材料の層（３０）を除去して、前記発光領域（４５）に前記第１金属コンタクト層（２０）の第２部分を露出する段階；および
前記第１金属コンタクト層（２０）の前記露出された第２部分を除去して、前記発光領域（４５）を露出する段階；
によって構成されることを特徴とする段階。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/075,934 US6156582A (en) | 1993-06-14 | 1993-06-14 | Method of fabricating top emitting ridge VCSEL with self-aligned contact and sidewall reflector |
| US075934 | 1993-06-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08162713A JPH08162713A (ja) | 1996-06-21 |
| JP3641636B2 true JP3641636B2 (ja) | 2005-04-27 |
Family
ID=22128862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14702594A Expired - Lifetime JP3641636B2 (ja) | 1993-06-14 | 1994-06-07 | 自己整合コンタクトおよび側壁リフレクタを有する上面発光リッジ型ｖｃｓｅｌを作製する方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6156582A (ja) |
| JP (1) | JP3641636B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2781577B1 (fr) * | 1998-07-06 | 2000-09-08 | Alsthom Cge Alcatel | Procede de fabrication d'un circuit optique integre |
| KR100708107B1 (ko) * | 2000-12-19 | 2007-04-16 | 삼성전자주식회사 | 전기 광학적 특성이 개선된 반도체 광 방출 장치 및 그제조방법 |
| KR100499128B1 (ko) * | 2002-07-19 | 2005-07-04 | 삼성전기주식회사 | 전류제한층이 형성된 반도체 레이저 다이오드 및 그제조방법 |
| JP2004207442A (ja) * | 2002-12-25 | 2004-07-22 | Mitsubishi Electric Corp | 面発光型半導体レーザ素子 |
| US7716288B2 (en) * | 2003-06-27 | 2010-05-11 | Microsoft Corporation | Organization-based content rights management and systems, structures, and methods therefor |
| US7125733B2 (en) * | 2004-01-13 | 2006-10-24 | Infineon Technologies Ag | Method for producing an optical emission module having at least two vertically emitting lasers |
| JP4708417B2 (ja) * | 2005-03-04 | 2011-06-22 | 富士通株式会社 | 光半導体装置とその製造方法 |
| US8502192B2 (en) * | 2010-01-12 | 2013-08-06 | Varian Semiconductor Equipment Associates, Inc. | LED with uniform current spreading and method of fabrication |
| TW201216508A (en) * | 2010-10-06 | 2012-04-16 | Chi Mei Lighting Tech Corp | Light-emitting diode device and manufacturing method thereof |
| CN112234434A (zh) * | 2019-07-15 | 2021-01-15 | 太平洋(聊城)光电科技股份有限公司 | 微透镜芯片 |
| US11876350B2 (en) | 2020-11-13 | 2024-01-16 | Ii-Vi Delaware, Inc. | Multi-wavelength VCSEL array and method of fabrication |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4990466A (en) * | 1988-11-01 | 1991-02-05 | Siemens Corporate Research, Inc. | Method for fabricating index-guided semiconductor laser |
| US5034344A (en) * | 1989-07-17 | 1991-07-23 | Bell Communications Research, Inc. | Method of making a surface emitting semiconductor laser |
| US5115442A (en) * | 1990-04-13 | 1992-05-19 | At&T Bell Laboratories | Top-emitting surface emitting laser structures |
| US5158908A (en) * | 1990-08-31 | 1992-10-27 | At&T Bell Laboratories | Distributed bragg reflectors and devices incorporating same |
| US5104824A (en) * | 1990-11-06 | 1992-04-14 | Bell Communications Research, Inc. | Selective area regrowth for surface-emitting lasers and other sharp features |
-
1993
- 1993-06-14 US US08/075,934 patent/US6156582A/en not_active Expired - Lifetime
-
1994
- 1994-06-07 JP JP14702594A patent/JP3641636B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6156582A (en) | 2000-12-05 |
| JPH08162713A (ja) | 1996-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0653823B1 (en) | A vertical cavity surface emitting laser and its fabrication method | |
| US5258316A (en) | Patterened mirror vertical cavity surface emitting laser | |
| US5293392A (en) | Top emitting VCSEL with etch stop layer | |
| US5351257A (en) | VCSEL with vertical offset operating region providing a lateral waveguide and current limiting and method of fabrication | |
| US5212702A (en) | Semiconductor surface emitting laser having reduced threshold voltage and enhanced optical output | |
| US10103517B2 (en) | High reliability etched-facet photonic devices | |
| US8009711B2 (en) | Etched-facet ridge lasers with etch-stop | |
| JP3641636B2 (ja) | 自己整合コンタクトおよび側壁リフレクタを有する上面発光リッジ型ｖｃｓｅｌを作製する方法 | |
| JPH09186400A (ja) | サーフェスエミッション型半導体レーザの製造法 | |
| US5388120A (en) | VCSEL with unstable resonator | |
| US5737351A (en) | Semiconductor laser including ridge structure extending between window regions | |
| JPH07273404A (ja) | 半導体レーザーダイオード製造方法 | |
| KR100266842B1 (ko) | 반도체레이저장치와 그 제조방법 | |
| JP2534446B2 (ja) | 側壁のリッジを粗面化した高出力基本モ―ド動作の半導体リッジ導波管レ―ザ | |
| JP3924859B2 (ja) | 半導体レーザ及びその製造方法 | |
| JP2002368332A (ja) | 窒化物半導体発光素子及びその製造方法 | |
| JPS62128586A (ja) | 光電子集積回路の製造方法 | |
| JPH06252448A (ja) | 半導体発光素子およびその製造方法 | |
| JPS61281562A (ja) | 半導体発光素子 | |
| JPH11251678A (ja) | 半導体レーザ及びその製造方法 | |
| JP2002313783A (ja) | 多角形半導体リングレーザの作製方法及び多角形半導体リングレーザ、多角形半導体リングレーザジャイロ | |
| JP5264764B2 (ja) | エッチストップを有するエッチングされたファセットリッジレーザ | |
| JP2001237499A (ja) | 半導体発光素子の製造方法 | |
| KR100239767B1 (ko) | 반도체 레이저 다이오드의 제조방법 | |
| JPH04326787A (ja) | 面発光半導体レ−ザ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040706 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040803 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040823 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20041122 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041122 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20041122 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090204 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090204 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090204 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110204 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120204 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130204 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140204 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |