JP2002344080A - 多角形半導体リングレーザの作製方法 - Google Patents
多角形半導体リングレーザの作製方法Info
- Publication number
- JP2002344080A JP2002344080A JP2001145107A JP2001145107A JP2002344080A JP 2002344080 A JP2002344080 A JP 2002344080A JP 2001145107 A JP2001145107 A JP 2001145107A JP 2001145107 A JP2001145107 A JP 2001145107A JP 2002344080 A JP2002344080 A JP 2002344080A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resist
- ring laser
- polygonal
- semiconductor ring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Gyroscopes (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 簡便に低電流しきい値で高信頼性の半導体リ
ングレーザを作製する。 【解決手段】 （ａ）において、ｎ型ＧａＡｓ基板上
に、ｎ型ＡｌＧａＡｓクラッド層１１、活性層領域１
２、ＡｌＡｓ電流狭窄層１３と、ｐ型ＡｌＧａＡｓクラ
ッド層１４を成長させ、その上に第一のレジスト１を光
導波路の形状にパターニングする。（ｂ）において、ｐ
型ＡｌＧａＡｓクラッド層１４を全てドライエッチング
する。この際ＡｌＡｓ電流狭窄層１３をエッチングスト
ップ層として利用している。（ｃ）において、多角形半
導体リングレーザのコーナーミラーとなる部分が露出す
るように、第二のレジスト２をパターニングする。
（ｄ）において、第一のレジスト１と第二のレジスト２
とをマスクにして、コーナーミラー部でのみ活性層領域
１２とｎ型ＡｌＧａＡｓクラッド層１１が露出させる。
（ｅ）において、ＡｌＡｓ電流狭窄層１３を水蒸気中に
て選択的に酸化する。
ングレーザを作製する。 【解決手段】 （ａ）において、ｎ型ＧａＡｓ基板上
に、ｎ型ＡｌＧａＡｓクラッド層１１、活性層領域１
２、ＡｌＡｓ電流狭窄層１３と、ｐ型ＡｌＧａＡｓクラ
ッド層１４を成長させ、その上に第一のレジスト１を光
導波路の形状にパターニングする。（ｂ）において、ｐ
型ＡｌＧａＡｓクラッド層１４を全てドライエッチング
する。この際ＡｌＡｓ電流狭窄層１３をエッチングスト
ップ層として利用している。（ｃ）において、多角形半
導体リングレーザのコーナーミラーとなる部分が露出す
るように、第二のレジスト２をパターニングする。
（ｄ）において、第一のレジスト１と第二のレジスト２
とをマスクにして、コーナーミラー部でのみ活性層領域
１２とｎ型ＡｌＧａＡｓクラッド層１１が露出させる。
（ｅ）において、ＡｌＡｓ電流狭窄層１３を水蒸気中に
て選択的に酸化する。
Description
【０００１】
【発明が属する技術分野】本発明は、簡便な方法で、低
電流しきい値かつ高信頼性の多角形半導体リングレーザ
を作製する方法、及びその方法で作製した多角形半導体
リングレーザ、及びその多角形半導体リングレーザを利
用したリングレーザジャイロに関する。
電流しきい値かつ高信頼性の多角形半導体リングレーザ
を作製する方法、及びその方法で作製した多角形半導体
リングレーザ、及びその多角形半導体リングレーザを利
用したリングレーザジャイロに関する。
【０００２】
【従来の技術】図６には、Ｕ．Ｓ．Ｐ４８５１３６８に
記載されている従来の半導体リングレーザの例を示す。
この半導体リングレーザは、光導波路部３２、３４、３
６及びコーナーミラー部４０、４２、４４とにおいて活
性層下のクラッド層までが露出するように、エッチング
が行われている。これにより電流パスが制限され、半導
体リングレーザ光導波路部の活性層にのみ効率良く電流
注入できる。さらにコーナーミラー部では反射面が大き
くなり、パワー反射率を最大限に取ることができる。
記載されている従来の半導体リングレーザの例を示す。
この半導体リングレーザは、光導波路部３２、３４、３
６及びコーナーミラー部４０、４２、４４とにおいて活
性層下のクラッド層までが露出するように、エッチング
が行われている。これにより電流パスが制限され、半導
体リングレーザ光導波路部の活性層にのみ効率良く電流
注入できる。さらにコーナーミラー部では反射面が大き
くなり、パワー反射率を最大限に取ることができる。
【０００３】
【発明が解決しようとする課題】しかしながら上記従来
例では光導波路部の全ての領域で活性層が露出している
ために、レーザを駆動するとＤＬＤ（Ｄａｒｋ Ｌｉｎ
ｅ Ｄｅｆｅｃｔ）が成長するために、素子の寿命が短
い。
例では光導波路部の全ての領域で活性層が露出している
ために、レーザを駆動するとＤＬＤ（Ｄａｒｋ Ｌｉｎ
ｅ Ｄｅｆｅｃｔ）が成長するために、素子の寿命が短
い。
【０００４】また、リッジ導波路により電流狭窄構造が
設けられているが、充分に低いしきい値電流が得られな
い。
設けられているが、充分に低いしきい値電流が得られな
い。
【０００５】そこで本発明は、簡便に、低電流しきい値
かつ高信頼性の多角形半導体リングレーザを作製する方
法、及びその方法で作製した多角形半導体リングレー
ザ、及びその多角形半導体リングレーザを利用したリン
グレーザジャイロを提供することを課題としている。
かつ高信頼性の多角形半導体リングレーザを作製する方
法、及びその方法で作製した多角形半導体リングレー
ザ、及びその多角形半導体リングレーザを利用したリン
グレーザジャイロを提供することを課題としている。
【０００６】
【課題を解決するための手段】上記の課題を解決するた
めの本発明の多角形半導体リングレーザの作製方法は、
半導体基板上に少なくとも順にｎ型クラッド、活性層領
域、選択的に酸化できる層、ｐ型クラッドからなる半導
体レーザの機能層が成長されているものに、第一のレジ
ストを多角形光導波路の形にパターニングする工程と、
前記第一のレジストをマスクにし、選択的に酸化できる
層をエッチングストップ層にしてｐ型クラッドをドライ
エッチングする工程と、前記多角形光導波路のうち反射
ミラーとなる面のみが露出するような形状に第二のレジ
ストをパターニングする工程と、前記第二のレジストを
マスクにして、半導体基板にドライエッチングを追加し
反射ミラーを形成する工程と、前記選択的に酸化できる
層を酸化して電流狭窄層を形成する工程とからなる。
めの本発明の多角形半導体リングレーザの作製方法は、
半導体基板上に少なくとも順にｎ型クラッド、活性層領
域、選択的に酸化できる層、ｐ型クラッドからなる半導
体レーザの機能層が成長されているものに、第一のレジ
ストを多角形光導波路の形にパターニングする工程と、
前記第一のレジストをマスクにし、選択的に酸化できる
層をエッチングストップ層にしてｐ型クラッドをドライ
エッチングする工程と、前記多角形光導波路のうち反射
ミラーとなる面のみが露出するような形状に第二のレジ
ストをパターニングする工程と、前記第二のレジストを
マスクにして、半導体基板にドライエッチングを追加し
反射ミラーを形成する工程と、前記選択的に酸化できる
層を酸化して電流狭窄層を形成する工程とからなる。
【０００７】すなわち、本発明においては、電流狭窄層
となる選択的に酸化できる層をエッチングストップ層と
して利用し、エッチングを活性層に達しない位置で停止
することができるので、活性層にダメージが導入される
心配もない。さらに電流狭窄層があるために活性層の狭
い領域に効率よく電流注入でき、低しきい値の半導体リ
ングレーザを得ることができる。この方法により作製さ
れた半導体リングレーザでは光導波路部では活性層が露
出しておらず、コーナーミラー部でのみ活性層が露出す
る構造になっている。半導体リングレーザの作製におい
ては、光導波路の側壁部では素子寿命を延ばすために活
性層まで達しない深さにエッチングし、コーナーミラー
部ではパワー反射率を稼ぐために深いエッチングをする
ことが望まれており、上述した半導体リングレーザはこ
の要求を満たすことができる。さらに電流狭窄層がエッ
チングストップ層として機能するために、簡単に正確な
深さのエッチングを行える。さらに電流狭窄層により活
性層の狭い領域に効率よく電流注入でき、低しきい値の
半導体リングレーザを得ることができる。
となる選択的に酸化できる層をエッチングストップ層と
して利用し、エッチングを活性層に達しない位置で停止
することができるので、活性層にダメージが導入される
心配もない。さらに電流狭窄層があるために活性層の狭
い領域に効率よく電流注入でき、低しきい値の半導体リ
ングレーザを得ることができる。この方法により作製さ
れた半導体リングレーザでは光導波路部では活性層が露
出しておらず、コーナーミラー部でのみ活性層が露出す
る構造になっている。半導体リングレーザの作製におい
ては、光導波路の側壁部では素子寿命を延ばすために活
性層まで達しない深さにエッチングし、コーナーミラー
部ではパワー反射率を稼ぐために深いエッチングをする
ことが望まれており、上述した半導体リングレーザはこ
の要求を満たすことができる。さらに電流狭窄層がエッ
チングストップ層として機能するために、簡単に正確な
深さのエッチングを行える。さらに電流狭窄層により活
性層の狭い領域に効率よく電流注入でき、低しきい値の
半導体リングレーザを得ることができる。
【０００８】又、本発明の多角形半導体リングレーザの
作製方法は、半導体基板上に少なくとも順にｎ型クラッ
ド、活性層領域、選択的に酸化できる層、ｐ型クラッド
からなる半導体レーザの機能層が成長されているものに
金属薄膜を成膜する工程と、前記金属薄膜上に第一のレ
ジストを多角形光導波路の形にパターニングする工程
と、前記第一のレジストをマスクにして前記金属薄膜を
ドライエッチングをする工程と、前記第一のレジストを
マスクにし、選択的に酸化できる層をエッチングストッ
プ層にしてｐ型クラッドをドライエッチングする工程
と、前記多角形光導波路のうち反射ミラーとなる面のみ
が露出するような形状に第二のレジストをパターニング
する工程と、前記第二のレジストをマスクにして、半導
体基板にドライエッチングを追加し反射ミラーを形成す
る工程と、前記選択的に酸化できる層を酸化して電流狭
窄層を形成する工程とからなる。
作製方法は、半導体基板上に少なくとも順にｎ型クラッ
ド、活性層領域、選択的に酸化できる層、ｐ型クラッド
からなる半導体レーザの機能層が成長されているものに
金属薄膜を成膜する工程と、前記金属薄膜上に第一のレ
ジストを多角形光導波路の形にパターニングする工程
と、前記第一のレジストをマスクにして前記金属薄膜を
ドライエッチングをする工程と、前記第一のレジストを
マスクにし、選択的に酸化できる層をエッチングストッ
プ層にしてｐ型クラッドをドライエッチングする工程
と、前記多角形光導波路のうち反射ミラーとなる面のみ
が露出するような形状に第二のレジストをパターニング
する工程と、前記第二のレジストをマスクにして、半導
体基板にドライエッチングを追加し反射ミラーを形成す
る工程と、前記選択的に酸化できる層を酸化して電流狭
窄層を形成する工程とからなる。
【０００９】これによって半導体基板と金属薄膜との接
触面積を最大限に大きく取れ、金属薄膜を電極として利
用する際にはコンタクト抵抗を低減できる。
触面積を最大限に大きく取れ、金属薄膜を電極として利
用する際にはコンタクト抵抗を低減できる。
【００１０】
【発明の実施の形態】[実施形態１]図１は、本発明の多
角形半導体リングレーザの作製方法について最も良く表
現している第一の実施形態である。流れに沿って本発明
の多角形半導体リングレーザの作製方法について説明す
る。
角形半導体リングレーザの作製方法について最も良く表
現している第一の実施形態である。流れに沿って本発明
の多角形半導体リングレーザの作製方法について説明す
る。
【００１１】図１（ａ）において、ｎ型ＧａＡｓ基板上
に、ｎ型ＡｌＧａＡｓクラッド層１１を１．５μmと、
活性層領域１２にはＧａＡｓ／ＡｌＧａＡｓ多重量子井
戸と、ＡｌＡｓ電流狭窄層１３と、ｐ型ＡｌＧａＡｓク
ラッド層１４を１．５μmとを、順次ＭＯＣＶＤ装置で
エピタキシャル成長させたものを用意する。その上に第
一のレジスト１を四角形半導体リングレーザの光導波路
の形状にパターニングする。
に、ｎ型ＡｌＧａＡｓクラッド層１１を１．５μmと、
活性層領域１２にはＧａＡｓ／ＡｌＧａＡｓ多重量子井
戸と、ＡｌＡｓ電流狭窄層１３と、ｐ型ＡｌＧａＡｓク
ラッド層１４を１．５μmとを、順次ＭＯＣＶＤ装置で
エピタキシャル成長させたものを用意する。その上に第
一のレジスト１を四角形半導体リングレーザの光導波路
の形状にパターニングする。
【００１２】次に図１（ｂ）において、第一のレジスト
１をマスクにして、ｐ型ＡｌＧａＡｓクラッド層１４を
全てドライエッチングする。ここで ｐ型ＡｌＧａＡｓ
クラッド層１４のドライエッチングはリアクティブ・イ
オン・ビーム・エッチング装置で行う。エッチング条件
は、マイクロ波パワー：１２０Ｗ、圧力：２０ｍＴｏｒ
ｒ、ガス流量：１２ｓｃｃｍ、イオン引き出し電圧：３
００Ｖ、基板温度：室温、であり、エッチングガスには
塩素を使用した。圧力を高くすることでＡｌＡｓのエッ
チングレートをＧａＡｓに対して小さくすることができ
る。この際ＡｌＡｓ電流狭窄層１３をエッチングストッ
プ層として利用しているので、全ての領域で均一にエッ
チングできる。さらに正確なエッチング量制御も必要な
い。
１をマスクにして、ｐ型ＡｌＧａＡｓクラッド層１４を
全てドライエッチングする。ここで ｐ型ＡｌＧａＡｓ
クラッド層１４のドライエッチングはリアクティブ・イ
オン・ビーム・エッチング装置で行う。エッチング条件
は、マイクロ波パワー：１２０Ｗ、圧力：２０ｍＴｏｒ
ｒ、ガス流量：１２ｓｃｃｍ、イオン引き出し電圧：３
００Ｖ、基板温度：室温、であり、エッチングガスには
塩素を使用した。圧力を高くすることでＡｌＡｓのエッ
チングレートをＧａＡｓに対して小さくすることができ
る。この際ＡｌＡｓ電流狭窄層１３をエッチングストッ
プ層として利用しているので、全ての領域で均一にエッ
チングできる。さらに正確なエッチング量制御も必要な
い。
【００１３】次に図１（ｃ）において、多角形半導体リ
ングレーザのコーナーミラーとなる部分が露出するよう
に、第二のレジスト２をパターニングする。
ングレーザのコーナーミラーとなる部分が露出するよう
に、第二のレジスト２をパターニングする。
【００１４】次に図１（ｄ）において、第一のレジスト
１と第二のレジスト２とをマスクにしてドライエッチン
グを追加して、コーナーミラー部でのみ活性層領域１２
とｎ型ＡｌＧａＡｓクラッド層１１が露出するようにす
る。ドライエッチングの条件は、マイクロ波パワー：１
２０Ｗ、圧力：２０ｍＴｏｒｒ、ガス流量：１２ｓｃｃ
ｍ、イオン引き出し電圧：３００Ｖ、基板温度：室温で
あり、エッチングガスには塩素を使用した。この条件に
よればＡｌＡｓとＧａＡｓとのエッチングレートをほぼ
同等のものにできる。この際ｎ型ＡｌＧａＡｓクラッド
層１１を全てエッチングしなくても良い。この工程によ
りコーナーミラー部での反射率が向上する。
１と第二のレジスト２とをマスクにしてドライエッチン
グを追加して、コーナーミラー部でのみ活性層領域１２
とｎ型ＡｌＧａＡｓクラッド層１１が露出するようにす
る。ドライエッチングの条件は、マイクロ波パワー：１
２０Ｗ、圧力：２０ｍＴｏｒｒ、ガス流量：１２ｓｃｃ
ｍ、イオン引き出し電圧：３００Ｖ、基板温度：室温で
あり、エッチングガスには塩素を使用した。この条件に
よればＡｌＡｓとＧａＡｓとのエッチングレートをほぼ
同等のものにできる。この際ｎ型ＡｌＧａＡｓクラッド
層１１を全てエッチングしなくても良い。この工程によ
りコーナーミラー部での反射率が向上する。
【００１５】最後に図１（ｅ）において、電流狭窄構造
を形成するためにＡｌＡｓ電流狭窄層１３を水蒸気中に
て選択的に酸化する。ＡｌＡｓ電流狭窄層１３のうち斜
線部分は酸化された部分である。こうして形成された部
分的に酸化されたＡｌＡｓ電流狭窄層１３の選択酸化領
域の面内方向のサイズは酸化を行う時間によって制御で
きる。続いて第一のレジスト１と第二のレジスト２とを
リムーバで剥離して全ての工程が終了する。
を形成するためにＡｌＡｓ電流狭窄層１３を水蒸気中に
て選択的に酸化する。ＡｌＡｓ電流狭窄層１３のうち斜
線部分は酸化された部分である。こうして形成された部
分的に酸化されたＡｌＡｓ電流狭窄層１３の選択酸化領
域の面内方向のサイズは酸化を行う時間によって制御で
きる。続いて第一のレジスト１と第二のレジスト２とを
リムーバで剥離して全ての工程が終了する。
【００１６】以上の工程により作製された四角形半導体
リングレーザを図２に示す。図２（ａ）は四角形半導体
リングレーザの上面を示す図であり、同図（ｂ）、
（ｃ）はそれぞれＡ−Ａ’、Ｂ−Ｂ’の断面図になって
いる。本発明によれば図２の様なミラー部は深くエッチ
ングされていて、かつ導波路側壁部は活性層領域１２ま
でエッチングが到達していない四角形半導体リングレー
ザを、ごく簡単なプロセスで、作製することができる。
ここでコーナーミラー部を深くエッチングすることによ
り、コーナーミラーのパワー反射率を最大限に大きく取
ることができる。また導波路側壁部で活性層領域１２ま
でエッチングが到達しないようにすることで、エッチン
グによる結晶欠陥の導入が低減される。それに伴ってＣ
ＯＤ（Ｃａｔａｓｔｒｏｐｈｉｃ Ｏｐｔｉｃａｌ Ｄａ
ｍａｇｅ）を低減することができ、素子の信頼性向上に
繋がる。そして電流狭窄層があることで、活性層の狭い
領域に効率よく電流注入でき、低しきい値の半導体リン
グレーザを得ることができる。
リングレーザを図２に示す。図２（ａ）は四角形半導体
リングレーザの上面を示す図であり、同図（ｂ）、
（ｃ）はそれぞれＡ−Ａ’、Ｂ−Ｂ’の断面図になって
いる。本発明によれば図２の様なミラー部は深くエッチ
ングされていて、かつ導波路側壁部は活性層領域１２ま
でエッチングが到達していない四角形半導体リングレー
ザを、ごく簡単なプロセスで、作製することができる。
ここでコーナーミラー部を深くエッチングすることによ
り、コーナーミラーのパワー反射率を最大限に大きく取
ることができる。また導波路側壁部で活性層領域１２ま
でエッチングが到達しないようにすることで、エッチン
グによる結晶欠陥の導入が低減される。それに伴ってＣ
ＯＤ（Ｃａｔａｓｔｒｏｐｈｉｃ Ｏｐｔｉｃａｌ Ｄａ
ｍａｇｅ）を低減することができ、素子の信頼性向上に
繋がる。そして電流狭窄層があることで、活性層の狭い
領域に効率よく電流注入でき、低しきい値の半導体リン
グレーザを得ることができる。
【００１７】なお第一のレジスト１及び第二のレジスト
２は、ポジ型レジストでもネガ型レジストでも良い。ま
たドライエッチングする深さは、この実施形態に挙げた
ものに限らない。またエッチング装置、エッチング条
件、エッチングガス等に異なるものを使用しても良い。
また第一のレジスト１と第二のレジスト２を剥離するた
めに今回はリムーバを使用したが、酸素プラズマによる
アッシングなどにより剥離しても良い。また今回はＧａ
Ａｓ系の多角形半導体リングレーザを取り上げたが、他
材料系の多角形半導体リングレーザの作製にも、この方
法が適用できることは明白である。
２は、ポジ型レジストでもネガ型レジストでも良い。ま
たドライエッチングする深さは、この実施形態に挙げた
ものに限らない。またエッチング装置、エッチング条
件、エッチングガス等に異なるものを使用しても良い。
また第一のレジスト１と第二のレジスト２を剥離するた
めに今回はリムーバを使用したが、酸素プラズマによる
アッシングなどにより剥離しても良い。また今回はＧａ
Ａｓ系の多角形半導体リングレーザを取り上げたが、他
材料系の多角形半導体リングレーザの作製にも、この方
法が適用できることは明白である。
【００１８】[実施形態２]図３は本発明の多角形半導体
リングレーザの作製方法について良く表現している第二
の実施形態である。流れに沿って本発明の多角形半導体
リングレーザの作製方法について説明する。
リングレーザの作製方法について良く表現している第二
の実施形態である。流れに沿って本発明の多角形半導体
リングレーザの作製方法について説明する。
【００１９】図３（ａ）においてｎ型ＧａＡｓ基板上
に、ｎ型ＡｌＧａＡｓクラッド層１１を１．５μmと、
活性層領域１２にはＧａＡｓ／ＡｌＧａＡｓ多重量子井
戸と、ＡｌＡｓ電流狭窄層１３と、ｐ型ＡｌＧａＡｓク
ラッド層１４を１．５μmとを、順次ＭＢＥ装置でエピ
タキシャル成長させたものを用意し、その上にＴｉ５０
nm、Ａｕ５０nmとからなる金属薄膜１５をスパッタ成膜
する。さらにその上に第一のレジスト１を四角形半導体
リングレーザの光導波路の形状にパターニングする。
に、ｎ型ＡｌＧａＡｓクラッド層１１を１．５μmと、
活性層領域１２にはＧａＡｓ／ＡｌＧａＡｓ多重量子井
戸と、ＡｌＡｓ電流狭窄層１３と、ｐ型ＡｌＧａＡｓク
ラッド層１４を１．５μmとを、順次ＭＢＥ装置でエピ
タキシャル成長させたものを用意し、その上にＴｉ５０
nm、Ａｕ５０nmとからなる金属薄膜１５をスパッタ成膜
する。さらにその上に第一のレジスト１を四角形半導体
リングレーザの光導波路の形状にパターニングする。
【００２０】次に図３（ｂ）において、第一のレジスト
１をマスクにして、金属薄膜１５と、ｐ型ＡｌＧａＡｓ
クラッド層１４とを全てドライエッチングする。金属薄
膜１５のドライエッチングはリアクティブ・イオン・エ
ッチング装置で行い、ＡｕのエッチングにはＡｒガス、
２０ｓｃｃｍ、０．５Ｐａ、３００Ｗの条件を、Ｔｉの
エッチングにはＣＦ4ガス、５０ｓｃｃｍ，２Ｐａ、３
００Ｗの条件を使用した。ここで ｐ型ＡｌＧａＡｓク
ラッド層１４のドライエッチングはリアクティブ・イオ
ン・ビーム・エッチング装置で行う。エッチング条件
は、マイクロ波パワー：１２０Ｗ、圧力：２０ｍＴｏｒ
ｒ、ガス流量：１２ｓｃｃｍ、イオン引き出し電圧：３
００Ｖ、基板温度：室温であり、エッチングガスには塩
素を使用した。圧力を高くすることでＡｌＡｓのエッチ
ングレートをＧａＡｓに対して小さくすることができ
る。この際ＡｌＡｓ電流狭窄層１３をエッチングストッ
プ層として利用しているので、全ての領域で均一にエッ
チングできる。さらに正確なエッチング量制御も必要な
い。
１をマスクにして、金属薄膜１５と、ｐ型ＡｌＧａＡｓ
クラッド層１４とを全てドライエッチングする。金属薄
膜１５のドライエッチングはリアクティブ・イオン・エ
ッチング装置で行い、ＡｕのエッチングにはＡｒガス、
２０ｓｃｃｍ、０．５Ｐａ、３００Ｗの条件を、Ｔｉの
エッチングにはＣＦ4ガス、５０ｓｃｃｍ，２Ｐａ、３
００Ｗの条件を使用した。ここで ｐ型ＡｌＧａＡｓク
ラッド層１４のドライエッチングはリアクティブ・イオ
ン・ビーム・エッチング装置で行う。エッチング条件
は、マイクロ波パワー：１２０Ｗ、圧力：２０ｍＴｏｒ
ｒ、ガス流量：１２ｓｃｃｍ、イオン引き出し電圧：３
００Ｖ、基板温度：室温であり、エッチングガスには塩
素を使用した。圧力を高くすることでＡｌＡｓのエッチ
ングレートをＧａＡｓに対して小さくすることができ
る。この際ＡｌＡｓ電流狭窄層１３をエッチングストッ
プ層として利用しているので、全ての領域で均一にエッ
チングできる。さらに正確なエッチング量制御も必要な
い。
【００２１】次に図３（ｃ）において、多角形半導体リ
ングレーザのコーナーミラーとなる部分が露出するよう
に、第二のレジスト２をパターニングする。
ングレーザのコーナーミラーとなる部分が露出するよう
に、第二のレジスト２をパターニングする。
【００２２】次に図３（ｄ）において、第一のレジスト
１と第二のレジスト２とをマスクにしてドライエッチン
グを追加して、コーナーミラー部でのみ活性層領域１２
とｎ型ＡｌＧａＡｓクラッド層１１が露出するようにす
る。ドライエッチングの条件は、マイクロ波パワー：１
２０Ｗ、圧力：２０ｍＴｏｒｒ、ガス流量：１２ｓｃｃ
ｍ、イオン引き出し電圧：３００Ｖ、基板温度：室温で
あり、エッチングガスには塩素を使用した。この条件に
よればＡｌＡｓとＧａＡｓとのエッチングレートをほぼ
同等のものにできる。この際ｎ型ＡｌＧａＡｓクラッド
層１１を全てエッチングしなくても良い。この工程によ
りコーナーミラー部での反射率が向上する。
１と第二のレジスト２とをマスクにしてドライエッチン
グを追加して、コーナーミラー部でのみ活性層領域１２
とｎ型ＡｌＧａＡｓクラッド層１１が露出するようにす
る。ドライエッチングの条件は、マイクロ波パワー：１
２０Ｗ、圧力：２０ｍＴｏｒｒ、ガス流量：１２ｓｃｃ
ｍ、イオン引き出し電圧：３００Ｖ、基板温度：室温で
あり、エッチングガスには塩素を使用した。この条件に
よればＡｌＡｓとＧａＡｓとのエッチングレートをほぼ
同等のものにできる。この際ｎ型ＡｌＧａＡｓクラッド
層１１を全てエッチングしなくても良い。この工程によ
りコーナーミラー部での反射率が向上する。
【００２３】最後に図３（ｅ）において、電流狭窄構造
を形成するためにＡｌＡｓ電流狭窄層１３を水蒸気中に
て選択的に酸化する。斜線部分がが酸化された部分であ
る。こうして形成された部分的にに酸化されたＡｌＡｓ
電流狭窄層１３の選択酸化領域の面内方向のサイズは酸
化を行う時間によって制御できる。続いて第一のレジス
ト１と第二のレジスト２とをリムーバで剥離して全ての
工程が終了する。
を形成するためにＡｌＡｓ電流狭窄層１３を水蒸気中に
て選択的に酸化する。斜線部分がが酸化された部分であ
る。こうして形成された部分的にに酸化されたＡｌＡｓ
電流狭窄層１３の選択酸化領域の面内方向のサイズは酸
化を行う時間によって制御できる。続いて第一のレジス
ト１と第二のレジスト２とをリムーバで剥離して全ての
工程が終了する。
【００２４】以上の工程により作製された四角形半導体
リングレーザを図４に示す。図４（ａ）は四角形半導体
リングレーザの上面を示す図であり、同図（ｂ）、
（ｃ）はそれぞれＡ−Ａ’、Ｂ−Ｂ’の断面図になって
いる。本発明によれば図２の様なミラー部は深くエッチ
ングされていて、かつ導波路側壁部は活性層領域１２ま
でエッチングが到達していない四角形半導体リングレー
ザを、ごく簡単なプロセスで、作製することができる。
ここでコーナーミラー部を深くエッチングすることによ
り、コーナーミラーのパワー反射率を最大限に大きく取
ることができる。また導波路側壁部で活性層領域１２ま
でエッチングが到達しないようにすることで、エッチン
グによる結晶欠陥の導入が低減される。それに伴ってＣ
ＯＤ（Ｃａｔａｓｔｒｏｐｈｉｃ Ｏｐｔｉｃａｌ Ｄａ
ｍａｇｅ）を低減することができ、素子の信頼性向上に
繋がる。そして電流狭窄層があることで、活性層の狭い
領域に効率よく電流注入でき、低しきい値の半導体リン
グレーザを得ることができる。また四角形半導体リング
レーザの光導波路の上面の全面に金属薄膜１５が着くこ
とになり、金属薄膜１５を電流注入のための電極として
利用する際にはコンタクト抵抗を低減することができ
る。
リングレーザを図４に示す。図４（ａ）は四角形半導体
リングレーザの上面を示す図であり、同図（ｂ）、
（ｃ）はそれぞれＡ−Ａ’、Ｂ−Ｂ’の断面図になって
いる。本発明によれば図２の様なミラー部は深くエッチ
ングされていて、かつ導波路側壁部は活性層領域１２ま
でエッチングが到達していない四角形半導体リングレー
ザを、ごく簡単なプロセスで、作製することができる。
ここでコーナーミラー部を深くエッチングすることによ
り、コーナーミラーのパワー反射率を最大限に大きく取
ることができる。また導波路側壁部で活性層領域１２ま
でエッチングが到達しないようにすることで、エッチン
グによる結晶欠陥の導入が低減される。それに伴ってＣ
ＯＤ（Ｃａｔａｓｔｒｏｐｈｉｃ Ｏｐｔｉｃａｌ Ｄａ
ｍａｇｅ）を低減することができ、素子の信頼性向上に
繋がる。そして電流狭窄層があることで、活性層の狭い
領域に効率よく電流注入でき、低しきい値の半導体リン
グレーザを得ることができる。また四角形半導体リング
レーザの光導波路の上面の全面に金属薄膜１５が着くこ
とになり、金属薄膜１５を電流注入のための電極として
利用する際にはコンタクト抵抗を低減することができ
る。
【００２５】なお第一のレジスト１及び第二のレジスト
２は、ポジ型レジストでもネガ型レジストでも良い。ま
たドライエッチングする深さは、この実施形態に挙げた
ものに限らない。またエッチング装置、エッチング条
件、エッチングガス等に異なるものを使用しても良い。
また第一のレジスト１と第二のレジスト２を剥離するた
めに今回はリムーバを使用したが、酸素プラズマによる
アッシングなどにより剥離しても良い。また今回はＧａ
Ａｓ系の多角形半導体リングレーザを取り上げたが、他
材料系の多角形半導体リングレーザの作製にも、この方
法が適用できることは明白である。
２は、ポジ型レジストでもネガ型レジストでも良い。ま
たドライエッチングする深さは、この実施形態に挙げた
ものに限らない。またエッチング装置、エッチング条
件、エッチングガス等に異なるものを使用しても良い。
また第一のレジスト１と第二のレジスト２を剥離するた
めに今回はリムーバを使用したが、酸素プラズマによる
アッシングなどにより剥離しても良い。また今回はＧａ
Ａｓ系の多角形半導体リングレーザを取り上げたが、他
材料系の多角形半導体リングレーザの作製にも、この方
法が適用できることは明白である。
【００２６】[実施形態３]図５は本発明の多角形半導体
リングレーザジャイロについて良く表現している第三の
実施形態である。本実施形態では三角形半導体リングレ
ーザジャイロについて取り上げているので、これについ
て説明する。
リングレーザジャイロについて良く表現している第三の
実施形態である。本実施形態では三角形半導体リングレ
ーザジャイロについて取り上げているので、これについ
て説明する。
【００２７】図５（ａ）は四角形半導体リングレーザジ
ャイロを上部から見た図であり、同図（ｂ）は同図
（ａ）におけるＡ−Ａ’の断面図である。この三角形半
導体リングレーザジャイロは本発明の多角形半導体リン
グレーザの作製方法によって作製したものであって、レ
ーザ機能層となるｎ型ＡｌＧａＡｓクラッド層１１と、
ＧａＡｓ／ＡｌＧａＡｓの多重量子井戸からなる活性層
領域１２と、電流狭窄層１３と、ｐ型ＡｌＧａＡｓクラ
ッド層１４とがＧａＡｓ基板上に積層した形になってお
り、光導波路上部にアノードとなる金属薄膜１５及びＧ
ａＡｓ基板の裏面にはカソード電極が成膜されている。
なおＧａＡｓ基板、カソード電極については図示してい
ない。
ャイロを上部から見た図であり、同図（ｂ）は同図
（ａ）におけるＡ−Ａ’の断面図である。この三角形半
導体リングレーザジャイロは本発明の多角形半導体リン
グレーザの作製方法によって作製したものであって、レ
ーザ機能層となるｎ型ＡｌＧａＡｓクラッド層１１と、
ＧａＡｓ／ＡｌＧａＡｓの多重量子井戸からなる活性層
領域１２と、電流狭窄層１３と、ｐ型ＡｌＧａＡｓクラ
ッド層１４とがＧａＡｓ基板上に積層した形になってお
り、光導波路上部にアノードとなる金属薄膜１５及びＧ
ａＡｓ基板の裏面にはカソード電極が成膜されている。
なおＧａＡｓ基板、カソード電極については図示してい
ない。
【００２８】図示した三角形半導体リングレーザジャイ
ロを定電流駆動した時、リング共振器内では、時計回り
のレーザ光と反時計回りのレーザ光とが共存している。
この三角形半導体リングレーザジャイロに回転運動を加
えると、時計回りのレーザ光と反時計回りのレーザ光と
の発振周波数に差が発生し、時計回りのレーザ光と反時
計回りのレーザ光とが干渉してビートが生じる。このビ
ートは素子駆動電圧の周波数変化として検知でき、回転
運動の角周波数を知ることができる。
ロを定電流駆動した時、リング共振器内では、時計回り
のレーザ光と反時計回りのレーザ光とが共存している。
この三角形半導体リングレーザジャイロに回転運動を加
えると、時計回りのレーザ光と反時計回りのレーザ光と
の発振周波数に差が発生し、時計回りのレーザ光と反時
計回りのレーザ光とが干渉してビートが生じる。このビ
ートは素子駆動電圧の周波数変化として検知でき、回転
運動の角周波数を知ることができる。
【００２９】
【発明の効果】以上説明した本発明によれば、光導波路
の側壁部では素子寿命を延ばすために活性層まで達しな
い深さにエッチングし、コーナーミラー部ではパワー反
射率を稼ぐために深いエッチングをすることができる。
さらに、電流狭窄層がエッチングストップ層として機能
するために、簡単に正確な深さのエッチングを行える。
さらに、電流狭窄層により活性層の狭い領域に効率よく
電流注入でき、低しきい値の半導体リングレーザを得る
ことができる。
の側壁部では素子寿命を延ばすために活性層まで達しな
い深さにエッチングし、コーナーミラー部ではパワー反
射率を稼ぐために深いエッチングをすることができる。
さらに、電流狭窄層がエッチングストップ層として機能
するために、簡単に正確な深さのエッチングを行える。
さらに、電流狭窄層により活性層の狭い領域に効率よく
電流注入でき、低しきい値の半導体リングレーザを得る
ことができる。
【００３０】又、半導体基板上に少なくとも順にｎ型ク
ラッド、活性層領域、選択的に酸化できる層、ｐ型クラ
ッドからなる半導体レーザの機能層が成長されているも
のに金属薄膜を成膜するため、半導体基板と金属薄膜と
の接触面積を最大限に大きく取れ、金属薄膜を電極とし
て利用する際にはコンタクト抵抗を低減できる。
ラッド、活性層領域、選択的に酸化できる層、ｐ型クラ
ッドからなる半導体レーザの機能層が成長されているも
のに金属薄膜を成膜するため、半導体基板と金属薄膜と
の接触面積を最大限に大きく取れ、金属薄膜を電極とし
て利用する際にはコンタクト抵抗を低減できる。
【図１】本発明の第一の実施形態の多角形半導体リング
レーザの作製方法を示す図
レーザの作製方法を示す図
【図２】本発明の第一の実施形態で作製された多角形半
導体リングレーザを示す図
導体リングレーザを示す図
【図３】本発明の第二の実施形態の多角形半導体リング
レーザの作製方法を示す図
レーザの作製方法を示す図
【図４】本発明の第二の実施形態で作製された多角形半
導体リングレーザを示す図
導体リングレーザを示す図
【図５】本発明の第三の実施形態の多角形半導体リング
レーザジャイロを示す図
レーザジャイロを示す図
【図６】従来の半導体リングレーザの例を示す図
１ ｎ型ＧａＡｓ半導体基板 ２ ｎ型ＧａＡｓバッファ層 ３ ｎ型ＡｌＧａＡｓクラッド層 ４ アンドープＡｌＧａＡｓ活性層 ５ ｐ型ＡｌＧａＡｓクラッド層 ６ ｐ型ＧａＡｓキャップ層 ７ ＳｉＯ2絶縁膜 ８ ｐ側電極 ３０ レーザ ３２，３４，３６ 導波路 ３８ 基板 ４０，４２，４４ ミラー部 １０４ ｐ−ＧａＡｓ
Claims (5)
- 【請求項１】 半導体基板上に少なくとも順にｎ型クラ
ッド、活性層領域、選択的に酸化できる層、ｐ型クラッ
ドからなる半導体レーザの機能層が成長されているもの
に第一のレジストを多角形光導波路の形にパターニング
する工程と、 前記第一のレジストをマスクにし、選択的に酸化できる
層をエッチングストップ層にしてｐ型クラッドをドライ
エッチングする工程と、 前記多角形光導波路のうち反射ミラーとなる面のみが露
出するような形状に第二のレジストをパターニングする
工程と、 前記第二のレジストをマスクにして、半導体基板にドラ
イエッチングを追加し反射ミラーを形成する工程と、 前記選択的に酸化できる層を酸化して電流狭窄層を形成
する工程とからなることを特徴とする多角形半導体リン
グレーザの作製方法。 - 【請求項２】 半導体基板上に少なくとも順にｎ型クラ
ッド、活性層領域、選択的に酸化できる層、ｐ型クラッ
ドからなる半導体レーザの機能層が成長されているもの
に金属薄膜を成膜する工程と、 前記金属薄膜上に第一のレジストを多角形光導波路の形
にパターニングする工程と、 前記第一のレジストをマスクにして前記金属薄膜をドラ
イエッチングする工程と、 前記第一のレジストをマスクにし、選択的に酸化できる
層をエッチングストップ層にしてｐ型クラッドをドライ
エッチングする工程と、 前記多角形光導波路のうち反射ミラーとなる面のみが露
出するような形状に第二のレジストをパターニングする
工程と、 前記第二のレジストをマスクにして、半導体基板にドラ
イエッチングを追加し反射ミラーを形成する工程と、 前記選択的に酸化できる層を酸化して電流狭窄層を形成
する工程とからなることを特徴とする多角形半導体リン
グレーザの作製方法。 - 【請求項３】 請求項１又は２のいずれか一つに記載さ
れた選択的に酸化できる層がアルミニウムを含有した化
合物半導体であることを特徴とする多角形半導体リング
レーザの作製方法。 - 【請求項４】 請求項１乃至３のいずれか一つに記載さ
れた多角形半導体リングレーザの作製方法により作製し
たことを特徴とする多角形半導体リングレーザ。 - 【請求項５】 請求項４記載の多角形半導体リングレー
ザを使用することを特徴とする多角形半導体リングレー
ザジャイロ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001145107A JP2002344080A (ja) | 2001-05-15 | 2001-05-15 | 多角形半導体リングレーザの作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001145107A JP2002344080A (ja) | 2001-05-15 | 2001-05-15 | 多角形半導体リングレーザの作製方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002344080A true JP2002344080A (ja) | 2002-11-29 |
Family
ID=18990971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001145107A Pending JP2002344080A (ja) | 2001-05-15 | 2001-05-15 | 多角形半導体リングレーザの作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002344080A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005249547A (ja) * | 2004-03-03 | 2005-09-15 | Advanced Telecommunication Research Institute International | 半導体レーザジャイロ |
| JP2009103647A (ja) * | 2007-10-25 | 2009-05-14 | Advanced Telecommunication Research Institute International | 半導体レーザジャイロ |
| JP2009103646A (ja) * | 2007-10-25 | 2009-05-14 | Advanced Telecommunication Research Institute International | 半導体レーザジャイロ |
-
2001
- 2001-05-15 JP JP2001145107A patent/JP2002344080A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005249547A (ja) * | 2004-03-03 | 2005-09-15 | Advanced Telecommunication Research Institute International | 半導体レーザジャイロ |
| WO2005085759A1 (ja) | 2004-03-03 | 2005-09-15 | Advanced Telecommunications Research Institute International | 半導体レーザを用いたジャイロ |
| EP1724552A1 (en) * | 2004-03-03 | 2006-11-22 | Advanced Telecommunications Research Institute International | Gyro employing semiconductor laser |
| EP1724552A4 (en) * | 2004-03-03 | 2010-03-03 | Atr Advanced Telecomm Res Inst | GYROSCOPE EMPLOYING A SEMICONDUCTOR LASER |
| US7835008B2 (en) | 2004-03-03 | 2010-11-16 | Advanced Telecommunications Research Institute International | Gyro employing semiconductor laser |
| KR101109908B1 (ko) * | 2004-03-03 | 2012-01-31 | 가부시키가이샤 고쿠사이 덴키 츠신 기소 기주츠 겐큐쇼 | 반도체 레이저를 이용한 자이로 |
| JP2009103647A (ja) * | 2007-10-25 | 2009-05-14 | Advanced Telecommunication Research Institute International | 半導体レーザジャイロ |
| JP2009103646A (ja) * | 2007-10-25 | 2009-05-14 | Advanced Telecommunication Research Institute International | 半導体レーザジャイロ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2010103498A (ja) | 面発光レーザ、およびその製造方法 | |
| JP3799667B2 (ja) | 面発光型半導体レーザ装置およびその製造方法 | |
| US5395792A (en) | Process for fabricating a semiconductor laser device | |
| JP2003163417A (ja) | 半導体発光素子及びその製造方法 | |
| JP2002111132A (ja) | 半導体レーザーダイオードの製造方法 | |
| JP3147148B2 (ja) | 半導体レーザの製造方法 | |
| JP2002344080A (ja) | 多角形半導体リングレーザの作製方法 | |
| JP2006295072A (ja) | 半導体レーザおよびその製造方法 | |
| JPH09232678A (ja) | 半導体装置及びその製造方法、並びに半導体レーザ及びその製造方法 | |
| JP2004228340A (ja) | 半導体レーザ素子及びその製造方法 | |
| JP2002313783A (ja) | 多角形半導体リングレーザの作製方法及び多角形半導体リングレーザ、多角形半導体リングレーザジャイロ | |
| JP2003069158A (ja) | 窒化物系半導体レーザ素子の形成方法 | |
| JP2003174232A (ja) | 半導体レーザ素子およびその製造方法 | |
| JPH09275239A (ja) | 半導体レーザ素子 | |
| JP2001223438A (ja) | 半導体レーザ素子の製造方法 | |
| JP2005347609A (ja) | 半導体層の製造方法および半導体発光素子の製造方法 | |
| JP2006216752A (ja) | 回折格子の製造方法および半導体レーザ | |
| JPH10294528A (ja) | 面発光型半導体レーザの製造方法 | |
| JP2002198359A (ja) | ドライエッチング方法、及び半導体素子の作製方法 | |
| Ogura | In situ etching and regrowth process for edge‐and surface‐emitting laser diodes with an AlGaAs/GaAs buried heterostructure | |
| JP2008028093A (ja) | 半導体レーザ装置およびその製造方法 | |
| JPH0637394A (ja) | 半導体レーザ装置およびその製造方法 | |
| JP2005123416A (ja) | 面発光レーザ素子およびその作製方法および面発光レーザアレイおよび光伝送システム | |
| JP2001144374A (ja) | 半導体レーザ装置 | |
| EP0306225A2 (en) | Method of producing a semiconductor laser |