JP2002261380A

JP2002261380A - 半導体装置およびその製造方法

Info

Publication number: JP2002261380A
Application number: JP2001390563A
Authority: JP
Inventors: Keiichi Yabusaki; 慶一藪▲崎▼; Norio Okubo; 典雄大久保
Original assignee: Furukawa Electric Co Ltd
Current assignee: Furukawa Electric Co Ltd
Priority date: 2000-12-27
Filing date: 2001-12-21
Publication date: 2002-09-13

Abstract

(57)【要約】【課題】半導体装置の加工精度および生産効率を高め
ること。【解決手段】半導体レーザ装置は、半導体基板２の上
面に、下側クラッド層３、活性層４、上側クラッド層
５、コンタクト層９、絶縁膜６が生成されている。ま
た、上側クラッド層５、コンタクト層９、絶縁膜６は、
エッチングによってリッジ部１２をなしている。さら
に、半導体基板２の下面に負電極１が生成され、多層膜
基板３１の上面には導電体層７が生成されている。ま
た、導電体層７は、リッジ部１２の側面において少なく
とも１５０ｎｍの厚みを有し、リッジ部１２は砂時計形
の断面形状を有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、半導体装置に関
し、特に半導体基板上に隆起したリッジ部の側面を覆う
被覆部における亀裂の発生を防止する半導体装置に関す
る。

【０００２】

【従来の技術】従来から、半導体基板上に所定の多層膜
を生成し、エッチングなどを用いて加工し、所望の電気
回路や電気素子などの半導体装置を作成する技術が用い
られている。

【０００３】図５は、従来の半導体装置である半導体レ
ーザ装置の断面図である。半導体レーザ装置は、ストラ
イプ状の隆起部であるリッジを有し、光および電流の閉
じ込めを行うので、簡便な構造で良好なレーザ特性を示
し、光通信、光記録、光計測の分野で、発光装置及び光
ファイバアンプ励起装置などに多用される。

【０００４】この半導体レーザ装置は、半導体基板２の
上面に、下側クラッド層３、活性層４、上側クラッド層
５、コンタクト層９、および絶縁層６が成膜されてい
る。また、上側クラッド層５、コンタクト層９、絶縁層
６は、エッチングによってリッジ部１２を形成する。さ
らに、半導体基板２の下面に負電極１が形成され、半導
体レーザ装置の上面には正電極として機能する導電体層
１７が形成されている。

【０００５】この従来の半導体レーザ装置は、図６
（ａ）〜６（ｃ）、図７（ａ）〜７（ｃ）に示す製造方
法によって製造される。まず、図６（ａ）に示すよう
に、下側クラッド層３、活性層４、上側クラッド層５お
よびコンタクト層９を、半導体基板２の上面に順次形成
する。つぎに、コンタクト層９の上に、レジスト１０を
塗布および形成する。

【０００６】その後、図６（ｂ）に示すように、レジス
ト１０をマスクとしてコンタクト層９および上側クラッ
ド層５をエッチングし、リッジ部１２を形成する。さら
に、図６（ｃ）に示すように、レジスト１０を除去し、
上側クラッド層５の上面、リッジ部１２の上面およびリ
ッジ部１２の側面に絶縁層６を形成する。したがって、
絶縁層６は、リッジ部１２を完全に覆うこととなる。

【０００７】その後、図７（ａ）に示すように、絶縁層
６の上面にレジスト１１を塗布する。このレジスト１１
は、少なくともリッジ部１２に比して高くなるように塗
布を行う。さらに、リッジ部１２およびその周辺部分を
平坦化するために、レジスト１１の上面に図示しないレ
ジストを塗布して形成する。その後、図７（ｂ）に示す
ように、フォトリソグラフィ、酸素プラズマアッシング
処理を行い、リッジ部１２の上面およびその周囲のレジ
スト１１を、リッジ部１２の絶縁層６の高さまで除去
し、リッジ部１２上面の絶縁層６を露出させる。

【０００８】その後、図７（ｃ）に示すように、リッジ
部１２上面の絶縁層６をプラズマエッチング処理によっ
て除去し、コンタクト層９を露出させる。さらに、レジ
スト１１を完全に除去し、リッジ部１２の上面および側
面に導電体層１７（図５参照）を形成する。つぎに、半
導体基板２の下面をミリングおよびポリッシングにより
研磨して半導体基板２を薄くする。最後に、半導体基板
２の下面に負電極１（図５参照）を形成する。このよう
にして、従来のリッジ型半導体装置を得ることができ
る。

【０００９】導電体層１７は、フォトリソグラフィ工
程、堆積工程、メッキ工程を用いて形成する。ここで、
フォトリソグラフィ工程は、導電体層１７の形成箇所を
露出するためのマスクの生成に用いる。このフォトリソ
グラフィ工程は、一般に、ＮａＯＨ、ＫＯＨ、水酸化テ
トラメチルアンモニウム、ＴＭＡＨなどのイオンを用い
た処理工程を含む。

【００１０】次に、堆積工程は、スパッタリングなどを
用いて行われ、導電体の整合層を形成する。この導電体
の整合層は、金の拡散を防止する障壁として機能する。
この導電体層のうち、最終的な半導体装置にとって必要
ではないマスクの上に形成された部分は、第２のフォト
リソグラフィ工程において、有機溶剤の洗浄によってマ
スクともに除去される。

【００１１】つぎに、メッキ工程によって形成される金
属層は、通常、ウェハの表面上に形成される。なお、整
合層の表面に金を直接にメッキすることができる場合、
この工程は省略することができる。第３のフォトリソグ
ラフィ工程は、導電体層１７に対応する露出パターンを
有するメッキマスクを半導体基板上面に形成する。この
フォトリソグラフィ工程は、メッキマスクに対するイオ
ン処理を含む。つぎに、メッキマスク上から金を厚くメ
ッキし、有機溶媒によってメッキマスクを除去する。ま
た、必要であれば、金の腐食液を用いて、メッキマスク
の下の不要な層を除去してもよい。

【００１２】また、導電体層１７を形成する工程に類似
の工程は、負電極１を形成するために用いられ、この工
程においてもイオンによる処理や有機溶媒による処理を
行う。また、半導体基板を薄くするミリング処理におい
ても、イオンによる処理が行われる。

【００１３】

【発明が解決しようとする課題】しかしながら、上述し
た従来の半導体レーザ装置は、導電体層１７および負電
極１を形成するフォトリソグラフィ工程やメッキ工程に
おいて、コンタクト層９に侵食が発生する。コンタクト
層９に侵食が発生した場合、半導体レーザ装置の電流経
路が狭くなり、電気抵抗が上昇する。この結果、半導体
レーザ装置の光出力が低下する。すなわち、従来の半導
体レーザ装置では、コンタクト層９に生じる侵食によっ
て半導体レーザ装置の光出力が低下するという問題点が
あった。

【００１４】ここで、本発明者は、図７（ｃ）に示した
プラズマエッチング処理によって、絶縁層６が平坦な表
面ではなく、傾斜面２３を形成することを見出した。図
８は、絶縁層６の傾斜面２３を示す図であり、図１１は
傾斜面２３の拡大図である。この傾斜面２３は、コンタ
クト層９のリッジ部と絶縁層６との間にギャップ２４を
形成し、導電体層１７を形成する表面に不連続を形成す
る。

【００１５】発明者は、鋭意研究の結果、侵食２２は、
コンタクト層９の上部、ギャップ２４の近傍に存在する
ことを見出した。また、発明者は、図９に示すように、
導電体層１７と絶縁層６との境界に生じた侵食２２の近
傍に、導電体層１７の亀裂２１が存在することを見出し
た。なお、図９は、リッジの左側面に侵食２２と亀裂２
１が生じた場合を示すが、同様の侵食および亀裂はリッ
ジの右側面においても発生する。

【００１６】さらに、発明者は、フォトリソグラフィ工
程およびメッキ工程において用いられるイオン溶液が亀
裂２１からコンタクト層９に浸透し、電気化学反応によ
ってコンタクト層９を侵食することを見出した。

【００１７】また、リッジ部１２は、リッジ部１２の幅
がコンタクト層９の上面から上側クラッド層５に向かっ
て逆メサ形状となる部分が形成されており、リッジ部１
２の側面が逆メサ形状となっていることから、この部分
に応力集中が生じてリッジ部１２の側面の導電体層１７
に歪みが発生し、亀裂２１が発生するものと考えられ
る。

【００１８】この発明は上記に鑑みてなされたものであ
って、導電体層における亀裂の発生を防止し、コンタク
ト層の侵食を防止し、高精度で効率良く生産することが
できる半導体装置およびその製造方法を提供することを
目的とする。

【００１９】

【課題を解決するための手段】上記目的を達成するた
め、請求項１にかかる半導体装置は、半導体基板上に多
層膜構造のリッジ部を形成した半導体装置において、少
なくとも、前記リッジ部の上面と前記リッジ部の長手方
向側面の一方とを被覆する導電体層を備え、当該導電体
層の前記リッジ部の長手方向側面における膜厚は１５０
ｎｍ以上であることを特徴とする。

【００２０】この請求項１の発明によれば、半導体装置
の導電体層は、１５０ｎｍ以上の膜厚をもって多層膜構
造のリッジ部の長手方向側面を覆う。

【００２１】また、請求項２にかかる半導体装置は、前
記導電体層の前記リッジ部の長手方向側面における膜厚
は、前記リッジ部の上面における膜厚の５０％以上であ
ることを特徴とする。

【００２２】この請求項２の発明によれば、半導体装置
の導電体層は、リッジ部の上面における膜厚の５０％以
上かつ１５０ｎｍ以上の膜厚をもってリッジ部の長手方
向側面を覆う。

【００２３】また、請求項３にかかる半導体装置は、上
記の発明において、前記導電体層の前記リッジ部の長手
方向側面における膜厚は、前記リッジ部の上面における
膜厚の６０％以上であることを特徴とする。

【００２４】この請求項３の発明によれば、半導体装置
の導電体層は、リッジ部の上面における膜厚の６０％以
上の膜厚をもってリッジ部の長手方向側面を覆う。

【００２５】また、請求項４にかかる半導体装置は、上
記の発明において、前記導電体層の前記リッジ部の長手
方向側面における膜厚は、前記リッジ部の上面における
膜厚の１２０％以下であることを特徴とする。

【００２６】この請求項４の発明によれば、半導体装置
の導電体層は、リッジ部の長手方向側面においてリッジ
部の上面における膜厚の１２０％以下の膜厚を有する。

【００２７】また、請求項５にかかる半導体装置は、上
記の発明において、前記導電体層の前記リッジ部の長手
方向側面における膜厚は、前記リッジ部の上面における
膜厚以下であることを特徴とする。

【００２８】この請求項５の発明によれば、半導体装置
の導電体層は、リッジ部の長手方向側面においてリッジ
部の上面における膜厚に比して小さい膜厚を有する。

【００２９】また、請求項６にかかる半導体装置は、上
記の発明において、前記導電体層の前記リッジ部の長手
方向側面における膜厚は、前記リッジ部の上面における
膜厚と略同一であることを特徴とする。

【００３０】この請求項６の発明によれば、半導体装置
は、リッジ部の上面と長手方向側面とを略同一の厚さで
被覆する導電体層を有する。

【００３１】また、請求項７にかかる半導体装置は、上
記の発明において、前記導電体層の前記リッジ部の長手
方向側面における膜厚は、２００ｎｍ以上であることを
特徴とする。

【００３２】この請求項７の発明によれば、半導体装置
の導電体層は、リッジ部の長手方向側面において２００
ｎｍ以上の膜厚を有する。

【００３３】また、請求項８にかかる半導体装置は、上
記の発明において、前記導電体層は、１または複数のサ
ブレイヤーによって形成されることを特徴とする。

【００３４】この請求項８の発明によれば、１または複
数のサブレイヤーによって形成された導電体層によっ
て、リッジ部の長手方向側面を被覆する。

【００３５】また、請求項９にかかる半導体装置は、上
記の発明において、前記サブレイヤーの各々は、金の含
有率が重量比で５％に比して小さいことを特徴とする。

【００３６】この請求項９の発明によれば、導電体層
は、金の含有率が重量比で５％に比して小さいサブレイ
ヤーによって形成され、リッジ部の長手方向側面を被覆
するようにしている。

【００３７】また、請求項１０にかかる半導体装置は、
上記の発明において、前記サブレイヤーの各々は、ビッ
カース硬度試験による硬度の値が結晶状態で３０以上で
ある材質によって形成されることを特徴とする。

【００３８】この請求項１０の発明によれば、サブレイ
ヤーは、ビッカース硬度試験による硬度の値が結晶状態
で３０以上である材質によって形成され、リッジ部の長
手方向側面を被覆するようにしている。

【００３９】また、請求項１１にかかる半導体装置は、
上記の発明において、前記サブレイヤーの各々は、結晶
状態における延性が金の結晶状態における延性に比して
小さい材質によって形成されることを特徴とする。

【００４０】この請求項１１の発明によれば、サブレイ
ヤーは、結晶状態における延性が金の結晶状態における
延性に比して小さい材質によって形成され、リッジ部の
長手方向側面を被覆するようにしている。

【００４１】また、請求項１２にかかる半導体装置は、
上記の発明において、前記リッジ部の上面の高さは、前
記半導体基板の上面に比して高いことを特徴とする。

【００４２】この請求項１２の発明によれば、半導体装
置は、半導体基板表面に対して隆起したリッジ部の側面
を導電体層によって被覆するようにしている。

【００４３】また、請求項１３にかかる半導体装置は、
上記の発明において、前記半導体基板の上面に溝を備
え、当該溝の側面によって前記リッジ部を形成したこと
を特徴とする。

【００４４】この請求項１３の発明によれば、半導体表
面に溝を形成し、溝と溝との間をリッジ部として利用し
た半導体装置において、リッジ部の側面を導電体層によ
って被覆するようにしている。

【００４５】また、請求項１４にかかる半導体装置は、
上記の発明において、前記リッジ部の側面と前記導電体
層との間に誘電体層を備えたことを特徴とする。

【００４６】この請求項１４の発明によれば、リッジ部
の長手方向側面に誘電体層を介して導電体層を形成する
ようにしている。

【００４７】また、請求項１５にかかる半導体装置の製
造方法は、半導体基板上に多層膜構造のリッジ部を有す
る半導体装置の製造方法において、前記リッジ部を形成
する多層膜を順次形成する多層膜形成工程と、少なくと
も前記リッジ部の上面と前記リッジ部の長手方向側面の
一方とを被覆し、前記リッジ部の長手方向側面における
膜厚が１５０ｎｍ以上である導電体層を堆積によって形
成する導電体層堆積工程と、を含むことを特徴とする。

【００４８】この請求項１５の発明によれば、多層膜形
成工程によって多層膜構造のリッジ部を形成し、導電体
層堆積工程によって１５０ｎｍ以上の膜厚をもってリッ
ジ部の長手方向側面を覆う導電体層を形成する。

【００４９】また、請求項１６にかかる半導体装置の製
造方法は、前記導電体層堆積工程は、前記リッジ部の長
手方向側面における膜厚が前記リッジ部の上面における
膜厚の５０％以上である導電体層を形成することを特徴
とする。

【００５０】この請求項１６の発明によれば、多層膜形
成工程によって多層膜構造のリッジ部を形成し、導電体
層堆積工程によってリッジ部の上面における膜厚の５０
％以上かつ１５０ｎｍ以上の膜厚をもってリッジ部の長
手方向側面を覆う導電体層を形成する。

【００５１】また、請求項１７にかかる半導体装置の製
造方法は、上記の発明において、前記導電体堆積工程前
にパターンマスクを形成するパターンマスク形成工程
と、前記導電体堆積工程後に処理溶液を用いて前記パタ
ーンマスクおよび不要な導電体層を除去するパターンマ
スク除去工程と、をさらに含むことを特徴とする。

【００５２】この請求項１７の発明によれば、多層膜形
成工程によって多層膜構造のリッジ部を形成し、パター
ンマスク形成工程によってパターンマスクを形成し、導
電体層堆積工程によって導電体層を形成し、パターンマ
スク除去工程によってパターンマスクおよび不要な導電
体層を除去する。

【００５３】また、請求項１８にかかる半導体装置の製
造方法は、上記の発明において、前記多層膜形成工程
は、前記リッジ部の側面と前記導電体層との間に誘電体
層を形成する誘電体層形成工程を含むことを特徴とす
る。

【００５４】この請求項１８の発明によれば、多層膜形
成工程は、リッジ部の側面に誘電体層を形成し、誘電体
層の上面に導電体層を形成するようにしている。

【００５５】また、請求項１９にかかる半導体装置の製
造方法は、上記の発明において、前記導電体層堆積工程
は、前記リッジ部の長手方向側面における膜厚が２００
ｎｍ以上の導電体層を形成することを特徴とする。

【００５６】この請求項１９の発明によれば、導電体層
堆積工程は、リッジ部の長手方向側面において２００ｎ
ｍ以上の膜厚を有する導電体層を形成する。

【００５７】また、請求項２０にかかる半導体装置の製
造方法は、上記の発明において、前記導電体層堆積工程
は、前記リッジ部の長手方向側面における膜厚が前記リ
ッジ部の上面における膜厚の５０％以上１２０％以下で
ある導電体層を形成することを特徴とする。

【００５８】この請求項２０の発明によれば、導電体層
堆積工程は、リッジ部の上面における膜厚の５０％以上
１２０％以下の膜厚を有する導電体層を形成する。

【００５９】また、請求項２１にかかる半導体装置の製
造方法は、上記の発明において、前記導電体層堆積工程
は、前記リッジ部の長手方向側面における膜厚が前記リ
ッジ部の上面における膜厚の６０％以上である導電体層
を形成することを特徴とする。

【００６０】この請求項２１の発明によれば、導電体層
堆積工程は、リッジ部の上面における膜厚の６０％以上
の膜厚を有する導電体層を形成する。

【００６１】また、請求項２２にかかる半導体装置の製
造方法は、上記の発明において、前記導電体層堆積工程
は、前記リッジ部の長手方向側面における膜厚が前記リ
ッジ部の上面における膜厚以下である導電体層を形成す
ることを特徴とする。

【００６２】この請求項２２の発明によれば、導電体層
堆積工程は、リッジ部の上面における膜厚以下の膜厚を
有する導電体層を形成する。

【００６３】また、請求項２３にかかる半導体装置の製
造方法は、上記の発明において、前記導電体層堆積工程
は、前記リッジ部の長手方向側面における膜厚が前記リ
ッジ部の上面における膜厚と略同一である導電体層を形
成することを特徴とする。

【００６４】この請求項２３の発明によれば、導電体層
堆積工程は、リッジ部の上面とリッジ部の長手方向側面
とを略同一の膜厚によって被覆する導電体層を形成す
る。

【００６５】また、請求項２４にかかる半導体装置の製
造方法は、上記の発明において、前記導電体層形成工程
は、前記リッジ部の長手方向側面の上方から前記導電体
層を形成する導電体材料を供給することを特徴とする。

【００６６】この請求項２４の発明によれば、導電体層
堆積工程は、リッジ部の長手方向側面の上方から導電体
材料を供給し、リッジ部長手方向側面を被覆する導電体
層を形成する。

【００６７】また、請求項２５にかかる半導体装置の製
造方法は、上記の発明において、前記導電体層堆積工程
は、前記半導体基板の法線方向を前記導電体材料の供給
方向に対して傾けて前記半導体基板を保持し、前記半導
体基板の法線方向を軸として前記半導体基板を回転させ
ながら前記導電体層の形成を行うことを特徴とする。

【００６８】この請求項２５の発明によれば、半導体基
板の法線方向を導電体材料の供給方向に対して傾けて半
導体基板を保持し、半導体基板の法線方向を軸として回
転させながら導電体材料を供給して導電体層を形成す
る。

【００６９】また、請求項２６にかかる半導体装置は、
半導体基板上に多層膜構造のリッジ部を形成した半導体
装置において、前記リッジ部は、前記半導体基板に接す
るリッジ底面と、前記リッジ底面の上方に形成された第
１のボディセクションと、前記リッジ部の上面と前記第
１のボディセクションとの間に形成された第２のボディ
セクションと、前記第２のボディセクションの側面の一
部と前記第１のボディセクションの側面とを少なくとも
被覆する誘電体膜と、を備え、前記第１のボディセクシ
ョンの側面は、垂直メサ傾斜もしくは順メサ傾斜を形成
し、前記第２のボディセクションの側面は逆メサ傾斜を
形成することを特徴とする。

【００７０】この請求項２６の発明によれば、半導体装
置は、リッジ底面の上方に形成され、垂直メサ傾斜もし
くは順メサ傾斜の側面を有する第１のボディセクション
と、第１のボディセクションとリッジ部上面との間に形
成され、逆メサ傾斜の側面を有する第２のボディセクシ
ョンとを備えたリッジ部を形成し、リッジ部側面に誘電
体膜を形成している。

【００７１】また、請求項２７にかかる半導体装置は、
上記の発明において、前記誘電体層は、前記第１のボデ
ィセクションの側面と前記第２のボディセクションの側
面とを全て被覆することを特徴とする。

【００７２】この請求項２７の発明によれば、リッジ部
側面に形成した誘電体膜が、第１のボディセクションの
側面と第２のボディセクションの側面とを全て被覆する
ようにしている。

【００７３】また、請求項２８にかかる半導体装置は、
上記の発明において、前記リッジ部の上面近傍は、前記
誘電体層に比してプラズマエッチングに対して大きな耐
性を有する材質によって形成することを特徴とする。

【００７４】この請求項２８の発明によれば、リッジ底
面の上方に形成され、垂直メサ傾斜もしくは順メサ傾斜
の側面を有する第１のボディセクションと、第１のボデ
ィセクションとリッジ部上面との間に形成され、逆メサ
傾斜の側面を有する第２のボディセクションとを備えた
リッジ部の上面近傍を、誘電体層に比してプラズマエッ
チング速度の低い材質によって形成している。

【００７５】また、請求項２９にかかる半導体装置は、
上記の発明において、前記誘電体層、前記リッジ部の上
面および前記リッジ部側面の上面近傍の一部を被覆する
導電体層をさらに備えたことを特徴とする。

【００７６】この請求項２９の発明によれば、リッジ部
の上面と、上面近傍の側面の一部を被覆する導電体層を
形成するようにしている。

【００７７】また、請求項３０にかかる半導体装置は、
上記の発明において、前記リッジ部は、前記リッジ底面
において２．７μｍから４．５μｍまでの幅を備え、前
記リッジ部の上面は、前記リッジ底面の幅の４０％以上
６５％以下の幅を備え、前記第１のボディセクションと
前記第２のボディセクションとの接触面は、前記リッジ
部の上面の幅の８０％以上９５％以下の幅を備えたこと
を特徴とする。

【００７８】この請求項３０の発明によれば、リッジ底
面の幅を２．７μｍから４．５μｍまでの値とし、リッ
ジ上面の幅をリッジ底面の幅の４０％以上６５％以下の
値とし、前記第１のボディセクションと前記第２のボデ
ィセクションとの接触面の幅をリッジ上面の幅の８０％
以上９５％以下の値としている。

【００７９】また、請求項３１にかかる半導体装置は、
上記の発明において、前記リッジ底面から前記第１のボ
ディセクションと前記第２のボディセクションとの接触
面までの高さは１．３μｍ以上１．４μｍ以下に形成さ
れ、前記第１のボディセクションと前記第２のボディセ
クションとの接触面から前記リッジ部の上面までの高さ
は０．４μｍ以上０．６μｍ以下に形成されることを特
徴とする。

【００８０】この請求項３１の発明によれば、リッジ底
面から第１のボディセクションと前記第２のボディセク
ションとの接触面までの高さは１．３μｍ以上１．４μ
ｍとし、第１のボディセクションと第２のボディセクシ
ョンとの接触面からリッジ部の上面までの高さは０．４
μｍ以上０．６μｍとしている。

【００８１】

【発明の実施の形態】以下に添付図面を参照して、この
発明に係る半導体装置およびその製造方法の好適な実施
の形態を詳細に説明する。

【００８２】（実施の形態）図１は、この発明の実施の
形態である半導体レーザ装置の概要構成を示す断面図で
ある。また、図４（ｃ）は、図１に示したリッジ部１２
の拡大断面図である。図１において、この半導体レーザ
装置を形成する多層膜基板３１は、半導体基板２の上面
に、下側クラッド層３、活性層４、上側クラッド層５、
コンタクト層９、絶縁層６を生成している。上側クラッ
ド層５、コンタクト層９、絶縁層６は、リッジ部１２を
形成している。加えて、正電極として機能する導電体層
７を半導体基板２の上面に形成し、負電極１を多層膜基
板３１の下面に形成する。

【００８３】この半導体レーザ装置は、図２（ａ）〜図
２（ｃ）、図３（ａ）〜図３（ｃ）、図４（ａ）〜図４
（ｃ）に示す工程を用いて製造される。まず、図２
（ａ）に示すように、ｎ型ＧａＡｓからなる半導体基板
２の上面に、ＭＯＣＶＤ法、ＭＢＥ法などの薄膜エピタ
キシャル成長方法を用いて、ｎ型ＡｌＧａＡｓからなる
下側クラッド層３、活性層４、ｐ型ＡｌＧａＡｓからな
る上側クラッド層５、コンタクト層９を順次形成する。
なお、コンタクト層９は、ｐ型ＧａＡｓによって形成す
ることが望ましい。つぎに、コンタクト層９の上に、レ
ジスト１０を塗布して形成する。

【００８４】その後、図２（ｂ）に示すように、クエン
酸系溶液を用いたウェットエッチング処理によりコンタ
クト層９および上側クラッド層５をエッチングし、レジ
スト１０と同じ幅のリッジ部１２を形成する。

【００８５】さらに、多層膜基板３１の上面のレジスト
１０を、剥離液を用いて溶解して除去する。さらに、残
存したレジスト１０を酸素プラズマアッシング処理によ
って除去する。図４（ａ）は、この酸素プラズマアッシ
ング処理後におけるリッジ部１２の拡大断面図である。
図４（ａ）に示すように、リッジ部１２は半導体基板に
接するリッジ底面を有し、リッジ底面とリッジ上面との
間に側面部を有する。この図から分かる様に、側面部は
リッジ中腹でくびれた「砂時計」形を有し、リッジ部１
２はこのくびれの下方である下部本体（下側ボディセク
ション）４１と、くびれの上方である上部本体（上側ボ
ディセクション）４２とに分割される。下側ボディセク
ション４１の側面部は、下方に広がる順メサ傾斜を有す
る。ここで、「順メサ傾斜」とは、傾斜の上端が傾斜の
下端に比してリッジ中心線４３に近いことをいうものと
する。上側ボディセクション４２の側面部は、上方に広
がる逆メサ傾斜を有する。ここで、「逆メサ傾斜」と
は、傾斜の上端が傾斜の下端に比してリッジ中心線４３
から遠いことをいうものとする。なお、レジスト１０を
マスクとしてエッチングを行い、リッジ部１２を形成す
る際に、リッジの上面の両端、すなわち上側ボディセク
ション４２の上面の両端は、コンタクト層９の一部であ
るコンタクト層端部９Ａが除去されて丸くなる。コンタ
クト層端部９Ａが除去されることによって形成される傾
斜は、順メサ傾斜もしくは半導体基板２に対して垂直な
傾斜、すなわち垂直メサ傾斜となる。この場合、上側ボ
ディセクション４２は、リッジのくびれ部分からコンタ
クト層端部９Ａまでとなり、リッジ上面までは到達しな
い。

【００８６】リッジの「砂時計」形は、厚さ４００ｎｍ
のｐ型ＧａＡｓからなるコンタクト層９および厚さ１４
００ｎｍ〜１５００ｎｍのＡｌ_0.3Ｇａ_0.7Ａｓからなる
上側クラッド層５によってリッジ部１２を構成し、この
リッジ部１２をクエン酸エッチング処理することで得る
ことができる。この構成では、クエン酸エッチング処理
におけるコンタクト層９と上側クラッド層５とのエッチ
ング速度の違いによって、下側ボディセクション４１に
順メサ傾斜を形成し、上側ボディセクション４２に逆メ
サ傾斜を形成することができる。

【００８７】半導体レーザ装置の次の製造工程として、
多層膜基板３１の上面に、プラズマＣＶＤ法等を用いて
絶縁層６を成膜する。この絶縁層６は、上側クラッド層
５の上面、リッジ部１２の上面およびリッジ部１２の側
面に形成される。なお、絶縁層６には、窒化珪素膜など
を用い、約１２０ｎｍの厚さに形成する。この絶縁層６
を形成した半導体装置の概要構成を図２（ｃ）に示し、
リッジ部１２の拡大図を図４（ｂ）に示す。

【００８８】つづいて、図３（ａ）に示すように、多層
膜基板３１の上面に、少なくともリッジ部１２の段差に
比して高くしたレジスト１１を形成する。レジスト１１
の形成にはスピンコートなどを用いればよい。

【００８９】さらに、図３（ｂ）に示すように、フォト
リソグラフィ、酸素プラズマエッチング処理によってレ
ジスト１１を除去する。なお、エッチング処理を行う時
間を制御し、リッジ部１２上面の絶縁層６が露出した状
態でエッチングを終了する。

【００９０】その後、図３（ｃ）に示すように、たとえ
ばフロン系ガスのプラズマエッチング処理を施して、リ
ッジ部１２上面の絶縁層６を除去する。なお、エッチン
グ処理を行う時間を制御し、コンタクト層９が露出し、
さらに小さなオーバーエッチングが発生した状態でエッ
チングを終了する。ここで、レジスト１１の膜厚は、リ
ッジ部１２の高さ１．８〜２μｍに対して、１．６〜
１．８μｍである。このため、レジスト１１は、リッジ
部１２上面の絶縁層６をエッチングして除去する場合
に、リッジ部１２以外の絶縁層６をエッチングから保護
する保護膜として機能する。しかしながら、図４（ｃ）
に示すように、リッジ側面の絶縁層６は、上方の一部が
除去され、リッジ上面に比して約１００ｎｍ低くなる。

【００９１】その後、有機溶媒などの剥離液を用いてレ
ジスト１１を溶解、除去し、さらに、酸素プラズマアッ
シング処理を施して、残存したレジスト１１を除去す
る。なお、剥離液としては、芳香族炭化水素：フェノー
ル：アルキルベンゼンスルホン酸＝６：２：２などを用
いることができる。

【００９２】つぎに、リッジ部１２のコンタクト層９の
露出面上、および絶縁層６の上に、フォトリソグラフィ
技術と蒸着装置またはスパッタ装置（例えば平行スパッ
タ装置）を用いて厚さ２００ｎｍの導電体層７（図１参
照）を形成する。フォトリソグラフィ工程において、フ
ォトレジストは通常２μｍ以上の厚さで基板上面に形成
され、形成する導電体層７に対応してパターニングおよ
び除去される。たとえば、リッジ上面およびリッジ側面
に導電体層７を形成する場合、リッジ上面およびリッジ
側面のフォトレジストを除去する。その後、導電体層７
を形成する導電体物質を、半導体基板の上面全体に堆積
させる。ここで、半導体基板の上面全体とは、リッジ上
面、リッジ側面およびリッジ両側に残ったフォトレジス
トの上面を指す。リッジ両側に残ったフォトレジストお
よびフォトレジスト上面の導電体物質は、剥離液を用い
て除去する。この剥離液としては、通常、有機溶媒を用
いる。導電体層７は、チタン層（第１サブレイヤー）、
プラチナ層（第２サブレイヤー）、チタン層および金層
を順次蒸着して形成する。または、チタン層（第１サブ
レイヤー）、プラチナ層（第２サブレイヤー）および金
層を順次蒸着して導電体層７としてもよい。ここで、第
１サブレイヤーは、厚さ７５ｎｍ以上の高粘性金属層で
ある。また、第２サブレイヤーは、厚さ７５ｎｍ以上の
金拡散防止層であり、金層から金が拡散することを防止
する。この第１サブレイヤーおよび第２サブレイヤー層
は、金の含有率が重量比で各々５．０％以下であること
が好ましい。この金の含有率は、さらに好ましくは０．
５％以下であり、全く含まないのが理想的である。

【００９３】ここで、堆積工程は、ＣＶＤ装置やスパッ
タリング装置などの堆積装置によって行うドライデポジ
ション、およびそれに類するものを指す。堆積装置は、
低圧もしくは真空中で堆積物質を流す堆積軸と、基板を
保持するホルダとを有する。ホルダは、ホルダに載置し
た基板表面の法線方向に設けたホルダの中心軸によって
自転可能とする。また、ホルダは、その中心軸を堆積物
質の流れる方向に対して傾けて設ける。この傾きとして
は、例えば、堆積物質の流れる方向に対して鋭角に設け
るようにする。この構成によれば、リッジ部１２の上面
における電極の厚さと、リッジ部１２側面における電極
の厚さとをほぼ同じとすることができる。リッジ部１２
を有する多層膜基板３１をホルダに載置し、ホルダを傾
けて組付け、ホルダを回転させながら堆積工程を行う。
その結果、導電体材料は、リッジ部１２上面、リッジ部
１２側面および絶縁層６の上面に付着し、導電体層７を
形成する。この方法では、導電体層７は、メッキ溶液な
どのイオン溶液、有機溶媒、その他の液体対して露出さ
れることなく、１５０ｎｍ以上、より好適には２００ｎ
ｍ以上の厚さに形成することができる。

【００９４】つぎに、従来技術に示した半導体基板と同
様に、導電体層７を金（Ａｕ）によって厚くメッキし、
正電極を形成する。このメッキ工程では、メッキマスク
のパターニングにイオン水溶液を使用し、金メッキにイ
オンメッキ溶液を使用する。イオン水溶液およびイオン
メッキ溶液は、導電体層７に接触し、導電体層７から浸
透した場合にリッジに腐食部分を発生させる。しかしな
がら、この発明においては、リッジ側面の導電体層７の
厚さによって浸透および侵食の発生を防止することがで
きる。

【００９５】金は、導電体層７に含まれる第１サブレイ
ヤーおよび第２サブレイヤーに比して柔らかく、延性が
高い。（言い換えれば、第１サブレイヤーおよび第２サ
ブレイヤーに用いた物質は、金に比して硬く、延性が低
い。）結晶状態の金はビッカース硬度試験において約２
５の硬度を有するが、プラチナの硬度は約４０であり、
チタン硬度は約６０である。堆積させた場合における物
質の硬度の値は結晶構造における値とは異なるが、硬度
の大小関係は同一である。導電体層７は、リッジ側表面
から１５０ｎｍまでを第１サブレイヤーおよび第２サブ
レイヤーによって形成し、第１サブレイヤーおよび第２
サブレイヤーの硬度は、結晶状態のビッカース硬度試験
において３０〜６０の値であることが望ましい。

【００９６】つぎに、半導体基板２の下面を削って薄く
した後、さらに研磨して鏡面化する。さらに、この鏡面
化した面に負電極１を形成する。ここで、負電極１の形
成においては、少なくとも一回のイオン溶液処理および
有機溶媒処理が含まれる。また、半導体基板２を薄くす
る工程においても有機溶媒が用いられ、さらにイオン溶
液処理が用いられることがある。この負電極１を形成し
た後の半導体装置を図１に示し、拡大断面図を図４
（ｃ）に示す。

【００９７】多層膜基板３１は、上述のように形成さ
れ、モジュールとして組み立てられ、その後、実装を行
って半導体レーザ装置を完成させる。

【００９８】したがって、この発明の実施の形態によれ
ば、導電体層７は、リッジ部１２上面およびリッジ部１
２側面において同じ厚さを有することとなる。ここで同
じ厚さとはそれぞれの厚さの差が１０％以内であること
とする。特に、この実施の形態では、リッジ部１２上面
およびリッジ部１２側面において、２００ｎｍの厚さを
有する導電体層７を形成している。発明者は、リッジ部
１２側面における導電体層７の厚さ、すなわち図４
（ｃ）においてＴ₁として表示した厚さを１５０ｎｍ以
上とすることで、導電体層７と絶縁層６との間における
亀裂の発生を防止し、コンタクト層９における侵食の発
生を防止可能であることを見出した。図９は、リッジ部
１２側面における導電体層７の厚さＴ₁が１５０ｎｍを
下回る従来の半導体レーザ装置において、亀裂２１およ
び侵食２２が発生した状態を示す。図９に示したリッジ
部１２において、リッジ部１２の上側ボディセクション
４２が有する逆メサ傾斜は、応力の集中を引き起こし、
この応力の集中によって導電体層１７に歪みが発生し、
亀裂２１を生じる。導電体層７のリッジ部１２側面にお
ける厚さＴ₁を１５０ｎｍ以上とすることで、この応力
集中と歪みに対抗することができる。

【００９９】つぎに、リッジ部１２の断面形状について
説明する。上述したように、図４（ａ）〜図４（ｃ）に
示したリッジ部は、下側ボディセクション４１および上
側ボディセクション４２によって形成され、砂時計形の
断面形状を有する。以降、図７（ｃ）および図３（ｃ）
を参照して、プラズマエッチング処理におけるオーバー
エッチングとリッジ部の砂時計形断面形状との関係につ
いて説明する。

【０１００】半導体装置を製造する場合、ウェハ表面上
に複数の半導体装置を一括して形成し、劈開して個々の
半導体装置を得ることが一般的である。ウェハ上に複数
の半導体装置を形成する場合、ウェハ中心部において形
成した半導体装置と、ウェハ周辺部おいて形成した半導
体装置が完全に同一であるのが理想的であるが、現実に
はレジストの塗布量、エッチング量などの均一性に差が
生じる。たとえば、図７（ａ）に示した従来の半導体装
置においてレジスト１１が堆積する厚さは、ウェハ表面
上の場所によって大きく異なる。また、図３（ｂ）、図
７（ｂ）、図３（ｃ）、図７（ｃ）に示したプラズマア
ッシングプロセスおよびプラズマエッチングプロセスに
おいて、このようなレジスト１１の厚さの差、およびエ
ッチング量の差によってオーバーエッチングがしばしば
生じる。言い換えれば、エッチング処理の時間は、これ
らの層の最も厚い部分を完全にエッチングするために要
する時間に、マージンを加えて設定される。結果とし
て、被エッチング層の最も薄い部分は、大きくオーバー
エッチングされることとなる。

【０１０１】リッジ部１２は、従来のリッジの順メサ形
状に比して、オーバーエッチングに対する耐性を高め、
許容量を増大させることができるという利点を持つ。従
来の順メサ形状のリッジに対してプラズマアッシング処
理を施した状態を図１０に示す。図１０において、リッ
ジの上面からレジスト１１の最も低い点までの距離を、
オーバーエッチング距離ＯＥ１としている。レジスト１
１のもっとも低い点は、絶縁層６に隣接して生じ、リッ
ジ側面の絶縁層の一部を露出する。図１１は、従来の順
メサ形状のリッジに対するプラズマエッチング処理後の
構造を示す図である。比較的長い時間オーバーエッチン
グされた場合、その結果として比較的大きいオーバーエ
ッチング距離ＯＥ２が生じる。このオーバーエッチング
距離ＯＥ２は、リッジの上面からギャップ２４の底まで
である。ギャップ２４は比較的深く、リッジ側面におい
て上側クラッド層５およびコンタクト層９を露出する。
上側クラッド層５とコンタクト層９とでは化学組成が異
なるため、フォトリソグラフィに用いるイオン溶液がギ
ャップ２４に流入した場合に、これらの層の間で電気化
学反応が生じ、リッジに侵食を形成する。上述したよう
に、フォトリソグラフィ溶液は、導電体層１７および負
電極１を形成するためのフォトリソグラフィ工程におい
て、図８に示した亀裂２１を通ってギャップ２４に流入
する。加えて、フォトリソグラフィに用いるイオン溶液
は、ギャップ２４に長時間溜まった場合に、隣接する上
側クラッド層５およびコンタクト層９をエッチングす
る。

【０１０２】図１２は、砂時計形であるリッジ部１２
に、レジスト１１のプラズマアッシング処理を施した状
態を示す図である。図１２におけるオーバーエッチング
距離は、図１０に示した従来技術で用いるオーバーエッ
チング距離ＯＥ１とほぼ同じとしている。図１３は、砂
時計形であるリッジ部１２に、プラズマエッチング処理
後の構造を示す図であり、オーバーエッチング距離ＯＥ
３が生じている。従来技術と同じオーバーエッチング時
間を用いたにも関わらず、リッジ上面から被エッチング
領域の底までのオーバーエッチング距離ＯＥ３は、オー
バーエッチング距離ＯＥ２に比して遥かに小さい。加え
て、プラズマエッチング処理後の構造において、ギャッ
プ２４は形成されない。また、上側ボディセクション４
２の逆メサ傾斜によって、絶縁層６はその内側面ではな
く、外側面をエッチングされる。結果として、絶縁層６
の外側面とコンタクト層９の側面とは比較的滑らかに連
続することとなり、亀裂２１の発生を抑制する。エッチ
ングがオーバーエッチング距離ＯＥ３に到達した後、絶
縁層６の残存部分はコンタクト層９によって保護され、
絶縁層６にさらなるエッチングが生じることを防止す
る。

【０１０３】したがって、新規な形状を有するリッジ部
１２は、リッジ側面に比較的滑らかな連続面を形成し、
この滑らかな連続面によってさらに大量のオーバーエッ
チングを許容することができる。図１４は、ギャップの
ない滑らかな側面を有するリッジ部１２に、導電体層７
を形成した状態を示す図である。なお、コンタクト層９
の材質は、絶縁層６の材質に比してプラズマエッチング
対して高い耐性を持つことが望ましい。

【０１０４】図１５は、リッジ部１２の形状を示す断面
図である。図１５において、リッジ底面の幅をリッジ底
面幅Ａ３、リッジのくびれ部分の幅をくびれ幅Ａ２、リ
ッジ上面の幅をリッジ上面幅Ａ１、リッジ底面からくび
れ部分までの高さをＨ１、くびれ部分からリッジ上面ま
での高さをＨ２と定義する。リッジ部１２のリッジ上面
幅Ａ１は、リッジ底面幅Ａ３の４０％以上６５％以下で
あることが望ましい。また、くびれ幅Ａ２は、リッジ上
面幅Ａ１の８０％以上９５％以下であることが望まし
い。

【０１０５】Ａ１〜Ａ３の値の好適な値としては、例え
ば、Ａ３を４μｍ、Ａ２を１．８μｍ、Ａ１を２．０μ
ｍとする。高さＨ２の値は、０．４μｍ〜０．６μｍで
あることが望ましく、０．５μｍとするのが好適であ
る。高さＨ１は、１．３μｍ〜１．４μｍであることが
望ましい。

【０１０６】以上説明したように、この実施の形態にか
かる理想的なリッジ部１２は、リッジ側面で第１の厚さ
Ｔ₁を有し、リッジ部１２上面で第２の厚さＴ₂を有する
導体層を備える。導体層の第１の厚さＴ₁は１５０ｎｍ
以上、または第２の厚さＴ₂の５０％以上であり、従来
の半導体装置における導電体層の厚さに比して著しく大
きい。この従来に比して著しく大きい膜厚は、堆積工程
において、半導体基板およびリッジ部１２を堆積物質の
射出方向に対して傾けて保持し、基板を回転させながら
堆積工程を行うことによって実現する。この従来の半導
体装置に比して著しく大きいリッジ部１２側面の膜厚に
よって、導電体層における亀裂の発生を防止することが
できる。

【０１０７】また、この実施の形態にかかる理想的なリ
ッジ部１２は、垂直メサ傾斜または順メサ傾斜の側面を
有する下側ボディセクション４１、逆メサ傾斜の側面を
有する上側ボディセクション４２によって形成され、砂
時計形の断面形状を有する。また、リッジ部１２は、プ
ラズマエッチング処理に先だって形成され、下側ボディ
セクション４１および上側ボディセクション４２の側面
を覆う誘電体層を備える。ここで、誘電体層はリッジ部
１２上面をさらに覆うことが好ましい。また、リッジ部
１２上面を覆う誘電体層は、プラズマエッチング処理の
後、除去する。リッジ部１２上面近傍において側面を覆
う誘電体層は、表面を滑らかにする工程において除去さ
れる。リッジ部１２の材質は、そのプラズマエッチング
速度が誘電体層のプラズマエッチング速度に比して小さ
いものであることが望ましい。このリッジ部１２の砂時
計形状によって、オーバーエッチングに対する許容量を
増大し、絶縁層のギャップを減少し、防止することがで
きる。

【０１０８】なお、この実施の形態においては、リッジ
部１２は、砂時計形の断面形状と、１５０ｎｍ以上もし
くはリッジ部１２上面における膜厚の５０％以上の膜厚
を有する導電体層と、をともに備えているが、砂時計形
の断面形状と、１５０ｎｍ以上もしくはリッジ部１２上
面における膜厚の５０％以上の膜厚を有する導電体層
と、はそれぞれ独立して半導体装置に適用することがで
きる。

【０１０９】また、この実施の形態では、ウェットエッ
チングによってリッジ部１２を作成したが、ドライエッ
チングによってリッジ部１２を作成する場合において
も、本発明を用いることができる。

【０１１０】なお、この実施の形態では、単純なリッジ
ストライプ構造を用いて半導体レーザ装置を構成してい
るが、本発明の利用はこれに限られるものではなく、ダ
ブルチャンネル構造を有する埋込ヘテロ型半導体レーザ
装置においても本発明を利用することができる。単純な
リッジストライプ構造を用いる場合、リッジ部１２は半
導体基板の上面の上に形成する。ダブルチャンネル構造
を用いる場合、半導体基板の上面に溝を設け、この溝に
よってリッジを形成する。この場合、一般に、リッジの
一方の側面を形成する溝と、リッジを取り囲む溝との２
つの溝を形成し、この溝の側面をリッジの側面とするこ
とで２つの溝の間をリッジとして利用する。

【０１１１】さらに、この実施の形態では、リッジ型半
導体レーザ装置において本発明を利用しているが、本発
明の利用はこれに限られるものではなく、たとえば、リ
ッジ導波路型半導体受光装置に適用することができる。

【０１１２】なお、この実施の形態では、半導体レーザ
装置において本発明を利用しているが、本発明の利用は
これに限られるものではなく、多層膜をエッチングによ
って加工する工程において広く用いることができる。

【０１１３】上述のように本発明を実施の形態によって
記載したが、この開示の一部をなす論述および図面はこ
の発明を限定するものであると理解するべきではない。
この開示から当業者には様々な代替実施の形態、実施例
および運用技術が明らかになると思われる。

【０１１４】

【発明の効果】以上説明したように、請求項１の発明に
よれば、半導体装置の導電体層は、１５０ｎｍ以上の膜
厚をもって多層膜構造のリッジ部の長手方向側面を覆う
ので、リッジ側面において生ずる応力に対抗し、亀裂や
侵食の発生を防止し、高精度な半導体装置を歩留まり良
く得ることできるという効果を奏する。

【０１１５】また、請求項２の発明によれば、半導体装
置の導電体層は、リッジ部の上面における膜厚の５０％
以上かつ１５０ｎｍ以上の膜厚をもってリッジ部の長手
方向側面を覆うので、リッジ側面において生ずる応力に
対抗し、亀裂や侵食の発生を防止し、高精度な半導体装
置を歩留まり良く得ることできるという効果を奏する。

【０１１６】また、請求項３の発明によれば、半導体装
置の導電体層は、リッジ部の上面における膜厚の６０％
以上の膜厚をもってリッジ部の長手方向側面を覆うの
で、リッジ側面において生ずる応力に対抗し、亀裂や侵
食の発生を防止し、高精度な半導体装置を歩留まり良く
得ることできるという効果を奏する。

【０１１７】また、請求項４の発明によれば、半導体装
置の導電体層は、リッジ部の長手方向側面においてリッ
ジ部の上面における膜厚の１２０％以下の膜厚を有する
ので、リッジ側面において生ずる応力に対抗し、亀裂や
侵食の発生を防止し、高精度な半導体装置を歩留まり良
くかつ容易に得ることできるという効果を奏する。

【０１１８】また、請求項５の発明によれば、半導体装
置の導電体層は、リッジ部の長手方向側面においてリッ
ジ部の上面における膜厚に比して小さい膜厚を有するの
で、リッジ側面において生ずる応力に対抗し、亀裂や侵
食の発生を防止し、高精度な半導体装置を歩留まり良く
かつ容易に得ることできるという効果を奏する。

【０１１９】また、請求項６の発明によれば、半導体装
置は、リッジ部の上面と長手方向側面とを略同一の厚さ
で被覆する導電体層を有するので、リッジ側面において
生ずる応力に対抗し、亀裂や侵食の発生を防止し、高精
度な半導体装置を歩留まり良くかつ容易に得ることでき
るという効果を奏する。

【０１２０】また、請求項７の発明によれば、半導体装
置の導電体層は、リッジ部の長手方向側面において２０
０ｎｍ以上の膜厚を有するので、リッジ側面において生
ずる応力に対抗し、亀裂や侵食の発生を防止し、高精度
な半導体装置を歩留まり良く得ることできるという効果
を奏する。

【０１２１】また、請求項８の発明によれば、１または
複数のサブレイヤーによって形成された導電体層によっ
て、リッジ部の長手方向側面を被覆するので、リッジ側
面において生ずる応力に対抗し、亀裂や侵食の発生を防
止し、高精度な半導体装置を歩留まり良く得ることでき
るという効果を奏する。

【０１２２】また、請求項９の発明によれば、導電体層
は、金の含有率が重量比で５％に比して小さいサブレイ
ヤーによって形成され、リッジ部の長手方向側面を被覆
するようにしているので、リッジ側面において生ずる応
力に対抗し、亀裂や侵食の発生を防止し、高精度な半導
体装置を歩留まり良く得ることできるという効果を奏す
る。

【０１２３】また、請求項１０の発明によれば、サブレ
イヤーは、ビッカース硬度試験による硬度の値が結晶状
態で３０以上である材質によって形成され、リッジ部の
長手方向側面を被覆するようにしているので、リッジ側
面において生ずる応力に対抗し、亀裂や侵食の発生を防
止し、高精度な半導体装置を歩留まり良く得ることでき
るという効果を奏する。

【０１２４】また、請求項１１の発明によれば、サブレ
イヤーは、結晶状態における延性が金の結晶状態におけ
る延性に比して小さい材質によって形成され、リッジ部
の長手方向側面を被覆するようにしているので、リッジ
側面において生ずる応力に対抗し、亀裂や侵食の発生を
防止し、高精度な半導体装置を歩留まり良く得ることで
きるという効果を奏する。

【０１２５】また、請求項１２の発明によれば、半導体
装置は、半導体基板表面に対して隆起したリッジ部の側
面を導電体層によって被覆するようにしているので、リ
ッジ側面において生ずる応力に対抗し、亀裂や侵食の発
生を防止し、高精度な半導体装置を歩留まり良く得るこ
とできるという効果を奏する。

【０１２６】また、請求項１３の発明によれば、半導体
表面に溝を形成し、溝と溝との間をリッジ部として利用
した半導体装置において、リッジ部の側面を導電体層に
よって被覆するようにしているので、リッジ側面におい
て生ずる応力に対抗し、亀裂や侵食の発生を防止し、高
精度な半導体装置を歩留まり良く得ることできるという
効果を奏する。

【０１２７】また、請求項１４の発明によれば、リッジ
部の長手方向側面に誘電体層を介して導電体層を形成す
るようにしているので、リッジ側面において生ずる応力
に対抗し、亀裂や侵食の発生を防止し、高精度な半導体
装置を歩留まり良く得ることできるという効果を奏す
る。

【０１２８】また、請求項１５の発明によれば、多層膜
形成工程によって多層膜構造のリッジ部を形成し、導電
体層堆積工程によって１５０ｎｍ以上の膜厚をもってリ
ッジ部の長手方向側面を覆う導電体層を形成するので、
半導体装置のリッジ側面において生ずる応力に対抗し、
亀裂や侵食の発生を防止し、高い歩留まりで生産するこ
とができるという効果を奏する。

【０１２９】また、請求項１６の発明によれば、多層膜
形成工程によって多層膜構造のリッジ部を形成し、導電
体層堆積工程によってリッジ部の上面における膜厚の５
０％以上かつ１５０ｎｍ以上の膜厚をもってリッジ部の
長手方向側面を覆う導電体層を形成するので、半導体装
置のリッジ側面において生ずる応力に対抗し、亀裂や侵
食の発生を防止し、高い歩留まりで生産することができ
るという効果を奏する。

【０１３０】また、請求項１７の発明によれば、多層膜
形成工程によって多層膜構造のリッジ部を形成し、パタ
ーンマスク形成工程によってパターンマスクを形成し、
導電体層堆積工程によって導電体層を形成し、パターン
マスク除去工程によってパターンマスクおよび不要な導
電体層を除去するので、半導体装置のリッジ側面におい
て生ずる応力に対抗し、亀裂や侵食の発生を防止し、高
い歩留まりで生産することができるという効果を奏す
る。

【０１３１】また、請求項１８の発明によれば、多層膜
形成工程は、リッジ部の側面に誘電体層を形成し、誘電
体層の上面に導電体層を形成するようにしているので、
半導体装置のリッジ側面において生ずる応力に対抗し、
亀裂や侵食の発生を防止し、高い歩留まりで生産するこ
とができるという効果を奏する。

【０１３２】また、請求項１９の発明によれば、導電体
層堆積工程は、リッジ部の長手方向側面において２００
ｎｍ以上の膜厚を有する導電体層を形成するので、半導
体装置のリッジ側面において生ずる応力に対抗し、亀裂
や侵食の発生を防止し、高い歩留まりで生産することが
できるという効果を奏する。

【０１３３】また、請求項２０の発明によれば、導電体
層堆積工程は、リッジ部の上面における膜厚の５０％以
上１２０％以下の膜厚を有する導電体層を形成するの
で、半導体装置のリッジ側面において生ずる応力に対抗
し、亀裂や侵食の発生を防止し、高い歩留まりで生産す
ることができるという効果を奏する。

【０１３４】また、請求項２１の発明によれば、導電体
層堆積工程は、リッジ部の上面における膜厚の６０％以
上の膜厚を有する導電体層を形成するので、半導体装置
のリッジ側面において生ずる応力に対抗し、亀裂や侵食
の発生を防止し、高い歩留まりで生産することができる
という効果を奏する。

【０１３５】また、請求項２２の発明によれば、導電体
層堆積工程は、リッジ部の上面における膜厚以下の膜厚
を有する導電体層を形成するので、半導体装置のリッジ
側面において生ずる応力に対抗し、亀裂や侵食の発生を
防止し、高い歩留まりで生産することができるという効
果を奏する。

【０１３６】また、請求項２３の発明によれば、導電体
層堆積工程は、リッジ部の上面とリッジ部の長手方向側
面とを略同一の膜厚によって被覆する導電体層を形成す
るので、半導体装置のリッジ側面において生ずる応力に
対抗し、亀裂や侵食の発生を防止し、高い歩留まりで生
産することができるという効果を奏する。

【０１３７】また、請求項２４の発明によれば、導電体
層堆積工程は、リッジ部の長手方向側面の上方から導電
体材料を供給し、リッジ部長手方向側面を被覆する導電
体層を形成するので、半導体装置のリッジ側面において
生ずる応力に対抗し、亀裂や侵食の発生を防止し、高い
歩留まりで生産することができるという効果を奏する。

【０１３８】また、請求項２５の発明によれば、半導体
基板の法線方向を導電体材料の供給方向に対して傾けて
半導体基板を保持し、半導体基板の法線方向を軸として
回転させながら導電体材料を供給して導電体層を形成す
るので、半導体装置のリッジ側面において生ずる応力に
対抗し、亀裂や侵食の発生を防止し、高い歩留まりで生
産することができるという効果を奏する。

【０１３９】また、請求項２６の発明によれば、半導体
装置は、リッジ底面の上方に形成され、垂直メサ傾斜も
しくは順メサ傾斜の側面を有する第１のボディセクショ
ンと、第１のボディセクションとリッジ部上面との間に
形成され、逆メサ傾斜の側面を有する第２のボディセク
ションとを備えたリッジ部を形成し、リッジ部側面に誘
電体膜を形成しているので、リッジ側面において生ずる
応力に対抗し、亀裂や侵食の発生を防止し、高精度な半
導体装置を歩留まり良く得ることできるという効果を奏
する。

【０１４０】また、請求項２７の発明によれば、リッジ
部側面に形成した誘電体膜が、第１のボディセクション
の側面と第２のボディセクションの側面とを全て被覆す
るようにしているので、リッジ側面において生ずる応力
に対抗し、亀裂や侵食の発生を防止し、高精度な半導体
装置を歩留まり良く得ることできるという効果を奏す
る。

【０１４１】また、請求項２８の発明によれば、リッジ
底面の上方に形成され、垂直メサ傾斜もしくは順メサ傾
斜の側面を有する第１のボディセクションと、第１のボ
ディセクションとリッジ部上面との間に形成され、逆メ
サ傾斜の側面を有する第２のボディセクションとを備え
たリッジ部の上面近傍を、誘電体層に比してプラズマエ
ッチング速度の低い材質によって形成しているので、リ
ッジ側面において生ずる応力に対抗し、亀裂や侵食の発
生を防止し、高精度な半導体装置を歩留まり良く得るこ
とできるという効果を奏する。

【０１４２】また、請求項２９の発明によれば、リッジ
部の上面と、上面近傍の側面の一部を被覆する導電体層
を形成するようにしているので、リッジ側面において生
ずる応力に対抗し、亀裂や侵食の発生を防止し、高精度
な半導体装置を歩留まり良く得ることできるという効果
を奏する。

【０１４３】また、請求項３０の発明によれば、リッジ
底面の幅を２．７μｍから４．５μｍまでの値とし、リ
ッジ上面の幅をリッジ底面の幅の４０％以上６５％以下
の値とし、前記第１のボディセクションと前記第２のボ
ディセクションとの接触面の幅をリッジ上面の幅の８０
％以上９５％以下の値としているので、リッジ側面にお
いて生ずる応力に対抗し、亀裂や侵食の発生を防止し、
高精度な半導体装置を歩留まり良く得ることできるとい
う効果を奏する。

【０１４４】また、請求項３１の発明によれば、リッジ
底面から第１のボディセクションと前記第２のボディセ
クションとの接触面までの高さは１．３μｍ以上１．４
μｍとし、第１のボディセクションと第２のボディセク
ションとの接触面からリッジ部の上面までの高さは０．
４μｍ以上０．６μｍとしているので、リッジ側面にお
いて生ずる応力に対抗し、亀裂や侵食の発生を防止し、
高精度な半導体装置を歩留まり良く得ることできるとい
う効果を奏する。

【図面の簡単な説明】

【図１】この発明の実施の形態である半導体レーザ装置
の断面図である。

【図２】図１に示した半導体レーザ装置の製造工程を示
す断面図である（その１）。

【図３】図１に示した半導体レーザ装置の製造工程を示
す断面図である（その２）。

【図４】図１に示したリッジ部１２の拡大断面図であ
る。

【図５】従来の半導体装置である半導体レーザ装置の断
面図である。

【図６】図５に示した半導体レーザ装置の製造工程を示
す断面図である（その１）。

【図７】図５に示した半導体レーザ装置の製造工程を示
す断面図である（その２）。

【図８】図５に示した絶縁層６の傾斜面２３を示す図で
ある。

【図９】導電体層１７と絶縁層６との境界に生じた侵食
２２を示す図である。

【図１０】導電体層１７と絶縁層６との境界に生じた侵
食２２および導電体層１７の亀裂２１を説明する図であ
る。

【図１１】図８に示した傾斜面２３の拡大図である。

【図１２】砂時計形であるリッジ部１２に、レジスト１
１のプラズマアッシング処理を施した状態を示す図であ
る。

【図１３】砂時計形であるリッジ部１２に、プラズマエ
ッチング処理後の構造を示す図である。

【図１４】ギャップのない滑らかな側面を有するリッジ
部１２に、導電体層７を形成した状態を示す図である。

【図１５】リッジ部１２の形状を示す断面図である。

【符号の説明】

１負電極２半導体基板３下側クラッド層４活性層５上側クラッド層６絶縁層７導電体層９コンタクト層９Ａコンタクト層端部１０，１１レジスト１２リッジ部２１亀裂２２侵食２３傾斜面２４ギャップ３１多層膜基板４１下側ボディセクション４２上側ボディセクション４３リッジ中心線

Claims

【特許請求の範囲】

【請求項１】半導体基板上に多層膜構造のリッジ部を
形成した半導体装置において、少なくとも、前記リッジ部の上面と前記リッジ部の長手
方向側面の一方とを被覆する導電体層を備え、当該導電
体層の前記リッジ部の長手方向側面における膜厚は１５
０ｎｍ以上であることを特徴とする半導体装置。
【請求項２】前記導電体層の前記リッジ部の長手方向
側面における膜厚は、前記リッジ部の上面における膜厚
の５０％以上であることを特徴とする請求項１に記載の
半導体装置。
【請求項３】前記導電体層の前記リッジ部の長手方向
側面における膜厚は、前記リッジ部の上面における膜厚
の６０％以上であることを特徴とする請求項２に記載の
半導体装置。
【請求項４】前記導電体層の前記リッジ部の長手方向
側面における膜厚は、前記リッジ部の上面における膜厚
の１２０％以下であることを特徴とする請求項１〜３の
いずれか一つに記載の半導体装置。
【請求項５】前記導電体層の前記リッジ部の長手方向
側面における膜厚は、前記リッジ部の上面における膜厚
以下であることを特徴とする請求項４に記載の半導体装
置。
【請求項６】前記導電体層の前記リッジ部の長手方向
側面における膜厚は、前記リッジ部の上面における膜厚
と略同一であることを特徴とする請求項４に記載の半導
体装置。
【請求項７】前記導電体層の前記リッジ部の長手方向
側面における膜厚は、２００ｎｍ以上であることを特徴
とする請求項１〜６のいずれか一つに記載の半導体装
置。
【請求項８】前記導電体層は、１または複数のサブレ
イヤーによって形成されることを特徴とする請求項１〜
７のいずれか一つに記載の半導体装置。
【請求項９】前記サブレイヤーの各々は、金の含有率
が重量比で５％に比して小さいことを特徴とする請求項
８に記載の半導体装置。
【請求項１０】前記サブレイヤーの各々は、ビッカー
ス硬度試験による硬度の値が結晶状態で３０以上である
材質によって形成されることを特徴とする請求項８また
は９に記載の半導体装置。
【請求項１１】前記サブレイヤーの各々は、結晶状態
における延性が金の結晶状態における延性に比して小さ
い材質によって形成されることを特徴とする請求項８〜
１０のいずれか一つに記載の半導体装置。
【請求項１２】前記リッジ部の上面の高さは、前記半
導体基板の上面に比して高いことを特徴とする請求項１
〜１１のいずれか一つに記載の半導体装置。
【請求項１３】前記半導体基板の上面に溝を備え、当
該溝の側面によって前記リッジ部を形成したことを特徴
とする請求項１〜１１のいずれか一つに記載の半導体装
置。
【請求項１４】前記リッジ部の側面と前記導電体層と
の間に誘電体層を備えたことを特徴とする請求項１〜１
３のいずれか一つに記載の半導体装置。
【請求項１５】半導体基板上に多層膜構造のリッジ部
を有する半導体装置の製造方法において、前記リッジ部を形成する多層膜を順次形成する多層膜形
成工程と、少なくとも前記リッジ部の上面と前記リッジ部の長手方
向側面の一方とを被覆し、前記リッジ部の長手方向側面
における膜厚が１５０ｎｍ以上である導電体層を堆積に
よって形成する導電体層堆積工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項１６】前記導電体層堆積工程は、前記リッジ
部の長手方向側面における膜厚が前記リッジ部の上面に
おける膜厚の５０％以上である導電体層を形成すること
を特徴とする請求項１５に記載の半導体装置の製造方
法。
【請求項１７】前記導電体堆積工程前にパターンマス
クを形成するパターンマスク形成工程と、前記導電体堆積工程後に処理溶液を用いて前記パターン
マスクおよび不要な導電体層を除去するパターンマスク
除去工程と、をさらに含むことを特徴とする請求項１５または１６に
記載の半導体装置の製造方法。
【請求項１８】前記多層膜形成工程は、前記リッジ部
の側面と前記導電体層との間に誘電体層を形成する誘電
体層形成工程を含むことを特徴とする請求項１５〜１７
のいずれか一つに記載の半導体装置の製造方法。
【請求項１９】前記導電体層堆積工程は、前記リッジ
部の長手方向側面における膜厚が２００ｎｍ以上の導電
体層を形成することを特徴とする請求項１５〜１８のい
ずれか一つに記載の半導体装置の製造方法。
【請求項２０】前記導電体層堆積工程は、前記リッジ
部の長手方向側面における膜厚が前記リッジ部の上面に
おける膜厚の５０％以上１２０％以下である導電体層を
形成することを特徴とする請求項１５〜１９のいずれか
一つに記載の半導体装置の製造方法。
【請求項２１】前記導電体層堆積工程は、前記リッジ
部の長手方向側面における膜厚が前記リッジ部の上面に
おける膜厚の６０％以上である導電体層を形成すること
を特徴とする請求項１５〜２０のいずれか一つに記載の
半導体装置の製造方法。
【請求項２２】前記導電体層堆積工程は、前記リッジ
部の長手方向側面における膜厚が前記リッジ部の上面に
おける膜厚以下である導電体層を形成することを特徴と
する請求項１５〜２１のいずれか一つに記載の半導体装
置の製造方法。
【請求項２３】前記導電体層堆積工程は、前記リッジ
部の長手方向側面における膜厚が前記リッジ部の上面に
おける膜厚と略同一である導電体層を形成することを特
徴とする請求項２０に記載の半導体装置の製造方法。
【請求項２４】前記導電体層形成工程は、前記リッジ
部の長手方向側面の上方から前記導電体層を形成する導
電体材料を供給することを特徴とする請求項１５〜２３
のいずれか一つに記載の半導体装置の製造方法。
【請求項２５】前記導電体層堆積工程は、前記半導体
基板の法線方向を前記導電体材料の供給方向に対して傾
けて前記半導体基板を保持し、前記半導体基板の法線方
向を軸として前記半導体基板を回転させながら前記導電
体層の形成を行うことを特徴とする請求項１５〜２４の
いずれか一つに記載の半導体装置の製造方法。
【請求項２６】半導体基板上に多層膜構造のリッジ部
を形成した半導体装置において、前記リッジ部は、前記半導体基板に接するリッジ底面
と、前記リッジ底面の上方に形成された第１のボディセ
クションと、前記リッジ部の上面と前記第１のボディセ
クションとの間に形成された第２のボディセクション
と、前記第２のボディセクションの側面の一部と前記第
１のボディセクションの側面とを少なくとも被覆する誘
電体膜と、を備え、前記第１のボディセクションの側面は、垂直メサ傾斜も
しくは順メサ傾斜を形成し、前記第２のボディセクショ
ンの側面は逆メサ傾斜を形成することを特徴とする半導
体装置。
【請求項２７】前記誘電体層は、前記第１のボディセ
クションの側面と前記第２のボディセクションの側面と
を全て被覆することを特徴とする請求項２６に記載の半
導体装置。
【請求項２８】前記リッジ部の上面近傍は、前記誘電
体層に比してプラズマエッチングに対して大きな耐性を
有する材質によって形成することを特徴とする請求項２
６または２７に記載の半導体装置。
【請求項２９】前記誘電体層、前記リッジ部の上面お
よび前記リッジ部側面の上面近傍の一部を被覆する導電
体層をさらに備えたことを特徴とする請求項２６〜２８
のいずれか一つに記載の半導体装置。
【請求項３０】前記リッジ部は、前記リッジ底面にお
いて２．７μｍから４．５μｍまでの幅を備え、前記リッジ部の上面は、前記リッジ底面の幅の４０％以
上６５％以下の幅を備え、前記第１のボディセクションと前記第２のボディセクシ
ョンとの接触面は、前記リッジ部の上面の幅の８０％以
上９５％以下の幅を備えたことを特徴とする請求項２６
〜２９のいずれか一つに記載の半導体装置。
【請求項３１】前記リッジ底面から前記第１のボディ
セクションと前記第２のボディセクションとの接触面ま
での高さは１．３μｍ以上１．４μｍ以下に形成され、前記第１のボディセクションと前記第２のボディセクシ
ョンとの接触面から前記リッジ部の上面までの高さは
０．４μｍ以上０．６μｍ以下に形成されることを特徴
とする請求項２６〜３０のいずれか一つに記載の半導体
装置。