JPH0444285A - 半導体発光素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の背景 技術分野 この発明は、素子の上下両表面に電極が形成された半導
体発光素子に関する。

従来技術とその問題点 半導体レーザ、発光ダイオード等の半導体発光素子の中
にはその上下両表面に電極が設けられているものが多い
（たとえば端面出射型・半導体発光素子）。そして、電
極形成プロセスを簡略化するために素子の表面全面に電
極が設けられる。しかしながら、ウェハのへき開、ダイ
シング等を含むチップ化プロセスにおいて、素子の端面
、側面に電極のだれが生じ１表面リーク電流のパスを形
成するため逆耐電圧が低下する。これはとくに電極の材
料として金を含んだものに顕著に現われる。

発明の概要 発明の目的 この発明は、半導体発光素子の逆耐電圧を向上させるこ
とを目的とする。

発明の構成および効果 この発明による半導体発光素子は、素子の上下両表面に
電極をもつ半導体発光素子において、少なくとも一方の
表面に形成される電極の素子の周壁面に接する外周部分
のうち発光機能に関与しない部分が除去されていること
を特徴とする。ここで素子の周壁面とは端面および側面
をさす。

この発明によると、切断または分割面となる素子の周壁
面に接する部分では（必要に応じて１発光機能に関与す
る部分を除いて）電極が形成されていないから、ウェハ
のへき開、ダイシング等を含むチップ化プロセスにおい
て、ウェハの切断または分割時に素子の少なくとも一表
面において電極が切断されることはなく、シたがって切
断または分割による電極のだれが殆ど生じなくなる。こ
のため表面リーク電流のバスが殆ど形成されず。

逆耐電圧を向上することができ、これによって半導体発
光素子の信頼性が向上する。

実施例の説明 第１図はこの発明の実施例を示すもので、リッジ導波路
型半導体レーザの斜視図である。

半導体層５は、その詳細な図示が省略されているが、た
とえばｎ型基板上にｎ型クラッド層、活性層、９９２９
１１層およびｐ＋キャップ層が順次積層されてなる。幅
方向の中央に幅５μｍ程度のりッジ部１を残すようにそ
の両側部分が９９２９１１層の途中までエツチングによ
り除去され。

この除去された部分に耐熱性樹脂２が設けられている。

リッジ部１の上面と樹脂２の上面とは面一となっている
。このような半導体層５を含むリッジ導波路型半導体レ
ーザの詳細は、たとえば特開昭６３−１２２１８７号公
報に記載されている。

半導体層５の上面には電極３が形成されている。また半
導体層５の下面全面には電極４が形成されている。上面
の電極３は、リッジ部１の上面の両端面にのぞむ部分３
ａを除いて、半導体層５の両端面および両側面にのぞむ
周囲か適当な幅にわたって除去されている。電極３の除
去される幅は、−例を挙げると、この半導体レーザ・チ
ップの幅を４００μｍ、長さを３００μｍとした場合に
５０μｍ程度である。

次にこの半導体レーザの製造方法について第２図（Ａ）
から（１）を参照して説明する。これらの図面において
は、ウェハから分割されたｌチップのみが図示されてい
るが、実際はウェハ上に多くの素子を同時に作製し、ウ
ェハを分割することにより、各チップか得られる。

まず第２図（＾）に示すように半導体層５上に幅５μｍ
前後のストライブ状エツチング・マスク７を、たとえば
フォトレジストにより形成する。

次に第２図（Ｂ）において、半導体層５のマスク７で覆
われていない部分を所定の深さまでエツチングすること
によりリッジ部１を形成する。エツチングは化学エツチ
ングでもドライ・エツチングでもよく、またリッジ部１
の幅、高さは、求める導波モードにより決定すればよい
。

さらに第２図（Ｃ）において、エツチング・マスク７を
除去した後、半導体層５全面に、上面が平坦になる程厚
く耐熱性高抵抗樹脂２を塗布し硬化させる。ここでいう
耐熱性とは、樹脂の重量減少温度がオーミック電極形成
のためのシンター温度（４００℃〜４５０℃）および組
立時の半田付は温度より十分高いことを意味する。この
樹脂の例として耐熱性ポリイミド樹脂があげられる。

この後、第２図（Ｄ）において、樹脂２を、リッジ部１
の頂上に達するまで上部がら除去する。樹脂の除去の為
には通常酸素プラズマによるアッシングを行なうのがよ
い。

次に第２図（Ｅ）に示すように半導体層５の上面にｐ側
電極３を蒸着する。

さらに第２図（Ｆ）に示すようにｐ側電極３上に、残す
べき電極の形状と同じ形状のエツチング・マスク６を、
たとえばフォトリソグラフィにより形成する。

この後第２図（Ｇ）において素子全体を電極エツチング
１　（Ｋ　Ｉ　：　Ｉ　２　　＋　ＩＤＨ２Ｏ，３０”
Ｃ）中に約２０秒間浸すことによりｐ側電極３のマスク
６で覆われていない部分をエツチングして除去する。

そして、第２図（１１）に示すようにエツチング・マス
ク６を溶剤で除去する。

さらに第２図（１）に示すように下部にｎ側電極４を蒸
着して工程を終える。

最後に行なわれる個別素子化（チップ化）１組立は一般
的な方法を用いればよい。

このチップ化プロセスにおいて、ウェハの切断線または
分割線にそう部分には電極３が形成されていないので、
切断または分割時に電極３がチップ化された素子の端面
または側面にだれてくることがない。したがって、端面
または側面に表面リーク電流のバスが形成されず、逆耐
電圧が向上する。

素子チップの全面に電極３が形成された従来例と第１図
に示す実施例の逆耐電圧および歩留りの測定結果が下表
に示されている。逆耐電圧が大幅第３図は他の実施例を
示している。第３図において第１図に示すものと同一物
には同一符号を付して説明を省略する。

この実施例においては素子上面のｐ側電極３はリッジ部
１の幅よりも少し広い幅の中央部分とこの中央部分から
リッジ部１に対して垂直につき出た円形の部分３ｂとか
ら構成されている。この円形部分３ｂはワイヤ・ボンデ
ィングのための電極部分である。

第３図に示す半導体レーザにおいても素子のチップ化プ
ロセスにおいてｐ側電極３が端面または側面にだれるの
が防止でき、逆耐電圧と歩留りを向上させることができ
る。第３図に示す半導体レーザも第２図に示す製造工程
にもとづいて（第２図（Ｆ）におけるレジスト・マスク
の形状が異なる）作製することができる。

上述の実施例においてはリッジ導波路型半導体レーザに
この発明を適用した場合について説明したが、この発明
はリッジ導波路型半導体レーザに限らず他の種類のレー
ザ・ダイオード、発光ダイオード等の半導体発光素子に
適用できるのはいうまでもない。

【図面の簡単な説明】

第１図はこの発明の実施例を示すもので、リッジ導波路
型半導体レーザの斜視図、第２図（Ａ）から（１）は第
１図に示すリッジ導波路型半導体レーザの製造工程を示
す断面図である。 Ｍ３図は他の実施例を示す斜視図である。 ３・・・ｐ側電極。 ４・・・ｎ側電極。 ５・・・半導体層。 以　　上 特許用願人　オムロン株式会社 代　　理　　人　　　弁理士　　牛　　久　　健　　同
第１図 第３図 第２図

Claims (1)

【特許請求の範囲】
1. 　素子の上下両表面に電極をもつ半導体発光素子におい
   て、少なくとも一方の表面に形成される電極の素子の周
   壁面に接する外周部分のうち発光機能に関与しない部分
   が除去されていることを特徴とする半導体発光素子。