JP2006128189A - 半導体レーザ素子、その製造方法 - Google Patents

Abstract

【課題】
電極との接触抵抗を小さくすることができる半導体レーザー素子を提供すること。
【解決手段】
本発明の半導体レーザ素子は、通電部となるリッジ部を有する半導体レーザ素子であって、リッジ部の上面に凹部１００ａを備えることを特徴とする。
本発明の半導体レーザ素子は、リッジ部の上面において電極の一方と接触する。本発明によれば、リッジ部の上面に凹部１００ａが形成されているので、電極とリッジ部の上面との接触面積が大きくなり、その結果、両者の接触抵抗が小さくなる。従って、本発明によれば、電極との接触抵抗を小さくすることができる半導体レーザー素子が提供される。
【選択図】図１

Description

本発明はＣＤ−Ｒ／ＲＷおよびＤＶＤ−Ｒ／ＲＷ等に使用する半導体レーザ素子に関するものである。

従来のＧａＡｓ／ＧａＡｌＡｓ系赤外レーザ素子の製造方法を、図４及び５を用いて説明する。

まず、図４（ａ）に示すように、ｎ型ＧａＡｓ基板１上にバッファ層２、第１のｎ型ＧａＡｌＡｓクラッド層３、第２のｎ型ＧａＡｌＡｓクラッド層４、活性層５、第１のｐ型ＧａＡｌＡｓクラッド層６、ＧａＡｓエッチングストップ層７、第２のｐ型ＧａＡｌＡｓクラッド層８、ｐ型ＧａＡｓキャップ層９の順で各層をＭＯＣＶＤ成長方法等により成長させる。

次に、図４（ｂ）に示すように、成長を完了したウェハ表面にリッジ（電流通路）形成のためのマスク１０を設ける。マスクの材料としては用いるエッチング液に耐性のあるものが使用される。

次に、図４（ｃ）に示すように、ウェットエッチングの手法により、ｐ型ＧａＡｓキャップ層９の全てと、第２のｐ型ＧａＡｌＡｓクラッド層８をＧａＡｓより成るエッチングストップ層７の近傍までエッチングして、おおまかなリッジ形状を形成する。ここまでが第１のエッチングである。なお、このリッジ部はレーザ発振を行うための電流通路となるものである。

次に、図４（ｄ）に示すように、第２のｐ型ＧａＡｌＡｓクラッド層８のみエッチング可能な（ＧａＡｓ層はエッチングしない）エッチング液であるＨＦにて第２のｐ型ＧａＡｌＡｓクラッド層を更にエッチングし、所望なレーザ特性を得られるようなリッジ形状（リッジ幅）に仕上げる。この場合当然のことながら、ＨＦによるエッチングはＧａＡｓより成るエッチングストップ層７で阻止されるため、リッジの幅はＨＦのエッチング時間に依存する。ここまでが第２のエッチングである。

次に図４（ｅ）から図５（ｊ）に示す下記一連の（１）から（７）の工程にてｐ側電極を形成する。

（１）金電極形成後に、リッジ両サイド表面に電流が流れるのを防ぐために、まず最初に絶縁性を有するおよそ１０００Å〜２０００Åの厚さの誘電体膜（ＳｉＮもしくはＳｉＯ₂等）１１をリッジ全体を含めたウェハ表面に成膜する（図４（ｅ））。
（２）レジスト１２にてキャップ層の頭頂部以外の部分を保護する（図４（ｆ））。
（３）キャップ層上部の誘電体膜のみをエッチングにより除去する（図５（ｇ））。すなわち、リッジ内部にのみ電流が流れるようにする。このとき、図に示すようにキャップ層両サイドの誘電体膜の一部は若干オーバーエッチングされる。
（４）オーミック接合するための第１の電極金属層ＡｕＺｎ１３を形成する（図５（ｈ））。
（５）レジスト１２を除去する。キャップ層上部以外の第１のＡｕＺｎはレジストとともに除去される（図５（ｉ））。
（６）第２の電極金属層（バリア／ダイボンド電極）Ｍｏ／Ａｕ１４を形成する（図５（ｊ））。
（７）メッキにてリッジを含めたウェハ表面に金の厚膜（２〜３μｍ程度）１５を形成する（図５（ｋ））。

この後更にウェハのｎ基板側を研削し、所望の厚みに仕上げた後、ｎ側電極を形成し、
図５（ｌ）に示すレーザウェハ１６が完成する。次に、同じく図５（ｌ）に示すように、レーザウェハ１６を所定の共振器長となるようなバー状態１７に分割した後、両光出射端面に所定の反射率を有する保護膜を成膜する。この後、更にバー状態のレーザ素子を個別のチップに分割してレーザチップが完成する。

上述した従来の技術によってリッジ型半導体レーザ素子を作成することができるが、リッジ型半導体レーザ素子では、電極との接触領域（コンタクト領域）が、ほぼリッジ頭頂部の限られた小さな面積に限られてしまい、いわゆる接触抵抗が、埋め込み型の半導体レーザ素子などに比べて大きくなってしまうという問題がある。
この問題に対し、リッジ形状の幅を大きくすることで、ある程度の抵抗低減は図れるが、リッジの幅が大きくなると発振特性上、光出力が低い位置でキンクが発生する等の不具合が起こる場合があり、リッジの幅を大きく取ることには限界がある。

また、図６に示すように、庇形状を有するＰ型キャップ層（コンタクト層）の全側面もしくは下面までを電極金属層１５で覆い、Ｐ型キャップ層と電極との接触面積を増加させる手法も提案されている（例えば、特許文献１参照）。

しかしながらこの場合、庇形状を有するＰ型キャップ層の下面は完全に影となるため、蒸着もしくはスパッタ等では、Ｐ型キャップ層の下面にまで均一、かつ安定して金属電極層を形成するのは非常に困難と考えられる。
特開２００３−４６１９３号公報

本発明は、係る事情に鑑みてなされたものであり、電極との接触抵抗を小さくすることができる半導体レーザー素子を提供するものである。

本発明の半導体レーザ素子は、通電部となるリッジ部を有する半導体レーザ素子であって、リッジ部の上面に凹部を備えることを特徴とする。

本発明の半導体レーザ素子は、リッジ部の上面において電極の一方と接触する。本発明によれば、リッジ部の上面に凹部が形成されているので、電極とリッジ部の上面との接触面積が大きくなり、その結果、両者の接触抵抗が小さくなる。従って、本発明によれば、電極との接触抵抗を小さくすることができる半導体レーザー素子が提供される。

１．半導体レーザ素子
本発明の半導体レーザ素子は、通電部となるリッジ部を有する半導体レーザ素子であって、リッジ部の上面に凹部を備えることを特徴とする。

１−１．半導体レーザ素子
本発明の半導体レーザ素子には、種々の構造のものが含まれ、例えば、基板上に、第１クラッド層、活性層、第２クラッド層及びキャップ層をこの順に重ねて備えるものが含まれるが、これに限らず、キャップ層を備えていないものや、隣接する２層間にバッファ層や、絶縁層、保護層などが形成されたものなども含まれる。また、少なくとも活性層を備えていればよく、半導体レーザとして機能する限り、基板やクラッド層を備えていなくてもよく、また、各側に２層以上からなるクラッド層を備えてもよい。また、基板及びその他の半導体層は、Ｐ型であっても、Ｎ型であってもよく、その導電型は、適宜選択される。

基板及びその上に形成される各半導体層は、半導体レーザとして機能する限り、種々の材料で形成可能である。その一例として、第２クラッド層をＧａＡｌＡｓで形成し、キャップ層をＧａＡｓで形成することができる。このような組合せにすると、例えば、第２クラッド層のみを選択的にエッチングするエッチング液を用いて、容易に庇型のリッジ構造を形成することができるという利点がある。

１−２．リッジ部
リッジ部は、半導体レーザ素子の最上層に形成され、通電部になる。すなわち、リッジ部上に一対の電極の一方が形成され、電極と半導体レーザ素子は、リッジ部の上面を介して電気的に接続される。電極からの電流は、リッジ部を通って流れ、活性層に注入されて、レーザ発振に寄与する。「最上層に形成され」とは、少なくとも最上層に形成されている場合を含み、例えば、活性層上にクラッド層とキャップ層が積層されている場合には、クラッド層とキャップ層の両方にまたがってリッジ部が形成されている場合を含む。

リッジ部の形状は、限定されないが、通常は、細長い凸状である。また、電流の通路を狭くして、かつ、電極との接触面積を大きくするために、庇型（幅の狭い胴部と、幅の広い頭部からなる形状）であることが好ましい。

１−３．凹部
リッジ部の上面には、凹部が形成される。ここに凹部が存在することにより、半導体レーザ素子とその上に形成される電極との間の接触面積が大きくなり、両者間の接触抵抗が小さくなる。凹部は、両者の接触面積を大きくする種々の形状で形成することができ、例えば、逆ピラミッド型や溝型にすることができる。凹部の数は、１つであってもよいが、接触面積増大の効果を高めるために、凹部の数は、２つ以上であることが好ましい。
また、凹部が溝型である場合、凹部は、レーザ素子の共振器長方向に対し、実質的に垂直に形成することが好ましく、さらに、凹部は、実質的に平行に並べて形成することが好ましい。また、この場合、凹部の幅が３〜５μｍであり、隣接する２つの凹部間の間隔は、５〜８μｍであることが好ましい。また、リッジ部の強度を保つ等の理由から、凹部の深さは、０．２〜０．５μｍであることが好ましい。また、凹部は、テーパー状である（凹部の底に向かって狭くなっている）ことが好ましい。この場合、凹部の内側面と上部に形成される電極との電気的接触が容易になるからである。

１−４．絶縁膜
本発明の半導体レーザ素子は、リッジ部の上面に開口部を有する絶縁膜をさらに備えてもよい。このような絶縁膜を、例えば、キャップ層（キャップ層がない場合にはクラッド層）上に形成しておくと、半導体レーザ素子の上部に電極を形成する際に、容易に、リッジ部の上面でのみ両者を電気的に接触させることができ、便利である。絶縁膜は、絶縁性を有する種々の材料で形成することができ、例えば、ＳｉＯ₂で形成することができる。

１−５．電極
リッジ部の上面に、通常は、電極を形成する。この電極は、リッジ部の上面において、半導体レーザ素子と電気的に接続され、この電極からの電流がリッジ部を通って活性層に注入されて、レーザ発振が起こる。電極は、導電性を有する種々の材料で形成することができ、例えば、金などの金属で形成することができる。また、電極は、種々の方法で形成することができるが、例えば、メッキ法で形成することができる。

２．半導体レーザ素子の製造方法
本発明の半導体レーザ素子の製造方法は、基板上に、第１クラッド層、活性層、第２クラッド層及びキャップ層をこの順に積層し、キャップ層と第２クラッド層をエッチングしてリッジ部を形成し、このリッジ部の上面に凹部を形成する工程を備えることを特徴とする。また、好ましくは、キャップ層は、ＧａＡｓからなり、キャップ層のエッチングは、アンモニアを含むエッチング液を用いて行われる
この製造方法によれば、上記半導体レーザ素子を容易に製造することができる。なお、上記半導体レーザ素子についての説明は、その趣旨に反しない限り、半導体レーザ素子の製造方法についても当てはまる。

図１を用いて、本発明の実施例について説明する。本実施例では、リッジ形成のための第１のエッチングおよび第２のエッチングをウェットエッチングにより行う。

ｎ型ＧａＡｓ基板上に成長層をＭＯＣＶＤ法により形成する工程およびリッジを形成する工程は、前述した従来の技術の図４（ｄ）までの工程と同じである。

以下、これ以降の工程について説明する。
まず、図１（ａ）に示すように、リッジ形成を完了したウェハ表面にレジスト１００を塗布し、リッジ全体を含めたウェハ表面を保護する。

次に、図１（ｂ）に示すように、フォトエッチング作業にてリッジ上面に該当する部分のレジストを共振器長方向に対して垂直になるように、ある幅で等間隔に除去し、はしご状のパターン１００ａを形成する。

続いて、ＧａＡｓをエッチング可能なエッチング液（より望ましくは、ＧａＡｓのみエッチング可能なエッチング液）にてエッチングを行う。さらに、この後、レジスト１００を除去すると、図１（ｃ）に示すように、リッジを構成しているＰ型ＧａＡｓキャップ層９の表面のみに、はしご状の溝（凹部）１０１が形成される。

図２に共振器長方向（図中Ｙ方向）で見た溝部１０１の形状を示す。溝部の深さｄはＰ型ＧａＡｓキャップ層９の厚さに対し、約５０％程度が望ましい。すなわち、前述した、はしご状の溝（凹部）１０１を形成するためのエッチング時間は溝部の深さｄの割合が約５０％となる時間に設定される。なお、溝部１０１の側面は、基板表面の面方位（１，０，０）に対して順メサ方向となるため、図示のとおりの傾斜面となり、この部分でリッジ上部、すなわちＰ型ＧａＡｓキャップ層９の頭頂面の表面積が増えることになる。なお、溝部１０１の側面のため、溝部１０１の側面と、上部に形成する金属電極との間で良好な電気的接触が得られる。

具体例として、Ｐ型ＧａＡｓキャップ層９の厚さが０．７μｍの場合には、溝部の深さｄは０．３〜０．４μｍ程度が望ましい。これ以上の深さとした場合、リッジ庇部の強度が低下して、後のプロセスで庇の破壊等の不具合が起こる可能性が高くなる。また、Ｐ型ＧａＡｓキャップ層９の厚さを１．０μｍ以上と比較的厚く設計している場合には、溝部の深さｄの割合が５０％を超えても良い。

また図２に示すように、溝部１０１の間隔ｔの値は５〜８μｍ、幅ｗの値は３〜５μｍ程度が望ましい。この程度の間隔及び幅にすることで、十分な数の溝部が形成することができ、Ｐ型ＧａＡｓキャップ層９と金属電極との間の接触面積を十分に大きくすることができるからである。

なお、はしご状の溝（凹部）１０１を形成する方法として上述のウェットエッチング以外にもドライエッチングにて形成することも可能である。この場合図１（ａ）で示したレジスト１００に代えてドライエッチングに耐性のあるＳｉＯ₂等を用いれば良い。

上述の溝部１０１を形成した後のｐ側の電極形成以降は前述した従来の技術である図４（ｅ）〜図５（ｌ）と同様である。

図３を用いて、本発明の実施例について説明する。本実施例では、リッジ形成のための第１のエッチングをドライエッチング、第２のエッチングを、ウェットエッチングにより行う。

ｎ型ＧａＡｓ基板上に成長層をＭＯＣＶＤ法により形成する工程は、前述した従来の技術の図４（ａ）までの工程と同じである。

以下、これ以降の工程について説明する。
まず、図３（ａ）に示すように、成長を完了したウェハ表面にリッジ（電流通路）形成のためのマスク１０を設ける。マスクの材料としてはドライエッチングに耐性のあるＳｉＯ₂等が用いられる。

次に、図３（ｂ）に示すように、ドライエッチングにより、ｐ型ＧａＡｓキャップ層９の全てと、第２のｐ型ＧａＡｌＡｓクラッド層８をＧａＡｓより成るエッチングストップ層７の近傍までエッチングして、おおまかなリッジ形状を形成する。ここまでが第１のエッチングである。なお、このリッジ部はレーザ発振を行うための電流通路となるものである。

続いて、図３（ｃ）に示すように、第２のｐ型ＧａＡｌＡｓクラッド層８のみエッチング可能（ＧａＡｓ層はエッチングしない）なエッチング液であるＨＦにて第２のｐ型ＧａＡｌＡｓクラッド層８を更にエッチングし、所望なレーザ特性を得られるようなリッジ形状（リッジ幅）に仕上げる。この場合当然のことながら、ＨＦによるエッチングはＧａＡｓより成るエッチングストップ層７で阻止されるため、リッジの幅はＨＦのエッチング時間に依存する。ここまでが第２のエッチングである。

続いてリッジ頭頂部、すなわちＰ型ＧａＡｓキャップ層９の表面に実施例１で説明した、はしご状の溝（凹部）を形成する。以下、具体的な手順を記述する。

まず、図３（ｄ）に示すように、リッジ形成を完了したウェハ表面にレジスト１００を塗布し、リッジ全体を含めたウェハ表面を保護する。

次に、図３（ｅ）に示すように、フォトエッチング作業にてリッジ上面に該当する部分のレジストを共振器長方向に対して垂直になるように、ある幅で等間隔に除去し、はしご状のパターン１００ａを形成する。

続いて、ＧａＡｓをエッチング可能なエッチング液（より望ましくは、ＧａＡｓのみエッチング可能なエッチング液）にてエッチングを行う。さらに、この後、レジスト１００を除去すると、図３（ｆ）に示すようにリッジを構成しているＰ型ＧａＡｓキャップ層９の表面のみに、はしご状の溝（凹部）１０１が形成される。なお、はしご状の溝（凹部）１０１の間隔、幅、深さの条件は、実施例１で説明したとおりである。

また、上述の溝部１０１を形成した後のｐ側の電極形成以降は前述した従来の技術である図４（ｅ）〜図５（ｌ）と同様である。

本発明の実施例１に係る半導体レーザ素子の製造工程を示す斜視図である。 本発明の実施例１に係る半導体レーザ素子の凹部の形状を示す断面図である。 本発明の実施例２に係る半導体レーザ素子の製造工程を示す斜視図である。 従来の半導体レーザ素子の製造工程を示す斜視図である。 従来の半導体レーザ素子の製造工程を示す斜視図である。 従来の半導体レーザ素子の製造工程を示す斜視図である。

符号の説明

１：ｎ型基板 ２：バッファ層 ３：第１のｎ型クラッド層 ４：第２のｎ型クラッド層 ５：活性層 ６：第１のｐ型クラッド層 ７：エッチングストッパ層 ８：第２のｐ型クラッド ９：ｐ型キャップ層 １０：マスク １１：誘電体膜 １２：レジスト １３，１３ａ：第１の金属電極 １４：第２の金属電極 １５：金の厚膜

Claims (10)

1. 通電部となるリッジ部を有する半導体レーザ素子であって、リッジ部の上面に凹部を備えることを特徴とする半導体レーザ素子。
2. 基板上に、第１クラッド層、活性層、第２クラッド層及びキャップ層をこの順に重ねて備え、最上層に通電部となるリッジ部を備え、リッジ部の上面に凹部を備えることを特徴とする半導体レーザ素子。
3. 第２クラッド層が、ＧａＡｌＡｓからなり、キャップ層が、ＧａＡｓからなることを特徴とする請求項２に記載の素子。
4. 凹部は、溝型であることを特徴とする請求項１又は２に記載の素子。
5. 溝型の凹部は、レーザ素子の共振器長方向に対し、実質的に垂直に形成されていることを特徴とする請求項４に記載の素子。
6. 溝型の凹部は、その幅が３〜５μｍであり、隣接する２つの凹部間の間隔は、５〜８μｍであることを特徴とする請求項４に記載の素子。
7. 溝型の凹部は、その深さが０．２〜０．５μｍであることを特徴とする請求項４に記載の素子。
8. リッジ部の上面に電極をさらに備え、この電極は、金からなり、メッキ法で形成されることを特徴とする請求項１又は２に記載の素子。
9. 基板上に、第１クラッド層、活性層、第２クラッド層及びキャップ層をこの順に積層し、キャップ層と第２クラッド層をエッチングしてリッジ部を形成し、
   このリッジ部の上面に凹部を形成する工程を備えることを特徴とする半導体レーザ素子の製造方法。
10. キャップ層は、ＧａＡｓからなり、
    キャップ層のエッチングは、アンモニアを含むエッチング液を用いて行われることを特徴とする請求項９に記載の製造方法。

Images