JPWO2017154973A1 - 半導体発光素子およびその製造方法 - Google Patents
半導体発光素子およびその製造方法 Download PDFInfo
- Publication number
- JPWO2017154973A1 JPWO2017154973A1 JP2018504553A JP2018504553A JPWO2017154973A1 JP WO2017154973 A1 JPWO2017154973 A1 JP WO2017154973A1 JP 2018504553 A JP2018504553 A JP 2018504553A JP 2018504553 A JP2018504553 A JP 2018504553A JP WO2017154973 A1 JPWO2017154973 A1 JP WO2017154973A1
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- layer
- semiconductor layer
- protrusion
- semiconductor light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 228
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 238000000034 method Methods 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 14
- 230000007423 decrease Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 236
- 230000004048 modification Effects 0.000 description 34
- 238000012986 modification Methods 0.000 description 34
- 239000000758 substrate Substances 0.000 description 27
- 229910052751 metal Inorganic materials 0.000 description 25
- 239000002184 metal Substances 0.000 description 25
- 230000004888 barrier function Effects 0.000 description 16
- 238000000605 extraction Methods 0.000 description 13
- 239000011241 protective layer Substances 0.000 description 11
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 10
- 229910002601 GaN Inorganic materials 0.000 description 9
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 9
- 239000012535 impurity Substances 0.000 description 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000031700 light absorption Effects 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/0004—Devices characterised by their operation
- H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
- H01L33/0016—Devices characterised by their operation having p-n or hi-lo junctions having at least two p-n junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/50—Wavelength conversion elements
- H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
- H01L33/54—Encapsulations having a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0083—Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/58—Optical field-shaping elements
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
実施形態に係る半導体発光素子は、積層体を有する。前記積層体は、第１導電形の第１半導体層と、前記第１半導体層の上に設けられた発光層と、前記発光層の上に設けられた第２導電形の第２半導体層と、を有する。前記積層体は、上面に前記第１半導体層から前記発光層に向かう第１方向に向かって突出する第１突出部を有する。前記第１突出部の前記第１方向に対して垂直な第２方向における長さは、前記第１方向に向かって、減少している。前記第１突出部は、第１部分と第２部分とを有する。前記第１部分は、前記第１方向に対して傾斜した第１側面を有する。前記第２部分は、前記第１部分の下に設けられ、前記第１方向に対して傾斜した第２側面を有する。前記第２側面は下方に向けて凸となるように湾曲している。
Description
本発明の実施形態は、半導体発光素子およびその製造方法に関する。
半導体発光素子は、ｐ形半導体層、発光層、およびｎ形半導体層を有する。半導体発光素子に電圧が印加され、発光層にキャリアが注入されることで、発光層から光が放射される。発光層から放射された光は、効率的に半導体発光素子の外部に取り出されることが望ましい。
本発明が解決しようとする課題は、光取り出し効率を向上できる半導体発光素子およびその製造方法を提供することである。
実施形態に係る半導体発光素子は、積層体を有する。前記積層体は、第１導電形の第１半導体層と、前記第１半導体層の上に設けられた発光層と、前記発光層の上に設けられた第２導電形の第２半導体層と、を有する。前記積層体は、上面に前記第１半導体層から前記発光層に向かう第１方向に向かって突出する第１突出部を有する。前記第１突出部の前記第１方向に対して垂直な第２方向における長さは、前記第１方向に向かって減少している。前記第１突出部は、第１部分と第２部分とを有する。前記第１部分は、前記第１方向に対して傾斜した第１側面を有する。前記第２部分は、前記第１部分の下に設けられ、前記第１方向に対して傾斜した第２側面を有する。前記第２側面は下方に向けて凸となるように湾曲している。
以下に、本発明の各実施形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
また、本願明細書と各図において、既に説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
各実施形態の説明には、ＸＹＺ直交座標系を用いる。ｐ形半導体層１０９から発光層１１１に向かう方向をＺ方向（第１方向）とする。Ｚ方向に対して垂直な方向であって相互に直交する方向をＸ方向（第２方向）およびＹ方向とする。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
また、本願明細書と各図において、既に説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
各実施形態の説明には、ＸＹＺ直交座標系を用いる。ｐ形半導体層１０９から発光層１１１に向かう方向をＺ方向（第１方向）とする。Ｚ方向に対して垂直な方向であって相互に直交する方向をＸ方向（第２方向）およびＹ方向とする。
（第１実施形態）
図１は、第１実施形態に係る半導体発光素子１を表す断面図である。
半導体発光素子１は、例えば、縦導通型の発光ダイオードである。
図１は、第１実施形態に係る半導体発光素子１を表す断面図である。
半導体発光素子１は、例えば、縦導通型の発光ダイオードである。
図１に表すように、半導体発光素子１は、基板１０１と、ｐ側電極１０３と、金属層１０５と、コンタクト層１０７と、積層体ＬＢと、ｎ側電極１１５と、絶縁層１１７と、を有する。積層体ＬＢは、ｐ形半導体層１０９と、発光層１１１と、ｎ形半導体層１１３と、を有する。
基板１０１は、例えば、シリコン基板である。基板１０１は、互いに対向する上面ＵＳと下面ＢＳとを有する。
ｐ側電極１０３は、基板１０１の下面ＢＳ上に設けられる。ｐ側電極１０３は、例えば、金やニッケル、チタン、アルミニウムなどの金属を含む。
金属層１０５は、基板１０１の上面ＵＳ上に設けられる。金属層１０５は、例えば、スズを含む。
コンタクト層１０７は、金属層１０５上に設けられる。コンタクト層１０７は、さらに、Ｘ−Ｙ面に沿って金属層１０５に囲まれている。コンタクト層１０７は、例えば、ニッケル層と銀層とが積層された構造を有する。
ｐ形半導体層１０９は、金属層１０５およびコンタクト層１０７の上に設けられる。ｐ形半導体層１０９は、コンタクト層１０７とオーミック接触している。ｐ形半導体層１０９は、例えば、ｐ形不純物を含んだ窒化ガリウム層である。ｐ形不純物としては、マグネシウムを用いることができる。
発光層１１１は、ｐ形半導体層１０９の上に設けられる。発光層１１１は、例えば、アンドープの窒化ガリウム層である。なお、ここでは、アンドープとは、不純物が意図的に添加されていないことを意味する。
ｎ形半導体層１１３は、発光層１１１の上に設けられる。ｎ形半導体層１１３は、例えば、ｎ形不純物を含んだ窒化ガリウム層である。ｎ形不純物としては、シリコンを用いることができる。積層体ＬＢの上面（ｎ形半導体層１１３の上面）は粗面化され、凹凸構造が形成されている。
ｎ側電極１１５は、ｎ形半導体層１１３の一部の上に設けられる。ｎ側電極１１５は、ｎ形半導体層１１３とオーミック接触している。ｎ側電極１１５は、例えば、白金や金、ニッケル、チタン、アルミニウムなどの金属を含む。
絶縁層１１７は、Ｘ−Ｙ面に沿って積層体ＬＢの周りに設けられるとともに、金属層１０５の上面を覆っている。積層体ＬＢの粗面化された上面およびｎ側電極１１５は、絶縁層１１７に覆われずに露出している。
半導体発光素子１の動作時に、ｐ形半導体層１０９から発光層１１１へ正孔が注入され、ｎ形半導体層１１３から発光層１１１へ電子が注入される。発光層１１１において正孔と電子が再結合することで、発光層１１１から光が放射される。発光層１１１から放射された光は、積層体ＬＢの上面を通して外部に取り出される。
図２は、第１実施形態に係る半導体発光素子１の上面の一部を表す拡大平面図である。
図３は、図２のＡ−Ａ’断面図である。
図３は、図２のＡ−Ａ’断面図である。
図２に表すように、積層体ＬＢの上面には、複数の突出部１１９が設けられている。図２に表す例では、１つの突出部１１９の周りに６つの突出部１１９が並べられている。ただし、複数の突出部１１９の配列は、任意である。
図３に表すように、突出部１１９は、第１部分１１９ａおよび第２部分１１９ｂを有する。第１部分１１９ａは、突出部１１９の上部に位置している。第２部分１１９ｂは、第１部分１１９ａの下に設けられ、突出部１１９の下部に位置している。
突出部１１９の上面は、例えばＺ方向に対して垂直である。突出部１１９の幅（Ｘ方向およびＹ方向における長さ）は、Ｚ方向に向かうほど狭くなっている。このため、第１部分１１９ａの側面Ｓ１および第２部分１１９ｂの側面Ｓ２は、Ｚ方向に対して傾斜している。また、側面Ｓ２は、下方に向けて凸となるように湾曲している。側面Ｓ２の少なくとも一部のＺ方向に対する傾斜は、側面Ｓ１のＺ方向に対する傾斜よりも小さい。
なお、図３に表す断面図では、側面Ｓ１はＺ方向に対して傾斜した方向に平行であるが、側面Ｓ１は上方に向けて凸となるように湾曲していてもよい。
第１部分１１９ａおよび第２部分１１９ｂは、例えば、第２部分１１９ｂのＺ方向における長さＬ２が、第１部分１１９ａのＺ方向における長さＬ１よりも長くなるように、設けられる。
次に、図４〜図７を参照して、第１実施形態に係る半導体発光素子１の製造方法の一例を説明する。
図４〜図６は、第１実施形態に係る半導体発光素子１の製造工程を表す工程断面図である。
図７は、第１実施形態に係る半導体発光素子１の製造工程を表す拡大工程断面図である。
図４〜図６は、第１実施形態に係る半導体発光素子１の製造工程を表す工程断面図である。
図７は、第１実施形態に係る半導体発光素子１の製造工程を表す拡大工程断面図である。
まず、窒化物半導体層を成長させる基板１３１を用意する。基板１３１は、例えば、シリコン基板やサファイア基板、窒化ガリウム基板などである。この基板１３１の上に、ｎ形半導体層１１３、発光層１１１、およびｐ形半導体層１０９を、順次エピタキシャル成長させる（図４（ａ））。
次に、ｐ形半導体層１０９の一部の上にコンタクト層１０７を形成する。続いて、コンタクト層１０７を覆うように、ｐ形半導体層１０９の上に金属層１０５ａを形成する（図４（ｂ））。続いて、ｎ形半導体層１１３、発光層１１１、ｐ形半導体層１０９、および金属層１０５ａをパターニングし、それぞれの外周の一部を除去する（図４（ｃ））。
次に、基板１３１とは別の基板１０１を用意し、金属層１０５ｂを基板１０１の上に形成する。続いて、基板１３１の上に設けられた金属層１０５ａと、基板１０１の上に設けられた金属層１０５ｂと、を接合する（図５（ａ））。金属層１０５ａと１０５ｂとが接合されることで、図１に表す金属層１０５が形成される。
次に、基板１３１側からＵＶ光を照射し、基板１３１を剥離する（図５（ｂ））。続いて、ｐ形半導体層１０９、発光層１１１、およびｎ形半導体層１１３をパターニングする。これにより、ｐ形半導体層１０９、発光層１１１、およびｎ形半導体層１１３を含む積層体が、それぞれのコンタクト層１０７の上に形成される（図５（ｃ））。
次に、ｐ形半導体層１０９、発光層１１１、およびｎ形半導体層１１３を覆う絶縁層１１７を形成する（図６（ａ））。続いて、それぞれのｎ形半導体層１１３の上面の一部が露出するように、絶縁層１１７の一部を除去する。露出したｎ形半導体層１１３の上面の一部にｎ側電極１１５を形成する（図６（ｂ））。
以降では、ｎ形半導体層１１３の上面の一部の様子を図７を用いて説明する。
図７では、ｎ形半導体層１１３の上面の一部の様子が拡大して表されている。
図７では、ｎ形半導体層１１３の上面の一部の様子が拡大して表されている。
ｎ側電極１１５を形成した後に、ｎ形半導体層１１３の上にレジスト膜を塗布する。このレジスト膜をフォトリソグラフィによりパターニングすることで、レジストマスクＭを形成する（図７（ａ））。
次に、レジストマスクＭを用いて、ＲＩＥ(Reactive Ion Etching)法により、ｎ形半導体層１１３をエッチングする。このとき、ｎ形半導体層１１３がエッチングされるとともに、レジストマスクＭもエッチングされる。レジストマスクＭの角部に対するエッチングレートは、レジストマスクＭの上面や側面に対するエッチングレートよりも高いため、レジストマスクＭの上部の幅が徐々に狭くなっていく（図７（ｂ））。この状態でさらにエッチングを継続すると、レジストマスクＭの下部の幅も狭くなり、最初はレジストマスクＭで覆われていたｎ形半導体層１１３の一部が、露出される。そして、新たに露出したｎ形半導体層１１３の一部がエッチングされる（図７（ｃ））。
このとき、ｎ形半導体層１１３のうち、レジストマスクＭを形成した際に露出していた部分は、被エッチング面が下方に向けて湾曲して、エッチングが進行する。一方で、新たに露出したｎ形半導体層１１３の一部は、被エッチング面がＺ方向に対して傾斜した方向に平行となるように、エッチングが進行する。または、被エッチング面が、上方に向けて突出するように、エッチングが進行する。
このようなエッチングは、以下の理由により生じるものと考えられる。
図７（ａ）から図７（ｂ）に至るエッチング工程は、例えば、加速電圧が低く設定されたＲＩＥ法によって行われる。ＲＩＥ法では、ｎ形半導体層１１３の一部が除去されて窪みが形成された際に、当該窪みの底部の角からレジストマスクＭの下端にかけて、エッチングされた材料の再堆積が生じる。この再堆積した材料により、レジストマスクＭ直下のｎ形半導体層１１３のエッチングが抑制される。また、加速電圧を低く設定することで、エッチングの異方性が低下するとともに、再堆積した材料の再エッチングが抑制され、窪みの内壁が、下方に向けて凸となるように湾曲して形成される。
この窪みの内壁は、図７（ｂ）から図７（ｃ）に至る工程においても、湾曲した形状のままエッチングが進行することで、図２および図３に表す側面Ｓ２が形成される。
また、図７（ｂ）から図７（ｃ）に至る工程では、レジストマスクＭの幅が減少することで、ｎ形半導体層１１３の他の一部が露出し、エッチングされる。このとき、レジストマスクＭの外周側から徐々にｎ形半導体層１１３が露出する。このため、レジストマスクＭの中心側から外周に向けてｎ形半導体層１１３に対するエッチング量が大きくなり、被エッチング面がレジストマスクＭの中心側から外周に向けて下方に傾斜していくことで、図２および図３に表す側面Ｓ１が形成される。
以上により、第１部分１１９ａおよび第２部分１１９ｂを有する突出部１１９が形成される。
図７（ａ）から図７（ｂ）に至るエッチング工程は、例えば、加速電圧が低く設定されたＲＩＥ法によって行われる。ＲＩＥ法では、ｎ形半導体層１１３の一部が除去されて窪みが形成された際に、当該窪みの底部の角からレジストマスクＭの下端にかけて、エッチングされた材料の再堆積が生じる。この再堆積した材料により、レジストマスクＭ直下のｎ形半導体層１１３のエッチングが抑制される。また、加速電圧を低く設定することで、エッチングの異方性が低下するとともに、再堆積した材料の再エッチングが抑制され、窪みの内壁が、下方に向けて凸となるように湾曲して形成される。
この窪みの内壁は、図７（ｂ）から図７（ｃ）に至る工程においても、湾曲した形状のままエッチングが進行することで、図２および図３に表す側面Ｓ２が形成される。
また、図７（ｂ）から図７（ｃ）に至る工程では、レジストマスクＭの幅が減少することで、ｎ形半導体層１１３の他の一部が露出し、エッチングされる。このとき、レジストマスクＭの外周側から徐々にｎ形半導体層１１３が露出する。このため、レジストマスクＭの中心側から外周に向けてｎ形半導体層１１３に対するエッチング量が大きくなり、被エッチング面がレジストマスクＭの中心側から外周に向けて下方に傾斜していくことで、図２および図３に表す側面Ｓ１が形成される。
以上により、第１部分１１９ａおよび第２部分１１９ｂを有する突出部１１９が形成される。
その後、基板１０１の下面にｐ側電極１０３を形成することで、図１〜図３に表す半導体発光素子１が得られる。
ここで、本実施形態による作用および効果について説明する。
本実施形態によれば、突出部１１９が、第１部分１１９ａと、側面が下方に向けて凸となるように湾曲した第２部分１１９ｂと、を有する。このような構成によれば、突出部１１９の側面が一様に傾斜している場合に比べて、積層体ＬＢ上面の表面積を大きくすることができる。
発光層１１１から放射された光は、各半導体層内で乱反射を繰り返し、半導体発光素子内において様々な方向に進む光が生成される。このため、積層体ＬＢの内部から積層体ＬＢ上面と外部との界面に入射する光の量は、界面の各部分におけるＺ方向に対する傾きに大きくは依存しない。また、当該界面における単位面積当たりの外部への光取り出し量は、当該界面の傾きに大きくは依存しない。このため、積層体ＬＢ上面の表面積を大きくすることで、積層体ＬＢから外部に取り出される光の量を増やすことができ、半導体発光素子からの光の取り出し効率を向上させることができる。
本実施形態によれば、突出部１１９が、第１部分１１９ａと、側面が下方に向けて凸となるように湾曲した第２部分１１９ｂと、を有する。このような構成によれば、突出部１１９の側面が一様に傾斜している場合に比べて、積層体ＬＢ上面の表面積を大きくすることができる。
発光層１１１から放射された光は、各半導体層内で乱反射を繰り返し、半導体発光素子内において様々な方向に進む光が生成される。このため、積層体ＬＢの内部から積層体ＬＢ上面と外部との界面に入射する光の量は、界面の各部分におけるＺ方向に対する傾きに大きくは依存しない。また、当該界面における単位面積当たりの外部への光取り出し量は、当該界面の傾きに大きくは依存しない。このため、積層体ＬＢ上面の表面積を大きくすることで、積層体ＬＢから外部に取り出される光の量を増やすことができ、半導体発光素子からの光の取り出し効率を向上させることができる。
このとき、第２部分１１９ｂの側面Ｓ２を下方に向けて凸となるように湾曲させることで、側面Ｓ２が上方に向けて凸となるように湾曲している場合に比べて、側面Ｓ２を通ってｎ形半導体層１１３から外部に取り出された光が、隣り合う突出部１１９の側面に入射する可能性を低減することができる。取り出された光が、隣り合う突出部１１９の側面に入射する可能性を低減することで、半導体発光素子からの光の取り出し効率を向上させることができる。
また、第１部分１１９ａの下（突出部１１９の下部）に設けられた第２部分１１９ｂの側面を湾曲させることで、第１部分１１９ａの側面を湾曲させた場合に比べて、突出部１１９の側面の表面積をより大きくすることができる。
さらに、第２部分１１９ｂのＺ方向における長さＬ２を、第１部分１１９ａのＺ方向における長さＬ１よりも長くすることで、突出部１１９の側面の表面積をさらに大きくすることが可能となる。
（第１変形例）
図８は、第１実施形態の第１変形例に係る半導体発光素子１ａの上面の一部を表す拡大平面図である。
図９は、図８のＡ−Ａ’断面図である。
図８は、第１実施形態の第１変形例に係る半導体発光素子１ａの上面の一部を表す拡大平面図である。
図９は、図８のＡ−Ａ’断面図である。
図８に表すように、半導体発光素子１ａでは、積層体ＬＢの上面に、複数の突出部１１９と、複数の突出部１２１と、が設けられている。複数の突出部１１９および複数の突出部１２１は、１つの突出部１２１に対して少なくとも１つの突出部１１９が隣り合うように配列される。
図９に表すように、突出部１１９は、半導体発光素子１と同様に、第１部分１１９ａおよび第２部分１１９ｂを有する。突出部１２１は、第３部分１２１ｃおよび第４部分１２１ｄを有する。第３部分１２１ｃは、突出部１２１の上部に位置している。第４部分１２１ｄは、第３部分１２１ｃの下に設けられ、突出部１２１の下部に位置している。
突出部１２１の上面は、例えばＺ方向に対して垂直である。突出部１２１の幅（Ｘ方向およびＹ方向における長さ）は、Ｚ方向に向かうほど狭くなっている。このため、第３部分１２１ｃの側面Ｓ３および第４部分１２１ｄの側面Ｓ４は、Ｚ方向に対して傾斜している。また、側面Ｓ４は、下方に向けて凸となるように湾曲している。さらに、側面Ｓ３が上方に向けて凸となるように湾曲していてもよい。側面Ｓ４の少なくとも一部のＺ方向に対する傾斜は、側面Ｓ３のＺ方向に対する傾斜よりも小さい。
突出部１２１の高さは、突出部１１９の高さよりも低い。より具体的には、第４部分１２１ｄのＺ方向における長さＬ４は、第２部分１１９ｂのＺ方向における長さＬ２とほぼ等しい。これに対して、第３部分１２１ｃのＺ方向における長さＬ３は、第１部分１１９ａのＺ方向における長さＬ１よりも短い。
突出部１１９よりも高さの低い突出部１２１を設けることで、突出部１１９から取り出された光が、突出部１２１の側面に入射する可能性を低減し、半導体発光素子の光取り出し効率を向上させることができる。
このとき、図９に表すように、長さＬ４が長さＬ３よりも長くなるように、突出部１２１の高さを低くすることで、突出部１２１の側面における表面積の減少を抑制できる。
このとき、図９に表すように、長さＬ４が長さＬ３よりも長くなるように、突出部１２１の高さを低くすることで、突出部１２１の側面における表面積の減少を抑制できる。
（第２変形例）
図１０は、第１実施形態の第２変形例に係る半導体発光素子１ｂの上面の一部を表す拡大平面図である。
図１１は、図１０のＡ−Ａ’断面図である。
図１０は、第１実施形態の第２変形例に係る半導体発光素子１ｂの上面の一部を表す拡大平面図である。
図１１は、図１０のＡ−Ａ’断面図である。
半導体発光素子１ｂでは、積層体ＬＢの上面に、半導体発光素子１ａと同様に、複数の突出部１１９と、複数の突出部１２１と、が設けられている。複数の突出部１１９および複数の突出部１２１は、１つの突出部１２１に対して少なくとも１つの突出部１１９が隣り合うように配列される。また、突出部１１９と突出部１２１との間隔は、突出部１１９同士の間隔よりも広い。
図１１に表すように、突出部１１９は、半導体発光素子１と同様に、第１部分１１９ａおよび第２部分１１９ｂを有する。また、突出部１２１は、第３部分１２１ｃおよび第４部分１２１ｄを有する。第３部分１２１ｃは、突出部１２１の上部に位置している。第４部分１２１ｄは、第３部分１２１ｃの下に設けられ、突出部１２１の下部に位置している。
突出部１２１について、第３部分１２１ｃの側面Ｓ３および第４部分１２１ｄの側面Ｓ４は、半導体発光素子１ａと同様に、Ｚ方向に対して傾斜している。また、側面Ｓ４は、下方に向けて凸となるように湾曲している。
Ｚ方向の同じ位置において第１突出部１１９と突出部１２１を比較した場合、突出部１２１の幅は、突出部１１９の幅よりも狭い。このため、例えば、第３部分１２１ｃの下端（第４部分１２１ｄの上端）における幅Ｗ１は、第１部分１１９ａの下端（第２部分１１９ｂの上端）における幅Ｗ２よりも狭い。
Ｚ方向の同じ位置において第１突出部１１９と突出部１２１を比較した場合、突出部１２１の幅は、突出部１１９の幅よりも狭い。このため、例えば、第３部分１２１ｃの下端（第４部分１２１ｄの上端）における幅Ｗ１は、第１部分１１９ａの下端（第２部分１１９ｂの上端）における幅Ｗ２よりも狭い。
突出部１１９よりも幅が狭い突出部１２１を設けることで、半導体発光素子１に比べて、突出部１１９から取り出された光が、突出部１２１の側面に入射する可能性を低減し、半導体発光素子の光取り出し効率を向上させることができる。
（第３変形例）
図１２は、第１実施形態の第３変形例に係る半導体発光素子１ｃの上面の一部を表す拡大平面図である。
図１３は、図１２のＡ−Ａ’断面図である。
図１２は、第１実施形態の第３変形例に係る半導体発光素子１ｃの上面の一部を表す拡大平面図である。
図１３は、図１２のＡ−Ａ’断面図である。
図１２に表すように、積層体ＬＢの上面には、複数の突出部１１９および複数の突出部１２１が設けられている。突出部１２１の幅は、突出部１１９の幅よりも狭い。また、Ｘ−Ｙ面内において、突出部１１９と突出部１２１との間隔は、突出部１１９同士の間隔よりも広い。
図１３に表すように、突出部１２１の高さは、突出部１１９の高さよりも低い。より具体的には、第４部分１２１ｄのＺ方向における長さＬ４は、第２部分１１９ｂのＺ方向における長さＬ２よりも短く、第３部分１２１ｃのＺ方向における長さＬ３は、第１部分１１９ａのＺ方向における長さＬ１よりも短い。
突出部１１９よりも高さが低く、かつ突出部１１９よりも幅が狭い突出部１２１を、突出部１１９に隣接して設けることで、第１変形例および第２変形例に比べて、突出部１１９から取り出された光が、突出部１２１から積層体ＬＢ中に入る可能性をより一層低減することが可能となる。
（第４変形例）
図１４は、第１実施形態の第３変形例に係る半導体発光素子１ｄの上面の一部を表す拡大断面図である。
半導体発光素子１ｄにおいて、積層体ＬＢは、さらに、アンドープの複数の半導体層１２３を有する。複数の半導体層１２３は、ｎ形半導体層１１３の上に互いに離間して設けられている。半導体層１２３同士の間隙を通してｎ形半導体層１１３の上面の一部が露出している。半導体層１２３は、例えば、アンドープの窒化ガリウム層である。ｎ形半導体層１１３は、半導体層１２３同士の間隙を通してｎ側電極１１５と接続される。
図１４は、第１実施形態の第３変形例に係る半導体発光素子１ｄの上面の一部を表す拡大断面図である。
半導体発光素子１ｄにおいて、積層体ＬＢは、さらに、アンドープの複数の半導体層１２３を有する。複数の半導体層１２３は、ｎ形半導体層１１３の上に互いに離間して設けられている。半導体層１２３同士の間隙を通してｎ形半導体層１１３の上面の一部が露出している。半導体層１２３は、例えば、アンドープの窒化ガリウム層である。ｎ形半導体層１１３は、半導体層１２３同士の間隙を通してｎ側電極１１５と接続される。
図１４に表すように、例えば、突出部１１９の第１部分１１９ａは、半導体層１２３の一部によって構成されている。また、第２部分１１９ｂの一部は、半導体装置１２３の他の一部と、ｎ形半導体層１１３の一部と、によって構成されている。
アンドープの半導体層における光吸収係数は、不純物がドープされた半導体層における光吸収係数よりも小さい。このため、半導体発光素子１ｄのように、突出部１１９の少なくとも一部を半導体層１２３によって構成することで、半導体発光素子１に比べて、光取り出し効率を向上させることが可能となる。
（第５変形例）
図１５は、第１実施形態の第５変形例に係る半導体発光素子１ｅの上面の一部を表す拡大平面図である。
図１６は、図１５のＡ−Ａ’断面図である。
図１５は、第１実施形態の第５変形例に係る半導体発光素子１ｅの上面の一部を表す拡大平面図である。
図１６は、図１５のＡ−Ａ’断面図である。
半導体発光素子１ｅでは、ｎ形半導体層１１３の上面に複数の凹部Ｒが形成されている。
図１５に表すように、凹部Ｒは、Ｘ−Ｙ面に沿ってｎ形半導体層１１３の上面に複数設けられている。一例として、１つの凹部Ｒの周りには、６つの凹部Ｒが配されている。
図１５に表すように、凹部Ｒは、Ｘ−Ｙ面に沿ってｎ形半導体層１１３の上面に複数設けられている。一例として、１つの凹部Ｒの周りには、６つの凹部Ｒが配されている。
図１６に表すように、凹部Ｒは、下方に向かうほど幅が狭くなっている。また、凹部Ｒは、Ｚ方向に対して傾斜した側面Ｓ５および側面Ｓ６を有する。側面Ｓ５は、上方に向けて凸となるように湾曲している。側面Ｓ６は、側面Ｓ５の下方に位置している。
また、凹部Ｒのうち、側面Ｓ５が形成された部分のＺ方向における長さＬ５は、側面Ｓ６が形成された部分のＺ方向における長さＬ６よりも長い。
なお、図１６に表す例では、側面Ｓ６は下方に向かって一様に傾いているが、側面Ｓ６が下方に向けて凸となるように湾曲していてもよい。
また、凹部Ｒのうち、側面Ｓ５が形成された部分のＺ方向における長さＬ５は、側面Ｓ６が形成された部分のＺ方向における長さＬ６よりも長い。
なお、図１６に表す例では、側面Ｓ６は下方に向かって一様に傾いているが、側面Ｓ６が下方に向けて凸となるように湾曲していてもよい。
発光層１１１から放射された光は、積層体ＬＢの上面から外部に取り出される。凹部Ｒの側面Ｓ５が上方に向けて凸となるように湾曲していることで、凹部Ｒの側面が一様に傾斜している場合に比べて、積層体ＬＢ上面の表面積を大きくすることができる。すなわち、本変形例によれば、半導体発光素子１〜１ｄと同様に、半導体発光素子からの光の取り出し効率を向上させることが可能となる。
このとき、長さＬ５を、長さＬ６よりも長くすることで、半導体発光素子からの光の取り出し効率をより一層向上させることが可能である。
このとき、長さＬ５を、長さＬ６よりも長くすることで、半導体発光素子からの光の取り出し効率をより一層向上させることが可能である。
なお、本変形例においても、半導体発光素子１ｄと同様に、ｎ形半導体層１１３の上にアンドープの半導体層１２３が設けられ、半導体層１２３およびｎ形半導体層１１３に凹部Ｒが形成されていてもよい。
このような構成によれば、半導体発光素子からの光の取り出し効率をより一層向上させることが可能となる。
このような構成によれば、半導体発光素子からの光の取り出し効率をより一層向上させることが可能となる。
（第２実施形態）
図１７は、第２実施形態に係る半導体発光素子２の断面図である。
半導体発光素子２は、例えば、横導通型の発光ダイオードである。
図１７に表すように、半導体発光素子２は、基板２０１と、ｎ側電極２０３と、金属層２０５と、バリア層２０７と、ｎ側コンタクト層２０９と、絶縁層２１１と、バリア層２１３と、ｐ側コンタクト層２１５と、ｐ形半導体層２１７と、発光層２１８と、スペーサ２２１と、ｎ形半導体層２１９と、ｐ側電極２２５と、保護層２２７と、を有する。
図１７は、第２実施形態に係る半導体発光素子２の断面図である。
半導体発光素子２は、例えば、横導通型の発光ダイオードである。
図１７に表すように、半導体発光素子２は、基板２０１と、ｎ側電極２０３と、金属層２０５と、バリア層２０７と、ｎ側コンタクト層２０９と、絶縁層２１１と、バリア層２１３と、ｐ側コンタクト層２１５と、ｐ形半導体層２１７と、発光層２１８と、スペーサ２２１と、ｎ形半導体層２１９と、ｐ側電極２２５と、保護層２２７と、を有する。
基板２０１は、例えば、シリコン基板である。基板２０１は、互いに対向する上面ＵＳと下面ＢＳとを有する。
ｎ側電極２０３は、基板２０１の下面ＢＳ上に設けられる。ｎ側電極２０３は、例えば、金やニッケル、チタン、アルミニウムなどの金属を含む。
金属層２０５は、基板２０１の上面ＵＳ上に設けられる。金属層２０５の上面の中央部は、Ｚ方向に向けて突出している。金属層２０５は、例えば、スズを含む。
バリア層２０７は、金属層２０５の上に、金属層２０５の上面に沿って設けられる。バリア層２０７の上面の中央部は、金属層２０５と同様に、Ｚ方向に向けて突出している。バリア層２０７は、例えば、チタン層と白金層とが積層された構造を有する。
ｎ側コンタクト層２０９は、バリア層２０７の一部の上に設けられる。ｎ側コンタクト層２０９の上面の突出部２０９ｃは、バリア層２０７と同様に、Ｚ方向に向けて突出している。ｎ側コンタクト層２０９は、例えば、アルミニウム層である。
絶縁層２１１は、バリア層２０７の一部およびｎ側コンタクト層２０９の一部の上に設けられる。また、ｎ側コンタクト層２０９の突出部２０９ｃは、Ｘ−Ｙ面に沿って絶縁層２１１に囲まれている。ただし、突出部２０９ｃの上面は、絶縁層２１１に覆われていない。絶縁層２１１は、例えば、酸化シリコンまたは窒化シリコンなどの絶縁材料を含む。
バリア層２１３は、絶縁層２１１の上に設けられる。バリア層２１３は、環状であり、Ｘ−Ｙ面に沿って突出部２０９ｃの周りに設けられる。バリア層２１３は、例えば、チタン層と金層とが積層された構造を有する。
ｐ側コンタクト層２１５は、バリア層２１３の上に設けられる。ｐ側コンタクト層２１５は、例えば、銀層である。
ｐ形半導体層２１７は、バリア層２１３およびｐ側コンタクト層２１５の上に設けられる。ｐ形半導体層２１７は、ｐ側コンタクト層２１５とオーミック接触している。ｐ形半導体層２１７は、例えば、ｐ形不純物を含む窒化ガリウムである。
発光層２１８は、ｐ形半導体層２１７の上に設けられる。発光層２１８は、例えば、アンドープの窒化ガリウム層である。ｐ側コンタクト層２１５、ｐ形半導体層２１７および発光層２１８は、バリア層２１３と同様に、突出部２０９ｃの周りに環状に設けられる。
スペーサ２２１は、突出部２０９ｃの一部の上に設けられる。スペーサ２２１は、例えば、酸化シリコンまたは窒化シリコンなどを含む。
ｎ形半導体層２１９は、発光層２１８、突出部２０９ｃ、およびスペーサ２２１の上に設けられる。ｎ形半導体層２１９は、ｎ側コンタクト層２０９とオーミック接触している。ｎ形半導体層２１９は、例えば、ｎ形不純物を含む窒化ガリウム層である。
ｐ形半導体層２１７、発光層２１８、およびｎ形半導体層２１９のそれぞれの側面は、保護層２２７によって覆われる。保護層２２７は、例えば、窒化シリコンを含む。
ｐ側電極２２５は、バリア層２１３の上に、ｐ形半導体層２１７と離間して設けられる。ｐ側電極２２５は、バリア層２１３を介してｐ側コンタクト層２１５と電気的に接続される。ｐ側電極２２５は、例えば、金やニッケル、チタン、アルミニウムなどの金属を含む。
図１８は、第２実施形態に係る半導体発光素子２の上面の一部を表す拡大断面図である。
より具体的には、図１８は、ｎ形半導体層２１９の上面のうち、保護層２２７に覆われておらず、外部に光が取り出される面の構造を表している。
より具体的には、図１８は、ｎ形半導体層２１９の上面のうち、保護層２２７に覆われておらず、外部に光が取り出される面の構造を表している。
図１８に表すように、ｎ形半導体層２１９の上面には、半導体発光素子１と同様に、複数の突出部１１９が設けられている。突出部１１９は、第１部分１１９ａおよび第２部分１１９ｂを有する。側面Ｓ１および側面Ｓ２は、Ｚ方向に対して傾斜し、側面Ｓ２は、下方に向けて凸となるように湾曲している。
本実施形態においても、第１実施形態と同様に、積層体ＬＢの上面に複数の突出部１１９を設けることで、積層体ＬＢ上面の表面積を増大させることができる。このため、半導体発光素子からの光の取り出し効率を向上させることができる。
また、第１実施形態の各変形例と同様に、積層体ＬＢの上面に、複数の突出部１１９および複数の突出部１２１を設けてもよい。
また、第１実施形態の各変形例と同様に、積層体ＬＢの上面に、複数の突出部１１９および複数の突出部１２１を設けてもよい。
ここでは、基板２０１の下面にｎ側電極が設けられ、積層体ＬＢの側方にｐ側電極２２５が設けられた半導体発光素子を例に説明したが、ｎ側電極とｐ側電極の位置関係を反転させた半導体発光素子に対して本実施形態に係る発明を適用することも可能である。
（第１変形例）
図１９は、第２実施形態の第１変形例に係る半導体発光素子２ａの断面図である。
図２０は、第２実施形態の第１変形例に係る半導体発光素子２ａの上面の一部を表す拡大断面図である。
図１９は、第２実施形態の第１変形例に係る半導体発光素子２ａの断面図である。
図２０は、第２実施形態の第１変形例に係る半導体発光素子２ａの上面の一部を表す拡大断面図である。
図１９に表すように、半導体発光素子２ａでは、ｎ形半導体層２１９の上に、アンドープの半導体層２２０が設けられている。半導体層２２０は、例えば、アンドープの窒化ガリウム層である。積層体ＬＢは、ｐ形半導体層２１７、発光層２１８、ｎ形半導体層２１９、および半導体層２２０を有する。
図２０に表すように、半導体層２２０の上面には、半導体発光素子２と同様に、複数の突出部１１９が設けられている。
図２０に表すように、半導体層２２０の上面には、半導体発光素子２と同様に、複数の突出部１１９が設けられている。
アンドープの半導体層における光吸収係数は、不純物がドープされた半導体層における光吸収係数よりも小さい。本変形例に係る半導体発光素子では、アンドープの半導体層２２０がｎ形半導体層２１９の上に設けられ、半導体層２２０の上面から外部へ光が取り出される。このため、本変形例によれば、半導体発光素子２に比べて、外部への光取り出し効率を向上させることが可能となる。
（第２変形例）
図２１は、第２実施形態の第２変形例に係る半導体発光素子２ｂの断面図である。
図２２は、第２実施形態の第２変形例に係る半導体発光素子２ｂが有する積層体ＬＢの部分拡大平面図である。
図２３は、図２２のＡ−Ａ’断面図である。
なお、図２２では、保護層２２７が省略されている。
図２１は、第２実施形態の第２変形例に係る半導体発光素子２ｂの断面図である。
図２２は、第２実施形態の第２変形例に係る半導体発光素子２ｂが有する積層体ＬＢの部分拡大平面図である。
図２３は、図２２のＡ−Ａ’断面図である。
なお、図２２では、保護層２２７が省略されている。
半導体発光素子２ｂでは、ｐ形半導体層２１７、発光層２１８、およびｎ形半導体層２１９を有する積層体ＬＢの上面に複数の凹部Ｒが形成されている。凹部Ｒは、ｎ側コンタクト層２０９の突出部２０９ｃがエッチングされることを防ぐために、図２１に表すように、突出部２０９ｃ上以外の領域に形成されていることが望ましい。また、ｐ形半導体層２１７の一部および発光層２１８の一部は、凹部Ｒを通して積層体ＬＢの外部に露出している。発光層２１８の外部への露出を防ぐため、積層体ＬＢの上面に沿って、保護層２２７が設けられている。保護層２２７の一部は、積層体ＬＢ上面の凹部Ｒの内側に設けられている。
図２２に表すように、凹部Ｒは、Ｘ−Ｙ面に沿って積層体ＬＢの上面に複数設けられている。一例として、１つの凹部Ｒの周りには、６つの凹部Ｒが配されている。
図２３に表すように、凹部Ｒは、下方に向かうほど幅が狭くなっている。また、凹部Ｒは、Ｚ方向に対して傾斜した側面Ｓ５および側面Ｓ６を有する。側面Ｓ５は、上方に向けて凸となるように湾曲している。側面Ｓ６は、側面Ｓ５の下方に位置している。
なお、図２３に表す例では、発光層１１８の側面が、側面Ｓ５に含まれているが、発光層１１８の側面が、側面Ｓ６に含まれていてもよい。
なお、図２３に表す例では、発光層１１８の側面が、側面Ｓ５に含まれているが、発光層１１８の側面が、側面Ｓ６に含まれていてもよい。
発光層１１８から放射された光は、積層体ＬＢから保護層２２７に入り、保護層２２７の上面から外部に取り出される。凹部Ｒの側面Ｓ５が上方に向けて凸となるように湾曲していることで、凹部Ｒの側面が一様に傾斜している場合に比べて、積層体ＬＢ上面の表面積を大きくすることができる。すなわち、本変形例によれば、積層体ＬＢから保護層２２７への光の取り出し効率を向上させることができ、この結果、半導体発光素子からの光の取り出し効率を向上させることが可能となる。
また、凹部Ｒの側面の一部を上方に向けて凸となるように湾曲させる場合、より上方に位置する側面Ｓ５を湾曲させることで、側面Ｓ６を湾曲させる場合に比べて、凹部Ｒの側面から保護層２２７に入った光が、凹部Ｒの側面を通して積層体ＬＢの中に入射してしまう可能性を低減することができる。
また、積層体ＬＢの上面に、側面Ｓ５を有する凹部Ｒを設けることで、積層体ＬＢ上面の表面積を増加させた場合、積層体ＬＢの上面に突出部を形成する場合に比べて、ｎ形半導体層１１９の膜厚が厚い領域を、より大きくすることができる。このため、ｎ形半導体層１１９における電気抵抗を低減し、半導体発光素子の消費電力を低減することが可能となる。あるいは、ｎ形半導体層１１９における電気抵抗が低減した分、ｎ形半導体層１１９の膜厚を薄くし、半導体発光素子を小型化することが可能となる。
以上、本発明のいくつかの実施形態を例示したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更などを行うことができる。これら実施形態やその変形例は、発明の範囲や要旨に含まれるとともに、請求の範囲に記載された発明とその均等の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
１、１ａ〜１ｅ、２、２ａ、２ｂ…半導体発光素子、 １０９ ｐ形半導体層、 １１１ 発光層、 １１３ ｎ形半導体層、 １１９、１２１ 突出部、 １２３ 半導体層、 ２１７ ｐ形半導体層、 ２１８ 発光層、 ２１９ ｎ形半導体層、 ２２０ 半導体層、 ＬＢ 積層体、 Ｒ 凹部
Claims (13)
- 第１導電形の第１半導体層と、前記第１半導体層の上に設けられた発光層と、前記発光層の上に設けられた第２導電形の第２半導体層と、を有する積層体であって、前記積層体の上面に前記第１半導体層から前記発光層に向かう第１方向に向かって突出する第１突出部を有し、前記第１突出部は前記第１方向に向かって前記第１方向に対して垂直な第２方向における長さが減少し、前記第１突出部は、
前記第１方向に対して傾斜した第１側面を有する第１部分と、
前記第１部分の下に設けられ、前記第１方向に対して傾斜した第２側面を有し、前記第２側面は下方に向けて凸となるように湾曲した第２部分と、
を有する積層体を備えた半導体発光素子。 - 前記第２部分の前記第１方向における長さは、前記第１部分の前記第１方向における長さよりも長い請求項１記載の半導体発光素子。
- 前記第２側面の少なくとも一部の前記第１方向に対する傾きは、前記第１側面の前記第１方向に対する傾きよりも小さい請求項１または２に記載の半導体発光素子。
- 前記第２半導体層は、前記上面に第２突出部をさらに有し、
前記第２突出部は、
前記第１方向に対して傾斜した第３側面を有する第３部分と、
前記第３部分の下に設けられ、前記第１方向に対して傾斜した第４側面を有し、前記第４側面は下方に向けて凸となるように湾曲した第４部分と、
を有し、
前記第１突出部の前記第１方向における長さは、前記第２突出部の前記第１方向における長さよりも長い請求項１〜３のいずれか１つに記載の半導体発光素子。 - 前記第１部分の前記第１方向における長さは、前記第３部分の前記第１方向における長さよりも長い請求項４記載の半導体発光素子。
- 前記第２半導体層は、前記上面に第２突出部をさらに有し、
前記第２突出部は、
前記第１方向に対して傾斜した第３側面を有する第３部分と、
前記第３部分の下に設けられ、前記第１方向に対して傾斜した第４側面を有し、前記第４側面の少なくとも一部の前記第１方向に対する傾きは、前記第３側面の前記第１方向に対する傾きよりも小さく、前記第４側面は下方に向けて凸となるように湾曲した第４部分と、
を有し、
前記第１方向の第１位置における前記第１突出部の、前記第１方向に対して垂直な第２方向における長さは、前記第１位置における前記第２突出部の前記第２方向における長さよりも長い請求項１または２に記載の半導体発光素子。 - 前記第１部分の前記第１方向における長さは、前記第３部分の前記第１方向における長さよりも長い請求項６記載の半導体発光素子。
- 前記積層体は、前記第２半導体層の上に設けられたアンドープの第３半導体層をさらに有し、
前記第１突出部は、前記第３半導体層の上面に形成された請求項１〜７のいずれか１つに記載の半導体発光素子。 - 前記積層体は、前記第２半導体層の上に設けられたアンドープの第３半導体層をさらに有し、
前記第１部分の少なくとも一部は、前記第３半導体層の少なくとも一部である請求項１〜７のいずれか１つに記載の半導体発光素子。 - 前記第２部分の少なくとも一部は、前記第１半導体層の一部である請求項１〜９のいずれか１つに記載の半導体発光素子。
- 前記第１側面は、上方に向けて凸となるように湾曲している請求項１〜１０のいずれか１つに記載の半導体発光素子。
- 第１導電形の第１半導体層と、前記第１半導体層の上に設けられた発光層と、前記発光層の上に設けられた第２導電形の第２半導体層と、を有する積層体であって、前記積層体の上面に第１凹部が設けられ、前記第１凹部は、前記発光層から前記第１半導体層に向かう第３方向に向かって、前記第３方向に対して垂直な第２方向における寸法が減少し、前記第１凹部は、
前記第１方向に対して傾斜し、かつ上方に向けて凸となるように湾曲した第１側面と、
前記第１側面の下方に位置し、かつ前記第１方向に対して傾斜した第２側面と、
を有する積層体を備えた半導体発光素子。 - 第１導電形の第１半導体層と、前記第１半導体層の上に設けられた発光層と、前記発光層の上に設けられた第２導電形の第２半導体層と、を有する積層体の上にパターニングされたマスクを形成し、
前記マスクを用いて前記積層体の一部をエッチングするとともに、前記マスクをエッチングし、前記マスクの幅を減少させながら前記積層体の前記一部をエッチングする半導体発光素子の製造方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016044327 | 2016-03-08 | ||
| JP2016044327 | 2016-03-08 | ||
| PCT/JP2017/009212 WO2017154973A1 (ja) | 2016-03-08 | 2017-03-08 | 半導体発光素子およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2017154973A1 true JPWO2017154973A1 (ja) | 2019-01-24 |
| JP6916777B2 JP6916777B2 (ja) | 2021-08-11 |
Family
ID=59789637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018504553A Active JP6916777B2 (ja) | 2016-03-08 | 2017-03-08 | 半導体発光素子およびその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US10559716B2 (ja) |
| EP (1) | EP3428977A4 (ja) |
| JP (1) | JP6916777B2 (ja) |
| CN (1) | CN109075225B (ja) |
| WO (1) | WO2017154973A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11227970B1 (en) | 2018-10-18 | 2022-01-18 | Facebook Technologies, Llc | Light emitting diodes manufacture and assembly |
| US11257982B1 (en) * | 2018-10-18 | 2022-02-22 | Facebook Technologies, Llc | Semiconductor display device |
| US11164905B2 (en) | 2018-10-18 | 2021-11-02 | Facebook Technologies, Llc | Manufacture of semiconductor display device |
| EP3850675A4 (en) | 2018-12-24 | 2021-11-24 | Samsung Electronics Co., Ltd. | MICRO LIGHT DIODE AND MANUFACTURING METHOD FOR MICRO LIGHT DIODE |
| JP7004918B2 (ja) * | 2019-05-30 | 2022-01-21 | 日亜化学工業株式会社 | 半導体装置の製造方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006013414A (ja) * | 2004-06-25 | 2006-01-12 | Samsung Electro Mech Co Ltd | 多波長半導体レーザとその製造方法 |
| JP2007088277A (ja) * | 2005-09-22 | 2007-04-05 | Matsushita Electric Works Ltd | 半導体発光素子およびその製造方法 |
| JP2009010215A (ja) * | 2007-06-28 | 2009-01-15 | Nichia Corp | 半導体発光素子 |
| WO2009084670A1 (ja) * | 2007-12-28 | 2009-07-09 | Nichia Corporation | 半導体発光素子およびその製造方法 |
| US20090267098A1 (en) * | 2008-04-24 | 2009-10-29 | Sung Min Choi | Semiconductor light emitting device |
| WO2012141169A1 (ja) * | 2011-04-15 | 2012-10-18 | 三菱化学株式会社 | 窒化物系発光ダイオード素子とその製造方法 |
| JP2014056879A (ja) * | 2012-09-11 | 2014-03-27 | Rohm Co Ltd | 半導体発光素子 |
| JP2014229648A (ja) * | 2013-05-20 | 2014-12-08 | シャープ株式会社 | 半導体発光素子 |
| JP2015509663A (ja) * | 2012-02-20 | 2015-03-30 | ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． | 高効率発光ダイオード、及びその製造方法 |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7615798B2 (en) | 2004-03-29 | 2009-11-10 | Nichia Corporation | Semiconductor light emitting device having an electrode made of a conductive oxide |
| KR100568297B1 (ko) * | 2004-03-30 | 2006-04-05 | 삼성전기주식회사 | 질화물 반도체 발광 소자 및 그 제조 방법 |
| KR100601138B1 (ko) * | 2004-10-06 | 2006-07-19 | 에피밸리 주식회사 | Ⅲ-질화물 반도체 발광소자 및 그 제조 방법 |
| JP2007165613A (ja) * | 2005-12-14 | 2007-06-28 | Showa Denko Kk | 窒化ガリウム系化合物半導体発光素子及びその製造方法 |
| JP2008060331A (ja) | 2006-08-31 | 2008-03-13 | Rohm Co Ltd | 半導体発光素子 |
| US7901963B2 (en) * | 2008-01-22 | 2011-03-08 | Tekcore Co., Ltd. | Surface roughening method for light emitting diode substrate |
| TW201027791A (en) * | 2009-01-09 | 2010-07-16 | Ubilux Optoelectronics Corp | A manufacturing method of a semiconductor component that has uneven substrate |
| TWI400483B (zh) * | 2009-07-22 | 2013-07-01 | Coretronic Corp | 增光片及背光模組 |
| KR101072034B1 (ko) * | 2009-10-15 | 2011-10-10 | 엘지이노텍 주식회사 | 반도체 발광소자 및 그 제조방법 |
| JP5174064B2 (ja) | 2010-03-09 | 2013-04-03 | 株式会社東芝 | 半導体発光装置および半導体発光装置の製造方法 |
| KR101125025B1 (ko) * | 2010-07-23 | 2012-03-27 | 엘지이노텍 주식회사 | 발광소자 및 그 제조방법 |
| JP5023229B1 (ja) * | 2011-04-27 | 2012-09-12 | 株式会社東芝 | 半導体発光素子の製造方法 |
| KR101880445B1 (ko) * | 2011-07-14 | 2018-07-24 | 엘지이노텍 주식회사 | 발광소자, 발광소자 제조방법, 발광소자 패키지, 및 라이트 유닛 |
| CN103035786B (zh) * | 2011-10-07 | 2015-07-01 | 清华大学 | 发光二极管的制备方法 |
| CN103035785B (zh) * | 2011-10-07 | 2015-11-25 | 清华大学 | 发光二极管的制备方法 |
| KR101969334B1 (ko) * | 2011-11-16 | 2019-04-17 | 엘지이노텍 주식회사 | 발광 소자 및 이를 구비한 발광 장치 |
| CN104011886B (zh) * | 2011-12-23 | 2017-03-08 | 首尔伟傲世有限公司 | 发光二极管及其制造方法 |
| KR102264072B1 (ko) * | 2012-06-01 | 2021-06-14 | 루미리즈 홀딩 비.브이. | Led 표면 조면화에서의 피처 크기 및 형상 제어를 이용한 광 추출 개선 |
| JP2014120695A (ja) * | 2012-12-19 | 2014-06-30 | Rohm Co Ltd | 半導体発光素子 |
| JP6287317B2 (ja) * | 2013-02-28 | 2018-03-07 | 日亜化学工業株式会社 | 半導体発光素子 |
| EP3011604B1 (en) * | 2013-06-19 | 2020-04-22 | Lumileds Holding B.V. | Led with patterned surface features |
| CN104953000B (zh) * | 2014-03-27 | 2019-02-15 | 首尔伟傲世有限公司 | 发光二极管及发光装置 |
| CN104218134B (zh) * | 2014-09-15 | 2017-02-15 | 映瑞光电科技(上海)有限公司 | 一种具有特殊粗化形貌的led垂直芯片结构及其制备方法 |
| JP2016134423A (ja) * | 2015-01-16 | 2016-07-25 | 株式会社東芝 | 半導体発光素子、発光装置、および半導体発光素子の製造方法 |
| CN108779899A (zh) * | 2016-03-18 | 2018-11-09 | 夏普株式会社 | 照明装置和显示装置 |
| JP6826395B2 (ja) * | 2016-08-26 | 2021-02-03 | ローム株式会社 | 半導体発光素子 |
| US10340415B2 (en) * | 2016-09-01 | 2019-07-02 | Lg Innotek Co., Ltd. | Semiconductor device and semiconductor device package including the same |
-
2017
- 2017-03-08 EP EP17763313.8A patent/EP3428977A4/en active Pending
- 2017-03-08 CN CN201780016088.8A patent/CN109075225B/zh active Active
- 2017-03-08 JP JP2018504553A patent/JP6916777B2/ja active Active
- 2017-03-08 US US16/082,911 patent/US10559716B2/en active Active
- 2017-03-08 WO PCT/JP2017/009212 patent/WO2017154973A1/ja active Application Filing
-
2019
- 2019-12-19 US US16/720,083 patent/US11145790B2/en active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006013414A (ja) * | 2004-06-25 | 2006-01-12 | Samsung Electro Mech Co Ltd | 多波長半導体レーザとその製造方法 |
| JP2007088277A (ja) * | 2005-09-22 | 2007-04-05 | Matsushita Electric Works Ltd | 半導体発光素子およびその製造方法 |
| JP2009010215A (ja) * | 2007-06-28 | 2009-01-15 | Nichia Corp | 半導体発光素子 |
| WO2009084670A1 (ja) * | 2007-12-28 | 2009-07-09 | Nichia Corporation | 半導体発光素子およびその製造方法 |
| US20090267098A1 (en) * | 2008-04-24 | 2009-10-29 | Sung Min Choi | Semiconductor light emitting device |
| WO2012141169A1 (ja) * | 2011-04-15 | 2012-10-18 | 三菱化学株式会社 | 窒化物系発光ダイオード素子とその製造方法 |
| JP2015509663A (ja) * | 2012-02-20 | 2015-03-30 | ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． | 高効率発光ダイオード、及びその製造方法 |
| JP2014056879A (ja) * | 2012-09-11 | 2014-03-27 | Rohm Co Ltd | 半導体発光素子 |
| JP2014229648A (ja) * | 2013-05-20 | 2014-12-08 | シャープ株式会社 | 半導体発光素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| US11145790B2 (en) | 2021-10-12 |
| US10559716B2 (en) | 2020-02-11 |
| CN109075225A (zh) | 2018-12-21 |
| EP3428977A1 (en) | 2019-01-16 |
| WO2017154973A1 (ja) | 2017-09-14 |
| US20200127165A1 (en) | 2020-04-23 |
| US20190088821A1 (en) | 2019-03-21 |
| CN109075225B (zh) | 2021-08-17 |
| EP3428977A4 (en) | 2019-10-02 |
| JP6916777B2 (ja) | 2021-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6916777B2 (ja) | 半導体発光素子およびその製造方法 | |
| TWI377696B (ja) | ||
| US9450141B2 (en) | Method for separating growth substrate, method for light-emitting diode, and light-emitting diode manufactured using methods | |
| JP2009032882A (ja) | 半導体発光素子及び半導体発光素子製造方法 | |
| JP5148336B2 (ja) | 発光ダイオードチップおよびその製造方法 | |
| JP2013232478A (ja) | 半導体発光装置及びその製造方法 | |
| JPWO2013161208A1 (ja) | 発光素子 | |
| JP2008283191A (ja) | シリコンナノワイヤーを利用した発光ダイオード及びその製造方法 | |
| US8008098B2 (en) | Light emitting device and method of manufacturing the same | |
| US20190393382A1 (en) | Light emitting diode | |
| WO2015141166A1 (ja) | 半導体発光装置とその製造方法 | |
| JP5077224B2 (ja) | Ｉｉｉ族窒化物半導体発光素子、およびその製造方法 | |
| KR102540321B1 (ko) | 반도체 발광소자 | |
| US11417802B2 (en) | Method of making a light emitting device and light emitting device made thereof | |
| JP5632034B2 (ja) | 発光ダイオードチップ及びその製造方法 | |
| JP2007042857A (ja) | 半導体発光素子と半導体素子の製造方法及び半導体発光装置 | |
| JP5515685B2 (ja) | 発光素子及びそれを用いた発光装置の製造方法 | |
| JP2017055020A (ja) | 半導体装置の製造方法 | |
| JP7010692B2 (ja) | 半導体発光装置 | |
| US20130248907A1 (en) | Semiconductor light-emitting device and manufacturing method of the same | |
| US20170069792A1 (en) | Semiconductor light emitting device | |
| JP2002232080A5 (ja) | ||
| TWI688117B (zh) | 半導體發光裝置 | |
| JP2014175496A (ja) | 半導体発光素子及びその製造方法 | |
| JP2010226085A (ja) | 発光装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A527 Effective date: 20180907 |
|
| AA64 | Notification of invalidation of claim of internal priority (with term) |
Free format text: JAPANESE INTERMEDIATE CODE: A241764 Effective date: 20181127 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181128 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191211 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210108 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210305 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210629 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210716 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6916777 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |