CN109075225B - 半导体发光元件及其制造方法 - Google Patents

半导体发光元件及其制造方法 Download PDF

Info

Publication number
CN109075225B
CN109075225B CN201780016088.8A CN201780016088A CN109075225B CN 109075225 B CN109075225 B CN 109075225B CN 201780016088 A CN201780016088 A CN 201780016088A CN 109075225 B CN109075225 B CN 109075225B
Authority
CN
China
Prior art keywords
layer
semiconductor layer
emitting element
light
semiconductor light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780016088.8A
Other languages
English (en)
Other versions
CN109075225A (zh
Inventor
小池豪
胜野弘
加贺広持
泽野正和
任郁雄
宫部主之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alpad Corp
Original Assignee
Alpad Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpad Corp filed Critical Alpad Corp
Publication of CN109075225A publication Critical patent/CN109075225A/zh
Application granted granted Critical
Publication of CN109075225B publication Critical patent/CN109075225B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H01L33/0016—Devices characterised by their operation having p-n or hi-lo junctions having at least two p-n junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083—Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

实施方式的半导体发光元件具有积层体。所述积层体具有第1导电型的第1半导体层、设置在所述第1半导体层之上的发光层及设置在所述发光层之上的第2导电型的第2半导体层。所述积层体在上表面具有朝从所述第1半导体层朝向所述发光层的第1方向突出的第1突出部。所述第1突出部在相对于所述第1方向垂直的第2方向上的长度朝向所述第1方向减少。所述第1突出部具有第1部分及第2部分。所述第1部分具有相对于所述第1方向倾斜的第1侧面。所述第2部分设置在所述第1部分之下，且具有相对于所述第1方向倾斜的第2侧面。所述第2侧面以朝向下方凸出的方式弯曲。

Description

半导体发光元件及其制造方法
技术领域
本发明的实施方式涉及一种半导体发光元件及其制造方法。
背景技术
半导体发光元件具有p型半导体层、发光层及n型半导体层。通过对半导体发光元件施加电压而将载流子注入至发光层中，而从发光层放射光。理想的是，将从发光层放射的光有效率地提取至半导体发光元件的外部。
背景技术文献
专利文献
专利文献1：日本专利特开2008-60331号公报
发明内容
[发明要解决的问题]
本发明要解决的问题在于提供一种能够提高光提取效率的半导体发光元件及其制造方法。
[解决问题的技术手段]
实施方式的半导体发光元件具有积层体。所述积层体具有第1导电型的第1半导体层、设置在所述第1半导体层之上的发光层及设置在所述发光层之上的第2导电型的第2半导体层。所述积层体在上表面具有朝从所述第1半导体层朝向所述发光层的第1方向突出的第1突出部。所述第1突出部在相对于所述第1方向垂直的第2方向上的长度朝向所述第1方向减少。所述第1突出部具有第1部分及第2部分。所述第1部分具有相对于所述第1方向倾斜的第1侧面。所述第2部分设置在所述第1部分之下，且具有相对于所述第1方向倾斜的第2侧面。所述第2侧面以朝向下方凸出的方式弯曲。
附图说明
图1是表示第1实施方式的半导体发光元件的剖视图。
图2是表示第1实施方式的半导体发光元件的上表面的一部分的放大俯视图。
图3是图2的A-A'剖视图。
图4(a)～(c)是表示第1实施方式的半导体发光元件的制造步骤的步骤剖视图。
图5(a)～(c)是表示第1实施方式的半导体发光元件的制造步骤的步骤剖视图。
图6(a)、(b)是表示第1实施方式的半导体发光元件的制造步骤的步骤剖视图。
图7(a)～(c)是表示第1实施方式的半导体发光元件的制造步骤的放大步骤剖视图。
图8是表示第1实施方式的第1变化例的半导体发光元件的上表面的一部分的放大俯视图。
图9是图8的A-A'剖视图。
图10是表示第1实施方式的第2变化例的半导体发光元件的上表面的一部分的放大俯视图。
图11是图10的A-A'剖视图。
图12是表示第1实施方式的第3变化例的半导体发光元件的上表面的一部分的放大俯视图。
图13是图12的A-A'剖视图。
图14是表示第1实施方式的第4变化例的半导体发光元件的上表面的一部分的放大剖视图。
图15是表示第1实施方式的第5变化例的半导体发光元件的上表面的一部分的放大俯视图。
图16是图15的A-A'剖视图。
图17是第2实施方式的半导体发光元件的剖视图。
图18是表示第2实施方式的半导体发光元件的上表面的一部分的放大剖视图。
图19是第2实施方式的第1变化例的半导体发光元件的剖视图。
图20是表示第2实施方式的第1变化例的半导体发光元件的上表面的一部分的放大剖视图。
图21是第2实施方式的第2变化例的半导体发光元件的剖视图。
图22是第2实施方式的第2变化例的半导体发光元件所具有的积层体的局部放大俯视图。
图23是图22的A-A'剖视图。
具体实施方式
以下，参照附图对本发明的各实施方式进行说明。
此外，附图是示意图或概念图，各部分的厚度与宽度的关系、部分间的大小的比率等未必与实物相同。另外，即便在表示相同部分的情况下，也存在根据附图而相互的尺寸或比率被不同地表示的情况。
另外，在本案说明书与各图中，对与已经说明过的要素相同的要素标注相同符号并适当省略详细的说明。
在各实施方式的说明中使用XYZ正交坐标系统。将从p型半导体层109朝向发光层111的方向设为Z方向(第1方向)。将相对于Z方向垂直的方向且相互正交的方向设为X方向(第2方向)及Y方向。
(第1实施方式)
图1是表示第1实施方式的半导体发光元件1的剖视图。
半导体发光元件1例如为纵向导通型的发光二极管。
如图1所示，半导体发光元件1具有衬底101、p侧电极103、金属层105、接触层107、积层体LB、n侧电极115及绝缘层117。积层体LB具有p型半导体层109、发光层111及n型半导体层113。
衬底101例如为硅衬底。衬底101具有相互对向的上表面US与下表面BS。
p侧电极103设置在衬底101的下表面BS上。p侧电极103例如包含金或镍、钛、铝等金属。
金属层105设置在衬底101的上表面US上。金属层105例如包含锡。
接触层107设置在金属层105上。接触层107进而沿着X-Y面被金属层105包围。接触层107例如具有镍层与银层积层而成的构造。
p型半导体层109设置在金属层105及接触层107之上。p型半导体层109与接触层107欧姆接触。p型半导体层109例如是包含p型杂质的氮化镓层。作为p型杂质，可使用镁。
发光层111设置在p型半导体层109之上。发光层111例如是未经掺杂的氮化镓层。此外，此处所谓未经掺杂，意指未特意地添加杂质。
n型半导体层113设置在发光层111之上。n型半导体层113例如为包含n型杂质的氮化镓层。作为n型杂质，可使用硅。积层体LB的上表面(n型半导体层113的上表面)经粗面化而形成着凹凸构造。
n侧电极115设置在n型半导体层113的一部分之上。n侧电极115与n型半导体层113欧姆接触。n侧电极115例如包含铂或金、镍、钛、铝等金属。
绝缘层117沿着X-Y面设置在积层体LB的周围，并且覆盖金属层105的上表面。积层体LB的经粗面化的上表面及n侧电极115未经绝缘层117覆盖而露出。
在半导体发光元件1动作时，从p型半导体层109向发光层111注入电洞，从n型半导体层113向发光层111注入电子。在发光层111中电洞与电子再结合，由此，从发光层111放射光。从发光层111放射的光通过积层体LB的上表面后被提取至外部。
图2是表示第1实施方式的半导体发光元件1的上表面的一部分的放大俯视图。
图3是图2的A-A'剖视图。
如图2所示，在积层体LB的上表面设置着多个突出部119。在图2所示的例子中，在1个突出部119的周围排列着六个突出部119。但是，多个突出部119任意排列。
如图3所示，突出部119具有第1部分119a及第2部分119b。第1部分119a位于突出部119的上部。第2部分119b设置在第1部分119a之下，且位于突出部119的下部。
突出部119的上表面例如相对于Z方向垂直。突出部119的宽度(X方向及Y方向上的长度)越是朝向Z方向变得越窄。因此，第1部分119a的侧面S1及第2部分119b的侧面S2相对于Z方向倾斜。另外，侧面S2以朝向下方凸出的方式弯曲。侧面S2的至少一部分相对于Z方向的斜率小于侧面S1相对于Z方向的斜率。
此外，在图3所示的剖视图中，侧面S1与相对于Z方向倾斜的方向平行，但是侧面S1也可以朝向上方凸出的方式弯曲。
第1部分119a及第2部分119b例如是以第2部分119b在Z方向上的长度L2长于第1部分119a在Z方向上的长度L1的方式设置。
接下来，参照图4～图7对第1实施方式的半导体发光元件1的制造方法的一例进行说明。
图4～图6是表示第1实施方式的半导体发光元件1的制造步骤的步骤剖视图。
图7是表示第1实施方式的半导体发光元件1的制造步骤的放大步骤剖视图。
首先，准备供氮化物半导体层生长的衬底131。衬底131例如为硅衬底或蓝宝石衬底、氮化镓衬底等。在该衬底131之上依次使n型半导体层113、发光层111及p型半导体层109外延生长(图4(a))。
其次，在p型半导体层109的一部分之上形成接触层107。接着，以覆盖接触层107的方式在p型半导体层109之上形成金属层105a(图4(b))。接着，使n型半导体层113、发光层111、p型半导体层109及金属层105a图案化，而将各自的外周的一部分去除(图4(c))。
其次，准备与衬底131不同的衬底101，并在衬底101之上形成金属层105b。接着，将设置在衬底131之上的金属层105a与设置在衬底101之上的金属层105b接合(图5(a))。通过使金属层105a与105b接合而形成图1所示的金属层105。
其次，从衬底131侧照射UV(Ultraviolet，紫外线)光而将衬底131剥离(图5(b))。接着，使p型半导体层109、发光层111及n型半导体层113图案化。由此，在各接触层107之上形成包含p型半导体层109、发光层111及n型半导体层113的积层体(图5(c))。
其次，形成覆盖p型半导体层109、发光层111及n型半导体层113的绝缘层117(图6(a))。接着，以各n型半导体层113的上表面的一部分露出的方式将绝缘层117的一部分去除。在所露出的n型半导体层113的上表面的一部分形成n侧电极115(图6(b))。
以下，使用图7对n型半导体层113的上表面的一部分的情况进行说明。
在图7中将n型半导体层113的上表面的一部分的情况放大表示。
在形成n侧电极115后，在n型半导体层113之上涂布抗蚀剂膜。通过光刻法使该抗蚀剂膜图案化，由此形成抗蚀剂掩模M(图7(a))。
其次，使用抗蚀剂掩模M并通过RIE(Reactive Ion Etching，反应性离子蚀刻)法对n型半导体层113进行蚀刻。此时，n型半导体层113被蚀刻，并且抗蚀剂掩模M也被蚀刻。因为针对抗蚀剂掩模M的角部的蚀刻速率高于针对抗蚀剂掩模M的上表面及侧面的蚀刻速率，所以抗蚀剂掩模M的上部的宽度逐渐变窄(图7(b))。如果在该状态下进而继续进行蚀刻，那么抗蚀剂掩模M的下部的宽度也会变窄，而最初被抗蚀剂掩模M覆盖的n型半导体层113的一部分露出。并且，新露出的n型半导体层113的一部分被蚀刻(图7(c))。
此时，n型半导体层113中在形成抗蚀剂掩模M时露出的部分的被蚀刻面朝向下方弯曲并进行蚀刻。另一方面，新露出的n型半导体层113的一部分以被蚀刻面与相对于Z方向倾斜的方向平行的方式进行蚀刻。或者，被蚀刻面以朝向上方突出的方式进行蚀刻。
认为这种蚀刻是因以下的原因而产生。
图7(a)至图7(b)的蚀刻步骤例如是利用将加速电压设定得较低的RIE法来进行。在RIE法中，在将n型半导体层113的一部分去除而形成凹处时，从该凹处的底部的角起一直到抗蚀剂掩模M的下端产生经蚀刻的材料的再堆积。通过该再堆积的材料抑制抗蚀剂掩模M正下方的n型半导体层113的蚀刻。另外，通过将加速电压设定得较低，而蚀刻的各向异性降低，并且再堆积的材料的再蚀刻受到抑制，而凹处的内壁以朝向下方凸出的方式弯曲形成。
该凹处的内壁在图7(b)至图7(c)的步骤中也是以弯曲的形状直接进行蚀刻，由此形成图2及图3所示的侧面S2。
另外，在图7(b)至图7(c)的步骤中，因抗蚀剂掩模M的宽度减少而n型半导体层113的另一部分露出而被蚀刻。此时，n型半导体层113从抗蚀剂掩模M的外周侧逐渐露出。因此，从抗蚀剂掩模M的中心侧朝向外周，对n型半导体层113的蚀刻量增大，被蚀刻面从抗蚀剂掩模M的中心侧朝向外周向下方倾斜，由此形成图2及图3所示的侧面S1。
通过以上，形成具有第1部分119a及第2部分119b的突出部119。
然后，在衬底101的下表面形成p侧电极103，由此获得图1～图3所示的半导体发光元件1。
此处，对本实施方式的作用及效果进行说明。
根据本实施方式，突出部119具有第1部分119a及侧面以朝向下方凸出的方式弯曲的第2部分119b。根据这种构成，与突出部119的侧面均匀倾斜的情况相比，能够增大积层体LB上表面的表面积。
从发光层111放射的光在各半导体层内反复进行漫反射，而在半导体发光元件内产生沿各种方向前进的光。因此，从积层体LB的内部入射至积层体LB上表面与外部的界面的光的量并不大幅依存于界面的各部分相对于Z方向的斜率。另外，该界面的每单位面积的朝向外部的光提取量并不大幅依存于该界面的斜率。因此，通过增大积层体LB上表面的表面积，能够增加从积层体LB提取至外部的光的量，从而能够提高从半导体发光元件的光的提取效率。
此时，通过使第2部分119b的侧面S2以朝向下方凸出的方式弯曲，与侧面S2以朝向上方凸出的方式弯曲的情况相比，能够降低通过侧面S2从n型半导体层113提取至外部的光入射至相邻的突出部119的侧面的可能性。通过降低所提取的光入射至相邻的突出部119的侧面的可能性，能够提高从半导体发光元件的光的提取效率。
另外，通过使设置在第1部分119a之下(突出部119的下部)的第2部分119b的侧面弯曲，与使第1部分119a的侧面弯曲的情况相比，能够进一步增大突出部119的侧面的表面积。
进而，通过使第2部分119b在Z方向上的长度L2长于第1部分119a在Z方向上的长度L1，能够进而增大突出部119的侧面的表面积。
(第1变化例)
图8是表示第1实施方式的第1变化例的半导体发光元件1a的上表面的一部分的放大俯视图。
图9是图8的A-A'剖视图。
如图8所示，在半导体发光元件1a中，在积层体LB的上表面设置着多个突出部119及多个突出部121。多个突出部119及多个突出部121是以相对于1个突出部121至少有1个突出部119与之相邻的方式排列。
如图9所示，与半导体发光元件1同样地，突出部119具有第1部分119a及第2部分119b。突出部121具有第3部分121c及第4部分121d。第3部分121c位于突出部121的上部。第4部分121d设置在第3部分121c之下，且位于突出部121的下部。
突出部121的上表面例如相对于Z方向垂直。突出部121的宽度(X方向及Y方向上的长度)越是朝向Z方向变得越窄。因此，第3部分121c的侧面S3及第4部分121d的侧面S4相对于Z方向倾斜。另外，侧面S4以朝向下方凸出的方式弯曲。进而，侧面S3也可以朝向上方凸出的方式弯曲。侧面S4的至少一部分相对于Z方向的斜率小于侧面S3相对于Z方向的斜率。
突出部121的高度低于突出部119的高度。更具体来说，第4部分121d在Z方向上的长度L4与第2部分119b在Z方向上的长度L2大致相等。相对于此，第3部分121c在Z方向上的长度L3短于第1部分119a在Z方向上的长度L1。
通过设置高度低于突出部119的突出部121，能够降低从突出部119提取的光入射至突出部121的侧面的可能性，从而能够提高半导体发光元件的光提取效率。
此时，如图9所示，以长度L4长于长度L3的方式降低突出部121的高度，由此，能够抑制突出部121的侧面的表面积的减少。
(第2变化例)
图10是表示第1实施方式的第2变化例的半导体发光元件1b的上表面的一部分的放大俯视图。
图11是图10的A-A'剖视图。
在半导体发光元件1b中，与半导体发光元件1a同样地，在积层体LB的上表面设置着多个突出部119及多个突出部121。多个突出部119及多个突出部121是以相对于1个突出部121至少有1个突出部119与之相邻的方式排列。另外，突出部119与突出部121的间隔宽于突出部119彼此的间隔。
如图11所示，与半导体发光元件1同样地，突出部119具有第1部分119a及第2部分119b。另外，突出部121具有第3部分121c及第4部分121d。第3部分121c位于突出部121的上部。第4部分121d设置在第3部分121c之下，且位于突出部121的下部。
关于突出部121，与半导体发光元件1a同样地，第3部分121c的侧面S3及第4部分121d的侧面S4相对于Z方向倾斜。另外，侧面S4以朝向下方凸出的方式弯曲。
当在Z方向上的相同位置对第1突出部119与突出部121进行比较时，突出部121的宽度窄于突出部119的宽度。因此，例如第3部分121c的下端(第4部分121d的上端)的宽度W1窄于第1部分119a的下端(第2部分119b的上端)的宽度W2。
通过设置宽度窄于突出部119的突出部121，与半导体发光元件1相比，能够降低从突出部119提取的光入射至突出部121的侧面的可能性，从而能够提高半导体发光元件的光提取效率。
(第3变化例)
图12表示第1实施方式的第3变化例的半导体发光元件1c的上表面的一部分的放大俯视图。
图13是图12的A-A'剖视图。
如图12所示，在积层体LB的上表面设置着多个突出部119及多个突出部121。突出部121的宽度小于突出部119的宽度。另外，在X-Y面内，突出部119与突出部121的间隔宽于突出部119彼此的间隔。
如图13所示，突出部121的高度低于突出部119的高度。更具体来说，第4部分121d在Z方向上的长度L4短于第2部分119b在Z方向上的长度L2，第3部分121c在Z方向上的长度L3短于第1部分119a在Z方向上的长度L1。
通过将高度低于突出部119且宽度窄于突出部119的突出部121与突出部119相邻地设置，与第1变化例及第2变化例相比，能够更进一步降低从突出部119提取的光从突出部121入射至积层体LB中的可能性。
(第4变化例)
图14是表示第1实施方式的第3变化例的半导体发光元件1d的上表面的一部分的放大剖视图。
在半导体发光元件1d中，积层体LB还具有未经掺杂的多个半导体层123。多个半导体层123在n型半导体层113之上相互隔开地设置。n型半导体层113的上表面的一部分通过半导体层123彼此的间隙而露出。半导体层123例如为未经掺杂的氮化镓层。n型半导体层113通过半导体层123彼此的间隙而与n侧电极115连接。
如图14所示，例如，突出部119的第1部分119a由半导体层123的一部分构成。另外，第2部分119b的一部分由半导体装置123的另一部分与n型半导体层113的一部分构成。
未经掺杂的半导体层中的光吸收系数小于掺杂了杂质的半导体层中的光吸收系数。因此，如半导体发光元件1d那样，通过由半导体层123构成突出部119的至少一部分，与半导体发光元件1相比，能够提高光提取效率。
(第5变化例)
图15是表示第1实施方式的第5变化例的半导体发光元件1e的上表面的一部分的放大俯视图。
图16是图15的A-A'剖视图。
在半导体发光元件1e中，在n型半导体层113的上表面形成着多个凹部R。
如图15所示，凹部R沿着X-Y面在n型半导体层113的上表面设置着多个。作为一例，在1个凹部R的周围配置着六个凹部R。
如图16所示，凹部R越是朝向下方，宽度变得越窄。另外，凹部R具有相对于Z方向倾斜的侧面S5及侧面S6。侧面S5以朝向上方凸出的方式弯曲。侧面S6位于侧面S5的下方。
另外，凹部R中形成着侧面S5的部分在Z方向上的长度L5长于形成着侧面S6的部分在Z方向上的长度L6。
此外，在图16所示的例子中，侧面S6朝向下方均匀地倾斜，但侧面S6也可以朝向下方凸出的方式弯曲。
从发光层111放射的光从积层体LB的上表面被提取至外部。通过凹部R的侧面S5以朝向上方凸出的方式弯曲，与凹部R的侧面均匀地倾斜的情况相比，能够增大积层体LB上表面的表面积。即，根据本变化例，与半导体发光元件1～1d同样地，能够提高从半导体发光元件的光的提取效率。
此时，通过使长度L5长于长度L6，能够更进一步提高从半导体发光元件的光的提取效率。
此外，在本变化例中，也可与半导体发光元件1d同样地，在n型半导体层113之上设置未经掺杂的半导体层123，并在半导体层123及n型半导体层113形成凹部R。
根据这种构成，能够更进一步提高从半导体发光元件的光的提取效率。
(第2实施方式)
图17是第2实施方式的半导体发光元件2的剖视图。
半导体发光元件2例如为横向导通型的发光二极管。
如图17所示，半导体发光元件2具有衬底201、n侧电极203、金属层205、阻隔层207、n侧接触层209、绝缘层211、阻隔层213、p侧接触层215、p型半导体层217、发光层218、间隔件221、n型半导体层219、p侧电极225及保护层227。
衬底201例如为硅衬底。衬底201具有相互对向的上表面US与下表面BS。
n侧电极203设置在衬底201的下表面BS上。n侧电极203例如包含金或镍、钛、铝等金属。
金属层205设置在衬底201的上表面US上。金属层205的上表面的中央部朝向Z方向突出。金属层205例如包含锡。
阻隔层207沿着金属层205的上表面设置在金属层205之上。阻隔层207的上表面的中央部与金属层205同样地，朝向Z方向突出。阻隔层207例如具有钛层与铂层积层而成的构造。
n侧接触层209设置在阻隔层207的一部分之上。n侧接触层209的上表面的突出部209c与阻隔层207同样地，朝向Z方向突出。n侧接触层209例如为铝层。
绝缘层211设置在阻隔层207的一部分及n侧接触层209的一部分之上。另外，n侧接触层209的突出部209c沿着X-Y面由绝缘层211包围。但是，突出部209c的上表面未被绝缘层211覆盖。绝缘层211例如包含氧化硅或氮化硅等绝缘材料。
阻隔层213设置在绝缘层211之上。阻隔层213为环状，沿着X-Y面设置在突出部209c的周围。阻隔层213例如具有钛层与金层积层而成的构造。
p侧接触层215设置在阻隔层213之上。p侧接触层215例如为银层。
p型半导体层217设置在阻隔层213及p侧接触层215之上。p型半导体层217与p侧接触层215欧姆接触。p型半导体层217例如为包含p型杂质的氮化镓。
发光层218设置在p型半导体层217之上。发光层218例如为未经掺杂的氮化镓层。p侧接触层215、p型半导体层217及发光层218与阻隔层213同样地，呈环状设置在突出部209c的周围。
间隔件221设置在突出部209c的一部分之上。间隔件221例如包含氧化硅或氮化硅等。
n型半导体层219设置在发光层218、突出部209c及间隔件221之上。n型半导体层219与n侧接触层209欧姆接触。n型半导体层219例如为包含n型杂质的氮化镓层。
p型半导体层217、发光层218及n型半导体层219各自的侧面由保护层227覆盖。保护层227例如包含氮化硅。
p侧电极225在阻隔层213之上与p型半导体层217隔开地设置。p侧电极225经由阻隔层213与p侧接触层215电连接。p侧电极225例如包含金或镍、钛、铝等金属。
图18是表示第2实施方式的半导体发光元件2的上表面的一部分的放大剖视图。
更具体来说，图18表示n型半导体层219的上表面中未经保护层227覆盖且供光提取至外部的面的构造。
如图18所示，与半导体发光元件1同样地，在n型半导体层219的上表面设置着多个突出部119。突出部119具有第1部分119a及第2部分119b。侧面S1及侧面S2相对于Z方向倾斜，侧面S2以朝向下方凸出的方式弯曲。
在本实施方式中，与第1实施方式同样地，也能够通过在积层体LB的上表面设置多个突出部119来增大积层体LB上表面的表面积。因此，能够提高从半导体发光元件的光的提取效率。
另外，与第1实施方式的各变化例同样地，也可以在积层体LB的上表面设置多个突出部119及多个突出部121。
此处，以在衬底201的下表面设置着n侧电极且在积层体LB的侧方设置着p侧电极225的半导体发光元件为例进行了说明，但也能够对使n侧电极与p侧电极的位置关系颠倒的半导体发光元件应用本实施方式的发明。
(第1变化例)
图19是第2实施方式的第1变化例的半导体发光元件2a的剖视图。
图20是表示第2实施方式的第1变化例的半导体发光元件2a的上表面的一部分的放大剖视图。
如图19所示，在半导体发光元件2a中，在n型半导体层219之上设置着未经掺杂的半导体层220。半导体层220例如为未经掺杂的氮化镓层。积层体LB具有p型半导体层217、发光层218、n型半导体层219及半导体层220。
如图20所示，与半导体发光元件2同样地，在半导体层220的上表面设置着多个突出部119。
未经掺杂的半导体层中的光吸收系数小于掺杂了杂质的半导体层中的光吸收系数。在本变化例的半导体发光元件中，未经掺杂的半导体层220设置在n型半导体层219之上，且从半导体层220的上表面向外部提取光。因此，根据本变化例，与半导体发光元件2相比，能够提高朝向外部的光提取效率。
(第2变化例)
图21是第2实施方式的第2变化例的半导体发光元件2b的剖视图。
图22是第2实施方式的第2变化例的半导体发光元件2b所具有的积层体LB的局部放大俯视图。
图23是图22的A-A'剖视图。
此外，在图22中省略了保护层227。
在半导体发光元件2b中，在具有p型半导体层217、发光层218及n型半导体层219的积层体LB的上表面形成着多个凹部R。为了防止n侧接触层209的突出部209c被蚀刻，理想的是，凹部R如图21所示那样形成在突出部209c上以外的区域。另外，p型半导体层217的一部分及发光层218的一部分通过凹部R而露出至积层体LB的外部。为了防止发光层218露出至外部，沿着积层体LB的上表面设置着保护层227。保护层227的一部分设置在积层体LB上表面的凹部R的内侧。
如图22所示，凹部R沿着X-Y面在积层体LB的上表面设置着多个。作为一例，在1个凹部R的周围配置着6个凹部R。
如图23所示，凹部R越是朝向下方，宽度变得越窄。另外，凹部R具有相对于Z方向倾斜的侧面S5及侧面S6。侧面S5以朝向上方凸出的方式弯曲。侧面S6位于侧面S5的下方。
此外，在图23所示的例子中，发光层118的侧面包含在侧面S5中，但发光层118的侧面也可以包含在侧面S6中。
从发光层118放射的光从积层体LB进入保护层227，并从保护层227的上表面被提取至外部。通过凹部R的侧面S5以朝向上方凸出的方式弯曲，与凹部R的侧面均匀地倾斜的情况相比，能够增大积层体LB上表面的表面积。即，根据本变化例，能够提高从积层体LB朝向保护层227的光的提取效率，结果，能够提高从半导体发光元件的光的提取效率。
另外，在使凹部R的侧面的一部分以朝向上方凸出的方式弯曲的情况下，通过使位于更靠上方的侧面S5弯曲，与使侧面S6弯曲的情况相比，能够降低从凹部R的侧面进入保护层227的光通过凹部R的侧面入射至积层体LB中的可能性。
另外，通过在积层体LB的上表面设置具有侧面S5的凹部R，与增加积层体LB上表面的表面积的情况、在积层体LB的上表面形成突出部的情况相比，能够进一步增大n型半导体层119的膜厚较厚的区域。因此，能够降低n型半导体层119中的电阻而降低半导体发光元件的耗电。或者，能够与n型半导体层119中的电阻降低的量对应地使n型半导体层119的膜厚变薄而使半导体发光元件小型化。
以上，例示了本发明的若干实施方式，但这些实施方式是作为示例而提出的，并不意图限定发明的范围。这些新颖的实施方式能以其它各种方式实施，且能够在不脱离发明主旨的范围内进行各种省略、替换、变更等。这些实施方式或其变化例包含在发明的范围或主旨中，并且包含在权利要求书所记载的发明与其均等的范围内。另外，所述各实施方式能够相互组合后实施。
[符号的说明]
1、1a～1e、2、2a、2b 半导体发光元件
109 p型半导体层
111 发光层
113 n型半导体层
119、121 突出部
123 半导体层
217 p型半导体层
218 发光层
219 n型半导体层
220 半导体层
LB 积层体
R 凹部

Claims (11)

1.一种半导体发光元件，具备积层体，所述积层体具有第1导电型的第1半导体层、设置在所述第1半导体层之上的发光层及设置在所述发光层之上的第2导电型的第2半导体层，并且在所述积层体的上表面具有朝从所述第1半导体层朝向所述发光层的第1方向突出的第1突出部及第2突出部，所述第1突出部及第2突出部在相对于所述第1方向垂直的第2方向上的长度朝向所述第1方向减少，所述第1突出部具有：
第1部分，具有相对于所述第1方向倾斜的第1侧面；以及
第2部分，设置在所述第1部分之下，具有相对于所述第1方向倾斜的第2侧面，且所述第2侧面以朝向所述第1方向的相反方向凸出的方式弯曲；
所述第2突出部具有：
第3部分，具有相对于所述第1方向倾斜的第3侧面；以及
第4部分，设置在所述第3部分之下，具有相对于所述第1方向倾斜的第4侧面，且所述第4侧面以朝向所述第1方向的相反方向凸出的方式弯曲；且
所述第1突出部在所述第1方向上的长度长于所述第2突出部在所述第1方向上的长度。
2.根据权利要求1所述的半导体发光元件，其中所述第2部分在所述第1方向上的长度长于所述第1部分在所述第1方向上的长度。
3.根据权利要求1所述的半导体发光元件，其中所述第2侧面的至少一部分相对于所述第1方向的斜率小于所述第1侧面相对于所述第1方向的斜率。
4.根据权利要求1所述的半导体发光元件，其中所述第1部分在所述第1方向上的长度长于所述第3部分在所述第1方向上的长度。
5.根据权利要求1所述的半导体发光元件，其中所述第4侧面的至少一部分相对于所述第1方向的斜率小于所述第3侧面相对于所述第1方向的斜率，且所述第1方向的第1位置上的所述第1突出部在相对于所述第1方向垂直的第2方向上的长度长于所述第1位置上的所述第2突出部在所述第2方向上的长度。
6.根据权利要求5所述的半导体发光元件，其中所述第1部分在所述第1方向上的长度长于所述第3部分在所述第1方向上的长度。
7.根据权利要求1所述的半导体发光元件，其中所述积层体还具有设置在所述第2半导体层之上的未经掺杂的第3半导体层，且
所述第1突出部形成在所述第3半导体层的上表面。
8.根据权利要求1所述的半导体发光元件，其中所述积层体还具有设置在所述第2半导体层之上的未经掺杂的第3半导体层，且
所述第1部分的至少一部分为所述第3半导体层的至少一部分。
9.根据权利要求1所述的半导体发光元件，其中所述第2部分的至少一部分为所述第1半导体层的一部分。
10.根据权利要求1所述的半导体发光元件，其中所述第1侧面以朝向所述第1方向凸出的方式弯曲。
11.一种半导体发光元件，具备积层体，所述积层体具有第1导电型的第1半导体层、设置在所述第1半导体层之上的发光层及设置在所述发光层之上的第2导电型的第2半导体层，并且在所述积层体的上表面设置着第1凹部，所述第1凹部在相对于从所述发光层朝向所述第1半导体层的第3方向垂直的第2方向上的尺寸朝所述第3方向减少，所述发光层通过所述第1凹部而露出，且所述第1凹部具有：
第1侧面，相对于从所述第1半导体层朝向所述发光层的第1方向倾斜，且以朝所述第1方向凸出的方式弯曲；以及
第2侧面，位于所述第1侧面的下方，且相对于所述第1方向倾斜。
CN201780016088.8A 2016-03-08 2017-03-08 半导体发光元件及其制造方法 Active CN109075225B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-044327 2016-03-08
JP2016044327 2016-03-08
PCT/JP2017/009212 WO2017154973A1 (ja) 2016-03-08 2017-03-08 半導体発光素子およびその製造方法

Publications (2)

Publication Number Publication Date
CN109075225A CN109075225A (zh) 2018-12-21
CN109075225B true CN109075225B (zh) 2021-08-17

Family

ID=59789637

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780016088.8A Active CN109075225B (zh) 2016-03-08 2017-03-08 半导体发光元件及其制造方法

Country Status (5)

Country Link
US (2) US10559716B2 (zh)
EP (1) EP3428977A4 (zh)
JP (1) JP6916777B2 (zh)
CN (1) CN109075225B (zh)
WO (1) WO2017154973A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11227970B1 (en) 2018-10-18 2022-01-18 Facebook Technologies, Llc Light emitting diodes manufacture and assembly
US11164905B2 (en) 2018-10-18 2021-11-02 Facebook Technologies, Llc Manufacture of semiconductor display device
US11257982B1 (en) * 2018-10-18 2022-02-22 Facebook Technologies, Llc Semiconductor display device
KR102673060B1 (ko) 2018-12-24 2024-06-10 삼성전자주식회사 마이크로 led 소자 및 마이크로 led 제조 방법
JP7004918B2 (ja) * 2019-05-30 2022-01-21 日亜化学工業株式会社 半導体装置の製造方法
US20220208842A1 (en) * 2020-12-28 2022-06-30 Jade Bird Display (shanghai) Limited Micro-led structure and micro-led chip including same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007088277A (ja) * 2005-09-22 2007-04-05 Matsushita Electric Works Ltd 半導体発光素子およびその製造方法
EP2234182A1 (en) * 2007-12-28 2010-09-29 Nichia Corporation Semiconductor light emitting element and method for manufacturing the same
JP2014229648A (ja) * 2013-05-20 2014-12-08 シャープ株式会社 半導体発光素子
CN107785468A (zh) * 2016-08-26 2018-03-09 罗姆股份有限公司 半导体发光元件

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7615798B2 (en) 2004-03-29 2009-11-10 Nichia Corporation Semiconductor light emitting device having an electrode made of a conductive oxide
KR100568297B1 (ko) * 2004-03-30 2006-04-05 삼성전기주식회사 질화물 반도체 발광 소자 및 그 제조 방법
KR100541111B1 (ko) * 2004-06-25 2006-01-11 삼성전기주식회사 다파장 반도체 레이저 제조방법
KR100601138B1 (ko) * 2004-10-06 2006-07-19 에피밸리 주식회사 Ⅲ-질화물 반도체 발광소자 및 그 제조 방법
JP2007165613A (ja) * 2005-12-14 2007-06-28 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子及びその製造方法
JP2008060331A (ja) 2006-08-31 2008-03-13 Rohm Co Ltd 半導体発光素子
JP5493252B2 (ja) * 2007-06-28 2014-05-14 日亜化学工業株式会社 半導体発光素子
US7901963B2 (en) * 2008-01-22 2011-03-08 Tekcore Co., Ltd. Surface roughening method for light emitting diode substrate
KR101092079B1 (ko) * 2008-04-24 2011-12-12 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
TW201027791A (en) * 2009-01-09 2010-07-16 Ubilux Optoelectronics Corp A manufacturing method of a semiconductor component that has uneven substrate
TWI400483B (zh) * 2009-07-22 2013-07-01 Coretronic Corp 增光片及背光模組
KR101072034B1 (ko) * 2009-10-15 2011-10-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
JP5174064B2 (ja) 2010-03-09 2013-04-03 株式会社東芝 半導体発光装置および半導体発光装置の製造方法
KR101125025B1 (ko) * 2010-07-23 2012-03-27 엘지이노텍 주식회사 발광소자 및 그 제조방법
JP5862354B2 (ja) * 2011-04-15 2016-02-16 三菱化学株式会社 窒化物系発光ダイオード素子とその製造方法
JP5023229B1 (ja) * 2011-04-27 2012-09-12 株式会社東芝 半導体発光素子の製造方法
KR101880445B1 (ko) * 2011-07-14 2018-07-24 엘지이노텍 주식회사 발광소자, 발광소자 제조방법, 발광소자 패키지, 및 라이트 유닛
CN103035786B (zh) * 2011-10-07 2015-07-01 清华大学 发光二极管的制备方法
CN103035785B (zh) * 2011-10-07 2015-11-25 清华大学 发光二极管的制备方法
KR101969334B1 (ko) * 2011-11-16 2019-04-17 엘지이노텍 주식회사 발광 소자 및 이를 구비한 발광 장치
CN104011886B (zh) * 2011-12-23 2017-03-08 首尔伟傲世有限公司 发光二极管及其制造方法
KR102022659B1 (ko) * 2012-02-20 2019-11-04 서울바이오시스 주식회사 고효율 발광 다이오드 및 그것을 제조하는 방법
KR102138714B1 (ko) * 2012-06-01 2020-07-29 루미리즈 홀딩 비.브이. Led 표면 조면화에서의 피처 크기 및 형상 제어를 이용한 광 추출 개선
JP2014056879A (ja) * 2012-09-11 2014-03-27 Rohm Co Ltd 半導体発光素子
JP2014120695A (ja) * 2012-12-19 2014-06-30 Rohm Co Ltd 半導体発光素子
JP6287317B2 (ja) * 2013-02-28 2018-03-07 日亜化学工業株式会社 半導体発光素子
JP2016526787A (ja) * 2013-06-19 2016-09-05 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． 放射場パターンに基づくパターン形成表面特徴部を持つｌｅｄ
CN104953000B (zh) * 2014-03-27 2019-02-15 首尔伟傲世有限公司 发光二极管及发光装置
CN104218134B (zh) * 2014-09-15 2017-02-15 映瑞光电科技(上海)有限公司 一种具有特殊粗化形貌的led垂直芯片结构及其制备方法
JP2016134423A (ja) * 2015-01-16 2016-07-25 株式会社東芝 半導体発光素子、発光装置、および半導体発光素子の製造方法
US10534126B2 (en) * 2016-03-18 2020-01-14 Sharp Kabushiki Kaisha Lighting device and display device
US10340415B2 (en) * 2016-09-01 2019-07-02 Lg Innotek Co., Ltd. Semiconductor device and semiconductor device package including the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007088277A (ja) * 2005-09-22 2007-04-05 Matsushita Electric Works Ltd 半導体発光素子およびその製造方法
EP2234182A1 (en) * 2007-12-28 2010-09-29 Nichia Corporation Semiconductor light emitting element and method for manufacturing the same
JP2014229648A (ja) * 2013-05-20 2014-12-08 シャープ株式会社 半導体発光素子
CN107785468A (zh) * 2016-08-26 2018-03-09 罗姆股份有限公司 半导体发光元件

Also Published As

Publication number Publication date
US20200127165A1 (en) 2020-04-23
WO2017154973A1 (ja) 2017-09-14
US11145790B2 (en) 2021-10-12
EP3428977A4 (en) 2019-10-02
JPWO2017154973A1 (ja) 2019-01-24
US10559716B2 (en) 2020-02-11
US20190088821A1 (en) 2019-03-21
JP6916777B2 (ja) 2021-08-11
EP3428977A1 (en) 2019-01-16
CN109075225A (zh) 2018-12-21

Similar Documents

Publication Publication Date Title
CN109075225B (zh) 半导体发光元件及其制造方法
TWI377696B (zh)
US8552445B2 (en) Semiconductor light emitting device and method for manufacturing the same
US20110303938A1 (en) Group III nitride semiconductor light-emitting element
CN110212069B (zh) 发光二极管芯片及其制作方法
JPWO2013161208A1 (ja) 発光素子
JP2009032882A (ja) 半導体発光素子及び半導体発光素子製造方法
WO2017167189A1 (zh) 半导体发光器件及其制造方法
JP2011061036A (ja) Ｉｉｉ族窒化物半導体発光素子
CN111149224A (zh) 具有底部n触点的台面形微型发光二极管
US8008098B2 (en) Light emitting device and method of manufacturing the same
KR102397226B1 (ko) 성장 기판의 후면을 에칭하는 단계를 포함하는 광전자 디바이스를 생성하기 위한 방법.
JP4449919B2 (ja) 発光装置の製造方法
JP5077224B2 (ja) Ｉｉｉ族窒化物半導体発光素子、およびその製造方法
TWI502750B (zh) 用於結實耐用封裝的帶有增強型上部接頭結構的結型勢壘肖特基二極體及其製備方法
US20120241803A1 (en) Semiconductor light emitting device and method for manufacturing same
JP2005229071A (ja) ショットキーバリアダイオード
JP6627728B2 (ja) 発光素子の製造方法
CN109962130B (zh) 一种六面粗化的红外led芯片及制作方法
US20130248907A1 (en) Semiconductor light-emitting device and manufacturing method of the same
CN109585634B (zh) 半导体发光装置
JP7010692B2 (ja) 半導体発光装置
CN112750931A (zh) 微发光二极管、微发光二极管阵列基板及其制作方法
CN107408531B (zh) 用于制造半导体本体的方法
KR20230150869A (ko) 광전자 반도체 구성요소, 및 적어도 하나의 광전자 반도체 구성요소를 생산하기 위한 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant