TWI502750B - 用於結實耐用封裝的帶有增強型上部接頭結構的結型勢壘肖特基二極體及其製備方法 - Google Patents

用於結實耐用封裝的帶有增強型上部接頭結構的結型勢壘肖特基二極體及其製備方法 Download PDF

Info

Publication number
TWI502750B
TWI502750B TW101125467A TW101125467A TWI502750B TW I502750 B TWI502750 B TW I502750B TW 101125467 A TW101125467 A TW 101125467A TW 101125467 A TW101125467 A TW 101125467A TW I502750 B TWI502750 B TW I502750B
Authority
TW
Taiwan
Prior art keywords
schottky diode
junction barrier
semiconductor
bottom support
embedded
Prior art date
Application number
TW101125467A
Other languages
English (en)
Other versions
TW201306274A (zh
Inventor
Anup Bhalla
Ji Pan
Daniel Ng
Original Assignee
Alpha & Omega Semiconductor
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpha & Omega Semiconductor filed Critical Alpha & Omega Semiconductor
Publication of TW201306274A publication Critical patent/TW201306274A/zh
Application granted granted Critical
Publication of TWI502750B publication Critical patent/TWI502750B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

用於結實耐用封裝的帶有增強型上部接頭結構的結型勢壘肖特基二極體及其製備方法
本發明主要關於一種半導體裝置結構領域。更確切的說，本發明係關於製備一種用於晶片後封裝的集成支撐結構之結型勢壘肖特基二極體的裝置結構及其製備方法。
與半導體-半導體P-N結型二極體相比，肖特基二極體是一種金屬-半導體結型二極體，帶有非常理想的低正向電壓降。肖特基二極體的另一個重要的優勢在於，作為一個“多數載流子”半導體裝置，其反向恢復時間很短。這就意味著，例如，如果肖特基二極體的半導體本體摻雜的N-型，那麼在裝置正常運行時，起主要作用的僅僅是N-型載流子（移動的電子）。
第1圖表示一示例，先前技術的半導體結型勢壘肖特基（junction barrier Schottky, JBS-SKY）二極體10。參見附加的X-Y-Z笛卡爾坐標系，習知技術的結型勢壘肖特基二極體10具有以下主要部分：
半導體基板（semiconductor substrate, SCST）12，其主平面平行於X-Y平面。
在半導體基板12上方的主動裝置區（active device zone, ACDZ）20。主動裝置區20具有一個內置的結型勢壘肖特基二極體24，其主裝置電流平行於Z-軸。
在半導體基板12上方的外圍保護區（peripheral guarding zone, PRGZ）40。儘管，為了避免不必要的繁瑣細節，先前技術的結型勢壘肖特基二極體10的右側沒有在此處表示出，但是本領域的具有通常知識者應明確外圍保護區40位於主動裝置區20的附近及周圍，設計外圍保護區40以便維持結型勢壘肖特基二極體10的低漏電流和高擊穿電壓。
主動裝置區20具有主動下部半導體結構（active lower semiconductor structure, ALSS）22以及主動下部半導體結構22上方的主動上部接觸結構（upper contact structure, UCS）26，主動下部半導體結構22和上部接觸結構26之間的結構成上述內置的結型勢壘肖特基二極體24。
對於這些主要部分的詳細說明，半導體基板12為帶有重摻雜濃度的N++型導電性。主動下部半導體結構22具有一個N-型半導體漂流層（semiconductor drift layer, SDFL）22a，延伸到外圍保護區40中，並穿過外圍保護區40，主動下部半導體結構22的頂面更包括，沿X-Y平面，複數個在半導體漂流層22a中的P+型表面結型勢壘腔（surface junction barrier pitch, SJBP）22b，從而構成具有半導體漂流層22a的內置的結型勢壘肖特基二極體24的結型勢壘部分。與之對應，外圍保護區40具有複數個外圍保護環（peripheral guarding ring, PPGR）22c，除了延伸到外圍保護區40並因此形成圖案之外，外圍保護環22c都是由與表面結型勢壘阻隔腔22b相同的材料製成的，並且在與表面結型勢壘腔22b同一高度上的橫截面。位於半導體漂流層22a上方的外圍保護區40上部，具有複數個硬掩膜環（hard mask ring, HMRG）29a，沿X-Y平面，與外圍保護環22c互為交替設置。外圍保護區40的上部也包括一個保護環鈍化層（guarding ring passivation layer, GRPL）29b，位於硬掩膜環29a上方，並覆蓋硬掩膜環29a。在這種情況下，保護環鈍化層29b係由低溫氧化物-磷矽酸鹽（low temperature oxide-boro phospho silicate glass, LTO-BPSG）回流玻璃製成的。
先前技術的主動上部接觸結構26具有一個簡單的頂部接觸金屬（top contact metal, TPCM）26a。主動上部接觸結構26的底部包括一個中間勢壘金屬層（barrier metal layer, BRML）28，位於頂部接觸金屬26a的底部和主動下部半導體結構22的頂面之間。中間勢壘金屬層28與主動下部半導體結構22的頂面部分一起，構成內置的結型勢壘肖特基二極體24的肖特基結部分。重要的是，中間勢壘金屬層28也作為一個勢壘，防止頂部接觸金屬26a擴散到主動下部半導體結構22的頂面部分中，從而造成中毒。
在先前技術的結型勢壘肖特基二極體10上方的是頂部裝置鈍化層（top device passivation layer, TDPL）30。頂部裝置鈍化層30覆蓋著主動裝置區20和外圍保護區40，沿X-Y平面在預設位置上，形成帶有一或多個頂墊開口（top pad opening, TPO）30a低端圖案，以便在先前技術的結型勢壘肖特基二極體10的後續封裝時，接收向下的機械接合力2，例如通過引線接合。材料示例，頂部裝置鈍化層30可以由氧化矽、氮化矽或聚醯亞胺製成。
先前技術的結型勢壘肖特基二極體10的可靠性問題，在於它的製備後封裝。更確切地說，伴隨引線接合產生的接合力，如圖中用向下的機械接合力2表示，可以在頂墊開口30a的底部導致頂部接觸金屬26a的細微破裂，反而使金屬擴散，污染主動下部半導體結構22頂部中的半導體材料，從而降低原始的肖特基結型勢壘高度。單純的後果是使封裝後的先前技術結型勢壘肖特基二極體10具有無法接受的高裝置漏電流（IDSS）。鑒於該問題，為了封裝後的可靠性問題，必須改進先前技術的結型勢壘肖特基二極體10。
本發明提供一種帶有增強型上部接觸結構（enforced upper contact structure, EUCS）的半導體結型勢壘肖特基二極體。結型勢壘肖特基二極體包括，參照X-Y-Z笛卡爾坐標系，其主平面半導體基板平行於X-Y平面，半導體基板上方的主動裝置區具有一個內置的結型勢壘肖特基二極體，其主裝置電流平行於Z-軸，半導體基板上方的外圍保護區位於主動裝置區的附近及周圍，配置外圍保護區用於提高內置的結型勢壘肖特基二極體的擊穿電壓。主動裝置區包括一個主動下部半導體結構以及一個位於主動下部半導體結構上方的增強型上部接頭結構，主動下部半導體結構和增強型上部接頭結構之間的結構構成結型勢壘肖特基二極體。增強型主動上部接頭結構包括一個頂部接觸金屬向下延伸，並與增強型主動上部接頭結構的底部導電，嵌入式底部支撐結構（embedded bottom supporting structure, EBSS）嵌在頂部接觸金屬中，並向下延伸到增強型上部接頭結構底部，增強型上部接頭結構由硬材料製成。在後續封裝結型勢壘肖特基二極體時，頂部接觸金屬上一旦產生向下的機械接合力，嵌入底部支撐結構將增強頂部接觸金屬應對其他方式潛在的細微破裂，降低內置的結型勢壘肖特基二極體的漏電流。
在一個較佳的實施例中，結型勢壘肖特基二極體更包括一個中間勢壘金屬層，在頂部接觸金屬的底部和主動下部半導體結構的頂面之間。中間勢壘金屬層與主動下部半導體結構的頂面部分一起構成內置的結型勢壘肖特基二極體的肖特基二極體部分，中間勢壘金屬層還作為勢壘，防止頂部接觸金屬擴散主動下部半導體結構的頂面部分中，導致其中毒。
在一個較佳的實施例中，硬嵌入底部支撐結構材料為絕緣體，包括一個各自向下的指示嵌入底部支撐結構隆起的二維柵格，頂部接觸金屬的下部含有一個向下指示的頂部接觸金屬手指的柵格，互補並且嵌入各自的嵌入底部支撐結構隆起，從而在整個主動裝置區上，從頂部接觸金屬和主動下部半導體結構的頂面部分之間，構成一個二維柵格接頭。
在一個較佳的實施例中，中間勢壘金屬層為雙層，含有一個下部勢壘金屬層（low barrier metal layer, LBML），在整個主動裝置區上沿X-Y平面延伸，以及一個上部勢壘金屬層（upper barrier metal layer, UBML），在下部勢壘金屬層上方僅僅在整個頂部接觸金屬手指的X-Y覆蓋區上延伸，從而使中間勢壘金屬層僅處於頂部接觸金屬手指下方，這正是最需要它們的地方。
在一個較佳的實施例中，硬絕緣嵌入底部支撐結構材料為低溫氧化物-磷矽酸鹽（low temperature oxide-boro phospho silicate glass, LTO-BPSG）回流玻璃，或四乙基原矽酸鹽（tetraethyl original silicate, TEOS），外圍保護區包括一個外圍上部支撐結構（peripheral upper support structure, PUSST），除了延伸到外圍保護區中並形成圖案之外，都是由與嵌入底部支撐結構隆起相同的材料製成的，並且在與嵌入底部支撐結構隆起處於同一高度上的橫截面。
在一個較佳的實施例中，增強型上部接頭結構更包括一個頂部裝置鈍化層，覆蓋著主動裝置區和外圍保護區，沿X-Y平面在預設位置處帶有一或多個頂墊開口的圖案，用於在結型勢壘肖特基二極體的後續封裝時接收向下的機械接合力。
在一個較佳的實施例中，分離向上的指示嵌入底部支撐結構隆起的二維柵格配置成幾何圖形，使各個頂墊開口下方僅有一個固體嵌入底部支撐結構隆起的頂部，以便更好地增強增強型上部接頭結構抵禦可能的頂部接觸金屬細微破裂。
在一個較佳的實施例中，嵌入底部支撐結構隆起的柵格配置成幾何圖形，使頂部裝置鈍化層的區域下方不存在頂墊開口，也不存在嵌入底部支撐結構隆起，因此用固體頂部接觸金屬材料填充增強型上部接頭結構相應的體積，使增強型上部接頭結構的電導率達到最大。
在一個較佳的實施例中，帶有重摻雜濃度的N++型導電類型的半導體基板以及主動下部半導體結構包括一個N型導電類型的半導體漂流層，穿過外圍保護區並延伸到其中，主動下部半導體結構的頂面部分包括，沿X-Y平面，複數個P+導電類型的表面結型勢壘腔，在半導體漂流層中，構成內置的結型勢壘肖特基二極體的結型勢壘部分；因此，外圍保護區包括複數個外圍保護環，除了延伸到外圍保護區中並形成圖案之外，都是由與表面結型勢壘腔相同的材料製成的，並且在與表面結型勢壘腔處於同一高度上的橫截面。
在一個較佳的實施例中，複數個表面結型勢壘腔的水平尺寸和位置沒有必要與向上指示嵌入底部支撐結構隆起柵格的尺寸與位置相匹配。
在一個較佳的實施例中，在複數個外圍保護環和外圍上部支撐底層結構之間，外圍保護區更包括複數個硬掩膜環的中間堆疊，沿X-Y平面與外圍保護環在空間上互為交替設置，低溫熱氧化物層在複數個硬掩膜環上方，以及外圍上部支撐底層結構的下方。
本發明提出了一種用於製備上述所述類型的帶有增強型上部接頭結構的半導體結型勢壘肖特基（junction barrier Schottky, JBS-SKY）二極體的方法。此方法包括以下步驟：
製備半導體基板，將其分成主動裝置區和外圍保護區，將部分結型勢壘肖特基二極體處於半導體漂流層上方，具有半導體基板上方的N型導電類型，複數個P+型導電類型的表面結型勢壘腔置於半導體漂流層中，從而構成主動下部半導體結構以及完整的外圍保護區，複數個外圍保護環外圍的保護環內置在半導體漂流層中；
在主動裝置區上方，製備一個下部勢壘金屬層；
在下部勢壘金屬層上方，製備嵌入底部支撐結構隆起的柵格；
在下部勢壘金屬層上方，製備一個上部勢壘金屬層；以及
沉積頂部接觸金屬，並形成圖案。
在一個較佳的實施例中，下部勢壘金屬層由矽化鈦製成，在主動裝置區上方製備下部勢壘金屬層為二步驟自對準的矽化物製備（自對準多晶矽化物）技術，該技術包括以下步驟：
在裝置上方，先沉積Ti，再沉積TiN；以及
通過快速熱處理處理裝置，從而僅在主動裝置區中形成下部勢壘金屬層。
在一個較佳的實施例中，嵌入底部支撐結構隆起的柵格係通過以下步驟製成的：
在裝置上方，先沉積低溫熱氧化物，再沉積磷矽酸鹽，然後通過熱回流技術，製成低溫熱氧化物-磷矽酸鹽回流玻璃；或者，更可選擇，在裝置上方僅沉積四乙基原矽酸鹽；
用低溫熱氧化物-磷矽酸鹽玻璃或四乙基原矽酸鹽掩膜，對應嵌入底部支撐結構隆起柵格的X-Y橫截面，然後通過下部勢壘金屬層處的自截止，各向異性地刻蝕掉低溫熱氧化物-磷矽酸鹽回流玻璃；以及
除去低溫熱氧化物-磷矽酸鹽玻璃，或者更可選擇，憑藉製備嵌入底部支撐結構隆起的柵格，僅僅除去四乙基原矽酸鹽掩膜。
在一個較佳的實施例中，上部勢壘金屬層係由矽化鈦製成的，在下部勢壘金屬層上方製備上部勢壘金屬層為二步驟自對準的矽化物製備（自對準多晶矽化物）技術，該技術包括以下步驟：
在裝置上方，先沉積Ti，再沉積TiN；以及
通過快速熱處理（rapid thermal processing, RTP）裝置，從而僅在主動裝置區中形成上部勢壘金屬層。
在一個較佳實施例中，沉積頂部接觸金屬並形成圖案係通過以下步驟製成的：
在裝置上方，沉積一個頂部接觸金屬層，再通過熱技術處理裝置，以便改善頂部接觸金屬層和上部勢壘金屬層之間的接觸；
利用頂部接觸金屬掩膜，通過刻蝕掉不需要的頂部接觸金屬層，掩膜頂部接觸金屬並形成圖案；以及
除去頂部接觸金屬掩膜。
在一個較佳的實施例中，製備部分結型勢壘肖特基二極體包括以下步驟：
製備主動下部半導體結構以及外圍保護環，附加複數個硬掩膜元件，位於表面結型勢壘腔的上方，但是沿X-Y平面，與表面結型勢壘腔錯位並互為交替設置；
在裝置上方，沉積低溫熱氧化物或低溫熱氧化物-磷矽酸鹽層；
利用對應外圍保護區的低溫熱氧化物掩膜，通過刻蝕掉不需要的低溫熱氧化物或低溫熱氧化物-磷矽酸鹽玻璃層，覆蓋低溫熱氧化物或低溫熱氧化物-磷矽酸鹽玻璃層並形成圖案；以及
除去低溫熱氧化物掩膜，從而完成外圍保護區和主動下部半導體結構。
在一個較佳的實施例中，製備結型勢壘肖特基二極體的方法更包括以下步驟：
沉積頂部裝置鈍化層並形成圖案，覆蓋主動裝置區和外圍保護區，形成的圖案沿X-Y平面在預設位置處有一或多個頂墊開口，用於在結型勢壘肖特基二極體的後續封裝中，接收向下的機械接合力。
對於本領域具有通常知識者來說，閱讀本說明的以下內容後，本發明的這些方面及其多個實施例將顯而易見。
本案所含的上述及以下說明和圖式僅用於說明本發明的一個或多個現有的較佳實施例，以及一些典型的可選件和/或可選實施例。說明及圖式用於解釋說明，就其本身而言，並不局限本發明。因此，本領域具有通常知識者將輕鬆掌握各種改動、變化和修正。這些改動、變化和修正也應認為屬於本發明的範圍。
第2圖和第2-1圖分別表示本發明帶有改良型封裝後可靠性的半導體結型勢壘肖特基二極體的第一種版本110以及可選版本120。雖然，本發明所述的結型勢壘肖特基二極體110和120的半導體基板12、外圍保護區40以及主動下部半導體結構22的結構分別與先前技術的結型勢壘肖特基二極體10的對應部分類似，但是本發明所述的結型勢壘肖特基二極110憑藉主動下部半導體結構22和增強型上部接頭結構126之間的結構形成一個內置的結型勢壘肖特基二極體124，在主動下部半導體結構22上方具有增強型上部接頭結構126。增強型上部接頭結構126的結構與先前技術的結型勢壘肖特基二極體10的對應部分主動上部接觸結構26極不相同。
增強型上部接頭結構126具有：
一頂部接觸金屬126a向下延伸並與增強型上部接頭結構126的底部相互電傳導。
一嵌入的底部支撐結構129ab，嵌入在頂部接觸金屬126a中。嵌入底部支撐結構129ab由硬金屬製成，並向下延伸到增強型上部接頭結構126的底部。
在本發明所述的結型勢壘肖特基二極體110的後續封裝時，一旦在頂墊開口30a中以及頂部接觸金屬126a上方產生向下的機械接合力2，嵌入底部支撐結構129ab將用於增強增強型上部接頭結構126抵禦頂部接觸金屬126a可能的細微破裂，降低內置的結型勢壘肖特基二極體124的漏電流。
在本例中，硬嵌入底部支撐結構129ab材料係由低溫熱氧化物-磷矽酸鹽回流玻璃（low temperature oxide-boro phospho silicate glass, LTO-BPSG）129（第2圖）或四乙基原矽酸鹽（tetraethyl original silicate, TEOS）130（第2-1圖）製成的絕緣物。因此，為了確保頂部接觸金屬126a和主動下部半導體結構22之間的電傳導：
a）　 嵌入的硬嵌入底部支撐結構129ab在主動裝置區20所限的X-Y區域內，構成各自向上指示的嵌入底部支撐結構隆起131的二維柵格。
b）　 頂部接觸金屬126a的下部構成向下指示的頂部接觸金屬手指柵格126b，與嵌入底部支撐結構隆起131互補並互為嵌入。
以這種方式，頂部接觸金屬126a和主動下部半導體結構22的頂面部分之間的二維電接觸柵格形成在整個主動裝置區20上。
增強型上部接頭結構126的底部包括在頂部接觸金屬126a的底部和主動下部半導體結構22的頂面之間的中間勢壘金屬層128。中間勢壘金屬層128的功能類似於先前技術的結型勢壘肖特基二極體10（第1圖）的對應部分中間勢壘金屬層28。要注意的是，中間勢壘金屬層128為雙勢壘金屬層，具有：
c）　 一下部勢壘金屬層128a，在主動裝置區20內，沿X-Y平面延伸。
d）　 一上部勢壘金屬層128b，在下部勢壘金屬層128a的上面，僅在頂部接觸金屬手指柵格126b的X-Y手指印跡區內延伸。
以這種方式，雙勢壘金屬層僅處於頂部接觸金屬手指柵格126b下方，這正是最需要它們的地方。此外，頂部接觸金屬126a和主動下部半導體結構22之間的全橫向（X-Y平面）面傳導仍然在整個主動裝置區20上。
在本發明所述的結型勢壘肖特基二極體110的一個典型實施例中：
半導體基板12由矽製成。
頂部接觸金屬126a由鋁-銅（Al-Cu）製成，厚度為3微米至4微米。
下部勢壘金屬層128a和上部勢壘金屬層128b都由矽化鈦製成，厚度為200埃至1000埃。
硬絕緣嵌入底部支撐結構129ab材料由低溫熱氧化物-磷矽酸鹽回流玻璃（low temperature oxide-boro phospho silicate glass, LTO-BPSG）129（第2圖）或四乙基原矽酸鹽（tetraethyl original silicate, TEOS）130（第2-1圖）製成。因此，外圍保護區40具有一個外圍上部支撐底層結構129。除了延伸到外圍保護區40中並據此形成圖案之外，外圍上部支撐底層結構129是由與嵌入底部支撐結構隆起131相同的材料製成的，並且與嵌入底部支撐結構隆起131同一高度。
與先前技術的結型勢壘肖特基二極體10類似，在複數個外圍的保護環22c和外圍上部支撐底層結構129之間，外圍保護區40具有一中間堆疊。
複數個硬掩膜環29a，位於複數個外圍的保護環22c上方，並在空間上沿X-Y平面與外圍的保護環互為交替設置。
或者，一個低溫熱氧化物（low temperature oxide, LTO）保護環鈍化層29b，位於複數個硬掩膜環29a上方，低溫熱氧化物、磷矽酸鹽製成的外圍上部支撐底層結構129（第2圖）下方。
或者，一個低溫熱氧化物、磷矽酸鹽（low temperature oxide-boro phospho silicate glass, LTO-BPSG）保護環鈍化層29b，位於複數個硬掩膜環29a上方，四乙基原矽酸鹽（tetraethyl original silicate, TEOS）製成的外圍上部支撐底層結構130（第2-1圖）下方。
在本發明所述的結型勢壘肖特基二極體110的一個典型實施例中，表面結型勢壘腔22b的柵格幾何特徵在於：
表面結型勢壘腔22b的深度（Z-方向，長度為“a”）為0.1微米至50微米左右。
嵌入底部支撐結構隆起131的柵格幾何特徵在於：
隆起橫截面長度（X-Y平面，長度為“b”）為0.3微米至50微米左右。
隆起高度（Z-軸，長度為“c+d”）為0.3微米至15微米左右。
最小的隆起-隆起間距（X-Y平面，長度為“e”）為1.0微米左右。
本發明的另一個重要實施例為，雖然定性上看，主動下部半導體結構22的結構類似於先前技術的結型勢壘肖特基二極體10（第1圖），但是多個表面結型勢壘腔22b的橫向尺寸和位置（X-Y平面）與嵌入底部支撐結構隆起131的尺寸與位置並不匹配。其原因在於頂部接觸金屬126a和主動下部半導體結構22之間的全橫向（X-Y平面）面電傳導，由這個主動裝置區20上的中間勢壘金屬層128維持。與先前技術的結型勢壘肖特基二極體10類似，本發明所述的結型勢壘肖特基二極體110也具有一個頂部裝置鈍化層30，覆蓋著主動裝置區20和外圍保護區40。頂部裝置鈍化層30的圖案沿X-Y平面，在預設位置處帶有一或多個頂墊開口30a，用於在本發明所述的結型勢壘肖特基二極體110的後續封裝時，接收向下的機械接合力2。
簡言之，雖然先前技術的結型勢壘肖特基二極體10並沒有低溫熱氧化物-磷矽酸鹽或四乙基原矽酸鹽在內置的結型勢壘肖特基二極體24上方，但是本發明在內置的結型勢壘肖特基二極體124的上方，附加了一個嵌入的硬低溫熱氧化物-磷矽酸鹽（結型勢壘肖特基二極體110，第2圖）或隆起的四乙基原矽酸鹽（結型勢壘肖特基二極體120，第2-1圖）柵格，以避免與後裝置接合操作有關的可靠性問題。除此之外，這些嵌入的低溫熱氧化物-磷矽酸鹽隆起可以隨機地分佈在X-Y平面內。
第2A至2O圖表示本發明所述的結型勢壘肖特基二極體110的製備技術流程。作為該製備流程的子集，第2A至2G圖表示不含增強型上部接頭結構126的部分結型勢壘肖特基二極體的製備。
在第2A圖中，在製備一個N++型半導體基板（N++ sub）12，N-型半導體漂流層（N-epi）22a外延生長在N++型半導體基板12上方。然後，在裝置製備時，形成一硬掩膜29（例如厚度為6000埃）。
在第2B圖中，光致抗蝕劑（photoresist, PR）150覆蓋在製備中的裝置上方。
在第2C圖中，形成圖案後，將製備中的裝置分成主動裝置區20和外圍保護區40，例如通過所用的P+掩膜，利用濕和乾掩膜腐蝕劑，使光致抗蝕劑（photoresist, PR）150和硬掩膜29分別形成帶圖案的光致抗蝕劑（photoresist, PR）150a和帶圖案的硬掩膜29c。
在第2D圖中，分別形成複數個表面結型勢壘腔22b和外圍的保護環22c，例如通過BF2 和硼離子植入，以及濕加乾刻蝕，在主動裝置區20和外圍保護區40中的半導體漂流層22a上方。
在第2E圖中，在製備中的裝置上方，除去帶圖案的光致抗蝕劑（photoresist, PR）150a後，沉積保護環鈍化層29b，例如低溫熱氧化物（低溫熱氧化物）層（對於第2圖的結型勢壘肖特基二極體110來說）或熱氧化物-磷矽酸鹽層（對於第2-1圖的結型勢壘肖特基二極體120來說）。
在第2F圖中，通過塗覆和平版印刷，在保護環鈍化層29b上方，形成一個帶圖案的低溫熱氧化物光致抗蝕劑（photoresist, PR）掩膜150b。
在第2G圖中，通過帶圖案的低溫熱氧化物光致抗蝕劑（photoresist, PR）掩膜150b，刻蝕掉不需要的部分，形成保護環鈍化層29b的圖案。應明確，主動下部半導體結構22和外圍的保護環22c至此已經製成了。
在第2H圖中，首先除去帶圖案的低溫熱氧化物光致抗蝕劑（photoresist, PR）掩膜150b。然後，在主動裝置區20上方，形成一個由矽化鈦製成的下部勢壘金屬層128a，通過帶有鈦-氮化鈦（Ti-TiN）二步驟自對準多晶矽化物（自對準的矽化物）技術，製備阻隔金屬層。二步驟自對準多晶矽化物技術要求：
在製備中的裝置上方沉積Ti，然後沉積TiN。
使製備中的裝置通過快速熱處理（rapid thermal processing, RTP），從而僅在主動裝置區20中形成下部勢壘金屬層128a。
除去多餘的Ti。
第2I至2K圖表示對於製備第2圖所示的結型勢壘肖特基二極體110來說，在下部勢壘金屬層128a上方，形成嵌入底部支撐結構隆起131的柵格。在第2I圖中，首先沉積一個低溫熱氧化物層，然後在製備中的裝置上方沉積磷矽酸鹽。使製備中的裝置通過熱回流技術，從而形成由低溫熱氧化物-磷矽酸鹽回流玻璃製成的外圍上部支撐底層結構129。例如，熱回流技術是指在900攝氏度下回流30分鐘。更可選擇，對於製備第2-1圖所示的結型勢壘肖特基二極體120的可選方案來說，四乙基原矽酸鹽層沉積在製備中的裝置上方，形成外圍上部支撐底層結構130，在此沒有進行詳細說明，是為了避免使本領域具有通常知識者產生不必要的混淆。
在第2J圖中，用帶圖案的低溫熱氧化物-磷矽酸鹽光致抗蝕劑（photoresist, PR）掩膜150c，對應嵌入底部支撐結構隆起131的預設的柵格的X-Y橫截面，覆蓋製備中的裝置。
在第2K圖中，各向異性地刻蝕掉不需要的低溫熱氧化物-磷矽酸鹽回流玻璃或四乙基原矽酸鹽，自截止在下部勢壘金屬層128a處，從而在下部勢壘金屬層128a上方，製成嵌入底部支撐結構隆起131的柵格。
在第2L圖中，首先除去帶圖案的低溫熱氧化物-磷矽酸鹽光致抗蝕劑（photoresist, PR）掩膜150c。然後，與下部勢壘金屬層128a低端製備過程類似，在下部勢壘金屬層128a上方，通過二步驟自對準多晶矽化物（自對準的矽化物）技術，製備上部勢壘金屬層128b。在上面沉積頂部接觸金屬126a。然後，使製備中的裝置通過熱技術，改善頂部接觸金屬126a和上部勢壘金屬層128b之間的接觸，從而構成頂部接觸金屬手指柵格126b。
在第2M圖中，在製備中的裝置上方，覆蓋一個帶圖案的頂部接觸金屬光致抗蝕劑（photoresist, PR）掩膜150d，並形成圖案。
在第2N圖中，通過帶圖案的頂部接觸金屬光致抗蝕劑（photoresist, PR）掩膜150d，刻蝕掉不需要的頂部接觸金屬126a，露出頂部裝置鈍化視窗31。然後，除去帶圖案的頂部接觸金屬光致抗蝕劑（photoresist, PR）掩膜150d，這標誌著頂部接觸金屬126a的完成。
在第2O圖中，在製備中的裝置上方，沉積一個頂部裝置鈍化層30，然後，用帶圖案的鈍化掩膜覆蓋，並刻蝕以製成帶有頂墊開口30a的頂部裝置鈍化層30，從而完成本發明所述的結型勢壘肖特基二極體110。
第3A和3B圖分別表示本發明所述的結型勢壘肖特基二極體180的另一個實施例的側面剖面圖和俯視圖。為了更好地使增強型上部接頭結構126抵禦頂部接觸金屬126a可能的細微破裂，可以配置嵌入底部支撐結構隆起的二維柵格（居於X-Y平面中），僅僅使一個單獨的固體嵌入底部支撐結構132頂部位於各個頂墊開口30a下方，內襯有預製的向下機械接合力2。此外，為了使增強型上部接頭結構126的電傳導達到最大，可以配置嵌入底部支撐結構隆起的柵格，使頂部裝置鈍化層30的區域134以下不存在頂墊開口30a以及嵌入底部支撐結構隆起，從而用固體頂部接觸金屬材料填充頂部接觸金屬126a的相應部分。
儘管上述說明包含了複數個詳細參數，但是這些參數僅作為對本發明現有的較佳實施例的解釋說明，並不能據此局限本發明的範圍。通過說明及圖式，給出各種典型結構的典型實施例。對於本領域的通常知識者應顯而易見，本發明可以用於各種其他特殊形式，上述各種實施例經過輕鬆修改，就可以適合於其他具體應用。本發明的範圍不應局限於上述說明中的典型實施例，而應由以下的權利要求書來界定。任何和所有來自於專利說明書中內容或同等範圍中的修正，都將被認為屬於本發明的保護範圍之內。
10、110、120、180．．．結型勢壘肖特基二極體
12．．．半導體基板
20．．．主動裝置區
24、124．．．內置的結型勢壘肖特基二極體
22．．．主動下部半導體結構
22a．．．半導體漂流層
22b．．．表面結型勢壘腔
22c．．．外圍保護環
26．．．主動上部接觸結構
26a．．．頂部接觸金屬
29．．．硬掩膜
29a．．．硬掩膜環
29b．．．保護環鈍化層
29c．．．帶圖案的硬掩膜
30．．．頂部裝置鈍化層
30a．．．頂墊開口
31．．．頂部裝置鈍化視窗
40．．．外圍保護區
126．．．增強型上部接頭結構
126a．．．頂部接觸金屬
126b．．．頂部接觸金屬手指柵格
28、128．．．中間勢壘金屬層
128a．．．下部勢壘金屬層
128b．．．上部勢壘金屬層
129、130．．．外圍上部支撐底層結構
129ab．．．嵌入底部支撐結構
131．．．嵌入底部支撐結構隆起
132．．．固體嵌入底部支撐結構
134．．．頂部裝置鈍化層區域
150．．．光致抗蝕劑
150a．．．帶圖案的光致抗蝕劑
150b．．．帶圖案的低溫熱氧化物光致抗蝕劑掩膜
150c．．．帶圖案的低溫熱氧化物-磷矽酸鹽光致抗蝕劑掩膜
150d．．．帶圖案的頂部接觸金屬光致抗蝕劑掩膜
2．．．機械接合力
第1圖 表示一種先前技術的半導體結型勢壘肖特基二極體。
第2圖 表示本發明所述的半導體結型勢壘肖特基二極體。
第2-1圖 表示一種可選的本發明可選半導體結型勢壘肖特基二極體。
第2A至2O圖 表示本發明所述的結型勢壘肖特基二極體的製備技術流程。
第3A至3B圖 分別表示本發明的另一個實施例的側橫截面圖和俯視圖。
110．．．結型勢壘肖特基二極體
12．．．半導體基板
20．．．主動裝置區
22．．．主動下部半導體結構
22a．．．半導體漂流層
22b．．．表面結型勢壘腔
22c．．．外圍保護環
29a．．．硬掩膜環
29b．．．保護環鈍化層
30．．．頂部裝置鈍化層
30a．．．頂墊開口
40．．．外圍保護區
124．．．內置的結型勢壘肖特基二極體
126．．．增強型上部接頭結構
126a．．．頂部接觸金屬
126b．．．頂部接觸金屬手指柵格
128．．．中間勢壘金屬層
128a．．．下部勢壘金屬層
128b．．．上部勢壘金屬層
129．．．外圍上部支撐底層結構
129ab．．．底部支撐結構
131．．．嵌入底部支撐結構隆起
2．．．機械接合力

Claims (23)

  1. 一種帶有增強型上部接頭結構的半導體結型勢壘肖特基二極體，參照X-Y-Z笛卡爾坐標系，該結型勢壘肖特基二極體包含：一半導體基板，其主平面平行於X-Y平面；一主動裝置區，在該半導體基板上方，具有一內置的結型勢壘肖特基二極體，其主裝置電流平行於Z-軸；一外圍保護區，在該半導體基板上方，位於該主動裝置區附近並包圍該主動裝置區，該外圍保護區結構用於提高該內置的結型勢壘肖特基二極體的擊穿電壓；該主動裝置區包括一主動下部半導體結構以及一位於該主動下部半導體結構之上的增強型主動上部接頭結構，該主動下部半導體結構和該增強型上部接頭結構之間的結構構成該結型勢壘肖特基二極體；該增強型上部接頭結構包含：一頂部接觸金屬，向下延伸並與該增強型上部接頭結構的底部電傳導；以及一嵌入底部支撐結構，嵌入該頂部接觸金屬內，該嵌入底部支撐結構更向下延伸到該增強型上部接頭結構底部； 以至於在該結型勢壘肖特基二極體的後續封裝時，在該頂部接觸金屬上產生向下的機械接合力，那麼該嵌入底部支撐結構將用於加強該增強型上部接頭結構抵禦該頂部接觸金屬的細微破裂，降低該內置的結型勢壘肖特基二極體的漏電流。
  2. 如申請專利範圍第1項所述之帶有增強型上部接頭結構的半導體結型勢壘肖特基二極體，其中該增強型上部接頭結構的底部更包含一中間勢壘金屬層，在該頂部接觸金屬的底部和該主動下部半導體結構的頂面之間，該中間勢壘金屬層：a)與主動下部半導體結構的頂面部分一起，形成該內置的結型勢壘肖特基二極體的肖特基二極體部分；以及b)也作為勢壘，阻止該頂部接觸金屬擴散到主動下部半導體結構的頂面部分中。
  3. 如申請專利範圍第2項所述之帶有增強型上部接頭結構的半導體結型勢壘肖特基二極體，其中該嵌入底部支撐結構為絕緣物：c)在該主動裝置區界限的X-Y區域上，嵌入的該嵌入底部支撐結構包含分別向上指示的一嵌入底部支撐結構隆起的二維柵格；以及d)該頂部接觸金屬的下部包含向下指示的一頂部接觸金屬手指柵格，互補並各自嵌入該嵌入底部支撐結構隆起； 從而在整個該主動裝置區上，該頂部接觸金屬和該主動下部半導體結構的頂面部分之間，構成一二維的柵格接觸。
  4. 如申請專利範圍第3項所述之帶有增強型上部接頭結構的半導體結型勢壘肖特基二極體，其中該中間勢壘金屬層為雙層，包含：e)一下部勢壘金屬層，沿X-Y平面，在該主動裝置區內延伸；以及f)一上部勢壘金屬層，在該下部勢壘金屬層上方，僅在該頂部接觸金屬手指柵格的X-Y手指印跡內延伸；以至於該中間勢壘金屬層僅位於該頂部接觸金屬手指柵格下面。
  5. 如申請專利範圍第4項所述之帶有增強型上部接頭結構的半導體結型勢壘肖特基二極體，其中：該半導體基板由矽製成；該頂部接觸金屬由鋁-銅製成；該下部勢壘金屬層由矽化鈦製成；以及該上部勢壘金屬層由矽化鈦製成。
  6. 如申請專利範圍第3項所述之帶有增強型上部接頭結構的半導體結型勢壘肖特基二極體，其中該絕緣物的嵌入底部支撐結構的材料為低溫熱氧化物-磷矽酸鹽回流玻璃或四乙基原矽酸鹽；相應地，該外 圍保護區包含一外圍上部支撐底層結構，除了延伸到該外圍保護區中並相應地形成圖案外，該外圍上部支撐底層結構由與該嵌入底部支撐結構隆起相同的材料製成，並在橫截面上位於和該嵌入底部支撐結構隆起同一高度。
  7. 如申請專利範圍第3項所述之帶有增強型上部接頭結構的半導體結型勢壘肖特基二極體，其中該嵌入底部支撐結構隆起的柵格幾何特徵為：隆起的橫截面尺寸約為0.3微米至50微米；隆起的高度約為0.3微米至15微米；以及最小的隆起-隆起間距為1.4微米。
  8. 如申請專利範圍第3項所述之帶有增強型上部接頭結構的半導體結型勢壘肖特基二極體，其更包含一頂部裝置鈍化層，覆蓋該主動裝置區和該外圍保護區，沿X-Y平面在預設位置處有一或多個頂墊開口，用於在該結型勢壘肖特基二極體的後續封裝時，接收向下的機械接合力。
  9. 如申請專利範圍第8項所述之帶有增強型上部接頭結構的半導體結型勢壘肖特基二極體，其中為了更好地加強該增強型上部接頭結構抵禦該頂部接觸金屬的細微破裂，該分別向上指示的嵌入底部支撐結構隆起的二維柵格，構築成僅僅在各該頂墊開口下方配置一固體嵌入底部支撐結構的隆起頂部。
  10. 如申請專利範圍第8項所述之帶有增強型上部接 頭結構的半導體結型勢壘肖特基二極體，其中該嵌入底部支撐結構隆起的柵格配置成幾何圖形，使該頂部裝置鈍化層的區域下方不存在該頂墊開口，也不存在該嵌入底部支撐結構隆起，因此用固體頂部接觸金屬材料填充相應的該增強型上部接頭結構的體積。
  11. 如申請專利範圍第8項所述之帶有增強型上部接頭結構的半導體結型勢壘肖特基二極體，其中該頂部裝置鈍化層由氧化矽、氮化矽或聚醯亞胺製成。
  12. 如申請專利範圍第4項所述之帶有增強型上部接頭結構的半導體結型勢壘肖特基二極體，其中：該半導體基板為重摻雜濃度的N++型導電類型；以及該主動下部半導體結構包含一N型導電類型的半導體漂流層，延伸到該外圍保護區之中並從中穿過，該主動下部半導體結構的頂面部分包含，沿X-Y平面，複數個P+導電類型的表面結型勢壘腔，在該半導體漂流層中，構成該內置的結型勢壘肖特基二極體的結型勢壘部分；因此，該外圍保護區包含複數個外圍保護環，除了延伸到該外圍保護區中並形成圖案外，都是由與該表面結型勢壘腔相同的材料製成的，並與該表面結型勢壘腔位於橫截面的同一高度上。
  13. 如申請專利範圍第12項所述之帶有增強型上部接 頭結構的半導體結型勢壘肖特基二極體，其中該複數個表面結型勢壘腔的水平尺寸和位置沒有必要與向上指示的該嵌入底部支撐結構隆起的該頂部接觸金屬手指柵格相匹配。
  14. 如申請專利範圍第12項所述之帶有增強型上部接頭結構的半導體結型勢壘肖特基二極體，其中在該複數個外圍保護環和該外圍上部支撐底層結構之間，該外圍保護區更包含一中間堆疊具有：複數個硬掩膜環並沿X-Y平面與該外圍保護環在空間上相互交替設置；以及一低溫熱氧化物層在該複數個硬掩膜環上方，和該外圍上部支撐底層結構的下方。
  15. 如申請專利範圍第12項所述之帶有增強型上部接頭結構的半導體結型勢壘肖特基二極體，其中：該表面結型勢壘腔的深度約為0.1微米至50微米；以及鄰近的該表面結型勢壘腔之間的間距約為0.3微米至50微米。
  16. 一種用於製備帶有增強型上部接頭結構上部接觸結構的半導體結型勢壘肖特基二極體的方法，該方法包含，參照X-Y-Z笛卡爾坐標系：製備一半導體基板，平行於X-Y平面；製備一主動裝置區，在該半導體基板上方，具 有一內置的結型勢壘肖特基二極體；製備一外圍保護區，在該半導體基板上方，位於該主動裝置區附近並包圍該主動裝置區；該主動裝置區包括一主動下部半導體結構以及一增強型主動上部接頭結構，在該主動下部半導體結構上方，與該主動下部半導體結構一起構成該結型勢壘肖特基二極體，該增強型上部接頭結構包含：一嵌入的底部支撐結構，包含一由硬的絕緣材料製成的分別向上指示的嵌入底部支撐結構隆起的二維柵格；以及一向下延伸的頂部接觸金屬，該頂部接觸金屬的下部包括一向下指示的頂部接觸金屬手指柵格，互補並各自嵌入該嵌入底部支撐結構隆起，以便在該結型勢壘肖特基二極體的後續封裝時加強該增強型上部接頭結構抵禦該頂部接觸金屬的細微破裂；該方法更包含：將該半導體基板分成該主動裝置區和該外圍保護區，並製備部分的該結型勢壘肖特基二極體，包括：在該半導體基板上方的一N型導電類型的半導體漂流層，具有複數個P+型導電類型的表面結型勢壘腔置於該半導體漂流層中，從而構成該主動下 部半導體結構；以及一完整的外圍保護區，包括複數個外圍保護環內置於該半導體漂流層中；在該主動裝置區上方，製備一下部勢壘金屬層；在該下部勢壘金屬層上方，製備該嵌入底部支撐結構隆起的柵格；在該下部勢壘金屬層上方，製備一上部勢壘金屬層；以及沉積該頂部接觸金屬，並形成圖案。
  17. 如申請專利範圍第16項所述之用於製備結型勢壘肖特基二極體的方法，其中該下部勢壘金屬層由矽化鈦製成，在該主動裝置區上方製備該下部勢壘金屬層為二步驟自對準的矽化物製備技術，該技術包含以下步驟：在裝置上方，先沉積鈦，再沉積氮化矽；以及通過快速熱處理裝置，從而僅在該主動裝置區中形成該下部勢壘金屬層。
  18. 如申請專利範圍第16項所述之用於製備結型勢壘肖特基二極體的方法，其中該方法包含：在裝置上方，先沉積低溫熱氧化物，再沉積磷矽酸鹽，然後通過熱回流技術，製成一低溫熱氧化物-磷矽酸鹽回流玻璃；用一低溫熱氧化物-磷矽酸鹽玻璃掩膜，對應該 嵌入底部支撐結構隆起柵格的X-Y橫截面，然後通過該下部勢壘金屬層處的自截止，各向異性地刻蝕掉該低溫熱氧化物-磷矽酸鹽回流玻璃；以及除去該低溫熱氧化物-磷矽酸鹽玻璃掩膜，從而製成該嵌入底部支撐結構隆起的柵格。
  19. 如申請專利範圍第16項所述之用於製備結型勢壘肖特基二極體的方法，其中製備該嵌入底部支撐結構隆起的柵格包含：在裝置上方僅沉積一四乙基原矽酸鹽層；用一四乙基原矽酸鹽掩膜，對應該嵌入底部支撐結構隆起柵格的X-Y橫面，然後通過該下部勢壘金屬層處的自截止，各向異性地刻蝕掉該四乙基原矽酸鹽層；以及除去該四乙基原矽酸鹽掩膜，製成該嵌入底部支撐結構隆起的柵格。
  20. 如申請專利範圍第16項所述之用於製備結型勢壘肖特基二極體的方法，其中該上部勢壘金屬層係由矽化鈦製成的，在該下部勢壘金屬層上方製備該上部勢壘金屬層為二步驟自對準的矽化物製備技術，該技術包含以下步驟：在裝置上方，先沉積鈦，再沉積氮化矽；以及通過快速熱處理裝置，從而僅在該主動裝置區中形成該上部勢壘金屬層。
  21. 如申請專利範圍第20項所述之用於製備結型勢壘肖特基二極體的方法，其中沉積該頂部接觸金屬並形成圖案包含以下步驟：在裝置上方，沉積一頂部接觸金屬層，再通過熱技術處理裝置，以改善該頂部接觸金屬層和該上部勢壘金屬層之間的接觸；利用一頂部接觸金屬掩膜，通過刻蝕掉不需要的該頂部接觸金屬層，形成圖案；以及除去該頂部接觸金屬掩膜。
  22. 如申請專利範圍第16項所述之用於製備結型勢壘肖特基二極體的方法，其中該製備部分結型勢壘肖特基二極體包含以下步驟：製備該主動下部半導體結構以及該外圍保護環，附加複數個硬掩膜裝置，位於該表面結型勢壘腔的上方，但沿X-Y平面錯位成與該表面結型勢壘腔相互交替設置；在裝置上方，沉積一低溫熱氧化物層；利用對應於該外圍保護區的一低溫熱氧化物掩膜，覆蓋該低溫熱氧化物層，通過刻蝕掉不需要的該低溫熱氧化物層，形成圖案；以及除去該低溫熱氧化物掩膜，從而完成該外圍保護區和該主動下部半導體結構。
  23. 如申請專利範圍第16項所述之用於製備結型勢壘 肖特基二極體的方法，其中該方法更包含：沉積一頂部裝置鈍化層並形成圖案，覆蓋該主動裝置區和該外圍保護區，形成的圖案沿X-Y平面在預設位置處有一或多個頂墊開口，用於在該結型勢壘肖特基二極體的後續封裝中，接收向下的機械接合力。
TW101125467A 2011-07-15 2012-07-13 用於結實耐用封裝的帶有增強型上部接頭結構的結型勢壘肖特基二極體及其製備方法 TWI502750B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/184,488 US8362585B1 (en) 2011-07-15 2011-07-15 Junction barrier Schottky diode with enforced upper contact structure and method for robust packaging

Publications (2)

Publication Number Publication Date
TW201306274A TW201306274A (zh) 2013-02-01
TWI502750B true TWI502750B (zh) 2015-10-01

Family

ID=47482987

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101125467A TWI502750B (zh) 2011-07-15 2012-07-13 用於結實耐用封裝的帶有增強型上部接頭結構的結型勢壘肖特基二極體及其製備方法

Country Status (3)

Country Link
US (1) US8362585B1 (zh)
CN (1) CN102881719B (zh)
TW (1) TWI502750B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104425243B (zh) * 2013-08-28 2017-06-06 上海华虹宏力半导体制造有限公司 一种肖特基二极管的制造工艺方法
US10388781B2 (en) 2016-05-20 2019-08-20 Alpha And Omega Semiconductor Incorporated Device structure having inter-digitated back to back MOSFETs
US10103140B2 (en) 2016-10-14 2018-10-16 Alpha And Omega Semiconductor Incorporated Switch circuit with controllable phase node ringing
CN106409828B (zh) * 2016-11-30 2023-06-02 上海芯石微电子有限公司 一种适用小型化封装的半桥整流肖特基器件及制造方法
CN108336129B (zh) * 2018-01-12 2021-09-21 中国科学院微电子研究所 超级结肖特基二极管与其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7394158B2 (en) * 2004-10-21 2008-07-01 Siliconix Technology C.V. Solderable top metal for SiC device
US20080277668A1 (en) * 2007-05-10 2008-11-13 Denso Corporation SIS semiconductor having junction barrier schottky device
US7851881B1 (en) * 2008-03-21 2010-12-14 Microsemi Corporation Schottky barrier diode (SBD) and its off-shoot merged PN/Schottky diode or junction barrier Schottky (JBS) diode

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1558506A (en) 1976-08-09 1980-01-03 Mullard Ltd Semiconductor devices having a rectifying metalto-semicondductor junction
GB2089119A (en) 1980-12-10 1982-06-16 Philips Electronic Associated High voltage semiconductor devices
JPH08204179A (ja) 1995-01-26 1996-08-09 Fuji Electric Co Ltd 炭化ケイ素トレンチｍｏｓｆｅｔ
US5703408A (en) 1995-04-10 1997-12-30 United Microelectronics Corporation Bonding pad structure and method thereof
US6163074A (en) 1998-06-24 2000-12-19 Samsung Electronics Co., Ltd. Integrated circuit bonding pads including intermediate closed conductive layers having spaced apart insulating islands therein
FR2807569B1 (fr) 2000-04-10 2004-08-27 Centre Nat Rech Scient Perfectionnement apportes aux diodes schottky
US6426541B2 (en) 2000-07-20 2002-07-30 Apd Semiconductor, Inc. Schottky diode having increased forward current with improved reverse bias characteristics and method of fabrication
US6710403B2 (en) 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
US7345342B2 (en) 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US6998678B2 (en) 2001-05-17 2006-02-14 Infineon Technologies Ag Semiconductor arrangement with a MOS-transistor and a parallel Schottky-diode
GB0118000D0 (en) 2001-07-24 2001-09-19 Koninkl Philips Electronics Nv Manufacture of semiconductor devices with schottky barriers
DE10235198B4 (de) 2001-08-02 2011-08-11 Fuji Electric Systems Co., Ltd. Leistungs-Halbleitergleichrichter mit ringförmigen Gräben
TW554528B (en) 2002-02-21 2003-09-21 Delta Electronics Inc Low forward voltage drop Schottky barrier diode and the manufacturing method thereof
US6784505B2 (en) 2002-05-03 2004-08-31 Fairchild Semiconductor Corporation Low voltage high density trench-gated power device with uniformly doped channel and its edge termination technique
US6936905B2 (en) * 2003-04-24 2005-08-30 Shye-Lin Wu Two mask shottky diode with locos structure
KR100459872B1 (ko) 2003-05-07 2004-12-03 삼성전자주식회사 트렌치 게이트를 갖는 매몰 채널형 트랜지스터 및 그제조방법
US6987305B2 (en) * 2003-08-04 2006-01-17 International Rectifier Corporation Integrated FET and schottky device
US6998694B2 (en) 2003-08-05 2006-02-14 Shye-Lin Wu High switching speed two mask Schottky diode with high field breakdown
US6977208B2 (en) 2004-01-27 2005-12-20 International Rectifier Corporation Schottky with thick trench bottom and termination oxide and process for manufacture
JP4610207B2 (ja) * 2004-02-24 2011-01-12 三洋電機株式会社 半導体装置およびその製造方法
US7078780B2 (en) 2004-04-19 2006-07-18 Shye-Lin Wu Schottky barrier diode and method of making the same
FR2880193A1 (fr) * 2004-12-23 2006-06-30 St Microelectronics Sa Diode schottky a barriere verticale
US7279390B2 (en) * 2005-03-21 2007-10-09 Semiconductor Components Industries, L.L.C. Schottky diode and method of manufacture
JP5313457B2 (ja) * 2007-03-09 2013-10-09 パナソニック株式会社 窒化物半導体装置及びその製造方法
JP5607339B2 (ja) * 2009-11-05 2014-10-15 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7394158B2 (en) * 2004-10-21 2008-07-01 Siliconix Technology C.V. Solderable top metal for SiC device
US20080277668A1 (en) * 2007-05-10 2008-11-13 Denso Corporation SIS semiconductor having junction barrier schottky device
US7851881B1 (en) * 2008-03-21 2010-12-14 Microsemi Corporation Schottky barrier diode (SBD) and its off-shoot merged PN/Schottky diode or junction barrier Schottky (JBS) diode

Also Published As

Publication number Publication date
CN102881719B (zh) 2015-11-04
US8362585B1 (en) 2013-01-29
CN102881719A (zh) 2013-01-16
US20130015550A1 (en) 2013-01-17
TW201306274A (zh) 2013-02-01

Similar Documents

Publication Publication Date Title
TWI514591B (zh) 垂直氮化鎵肖特基二極體
US10424654B2 (en) Power device with high aspect ratio trench contacts and submicron pitches between trenches
JP5831526B2 (ja) 半導体装置およびその製造方法
TWI455323B (zh) 具有整合二極體之自對準溝槽之金氧半場效應電晶體元件及其製備方法
TWI459506B (zh) 形成半導體裝置的背部電極到頂邊接觸窗之結構及方法
TWI502750B (zh) 用於結實耐用封裝的帶有增強型上部接頭結構的結型勢壘肖特基二極體及其製備方法
JP6143490B2 (ja) 半導体装置およびその製造方法
JP6666671B2 (ja) 半導体装置
JP6411258B2 (ja) 半導体装置
CN109075225B (zh) 半导体发光元件及其制造方法
JP6964461B2 (ja) 半導体装置
KR101273108B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
CN103460386A (zh) 半导体装置及其制造方法
WO2019076300A1 (zh) 半导体器件及其制造方法
TW201501298A (zh) 溝槽型－垂直式雙擴散金氧極體結構及其製造方法
JP4791015B2 (ja) 縦型ｍｏｓｆｅｔ
JP6099302B2 (ja) 半導体装置の製造方法
JP2001284587A (ja) 半導体装置およびその製造方法
US9735290B2 (en) Semiconductor device
CN110648912A (zh) 沟渠式金氧半p-n接面二极管制作方法
TWI490950B (zh) 溝渠式金屬氧化物半導體結構及其形成方法
JP5591151B2 (ja) 炭化珪素ジャンクションバリアショットキーダイオードおよびその製造方法
CN113299599B (zh) 一种自对准的场效应晶体管及其制备方法
US10770396B2 (en) Semiconductor structure and method for fabricating the same
JP6190083B2 (ja) 縦型トレンチｉｇｂｔおよびその製造方法