JP2014229648A - 半導体発光素子 - Google Patents
半導体発光素子 Download PDFInfo
- Publication number
- JP2014229648A JP2014229648A JP2013105893A JP2013105893A JP2014229648A JP 2014229648 A JP2014229648 A JP 2014229648A JP 2013105893 A JP2013105893 A JP 2013105893A JP 2013105893 A JP2013105893 A JP 2013105893A JP 2014229648 A JP2014229648 A JP 2014229648A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- convex member
- light emitting
- convex
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
【課題】発光層から放出された光の取り出し効率に優れ、半導体層および電極などが形成された母材基板を効率良く半導体発光素子に分割可能な構造を有する半導体発光素子の提供。
【解決手段】半導体発光素子は、基板と、基板の第1面上に順に設けられた第1導電型半導体層、発光層および第2導電型半導体層とを備える。基板は、発光層が発する光が透過するように構成され、第1面とは反対側に位置する第2面に凹凸領域を有する。凹凸領域は、第2面上に設けられ、大きさ若しくは外形が異なる2種以上の凸状部材を含む、または、第2面上に設けられた複数の凸状部材の数密度が異なる2種以上の領域を含む。
【選択図】図4
【解決手段】半導体発光素子は、基板と、基板の第1面上に順に設けられた第1導電型半導体層、発光層および第2導電型半導体層とを備える。基板は、発光層が発する光が透過するように構成され、第1面とは反対側に位置する第2面に凹凸領域を有する。凹凸領域は、第2面上に設けられ、大きさ若しくは外形が異なる2種以上の凸状部材を含む、または、第2面上に設けられた複数の凸状部材の数密度が異なる2種以上の領域を含む。
【選択図】図4
Description
本発明は、半導体発光素子に関し、好適には発光層が発する光を透過する基板を備えた半導体発光素子に関する。
従来、GaN系材料を用いた、青色光または青色光よりも短波長な光を発する半導体発光素子が知られている。このような半導体発光素子は、GaNまたはAlもしくはInがGaNに添加されたものからなる多層が基板上に結晶成長されて構成されており、その基板としては、サファイア(Al2O3)基板またはGaN基板などが用いられている。
このような半導体発光素子は次に示す方法にしたがって製造される。まず、母材基板上に、発光層を含む半導体層(多層)を形成する。そののち、電極を形成してから、半導体層および電極などが形成された母材基板を所要の厚さに研削および研磨する。なお、本明細書では、「母材基板」は分割される前の基板を意味し、単なる「基板」は分割された後の基板を意味する。つまり、母材基板が分割されて基板となる。
次に、半導体層および電極などが形成された母材基板を所定の大きさのチップに分割する。レーザ光を用いて母材基板を溶融することにより母材基板を分割しても良いし、ダイシング加工により母材基板を分割しても良い。レーザ光を用いて母材基板を分割する場合、半導体層および電極などが形成された母材基板の面(母材基板の第1面)からレーザ光を入射しても良いし、第1面とは反対側に位置する母材基板の面(母材基板の第2面)からレーザ光を入射しても良い。しかし、母材基板の第1面からレーザ光を入射すると、半導体層を構成する結晶がレーザ光により溶解することがあり、溶解した結晶が半導体発光素子の表面に付着することがある。これにより、半導体発光素子の外観上の出来栄えに悪影響を与える場合がある。また、半導体発光素子の製造歩留まり又はその品質に悪影響を与える懸念もある。よって、母材基板の第2面からレーザ光を入射する方が好ましい。そののち、配線を半導体発光素子に形成して、当該半導体発光素子をパッケージングする。
半導体発光素子の発光層から放出された光は、最終的には半導体発光素子の外部へ取り出されるが、その光の一部は、半導体発光素子の外部へ取り出されずに電極または発光層などに吸収される。そのため、発光層から放出された光を半導体発光素子の外部へ効率良く取り出す方法について提案されている(たとえば特許文献1〜5)。
たとえば特許文献2には、凹凸構造体を基板の第2面に形成することにより、より多くの光をGaN系半導体発光素子の外部に取り出すことができるということが記載されている。しかし、凹凸構造体が基板の第2面に形成されていれば、母材基板を分割するためにレーザ光を母材基板の第2面に照射したときに当該レーザ光が凹凸構造体により散乱するおそれがある。そのため、母材基板を十分に溶解させることができない場合があり、よって、母材基板の分割が難しくなる場合がある。また、凹凸構造体がレーザ光により破壊される場合があり、よって、基板の第2面(半導体層および電極などが形成された基板の面とは反対側に位置する面)が汚染される場合がある。
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、発光層から放出された光の取り出し効率に優れ、半導体層および電極などが形成された母材基板を効率良く半導体発光素子に分割可能な構造を有する半導体発光素子の提供にある。
本発明に係る半導体発光素子は、基板と、基板の第1面上に順に設けられた第1導電型半導体層、発光層および第2導電型半導体層とを備える。基板は、発光層が発する光が透過するように構成され、第1面とは反対側に位置する第2面に凹凸領域を有する。凹凸領域は、第2面上に設けられ、大きさ若しくは外形が異なる2種以上の凸状部材を含む、または、第2面上に設けられた複数の凸状部材の数密度が異なる2種以上の領域を含む。
基板は、第2面のうち当該第2面の周縁部分とは異なる部分に凹凸領域を有することが好ましい。
凸状部材の大きさ、外形または数密度は、第2面の周縁から当該第2面の中央に向かって徐々に変化することが好ましい。また、凸状部材の大きさ、外形または数密度は、発光層の外形に合わせて変化することが好ましい。
凸状部材の外形は、好ましくは円錐形または多角錐形であり、より好ましくは当該凸状部材の側面が側面視において曲線である円錐形または多角錐形である。凸状部材の底面の形状は、円形であっても良いし、三角形、四角形または六角形などの多角形であっても良い。隣り合う凸状部材は、当該凸状部材のそれぞれの底面を構成する辺のうちの一辺が重なり合うように設けられていることが好ましい。
本発明では、発光層から放出された光の取り出し効率に優れ、半導体層および電極などが形成された母材基板を効率良く半導体発光素子に分割可能な構造を有する半導体発光素子を提供することができる。
以下、本発明の半導体発光素子について図面を用いて説明する。なお、本発明の図面において、同一の参照符号は、同一部分または相当部分を表すものである。また、長さ、幅、厚さ、深さなどの寸法関係は図面の明瞭化と簡略化のために適宜変更されており、実際の寸法関係を表すものではない。
<半導体発光素子の構成>
図1は、本発明に係る半導体発光素子の一例を示す斜視図である。図2は、図1に示す半導体発光素子における積層構造を示す側面図である。図3は、図1に示す半導体発光素子を基板の第2面側から見た斜視図である。なお、図1および図3では、図面が煩雑になることを避けるために、半導体発光素子を簡略化して記載している。
図1は、本発明に係る半導体発光素子の一例を示す斜視図である。図2は、図1に示す半導体発光素子における積層構造を示す側面図である。図3は、図1に示す半導体発光素子を基板の第2面側から見た斜視図である。なお、図1および図3では、図面が煩雑になることを避けるために、半導体発光素子を簡略化して記載している。
図1に示す半導体発光素子は、当該半導体発光素子が発する光を透過するように構成された基板3(図2参照)を備える。基板3は、その第1面3A上に図2に示す積層構造を有し、その第2面3Bには凹凸領域31を有する。
<積層構造>
図2に示す積層構造は、バッファ層5と下地層7と第1導電型半導体層9と発光層11と第2導電型半導体層13とが基板3の第1面3A上に順に形成されてなるメサ構造25を有する。第1導電型半導体層9の一部は発光層11および第2導電型半導体層13から露出しており、第1導電型半導体層9の露出面には第1電極15が設けられている。第2導電型半導体層13上には、透明導電膜17を挟んで第2電極19が設けられている。そして、保護膜21が、第1電極15および第2電極19を露出するように第1導電型半導体層9の露出面などを覆っている。
図2に示す積層構造は、バッファ層5と下地層7と第1導電型半導体層9と発光層11と第2導電型半導体層13とが基板3の第1面3A上に順に形成されてなるメサ構造25を有する。第1導電型半導体層9の一部は発光層11および第2導電型半導体層13から露出しており、第1導電型半導体層9の露出面には第1電極15が設けられている。第2導電型半導体層13上には、透明導電膜17を挟んで第2電極19が設けられている。そして、保護膜21が、第1電極15および第2電極19を露出するように第1導電型半導体層9の露出面などを覆っている。
基板3は、発光層11が発する光が透過するように構成されており、好ましくは発光層11が発する光のうちの70%以上を透過するように構成されていることであり、より好ましくは発光層11が発する光のうちの80%以上を透過するように構成されていることであり、さらに好ましくは発光層11が発する光のうちの90%以上を透過するように構成されていることである。基板3は、たとえば、サファイア、GaAsまたはGaPなどの絶縁性材料からなる基板であっても良いし、GaN、SiCまたはZnOなどの導電性材料からなる基板であっても良い。基板3は、ジャスト基板であっても良いし、オフ基板であっても良い。基板3の厚さは、50μm以上300μm以下であることが好ましい。基板3の面方位などは特に限定されない。
バッファ層5、下地層7、第1導電型半導体層9、発光層11および第2導電型半導体層13のそれぞれに含まれる窒化物半導体材料は、基板3の材料に応じて選択されることが好ましい。基板3がサファイア基板である場合、上記窒化物半導体材料はAlsGatInuN1-vMv(0≦s≦1、0≦t≦1、0≦u≦1、s+t+u≒1、0≦v<1、Mは、窒素元素以外の第V族元素である)であることが好ましい。基板3がGaAs単結晶基板である場合、上記窒化物半導体材料はAlxGayAs(0≦x≦1、0≦y≦1、x+y=1)またはAlxGayInzP(0≦x≦1、0≦y≦1、0≦z≦1、x+y+z=1)であることが好ましい。基板3がGaP基板である場合、上記窒化物半導体材料はGaPであることが好ましい。以下では、基板3がサファイア基板である場合におけるバッファ層5、下地層7、第1導電型半導体層9、発光層11および第2導電型半導体層13のそれぞれの構成を示す。
バッファ層5は、好ましくはAls0GatoN(0≦s0≦1、0≦t0≦1、s0+t0≠0)層であり、より好ましくはAlN層である。ただし、Nのごく一部(0.5〜2%)は酸素に置き換えられていても良い。これにより、基板3の成長面の法線方向に伸長するようにバッファ層5が形成されるので、結晶粒の揃った柱状結晶の集合体からなるバッファ層5が得られる。バッファ層5の厚さは、3nm以上100nm以下であることが好ましく、5nm以上50nm以下であることがより好ましい。
下地層7は、好ましくはAls1Gat1Inu1N(0≦s1≦1、0≦t1≦1、0≦u1≦1、s1+t1+u1≠0)層であり、より好ましくはAls1Gat1N(0≦s1≦1、0≦t1≦1、s1+t1≠0)層であり、さらに好ましくはGaN層である。これにより、バッファ層5中に存在する結晶欠陥(たとえば転位など)がバッファ層5と下地層7との界面付近でループされ易くなり、よって、その結晶欠陥がバッファ層5から下地層7へ引き継がれることを防止できる。下地層7の厚さは、1μm以上8μm以下であることが好ましい。
第1導電型半導体層9は、好ましくはAls2Gat2Inu2N1-xMx(0≦s2≦1、0≦t2≦1、0≦u2≦1、s2+t2+u2≒1、0≦x<1、Mは窒素元素以外の第V族元素である)層にn型不純物がドーピングされた層であり、より好ましくはAls2Ga1-s2N(0≦s2≦1、好ましくは0≦s2≦0.5、より好ましくは0≦s2≦0.1)層にn型不純物がドーピングされた層である。n型不純物は、好ましくはSi、P、AsまたはSbなどであり、より好ましくはSiである。第1導電型半導体層9におけるn型不純物の濃度は、1×1017cm-3以下であることが好ましい。第1導電型半導体層9の厚さは、1μm以上10μm以下であれば良い。なお、第1導電型半導体層9は、n型不純物ではなくp型不純物を含んでいてもよい。その場合、第2導電型半導体層13は、p型不純物ではなくn型不純物を含んでいる。
発光層11は、井戸層とバリア層とを含むことが好ましく、単一量子井戸構造(SQW)からなってもよいし、多重量子井戸構造(MQW)からなってもよい。井戸層の材料は図1に示す窒化物半導体発光素子に求められる発光波長に合わせて調整されることが好ましい。たとえば、井戸層は、好ましくはAlaGabIn(1-a-b)N(0≦a<1、0<b≦1)層であり、より好ましくはAlを含まないIncGa(1-c)N(0<c≦1)層である。バリア層は、井戸層よりも大きなバンドギャップエネルギーを有することが好ましく、たとえば、AlaGabIn(1-a-b)N(0≦a<1、0<b≦1)層であることが好ましく、GaN層であることがより好ましい。井戸層およびバリア層はn型不純物を含んでいることが好ましく、井戸層およびバリア層のそれぞれにおけるn型ドーピング濃度は好ましくは1×1017cm-3以上であり、より好ましくは3×1017cm-3以上3×1018cm-3以下である。井戸層の厚さは、1.5nm以上5.5nm以下であることが好ましく、バリア層の厚さは、好ましくは3nm以上であり、より好ましくは4nm以上20nm以下である。
第2導電型半導体層13は、好ましくはAls4Gat4Inu4N(0≦s4≦1、0≦t4≦1、0≦u4≦1、s4+t4+u4≠0)層にp型不純物がドーピングされた層であれば良く、より好ましくはAls4Ga1-s4N(0<s4≦0.4、好ましくは0.1≦s4≦0.3)層にp型不純物がドーピングされた層である。p型不純物は、マグネシウムであることが好ましい。第2導電型半導体層13におけるp型不純物の濃度は、1×1019cm-3以上であることが好ましい。第2導電型半導体層13の厚さは、50nm以上300nm以下であることが好ましい。
第1電極15は、ニッケル層とアルミニウム層と白金層またはチタン層と金層とがこの順序で積層されて構成されていることが好ましく、1μm程度の厚さを有することが好ましい。第2電極19は、ニッケル層とアルミニウム層と白金層またはチタン層と金層とがこの順序で積層されて構成されていることが好ましく、1μm程度の厚さを有することが好ましい。透明導電膜17は、ITO(Indium Tin Oxide)またはIZO(Indium Zinc Oxide)などからなることが好ましく、20nm以上200nm以下の厚さを有することが好ましい。保護膜21は、SiO2などからなることが好ましく、20nm以上200nm以下の厚さを有することが好ましい。
なお、バッファ層5および下地層7は設けられていなくても良い。また、上記以外の層が基板3の第1面3A上に設けられていても良い。
<凹凸領域>
凹凸領域31は、第2面3B上に設けられ、大きさ若しくは外形が異なる2種以上の凸状部材を含んでいても良いし、第2面3B上に設けられた複数の凸状部材の数密度が異なる2種以上の領域を含んでいても良い。基板3の第2面3Bがこのような凹凸領域31を有していれば、半導体発光素子の外部への光の取り出し効率を高めることができる。
凹凸領域31は、第2面3B上に設けられ、大きさ若しくは外形が異なる2種以上の凸状部材を含んでいても良いし、第2面3B上に設けられた複数の凸状部材の数密度が異なる2種以上の領域を含んでいても良い。基板3の第2面3Bがこのような凹凸領域31を有していれば、半導体発光素子の外部への光の取り出し効率を高めることができる。
ここで、「凸状部材の大きさ」とは、凸状部材の高さ、または、凸状部材の底面の大きさを意味する。「凹凸領域は、高さが異なる2種以上の凸状部材を含む」とは、凹凸領域31に形成された凸状部材の高さの最低値を基準の高さとしたときに、凹凸領域が、基準の高さの1.2倍以上3倍以下の高さを有する凸状部材を含むことを意味する。「凹凸領域は、底面の大きさが異なる2種以上の凸状部材を含む」とは、凹凸領域31に形成された凸状部材の底面積の最小値を基準の底面積としたときに、凹凸領域が、基準の底面積の1.4倍以上10倍以下の底面積を有する凸状部材を含むことを意味する。凸状部材の高さは、AFM(Atomic Force Microscope)またはレーザ顕微鏡などを用いて3次元の形状を評価するという方法により測定されても良いし、断面SEM(Scanning Electron Microscope)などを用いて断面の形状を評価するという方法により測定されても良い。凸状部材の底面の大きさは、光学顕微鏡または測長SEMなどを用いて測定されても良い。
「凸状部材の外形」とは、凸状部材の外形、または、凸状部材の底面の形状を意味する。「凸状部材の外形が異なる」とは、凸状部材の外形および凸状部材の底面の形状の少なくとも一方が異なることを意味する。凸状部材の外形は、AFMまたはレーザ顕微鏡などを用いて3次元の形状を評価するという方法により測定されても良いし、断面SEMなどを用いて断面の形状を評価するという方法により測定されても良い。凸状部材の底面の形状の測定方法についても同様のことが言える。
「凸状部材の数密度」とは、基板3の第2面3Bの単位面積当たりの凸状部材の個数を意味する。基板3は、大きさおよび外形が同一である凸状部材の数密度が異なる2種以上の領域を含んでいても良いし、大きさおよび外形が互いに異なる二種以上の凸状部材の数密度が異なる2種以上の領域を含んでいても良い。「凹凸領域は、複数の凸状部材の数密度が異なる2種以上の領域を含む」とは、凹凸領域31における凸状部材の数密度の最低値を基準の数密度としたときに、凹凸領域が、数密度が基準の数密度の1.4倍以上10倍以下である領域を含むことを意味する。凸状部材の数密度は、光学顕微鏡または測長SEMなどを用いて単位面積当たりの凸状部材の数を計測することにより求めることができる。
図4(a)〜(d)は、凹凸領域31が奏する効果を説明するための模式図である。図4(a)では、大きさおよび外形が同一の凸状部材331Aが基板の第2面に形成されている。この場合、発光層が発した光は凸状部材331Aの外面または内面で繰り返し反射され、発光層が発した光の一部は基板側へ再入射される。そのため、半導体発光素子の外部への光の取り出し効率を高めることが難しい。一方、図4(b)では、第1の凸状部材31Aと第2の凸状部材31Bとが基板3の第2面3Bに形成されており、第2の凸状部材31Bは第1の凸状部材31Aよりも低い。そのため、第2の凸状部材31Bの外面で反射した光は、図4(a)に示す場合よりも鉛直方向に進む。よって、第2の凸状部材31Bの外面で反射した光が、その第2の凸状部材31Bの隣に位置する第1の凸状部材31Aに入射することを防止できる。したがって、半導体発光素子の外部への光の取り出し効率を高めることができる。
図4(c)には、発光層11が発した光が図4(a)に示す場合よりも凸状部材331Aの先端側を通過する場合を示しており、図4(d)には、発光層11が発した光が図4(b)に示す場合よりも第1の凸状部材31Aの先端側を通過する場合を示している。図4(c)では、発光層11が発した光が凸状部材331Aの外面または内面で反射する回数は図4(a)に示す場合に比べて減少する。一方、図4(d)では、第1の凸状部材31Aの先端側を通過した光が第2の凸状部材31Bの外面または別の第1の凸状部材31Aの外面で反射することを防止することができる。よって、半導体発光素子の外部への光の取り出し効率を高めることができる。
図5(a)は凹凸領域31を模式的に示す平面図であり、図5(b)は図5(a)に示すVB−VB線における断面図である。凹凸領域31は、第1の凸状部材31Aと第2の凸状部材31Bとを含む。第1の凸状部材31Aと第2の凸状部材31Bとは互いに間隔をあけて配置されており、それらの外形はいずれも円錐形である。しかし、第2の凸状部材31Bは、第1の凸状部材31Aよりも低い。
凹凸領域31の構成は図5(a)〜(b)に示す構成に限定されない。図6(a)は凹凸領域の別の一例(凹凸領域41)を模式的に示す平面図であり、図6(b)は図6(a)に示すVIB−VIB線における断面図である。凹凸領域41は、凹凸領域31と同じく、第1の凸状部材41Aと第2の凸状部材41Bとを含む。第1の凸状部材41Aと第2の凸状部材41Bとは互いに間隔をあけて配置されており、それらの外形はいずれも円錐形である。しかし、第2の凸状部材41Bは、第1の凸状部材41Aよりも低く、第1の凸状部材41Aよりも小さな底面を有する。
図7(a)は凹凸領域のまた別の一例(凹凸領域51)を模式的に示す平面図であり、図7(b)は図7(a)に示すVIIB−VIIB線における断面図である。凹凸領域51は、互いに同一の外形および大きさからなる複数の凸状部材51Aを含み、凸状部材51Aの数密度が異なる2種以上の領域を含む。図7(a)に示す凹凸領域51では、発光層11が発した光が凸状部材51Aの付け根側を通過した場合であっても、その光が別の凸状部材51Aの外面で反射することを防止することができる。よって、半導体発光素子の外部への光の取り出し効率をさらに高めることができる。
図8は、凹凸領域のまた別の一例(凹凸領域61)を模式的に示す平面図である。凹凸領域61は、第1の凸状部材61Aと第2の凸状部材61Bとを含む。第1の凸状部材61Aおよび第2の凸状部材61Bのそれぞれの外形は円錐形である。しかし、第2の凸状部材61Bの底面の大きさは、第1の凸状部材61Aの底面の大きさよりも小さい。第1の凸状部材61Aは、六角形の各頂点の位置に配置されており、第2の凸状部材61Bを取り囲んでいる。
図9は、凹凸領域のまた別の一例(凹凸領域71)を模式的に示す平面図である。凹凸領域71は第1の凸状部材71Aと第2の凸状部材71Bとを含み、第1の凸状部材71Aおよび第2の凸状部材71Bのそれぞれの外形は三角錐であるが、第1の凸状部材61Aの底面の大きさは第2の凸状部材61Bの底面の大きさの約3倍である。第1の凸状部材71Aは、その6つが集まって、全体として、外形が六角錐である凸状部材を形成している。外形が六角錐である凸状部材では、隣り合う第1の凸状部材71Aは、それぞれの底面を構成する一辺が互いに重なり合うように配置されている。第2の凸状部材71Bは、その3つが集まって、全体として、外形が三角錐である凸状部材を形成している。外形が三角錐である凸状部材では、隣り合う第2の凸状部材71Bは、それぞれの底面を構成する一辺が互いに重なり合うように配置されている。
外形が三角錐である凸状部材は、六角形の各頂点の位置に2つずつ配置されており、六角形の中心の位置に6つ配置されている。外形が六角錐である凸状部材は、六角形の中心の位置に配置された、外形が三角錐である凸状部材を取り囲むように配置されている。
このように、図9に示す凹凸領域71では、隣り合う第1の凸状部材71Aは、それぞれの底面を構成する一辺が互いに重なり合うように配置されており、隣り合う第2の凸状部材71Bは、それぞれの底面を構成する一辺が互いに重なり合うように配置されている。これにより、基板3の第2面3Bには、第1の凸状部材71Aと第2の凸状部材71Bとにより隙間なく覆われる部分が存在することになる。よって、半導体発光素子の外部への光の取り出し効率をさらに高めることができる。
図10は、凹凸領域のまた別の一例(凹凸領域81)を模式的に示す平面図である。凹凸領域81は第1の凸状部材81Aと第2の凸状部材81Bとを含み、第1の凸状部材81Aの外形は三角錐であるのに対して、第2の凸状部材81Bの外形は円錐である。第1の凸状部材81Aは、その4つが集まって、全体として、外形が四角錐である凸状部材を形成している。外形が四角錐である凸状部材では、隣り合う第1の凸状部材81Aは、それぞれの底面を構成する一辺が互いに重なり合うように配置されている。そして、外形が四角錐である凸状部材と第2の凸状部材81Bとは交互に配置されている。
このように、図10に示す凹凸領域81においても、隣り合う第1の凸状部材81Aは、それぞれの底面を構成する一辺が互いに重なり合うように配置されている。これにより、基板3の第2面3Bには、第1の凸状部材81Aと第2の凸状部材81Bとにより隙間なく覆われる部分が存在することになる。よって、半導体発光素子の外部への光の取り出し効率をさらに高めることができる。
図9および図10において示したように、基板3の第2面3Bには、凹凸領域を構成する凸状部材により隙間なく覆われる部分が存在することが好ましい。凸状部材の底面の大きさが互いに等しい場合には、凸状部材の数密度が高い方が、基板3の第2面3Bが凸状部材により隙間なく覆われる。これらのことから、凸状部材の外形は、好ましくは円錐形であり、より好ましくは三角錐形、四角錐形または六角錐形などの角錐形である。
凸状部材の外形は円錐形または多角錐形などに限定されず、柱形状であっても良いし、球状であっても良い。しかし、凹凸領域を構成する凸状部材の外形が円錐形または多角錐形などであれば、光が凸状部材の側面で反射される確率が高くなるので、半導体発光素子の外部への光の取り出し効率をさらに高めることができる。よって、凹凸領域を構成する凸状部材の外形は円錐形または多角錐形などであることが好ましい。
また、凸状部材の側面が側面視において直線である場合を示したが、凸状部材は、その側面が側面視において曲線である円錐形または多角錐形であることが好ましい。これにより、凸状部材の形成方法によっては、凸状部材を形成し易いという効果が得られる。また、凸状部材の外形によっては、半導体発光素子の外部への光の取り出し効率がより高くなるという効果が得られる。
図11は、凹凸領域のまた別の一例(凹凸領域91)を模式的に示す平面図である。凹凸領域91は第1の凸状部材91Aと第2の凸状部材91Bとを含む。第1の凸状部材91Aおよび第2の凸状部材91Bの外形はいずれも円錐形であるが、第2の凸状部材91Bの底面は第1の凸状部材91Aの底面よりも小さい。第1の凸状部材91Aは凹凸領域91の一部分にのみ設けられており、第2の凸状部材91Bは凹凸領域91の残りの一部分にのみ設けられている。凹凸領域91では、第2の凸状部材91Bの底面は第1の凸状部材91Aの底面よりも小さいが、第1の凸状部材91Aの数密度と第2の凸状部材91Bの数密度とは同じである。そのため、基板3の第2面3Bのうち第1の凸状部材91Aが形成された領域は、第1の凸状部材91Aにより隙間なく覆われる。一方、基板3の第2面3Bのうち第2の凸状部材91Bが形成された領域は、第2の凸状部材91Bにより相対的に隙間を開けて覆われる。よって、第1の凸状部材91Aが形成された領域の方が、第2の凸状部材91Bが形成された領域に比べて、半導体発光素子の外部への光の取り出し効率は高くなる。したがって、光の強度分布が半導体発光素子内で生じる。
図12は、凹凸領域のまた別の一例(凹凸領域101)を模式的に示す平面図である。凹凸領域101は第1の凸状部材101Aと第2の凸状部材101Bとを含む。第1の凸状部材101Aおよび第2の凸状部材101Bの外形はいずれも円錐形であるが、第2の凸状部材101Bの底面は第1の凸状部材101Aの底面よりも小さく、第2の凸状部材101Bの数密度は第1の凸状部材101Aの数密度よりも高い。第1の凸状部材101Aは凹凸領域101の一部分にのみ設けられており、第2の凸状部材101Bは凹凸領域101の残りの一部分にのみ設けられている。凹凸領域101では、第2の凸状部材101Bの底面は第1の凸状部材101Aの底面よりも小さいが、第2の凸状部材101Bの数密度は第1の凸状部材101Aの数密度よりも高い。第1の凸状部材101Aの底面と第2の凸状部材101Bの底面との大小関係、および、第1の凸状部材101Aの数密度と第2の凸状部材101Bの数密度との大小関係を調整すれば、半導体発光素子内における光の強度分布を調整することができる。
基板3の第2面3Bでは、特定の凹凸領域が繰り返し形成されていても良いし、2種以上の凹凸領域が混在して形成されていても良い。好ましくは、凸状部材の大きさが基板3の第2面3Bの周縁から中央に向かって徐々に変化する(たとえば、大きくなる又は小さくなる)ことである。「凸状部材の大きさが基板3の第2面3Bの周縁から中央に向かって徐々に大きくなる」とは、基板3の第2面3Bの中央の凸状部材の高さが基板3の第2面3Bの周縁の凸状部材の高さの1.2倍以上3倍以下となるように凸状部材の高さが基板3の第2面3Bの周縁から中央に向かって単調増加すること、または、基板3の第2面3Bの中央の凸状部材の底面の大きさが基板3の第2面3Bの周縁の凸状部材の底面の大きさの1.4倍以上10倍以下となるように凸状部材の底面の大きさが基板3の第2面3Bの周縁から中央に向かって単調増加すること、を意味する。「凸状部材の大きさが基板3の第2面3Bの周縁から中央に向かって徐々に小さくなる」とは、基板3の第2面3Bの中央の凸状部材の高さが基板3の第2面3Bの周縁の凸状部材の高さの1.2倍以上4倍以下となるように凸状部材の高さが基板3の第2面3Bの周縁から中央に向かって単調減少すること、または、基板3の第2面3Bの中央の凸状部材の底面の大きさが基板3の第2面3Bの周縁の凸状部材の底面の大きさの1.4倍以上10倍以下となるように凸状部材の底面の大きさが基板3の第2面3Bの周縁から中央に向かって単調減少すること、を意味する。
凸状部材の大きさが基板3の第2面3Bの周縁から中央に向かって徐々に大きくなれば、基板3の第2面3Bの中央は凸状部材により隙間なく覆われるのに対し、その周縁は凸状部材により相対的に隙間を開けて覆われる。よって、半導体発光素子の外部への光の取り出し効率は、基板3の第2面3Bの中央の方が基板3の第2面3Bの周縁よりも高くなるので、半導体発光素子の光強度は、基板3の第2面3Bの中央の方が基板3の第2面3Bの周縁よりも高くなる。一方、凸状部材の大きさが基板3の第2面3Bの周縁から中央に向かって徐々に小さくなれば、基板3の第2面3Bの中央は凸状部材により相対的に隙間を開けて覆われるのに対し、その周縁は凸状部材により隙間なく覆われる。よって、半導体発光素子の外部への光の取り出し効率は、基板3の第2面3Bの中央の方が基板3の第2面3Bの周縁よりも低くなるので、半導体発光素子の光強度は、基板3の第2面3Bの中央の方が基板3の第2面3Bの周縁よりも低くなる。このように、凸状部材の大きさが基板3の第2面3Bの周縁から中央に向かって徐々に変化すれば、光の強度分布が半導体発光素子内で生じる。
同様に、凸状部材の外形は、基板3の第2面3Bの周縁から中央に向かって徐々に変化することが好ましい。たとえば、凸状部材の外形は、基板3の第2面3Bの周縁側では円錐形であり、その中央側では六角錐形であることが好ましい。これにより、基板3の第2面3Bの中央では凸状部材の数密度が相対的に高いのに対し、その周縁では凸状部材の数密度が相対的に低い。よって、半導体発光素子の外部への光の取り出し効率は、基板3の第2面3Bの中央の方が基板3の第2面3Bの周縁よりも高くなるので、半導体発光素子の光強度は、基板3の第2面3Bの中央の方が基板3の第2面3Bの周縁よりも高くなる。一方、基板3の第2面3Bの周縁側の凸状部材の外形が六角錐形であり、その中央側の凸状部材の外形が円錐形であれば、半導体発光素子の外部への光の取り出し効率は、基板3の第2面3Bの中央の方が基板3の第2面3Bの周縁よりも低くなるので、半導体発光素子の光強度は、基板3の第2面3Bの中央の方が基板3の第2面3Bの周縁よりも低くなる。このように凸状部材の外形が基板3の第2面3Bの周縁から中央に向かって徐々に変化すれば、光の強度分布が半導体発光素子内で生じる。
同様に、凸状部材の数密度は、基板3の第2面3Bの周縁から中央に向かって徐々に変化する(たとえば高くなる又は低くなる)ことが好ましい。「凸状部材の数密度が基板3の第2面3Bの周縁から中央に向かって徐々に高くなる」とは、基板3の第2面3Bの中央における凸状部材の数密度が基板3の第2面3Bの周縁における凸状部材の数密度の1.4倍以上10倍以下となるように凸状部材の数密度が基板3の第2面3Bの周縁から中央に向かって単調増加することを意味する。「凸状部材の数密度が基板3の第2面3Bの周縁から中央に向かって徐々に低くなる」とは、基板3の第2面3Bの中央における凸状部材の数密度が基板3の第2面3Bの周縁における凸状部材の数密度の1.4倍以上10倍以下となるように凸状部材の数密度が基板3の第2面3Bの周縁から中央に向かって単調減少することを意味する。
凸状部材の数密度が基板3の第2面3Bの周縁から中央に向かって徐々に高くなれば、半導体発光素子の外部への光の取り出し効率は、基板3の第2面3Bの中央の方が基板3の第2面3Bの周縁よりも高くなるので、半導体発光素子の光強度は、基板3の第2面3Bの中央の方が基板3の第2面3Bの周縁よりも高くなる。一方、凸状部材の数密度が基板3の第2面3Bの周縁から中央に向かって徐々に低くなければ、半導体発光素子の外部への光の取り出し効率は、基板3の第2面3Bの中央の方が基板3の第2面3Bの周縁よりも低くなるので、半導体発光素子の光強度は、基板3の第2面3Bの中央の方が基板3の第2面3Bの周縁よりも低くなる。このように基板3の第2面3Bの周縁から中央に向かって徐々に変化すれば、光の強度分布が半導体発光素子内で生じる。
基板3は、図13(b)に示すように、第2面3Bの周縁部分とは異なる部分に凹凸領域131を有することが好ましい。後述するように、半導体発光素子は、半導体層を母材基板上に形成してから当該母材基板を分割することにより製造される。凹凸領域131が第2面3Bのうち当該第2面3Bの周縁部分とは異なる部分に形成されていれば、レーザ光を照射することにより母材基板を分割する場合であっても当該レーザ光が凹凸領域131に照射されることなく半導体発光素子を製造することができる。よって、凸状部材の外面でのレーザ光の散乱を防止することができるので、レーザ光により母材基板を十分に溶解させることができる。したがって、母材基板の分割が困難となることを防止できる。また、凸状部材がレーザ光により破壊されることを防止できるので、基板3の第2面3Bが汚染されることを防止できる。ここで、「基板3の第2面3Bの周縁部分」とは、母材基板をレーザ光で分割するときに当該レーザ光が照射される部分であり、基板3の第2面3Bの縁から基板3の第2面3Bの内部へ向かってA×0.5%以上A×20%以下(Aは、基板3の第2面3Bの一辺の大きさ、または、基板3の直径の大きさ)離れた部分を意味する。「第2面3Bのうち当該第2面3Bの周縁部分とは異なる部分」とは、基板3の第2面3Bのうち当該第2面3Bの周縁部分を除く部分を意味する。凹凸領域131の構成は特に限定されない。
また、凸状部材の大きさは、発光層11の外形に合わせて変化することが好ましい。ここで、「凸状部材の大きさが発光層11の外形に合わせて変化する」とは、たとえば、発光層11の周縁部とは反対側に位置する凸状部材の大きさが相対的に小さく、発光層11の周縁部からその中心部へ向かうにつれて凸状部材の大きさが大きくなることを意味する。これにより、母材基板のうち当該母材基板を分割するときにレーザ光が照射される部分におけるレーザ光の透過率を下げることができる。また、半導体発光素子の外部への光の取り出し効率を高めることができる。よって、半導体発光素子の外部への光の取り出し効率を高めつつ母材基板の分割の作業効率を高めることができる。
同様に、凸状部材の外形は、発光層11の外形に合わせて変化することが好ましい。ここで、「凸状部材の外形が発光層11の外形に合わせて変化する」とは、たとえば、発光層11の周縁部とは反対側に位置する凸状部材の底面の形状が円形であり、発光層11の中心部とは反対側に位置する凸状部材は、その底面の形状が多角形であり、当該凸状部材のそれぞれの底面を構成する辺のうちの一辺が互いに重なり合っていることを意味する。これによっても、半導体発光素子の外部への光の取り出し効率を高めつつ母材基板の分割の作業効率を高めることができる。
同様に、凸状部材の数密度は、発光層11の外形に合わせて変化することが好ましい。ここで、「凸状部材の数密度が発光層11の外形に合わせて変化する」とは、たとえば、発光層11の周縁部とは反対側に位置する凸状部材の数密度が相対的に低く、発光層11の周縁部からその中心部へ向かうにつれて凸状部材の数密度が高くなることを意味する。これによっても、半導体発光素子の外部への光の取り出し効率を高めつつ母材基板の分割の作業効率を高めることができる。
凹凸領域は、基板3の第2面3B全体に形成されていても良いし、基板3の第2面3Bの一部分に形成されていても良い。図13(a)は半導体発光素子の上面の一例を示す平面図であり、図13(b)は図13(a)に示す半導体発光素子の下面(基板3の第2面3B側)を示す平面図である。
母材基板がオフ基板である場合、その母材基板を分割すると、その切断面は、レーザ光の照射により溶解した位置から基板のオフ角分だけ傾く。この場合、第1面の電極の真下にレーザ光の照射により溶解した部分を設けると、母材基板の第1面における分割予定ラインは、隣り合うチップの電極位置の中間位置よりも外れた位置となってしまう。この問題を改善するためには、凹凸領域131は、第2面3Bの周縁部分とは異なる部分であって第1電極15の反対側に位置する部分とは異なる部分に形成されていることが好ましい。これにより、母材基板がオフ基板であることに起因して母材基板の第1面とその第2面とでずれる分割位置のずれ分を、あらかじめずらしておくことができる。よって、母材基板の第1面における分割予定ラインを、隣り合うチップの電極位置の中間位置に設けることができる。
<半導体発光素子の製造>
以下に示す方法にしたがって本発明の半導体発光素子を製造することができる。まず、MOCVD(Metal Organic Chemical Vapor Deposition)法により、母材基板上に複数の半導体層を結晶成長させる。次に、複数の半導体層の最上層上に透明導電膜を形成し、透明導電膜上に第2電極を形成する。また、複数の半導体層の一部分をエッチングにより除去して第1導電型半導体層となる層の一部分を露出し、第1導電型半導体層となる層の露出面上に第1電極を形成する。その後、第1電極および第2電極を露出するように保護膜で第1導電型半導体層となる層の露出面などを覆う。
以下に示す方法にしたがって本発明の半導体発光素子を製造することができる。まず、MOCVD(Metal Organic Chemical Vapor Deposition)法により、母材基板上に複数の半導体層を結晶成長させる。次に、複数の半導体層の最上層上に透明導電膜を形成し、透明導電膜上に第2電極を形成する。また、複数の半導体層の一部分をエッチングにより除去して第1導電型半導体層となる層の一部分を露出し、第1導電型半導体層となる層の露出面上に第1電極を形成する。その後、第1電極および第2電極を露出するように保護膜で第1導電型半導体層となる層の露出面などを覆う。
次に、必要に応じて、母材基板を所定の厚さとなるまで研削し、研削後の母材基板を研磨する。そして、後述のいずれかの方法にしたがって研磨後の母材基板の第2面に凹凸領域を形成してから、レーザ光を母材基板の第2面側から照射して当該母材基板を分割する。このようにして本発明の半導体発光素子を製造することができる。
<凹凸領域の形成>
凹凸領域の形成方法は特に限定されない。レジストマスクを用いて母材基板の一部分をエッチングすることにより凹凸領域を形成することができ、たとえば下記第1〜第3の方法にしたがって凹凸領域を形成することができる。ここで、上記エッチングとしては、ウエットエッチングであってもよいし、ドライエッチングであっても良い。しかし、母材基板の一部分をドライエッチングすれば、母材基板の第1面上に形成された複数の半導体層などをマスクなどで保護しなくても母材基板の一部分をエッチングすることができる。なお、母材基板の一部分をドライエッチングする場合であっても、レジストマスク、誘電体膜または金属膜などで上記複数の半導体層などを保護することが好ましい。これにより、上記複数の半導体層などが凹凸領域の形成時にエッチングされることを阻止できる。
凹凸領域の形成方法は特に限定されない。レジストマスクを用いて母材基板の一部分をエッチングすることにより凹凸領域を形成することができ、たとえば下記第1〜第3の方法にしたがって凹凸領域を形成することができる。ここで、上記エッチングとしては、ウエットエッチングであってもよいし、ドライエッチングであっても良い。しかし、母材基板の一部分をドライエッチングすれば、母材基板の第1面上に形成された複数の半導体層などをマスクなどで保護しなくても母材基板の一部分をエッチングすることができる。なお、母材基板の一部分をドライエッチングする場合であっても、レジストマスク、誘電体膜または金属膜などで上記複数の半導体層などを保護することが好ましい。これにより、上記複数の半導体層などが凹凸領域の形成時にエッチングされることを阻止できる。
なお、以下では、凹凸領域31,41を例に挙げて凹凸領域の形成方法を示すが、凹凸領域31,41とは異なる凹凸領域(たとえば凹凸領域51など)も下記第1〜第3のいずれかの方法にしたがって形成することができる。
<第1の方法>
レジストマスクを用いて母材基板の一部をドライエッチングする場合、ドライエッチングの条件を調整すれば、マスクの体積が小さい方が当該マスクが早く消失し、よって、低い又は小さい凸状部材を形成することができる。この方法を使えば、大きさが互いに異なる2種類以上の凸状部材を母材基板の第2面に同時且つ容易に形成することができる。また、単位面積あたりのマスクの占有面積が異なることによっても、エッチング選択性は異なる。よって、マスクの体積、単位面積あたりのマスクの占有面積またはマスクの形状などを適宜変更して、大きさが互いに異なる2種類以上の凸状部材を形成することができる。第1の方法および後述の第3の方法は、この方法により凹凸領域31を形成するというものである。
レジストマスクを用いて母材基板の一部をドライエッチングする場合、ドライエッチングの条件を調整すれば、マスクの体積が小さい方が当該マスクが早く消失し、よって、低い又は小さい凸状部材を形成することができる。この方法を使えば、大きさが互いに異なる2種類以上の凸状部材を母材基板の第2面に同時且つ容易に形成することができる。また、単位面積あたりのマスクの占有面積が異なることによっても、エッチング選択性は異なる。よって、マスクの体積、単位面積あたりのマスクの占有面積またはマスクの形状などを適宜変更して、大きさが互いに異なる2種類以上の凸状部材を形成することができる。第1の方法および後述の第3の方法は、この方法により凹凸領域31を形成するというものである。
図14(a)〜図15(c)は、第1の方法による凹凸領域31の形成方法を工程順に示す断面図である。なお、図14(a)〜図15(c)では、図が煩雑になることを回避するために、母材基板30の第1面上に形成された複数の半導体層などを図示していない。このことは、後述の図16〜図18においてもいえる。
まず、図14(a)に示すように、複数の半導体層などが形成された母材基板30の上下を反転させて、母材基板30の第2面30Bを上記半導体層よりも上に配置する。
次に、図14(b)に示すように、母材基板30の第2面30B上にマスク401を形成する。マスク401はたとえばSiO2などからなることが好ましく、マスク401の形成方法は特に限定されない。マスク401の厚さが第1の凸状部材31Aと第2の凸状部材31Bとの高さの差に反映されるので、そのことを考慮してマスク401の厚さを決定することが好ましい。
続いて、図14(c)に示すように、マスク401上にレジストマスク403をパターニングする。レジストマスク403はたとえば感光性有機材料などからなることが好ましく、レジストマスク403の形成方法は特に限定されない。図14(d)に示す工程においてレジストマスク403の直下のマスク401が除去されないように、レジストマスク403の厚さを決定することが好ましい。
続いて、図14(d)に示すように、レジストマスク403をマスクとしてマスク401をエッチングする。エッチングの条件は、マスク401を選択的にエッチング可能な条件であることが好ましい。以下では、エッチング後のマスク401を「マスク402」と記す。
続いて、図14(e)に示すように、レジストマスク403を除去する。レジストマスク403を除去する条件は、レジストマスク403を選択的にエッチング可能な条件であることが好ましい。
続いて、図14(f)に示すように、レジストマスク405をパターニングする。レジストマスク405はたとえば感光性有機材料などからなることが好ましく、レジストマスク405の形成方法は特に限定されない。レジストマスク405の厚さが第2の凸状部材31Bの高さに反映されるので、そのことを考慮してレジストマスク405の厚さを決定することが好ましい。このとき、レジストマスク405は、マスク402上と、隣り合うマスク402の間に位置する母材基板30の第2面30B上とに、形成される。これにより、母材基板30の第2面30B上には、マスク402とレジストマスク405とが積層されてなるマスク(以下では「積層構造を有するマスク」と記す)と、レジストマスク405のみからなるマスク(以下では「単層のマスク」と記す)とが形成されることとなる。
続いて、図15(a)に示すように、マスク402およびレジストマスク405をマスクとして母材基板30をエッチングする。このとき、図15(b)に示すように、単層のマスクは、積層構造を有するマスクよりも早くエッチングされて消失する。よって、単層のマスクの直下に位置する母材基板30のエッチング量は、積層構造を有するマスクの直下に位置する母材基板30のエッチング量よりも多くなる。したがって、図15(c)に示すように、単層のマスクの直下に位置する母材基板30には第2の凸状部材31Bが形成され、積層構造を有するマスクの直下に位置する母材基板30には第1の凸状部材31Aが形成される。このようにして凹凸領域31が形成される。母材基板30をエッチングする条件は、マスク402とレジストマスク405と母材基板30とを選択的にエッチング可能な条件であることが好ましい。
<第2の方法>
大きさ、形状および単位面積あたりの占有面積が互いに同一であるマスクを用いて凹凸領域を形成する場合には、マスクの一部を積層構造(たとえば、誘電体膜からなるマスクとレジストマスクとの積層構造)とすればよい。第2の方法は、この方法により凹凸領域31を形成するというものである。
大きさ、形状および単位面積あたりの占有面積が互いに同一であるマスクを用いて凹凸領域を形成する場合には、マスクの一部を積層構造(たとえば、誘電体膜からなるマスクとレジストマスクとの積層構造)とすればよい。第2の方法は、この方法により凹凸領域31を形成するというものである。
図16(a)〜図17(c)は、第2の方法による凹凸領域31の形成方法を工程順に示す断面図である。まず、図16(a)に示すように、複数の半導体層などが形成された母材基板30の上下を反転させて、母材基板30の第2面30Bを上記半導体層よりも上に配置する。
次に、図16(b)に示すように、母材基板30の第2面30B上に、第1のレジストマスク501をパターニングする。第1のレジストマスク501は、たとえば感光性有機材料などからなることが好ましい。第1のレジストマスク501の形成方法は、成膜後、140℃以上の温度で硬化させるという方法であることが好ましい。第1のレジストマスク501の厚さが第1の凸状部材31Aと第2の凸状部材31Bとの高さの差に反映されるので、そのことを考慮して第1のレジストマスク501の厚さを決定することが好ましい。
続いて、図16(c)に示すように、一部の第1のレジストマスク501の上に第2のレジストマスク503を形成する。第2のレジストマスク503はたとえば感光性有機材料などからなることが好ましく、第2のレジストマスク503の形成方法は特に限定されない。第2のレジストマスク503の厚さが第2の凸状部材31Bの高さに反映されるので、そのことを考慮して第2のレジストマスク503の厚さを決定することが好ましい。
続いて、図17(a)に示すように、第1のレジストマスク501および第2のレジストマスク503をマスクとして母材基板30をエッチングする。このとき、図17(b)に示すように、第2のレジストマスク503のみからなるマスク(以下では「単層のマスク」と記す)は、第1のレジストマスク501と第2のレジストマスク503とが積層されてなるマスク(以下では「積層構造を有するマスク」と記す)よりも早くエッチングされて消失する。よって、単層のマスクの直下に位置する母材基板30のエッチング量は、積層構造を有するマスクの直下に位置する母材基板30のエッチング量よりも多くなる。したがって、図17(c)に示すように、単層のマスクの直下に位置する母材基板30には第2の凸状部材31Bが形成され、積層構造を有するマスクの直下に位置する母材基板30には第1の凸状部材31Aが形成される。このようにして凹凸領域31が形成される。母材基板30をエッチングする条件は、第1のレジストマスク501と第2のレジストマスク503と母材基板30とを選択的にエッチング可能な条件であることが好ましい。
<第3の方法>
図18(a)〜(e)は、第3の方法による凹凸領域41の形成方法を工程順に示す断面図である。まず、図18(a)に示すように、複数の半導体層などが形成された母材基板30の上下を反転させて、母材基板30の第2面30Bを上記半導体層よりも上に配置する。
図18(a)〜(e)は、第3の方法による凹凸領域41の形成方法を工程順に示す断面図である。まず、図18(a)に示すように、複数の半導体層などが形成された母材基板30の上下を反転させて、母材基板30の第2面30Bを上記半導体層よりも上に配置する。
次に、図18(b)に示すように、母材基板30の第2面30B上に、底面の大きさが相対的に大きな第1のレジストマスク601と底面の大きさが相対的に小さな第2のレジストマスク603とをパターニングする。第1および第2のレジストマスク601,603はたとえば感光性有機材料などからなることが好ましく、その形成方法は特に限定されない。第1のレジストマスク601の底面の大きさが第1の凸状部材41Aの底面の大きさに反映され、第2のレジストマスク603の底面の大きさが第2の凸状部材41Bの底面の大きさに反映されるので、これらのことを考慮して第1および第2のレジストマスク601,603のそれぞれの底面の大きさを決定することが好ましい。
続いて、図18(c)に示すように、第1のレジストマスク601および第2のレジストマスク603をマスクとして母材基板30をエッチングする。このとき、図18(d)に示すように、第2のレジストマスク603は、第1のレジストマスク601よりも早くエッチングされて消失する。よって、第2のレジストマスク603の直下に位置する母材基板30のエッチング量は、第1のレジストマスク601の直下に位置する母材基板30のエッチング量よりも多くなる。したがって、図18(e)に示すように、第2のレジストマスク603の直下に位置する母材基板30には第2の凸状部材41Bが形成され、第1のレジストマスク601の直下に位置する母材基板30には第1の凸状部材41Aが形成される。このようにして凹凸領域41が形成される。母材基板30をエッチングする条件は、第1のレジストマスク601と第2のレジストマスク603と母材基板30とを選択的にエッチング可能な条件であることが好ましい。
上記第1〜第3の方法において凸状部材を形成するために設けられるレジストマスクは、母材基板の分割予定ライン上には形成されないパターンを有することが好ましい。この分割予定ライン上のレジスト膜はレジスト膜を残すデザインでもかまわないし、レジスト膜を除去するデザインでもかまわない。
以上説明したように、図1に示す半導体発光素子は、基板3と、基板3の第1面3A上に順に設けられた第1導電型半導体層9、発光層11および第2導電型半導体層13とを備える。基板3は、発光層11が発する光が透過するように構成され、第1面3Aとは反対側に位置する第2面3Bに凹凸領域31などを有する。凹凸領域31などは、第2面3B上に設けられ、大きさ若しくは外形が異なる2種以上の凸状部材31A,31Bなどを含む、または、第2面上に設けられた複数の凸状部材31Aなどの数密度が異なる2種以上の領域を含む。このような凹凸領域31が基板3の第2面3Bに形成されているので、半導体発光素子の外部への光の取り出し効率を高めることができる。
基板3は、第2面3Bのうち当該第2面3Bの周縁部分とは異なる部分に凹凸領域31などを有することが好ましい。これにより、凸状部材31Aなどの外面でのレーザ光の散乱を防止することができるので、レーザ光により母材基板を十分に溶解させることができる。したがって、母材基板の分割が困難となることを防止できる。また、凸状部材31Aなどがレーザ光により破壊されることを防止できるので、基板3の第2面3Bが汚染されることを防止できる。
凸状部材31Aなどの大きさ、外形または数密度は、第2面3Bの周縁から当該第2面3Bの中央に向かって徐々に変化することが好ましい。これにより、半導体発光素子の外部への光の取り出し効率が基板3の第2面3Bの場所によって異なるので、光の強度分布が半導体発光素子内で生じることとなる。
凸状部材31Aなどの大きさ、外形または数密度は、発光層11の外形に合わせて変化することが好ましい。これにより、半導体発光素子の外部への光の取り出し効率を高めつつ母材基板の分割の作業効率を高めることができる。
凸状部材31Aなどの外形は、円錐形または多角錐形であることが好ましい。これにより、光が凸状部材の側面で反射される確率が高くなるので、半導体発光素子の外部への光の取り出し効率をさらに高めることができる。
凸状部材31Aなどは、その側面が側面視において曲線であることが好ましい。これにより、凸状部材の形成方法によっては、凸状部材を形成し易いという効果が得られる。また、凸状部材の外形によっては、半導体発光素子の外部への光の取り出し効率がより高くなるという効果が得られる。
凸状部材31Aなどの底面の形状は、円形であることが好ましく、多角形であることがより好ましい。凸状部材31Aなどの底面の形状が多角形であれば、凸状部材31Aなどの底面の形状が円形である場合に比べて、凸状部材31Aなどの数密度を高めることができる。よって、半導体発光素子の外部への光の取り出し効率をさらに高めることができる。
隣り合う凸状部材31Aなどは、当該凸状部材31Aなどのそれぞれの底面を構成する辺のうちの一辺が重なり合うように設けられていることが好ましい。これにより、基板3の第2面3Bには、第1の凸状部材31Aなどにより隙間なく覆われる部分が存在することになる。よって、半導体発光素子の外部への光の取り出し効率をさらに高めることができる。
以下、実施例を挙げて本発明をより詳細に説明するが、本発明はこれらに限定されるものではない。
<実施例1>
まず、サファイアからなる母材基板(直径100mm、厚さ900μm)を準備した。母材基板の上面上に、AlN層(バッファ層5となる層)をスパッタ法により形成した。
まず、サファイアからなる母材基板(直径100mm、厚さ900μm)を準備した。母材基板の上面上に、AlN層(バッファ層5となる層)をスパッタ法により形成した。
次に、母材基板を第1のMOCVD装置に入れて、原料ガスとしてTMG(trimethyl gallium)とNH3とを用いてアンドープGaN層(厚さ4μm、下地層7となる層)をMOCVD法により結晶成長させた。このとき、母材基板の温度は1000℃であった。引き続き、ドーパント用ガスとしてSiH4を加えてn型GaN層(厚さ3μm、第1導電型半導体層9となる層)を結晶成長させた。形成されたn型GaN層におけるn型ドーピング濃度は6×1018cm-3であった。
次に、母材基板の温度を850℃に下げて、n型GaN層上に発光層11となる層を結晶成長させた。具体的には、SiドープGaN層(厚さ6.5nm、バリア層となる層)とアンドープIn0.13Ga0.87N層(厚さ3.9nm、井戸層となる層)とを交互に3周期、結晶成長させた。バリア層となる層は原料ガスとしてTMGとNH3とSiH4とを用いて結晶成長され、その成長速度は100nm/hourであり、各層におけるn型ドーピング濃度は3.4×1017cm-3であった。井戸層となる層は、原料ガスとしてTMIガスとNH3ガスとを用い、キャリアガスとして窒素ガスを用いて結晶成長され、その成長速度は100nm/hourであった。
次に、原料ガスとしてTMA(trimethyl aluminium)とTMGとNH3とを用い、ドーパント用ガスとしてCp2Mg(ビスシクロペンタジエチルマグネシウム)を用いて、p型Al0.18Ga0.82N層(第2導電型半導体層13となる層)を結晶成長させた。
次に、n型GaN層の一部分が露出するように、p型Al0.18Ga0.82N層、発光層11となる層およびn型GaN層の一部分をエッチングした。n型GaN層の露出面上に、Auからなる第1電極15を形成した。p型Al0.18Ga0.82N層上に、ITOからなる透明導電膜17とAuからなる第2電極19とを順に形成した。また、主として透明導電膜17および上記エッチングによって露出した各層の側面を覆うように、SiO2からなる保護膜21を形成した。
次に、厚さが100μmとなるまで母材基板を研削し、研削後の母材基板を研磨した。上記第1の方法にしたがって、研磨後の母材基板の第2面に凹凸領域を形成した。このとき、マスク401はプラズマCVD(Chemical Vapor Deposition)法またはスパッタ法により形成されたSiO2膜(厚さ50〜3000nm)であり、図14(c)に示す工程において希釈されたフッ酸またはフッ化アンモニウムを含む薬液を用いてエッチングされた。レジストマスク403はフォトリソグラフィー法により形成されたフォトレジスト膜(厚さ1000〜2000nm)であり、図14(e)に示す工程においてTMAH(テトラメチルアンモニウムハイドロオキサイド)を用いてエッチングされた。レジストマスク405はフォトリソグラフィー法により形成されたフォトレジスト膜(厚さ1000〜2000nm)であった。図15(a)〜(c)に示す工程では、ドライエッチング法を用いて母材基板などをエッチングした。このようにして、母材基板の第2面の全面に凹凸領域31が形成された。第1の凸状部材31Aの外形は、底面の直径が2000nmであり高さが1200nmである円錐形であった。第2の凸状部材31Bの外形は、底面の直径が2000nmであり高さが600nmである円錐形であった。
続いて、レーザ光を母材基板の第2面側から照射して当該母材基板を分割した。このようにして、実施例1の半導体発光素子を製造した。
<実施例2>
上記第2の方法にしたがって研磨後の母材基板の第2面に凹凸領域を形成したことを除いては上記実施例1の方法にしたがって、半導体発光素子を製造した。このとき、第1のレジストマスク501はフォトリソグラフィー法により形成されたフォトレジスト膜(厚さ1000〜2000nm)であり、第2のレジストマスク503はフォトリソグラフィー法により形成されたフォトレジスト膜(厚さ1000〜2000nm)であった。図17(a)〜(c)に示す工程では、ドライエッチング法を用いて母材基板などをエッチングした。このようにして、母材基板の第2面の全面に凹凸領域31が形成された。第1の凸状部材31Aの外形は、底面の直径が2000nmであり高さが1200nmである円錐形であった。第2の凸状部材31Bの外形は、底面の直径が2000nmであり高さが600nmである円錐形であった。
上記第2の方法にしたがって研磨後の母材基板の第2面に凹凸領域を形成したことを除いては上記実施例1の方法にしたがって、半導体発光素子を製造した。このとき、第1のレジストマスク501はフォトリソグラフィー法により形成されたフォトレジスト膜(厚さ1000〜2000nm)であり、第2のレジストマスク503はフォトリソグラフィー法により形成されたフォトレジスト膜(厚さ1000〜2000nm)であった。図17(a)〜(c)に示す工程では、ドライエッチング法を用いて母材基板などをエッチングした。このようにして、母材基板の第2面の全面に凹凸領域31が形成された。第1の凸状部材31Aの外形は、底面の直径が2000nmであり高さが1200nmである円錐形であった。第2の凸状部材31Bの外形は、底面の直径が2000nmであり高さが600nmである円錐形であった。
<実施例3>
上記第3の方法にしたがって研磨後の母材基板の第2面に凹凸領域を形成したことを除いては上記実施例1の方法にしたがって、半導体発光素子を製造した。このとき、第1のレジストマスク601はフォトリソグラフィー法により形成されたフォトレジスト膜(底面の直径2000nm)であり、第2のレジストマスク603の底面の直径は1000nmであった。図18(c)〜(e)に示す工程では、ドライエッチング法を用いて母材基板などをエッチングした。このようにして、母材基板の第2面の全面に凹凸領域41が形成された。第1の凸状部材41Aの外形は、底面の直径が2000nmであり高さが1200nmである円錐形であった。第2の凸状部材41Bの外形は、底面の直径が1000nmであり高さが600nmである円錐形であった。
上記第3の方法にしたがって研磨後の母材基板の第2面に凹凸領域を形成したことを除いては上記実施例1の方法にしたがって、半導体発光素子を製造した。このとき、第1のレジストマスク601はフォトリソグラフィー法により形成されたフォトレジスト膜(底面の直径2000nm)であり、第2のレジストマスク603の底面の直径は1000nmであった。図18(c)〜(e)に示す工程では、ドライエッチング法を用いて母材基板などをエッチングした。このようにして、母材基板の第2面の全面に凹凸領域41が形成された。第1の凸状部材41Aの外形は、底面の直径が2000nmであり高さが1200nmである円錐形であった。第2の凸状部材41Bの外形は、底面の直径が1000nmであり高さが600nmである円錐形であった。
<実施例4>
間隔が互いに異なるようにして第1のレジストマスク501のみを形成して凹凸領域を形成したことを除いては上記実施例2の方法にしたがって、半導体発光素子を製造した。このとき、母材基板の第2面上には、凸状部材51Aのみが形成された。凸状部材51Aの外形は、底面の直径が2000nmであり高さが1200nmである円錐形であった。凹凸領域51には、数密度が160000個/mm2である領域と、数密度が80000個/mm2である領域とが存在した。
間隔が互いに異なるようにして第1のレジストマスク501のみを形成して凹凸領域を形成したことを除いては上記実施例2の方法にしたがって、半導体発光素子を製造した。このとき、母材基板の第2面上には、凸状部材51Aのみが形成された。凸状部材51Aの外形は、底面の直径が2000nmであり高さが1200nmである円錐形であった。凹凸領域51には、数密度が160000個/mm2である領域と、数密度が80000個/mm2である領域とが存在した。
<実施例5>
マスク401、レジストマスク403およびレジストマスク405を母材基板の分割予定ライン上に形成することなく凹凸領域を形成したことを除いては上記実施例1の方法にしたがって、半導体発光素子を製造した。凹凸領域は、基板の第2面のうち当該第2面の周縁部分には形成されず、基板の第2面の周縁部分とは異なる部分にのみ形成された。
マスク401、レジストマスク403およびレジストマスク405を母材基板の分割予定ライン上に形成することなく凹凸領域を形成したことを除いては上記実施例1の方法にしたがって、半導体発光素子を製造した。凹凸領域は、基板の第2面のうち当該第2面の周縁部分には形成されず、基板の第2面の周縁部分とは異なる部分にのみ形成された。
<実施例6>
母材基板の第2面の周縁の方が当該第2面の中央よりも小さくなるように第1のレジストマスク601および第2のレジストマスク603のそれぞれを形成して凹凸領域を形成したことを除いては上記実施例3の方法にしたがって、半導体発光素子を製造した。母材基板の第2面の周縁側に形成された第2の凸状部材91Bは、その底面の直径が1000nmであり、その高さが600nmであった。母材基板の第2面の中央側に形成された第1の凸状部材91Aは、その底面の直径が2000nmであり、その高さが1200nmであった。
母材基板の第2面の周縁の方が当該第2面の中央よりも小さくなるように第1のレジストマスク601および第2のレジストマスク603のそれぞれを形成して凹凸領域を形成したことを除いては上記実施例3の方法にしたがって、半導体発光素子を製造した。母材基板の第2面の周縁側に形成された第2の凸状部材91Bは、その底面の直径が1000nmであり、その高さが600nmであった。母材基板の第2面の中央側に形成された第1の凸状部材91Aは、その底面の直径が2000nmであり、その高さが1200nmであった。
<実施例7>
母材基板の第2面の周縁の方が当該第2面の中央よりも大きくなるように第1のレジストマスク501および第2のレジストマスク503のそれぞれを形成して凹凸領域を形成したことを除いては上記実施例2の方法にしたがって、半導体発光素子を製造した。母材基板の第2面の周縁側に形成された第1の凸状部材91Aは、その底面の直径が2000nmであり、その高さが1200nmであった。母材基板の第2面の中央側に形成された第2の凸状部材91Bは、その底面の直径が1000nmであり、その高さが600nmであった。
母材基板の第2面の周縁の方が当該第2面の中央よりも大きくなるように第1のレジストマスク501および第2のレジストマスク503のそれぞれを形成して凹凸領域を形成したことを除いては上記実施例2の方法にしたがって、半導体発光素子を製造した。母材基板の第2面の周縁側に形成された第1の凸状部材91Aは、その底面の直径が2000nmであり、その高さが1200nmであった。母材基板の第2面の中央側に形成された第2の凸状部材91Bは、その底面の直径が1000nmであり、その高さが600nmであった。
<実施例8>
外形が母材基板の第2面の周縁では円錐形であるのに対し母材基板の第2面の中央では六角錐形であるように第1のレジストマスク501および第2のレジストマスク503のそれぞれを形成して凹凸領域を形成したことを除いては上記実施例2の方法にしたがって、半導体発光素子を製造した。母材基板の第2面の周縁側に形成された凸状部材の底面の形状はいずれも円形であった。母材基板の第2面の中央側に形成された凸状部材の底面の形状はいずれも六角形であった。
外形が母材基板の第2面の周縁では円錐形であるのに対し母材基板の第2面の中央では六角錐形であるように第1のレジストマスク501および第2のレジストマスク503のそれぞれを形成して凹凸領域を形成したことを除いては上記実施例2の方法にしたがって、半導体発光素子を製造した。母材基板の第2面の周縁側に形成された凸状部材の底面の形状はいずれも円形であった。母材基板の第2面の中央側に形成された凸状部材の底面の形状はいずれも六角形であった。
<実施例9>
母材基板の第2面の周縁の方が当該第2面の中央よりも数密度が低くなるように第1のレジストマスク501および第2のレジストマスク503のそれぞれを形成して凹凸領域を形成したことを除いては上記実施例2の方法にしたがって、半導体発光素子を製造した。凸状部材の数密度は、母材基板の第2面の周縁側では80000個/mm2であったが、母材基板の第2面の中央側では120000個/mm2であった。
母材基板の第2面の周縁の方が当該第2面の中央よりも数密度が低くなるように第1のレジストマスク501および第2のレジストマスク503のそれぞれを形成して凹凸領域を形成したことを除いては上記実施例2の方法にしたがって、半導体発光素子を製造した。凸状部材の数密度は、母材基板の第2面の周縁側では80000個/mm2であったが、母材基板の第2面の中央側では120000個/mm2であった。
<実施例10>
母材基板の第2面の周縁の方が当該第2面の中央よりも数密度が高くなるように第1のレジストマスク501および第2のレジストマスク503のそれぞれを形成して凹凸領域を形成したことを除いては上記実施例2の方法にしたがって、半導体発光素子を製造した。凸状部材の数密度は、母材基板の第2面の周縁側では120000個/mm2であったが、母材基板の第2面の中央側では80000個/m2であった。
母材基板の第2面の周縁の方が当該第2面の中央よりも数密度が高くなるように第1のレジストマスク501および第2のレジストマスク503のそれぞれを形成して凹凸領域を形成したことを除いては上記実施例2の方法にしたがって、半導体発光素子を製造した。凸状部材の数密度は、母材基板の第2面の周縁側では120000個/mm2であったが、母材基板の第2面の中央側では80000個/m2であった。
<比較例1>
大きさおよび形状が同一のマスクを等間隔に形成して凹凸領域を形成したことを除いては上記実施例2の方法にしたがって、半導体発光素子を製造した。
大きさおよび形状が同一のマスクを等間隔に形成して凹凸領域を形成したことを除いては上記実施例2の方法にしたがって、半導体発光素子を製造した。
<評価>
製造された実施例1〜10および比較例1の半導体発光素子の光取り出し効率を測定した。実施例1〜10の半導体発光素子は、比較例1の半導体発光素子よりも光取り出し効率に優れていた。その理由としては、次に示すことが考えられる。実施例1〜10の凹凸領域は、大きさ若しくは外形が異なる2種以上の凸状部材を含む、または、複数の凸状部材の数密度が異なる2種以上の領域を含む。一方、比較例1の凹凸領域では、大きさおよび外形が同一の複数の凸状部材が等間隔に配置されている。
製造された実施例1〜10および比較例1の半導体発光素子の光取り出し効率を測定した。実施例1〜10の半導体発光素子は、比較例1の半導体発光素子よりも光取り出し効率に優れていた。その理由としては、次に示すことが考えられる。実施例1〜10の凹凸領域は、大きさ若しくは外形が異なる2種以上の凸状部材を含む、または、複数の凸状部材の数密度が異なる2種以上の領域を含む。一方、比較例1の凹凸領域では、大きさおよび外形が同一の複数の凸状部材が等間隔に配置されている。
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
3 基板、3A 第1面、3B,30B 第2面、5 バッファ層、7 下地層、9 第1導電型半導体層、11 発光層、13 第2導電型半導体層、15 第1電極、17 透明導電膜、19 第2電極、21 保護膜、25 メサ構造、30 母材基板、31,41,51,61,71,81,91,101,131 凹凸領域、31A,41A,61A,71A,81A,91A,101A 第1の凸状部材、31B,41B,61B,71B,81B,91B,101B 第2の凸状部材、51A 凸状部材、401,402 マスク、403,405 レジストマスク、501,601 第1のレジストマスク、503,603 第2のレジストマスク。
Claims (6)
- 基板と、前記基板の第1面上に順に設けられた第1導電型半導体層、発光層および第2導電型半導体層とを備えた半導体発光素子であって、
前記基板は、前記発光層が発する光が透過するように構成され、前記第1面とは反対側に位置する第2面に凹凸領域を有し、
前記凹凸領域は、前記第2面上に設けられ、大きさ若しくは外形が異なる2種以上の凸状部材を含む、または、前記第2面上に設けられた複数の凸状部材の数密度が異なる2種以上の領域を含む半導体発光素子。 - 前記基板は、前記第2面のうち当該第2面の周縁部分とは異なる部分に前記凹凸領域を有する請求項1に記載の半導体発光素子。
- 前記凸状部材の大きさ、外形または数密度は、前記第2面の周縁から当該第2面の中央に向かって徐々に変化する請求項1または2に記載の半導体発光素子。
- 前記凸状部材の外形は、円錐形または多角錐形である請求項1〜3のいずれかに記載の半導体発光素子。
- 前記凸状部材の外形は、当該凸状部材の側面が側面視において曲線である円錐形または多角錐形である請求項4に記載の半導体発光素子。
- 隣り合う前記凸状部材は、当該凸状部材のそれぞれの底面を構成する辺のうちの一辺が重なり合うように設けられている請求項1〜5のいずれかに記載の半導体発光素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013105893A JP2014229648A (ja) | 2013-05-20 | 2013-05-20 | 半導体発光素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013105893A JP2014229648A (ja) | 2013-05-20 | 2013-05-20 | 半導体発光素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014229648A true JP2014229648A (ja) | 2014-12-08 |
Family
ID=52129271
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013105893A Pending JP2014229648A (ja) | 2013-05-20 | 2013-05-20 | 半導体発光素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014229648A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105355768A (zh) * | 2015-12-11 | 2016-02-24 | 厦门乾照光电股份有限公司 | 一种具有高发光效率的发光二极管 |
JP2017054954A (ja) * | 2015-09-10 | 2017-03-16 | 株式会社東芝 | 発光装置 |
JP2018078279A (ja) * | 2016-09-15 | 2018-05-17 | イーラックス・インコーポレイテッドeLux Inc. | 表面実装型発光素子を有するディスプレイ |
CN109075225A (zh) * | 2016-03-08 | 2018-12-21 | 阿尔发得株式会社 | 半导体发光元件及其制造方法 |
CN109075223A (zh) * | 2016-04-27 | 2018-12-21 | 原子能和替代能源委员会 | 包括位于发光区的至少一个势垒层内的至少一个较宽带隙中间层的发光二极管 |
JP2019220704A (ja) * | 2013-06-19 | 2019-12-26 | ルミレッズ ホールディング ベーフェー | 放射場パターンに基づくパターン形成表面特徴部を持つled |
CN112750930A (zh) * | 2019-10-29 | 2021-05-04 | 精工爱普生株式会社 | 发光装置、投影仪以及显示器 |
JP7255965B2 (ja) | 2017-08-24 | 2023-04-11 | 日機装株式会社 | 半導体発光素子の製造方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005150261A (ja) * | 2003-11-12 | 2005-06-09 | Matsushita Electric Works Ltd | 多重反射防止構造を備えた発光素子とその製造方法 |
JP2007088277A (ja) * | 2005-09-22 | 2007-04-05 | Matsushita Electric Works Ltd | 半導体発光素子およびその製造方法 |
JP2008066554A (ja) * | 2006-09-08 | 2008-03-21 | Sanken Electric Co Ltd | 半導体発光素子 |
JP2008181910A (ja) * | 2007-01-23 | 2008-08-07 | Mitsubishi Chemicals Corp | GaN系発光ダイオード素子の製造方法 |
JP2008300501A (ja) * | 2007-05-30 | 2008-12-11 | Panasonic Corp | 半導体発光素子、半導体発光装置およびその製造方法 |
JP2010118572A (ja) * | 2008-11-14 | 2010-05-27 | Stanley Electric Co Ltd | 半導体発光装置の製造方法 |
JP2012033520A (ja) * | 2010-07-28 | 2012-02-16 | Hitachi Cable Ltd | 基板、及び発光素子 |
JP2012033521A (ja) * | 2010-07-28 | 2012-02-16 | Hitachi Cable Ltd | 基板、及び発光素子 |
US20130112987A1 (en) * | 2011-11-07 | 2013-05-09 | Industrial Technology Research Institute | Light emitting diode and fabricating method thereof |
-
2013
- 2013-05-20 JP JP2013105893A patent/JP2014229648A/ja active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005150261A (ja) * | 2003-11-12 | 2005-06-09 | Matsushita Electric Works Ltd | 多重反射防止構造を備えた発光素子とその製造方法 |
JP2007088277A (ja) * | 2005-09-22 | 2007-04-05 | Matsushita Electric Works Ltd | 半導体発光素子およびその製造方法 |
JP2008066554A (ja) * | 2006-09-08 | 2008-03-21 | Sanken Electric Co Ltd | 半導体発光素子 |
JP2008181910A (ja) * | 2007-01-23 | 2008-08-07 | Mitsubishi Chemicals Corp | GaN系発光ダイオード素子の製造方法 |
JP2008300501A (ja) * | 2007-05-30 | 2008-12-11 | Panasonic Corp | 半導体発光素子、半導体発光装置およびその製造方法 |
JP2010118572A (ja) * | 2008-11-14 | 2010-05-27 | Stanley Electric Co Ltd | 半導体発光装置の製造方法 |
JP2012033520A (ja) * | 2010-07-28 | 2012-02-16 | Hitachi Cable Ltd | 基板、及び発光素子 |
JP2012033521A (ja) * | 2010-07-28 | 2012-02-16 | Hitachi Cable Ltd | 基板、及び発光素子 |
US20130112987A1 (en) * | 2011-11-07 | 2013-05-09 | Industrial Technology Research Institute | Light emitting diode and fabricating method thereof |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019220704A (ja) * | 2013-06-19 | 2019-12-26 | ルミレッズ ホールディング ベーフェー | 放射場パターンに基づくパターン形成表面特徴部を持つled |
JP2017054954A (ja) * | 2015-09-10 | 2017-03-16 | 株式会社東芝 | 発光装置 |
CN106531864A (zh) * | 2015-09-10 | 2017-03-22 | 株式会社东芝 | 发光装置 |
CN105355768A (zh) * | 2015-12-11 | 2016-02-24 | 厦门乾照光电股份有限公司 | 一种具有高发光效率的发光二极管 |
CN109075225A (zh) * | 2016-03-08 | 2018-12-21 | 阿尔发得株式会社 | 半导体发光元件及其制造方法 |
JPWO2017154973A1 (ja) * | 2016-03-08 | 2019-01-24 | アルパッド株式会社 | 半導体発光素子およびその製造方法 |
EP3428977A4 (en) * | 2016-03-08 | 2019-10-02 | ALPAD Corporation | LIGHT-EMITTING SEMICONDUCTOR ELEMENT AND METHOD OF MANUFACTURING THE SAME |
US10559716B2 (en) | 2016-03-08 | 2020-02-11 | Alpad Corporation | Semiconductor light emitting device and method for manufacturing same |
CN109075225B (zh) * | 2016-03-08 | 2021-08-17 | 阿尔发得株式会社 | 半导体发光元件及其制造方法 |
US11145790B2 (en) | 2016-03-08 | 2021-10-12 | Alpad Corporation | Semiconductor light emitting device and method for manufacturing same |
CN109075223A (zh) * | 2016-04-27 | 2018-12-21 | 原子能和替代能源委员会 | 包括位于发光区的至少一个势垒层内的至少一个较宽带隙中间层的发光二极管 |
CN109075223B (zh) * | 2016-04-27 | 2021-07-27 | 原子能和替代能源委员会 | 包括位于发光区的至少一个势垒层内的至少一个带隙宽于势垒层带隙的中间层的发光二极管 |
JP2018078279A (ja) * | 2016-09-15 | 2018-05-17 | イーラックス・インコーポレイテッドeLux Inc. | 表面実装型発光素子を有するディスプレイ |
JP7255965B2 (ja) | 2017-08-24 | 2023-04-11 | 日機装株式会社 | 半導体発光素子の製造方法 |
CN112750930A (zh) * | 2019-10-29 | 2021-05-04 | 精工爱普生株式会社 | 发光装置、投影仪以及显示器 |
CN112750930B (zh) * | 2019-10-29 | 2023-06-30 | 精工爱普生株式会社 | 发光装置、投影仪以及显示器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2014229648A (ja) | 半導体発光素子 | |
US8901534B2 (en) | Coalesced nanowire structures with interstitial voids and method for manufacturing the same | |
KR101269053B1 (ko) | 나노 로드 발광 소자 및 그 제조 방법 | |
US8709845B2 (en) | Solid state lighting devices with cellular arrays and associated methods of manufacturing | |
JP5157081B2 (ja) | 半導体発光素子及び半導体発光素子の製造方法 | |
US20140367727A1 (en) | Light-emitting device having dielectric reflector and method of manufacturing the same | |
US20130193448A1 (en) | Patterned substrate and stacked light emitting diode | |
KR20070104384A (ko) | 반도체 발광 소자 및 그 제법 | |
JP2007294972A (ja) | 発光素子及びその製造方法 | |
TWI611595B (zh) | Led元件 | |
KR20140068798A (ko) | 발광다이오드의 제조방법 | |
JP2019040980A (ja) | 半導体発光素子および半導体発光素子の製造方法 | |
WO2012093601A1 (ja) | エピタキシャル成長用基板およびGaN系LEDデバイス | |
KR20130102341A (ko) | 개선된 광 추출 효율을 갖는 발광 다이오드 및 그것을 제조하는 방법 | |
KR20130065598A (ko) | 반도체 발광 소자의 제조 방법 | |
TWI774759B (zh) | 發光元件及其製造方法 | |
JP2005268734A (ja) | 発光ダイオードおよびその製造方法 | |
JP2008131000A (ja) | 半導体発光素子、半導体発光素子の製造方法及び半導体発光装置 | |
JP2011159650A (ja) | 発光素子 | |
JP2011091251A (ja) | 窒化物半導体発光素子 | |
JP2008053385A (ja) | 窒化物半導体発光ダイオード素子 | |
CN107591463B (zh) | 发光组件及发光组件的制造方法 | |
JP2012094630A (ja) | 半導体発光素子 | |
JP4881492B2 (ja) | 半導体発光素子 | |
US10535515B2 (en) | Method of producing an optoelectronic semiconductor chip and optoelectronic semiconductor chip |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160331 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161122 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161124 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170523 |