JP2005150261A - 多重反射防止構造を備えた発光素子とその製造方法 - Google Patents

多重反射防止構造を備えた発光素子とその製造方法 Download PDF

Info

Publication number
JP2005150261A
JP2005150261A JP2003383064A JP2003383064A JP2005150261A JP 2005150261 A JP2005150261 A JP 2005150261A JP 2003383064 A JP2003383064 A JP 2003383064A JP 2003383064 A JP2003383064 A JP 2003383064A JP 2005150261 A JP2005150261 A JP 2005150261A
Authority
JP
Japan
Prior art keywords
light emitting
transfer layer
emitting element
light
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003383064A
Other languages
English (en)
Other versions
JP4124102B2 (ja
Inventor
Hiroshi Fukushima
博司 福島
Masao Kubo
雅男 久保
Akira Inoue
章 井上
Kenichiro Tanaka
健一郎 田中
Mikio Masui
幹生 桝井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2003383064A priority Critical patent/JP4124102B2/ja
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to CNB2004800311787A priority patent/CN100472824C/zh
Priority to PCT/JP2004/017121 priority patent/WO2005048361A2/en
Priority to AT04799734T priority patent/ATE524837T1/de
Priority to EP04799734A priority patent/EP1683205B1/en
Priority to US10/575,489 priority patent/US7709282B2/en
Priority to TW093134631A priority patent/TWI264834B/zh
Publication of JP2005150261A publication Critical patent/JP2005150261A/ja
Application granted granted Critical
Publication of JP4124102B2 publication Critical patent/JP4124102B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Casting Or Compression Moulding Of Plastics Or The Like (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】発光素子とその製造方法において、発光素子の表面に微細な多重反射防止構造を再現性良く形成して発光効率の向上を図る。
【解決手段】発光素子１は、透明結晶基板２の一方の面に半導体３、４が積層され、透明結晶基板２の他方の面（図の上方）に、発光効率を向上する微細凹凸形状からなる多重反射防止構造が形成されている。発光層に平行な発光素子構成面に、微細凹凸形状を形成する手法として、形成できる凹凸形状のサイズや精度の自由度が大きく、光の波長に対する解像度限界がなく、モールドの加工限界で決まる微細な加工ができ、生産性の向上、低コスト化が可能な、モールドの凹凸形状を転写するエンボス加工、インプリント加工が用いられる。
【選択図】図１

Description

本発明は、多重反射防止構造を備えた発光素子とその製造方法に関する。
従来から、図２５に示すように、サファイア基板（透明結晶基板）９２上に窒化ガリウム系化合物半導体、例えば、ｎ型半導体ＧａＮ層９３，ｐ型半導体ＧａＮ層９４を積層し、電極９５を設けて形成された発光素子が知られている。両半導体の界面に形成された発光層から発せられた光は、通常、互いに平行な複数の材料界面を通過して外部、すなわち図の上方向又は下方向に取り出される。そこで、平行平面間で全反射の繰り返しにより発生する多重反射が、光を外部に取り出す効率を悪くする原因になっている。全反射は、反射面を形成する界面における屈折率の差が大きいほど、入射角に対する許容範囲が狭くなり、発生し易くなる。空気中との間で屈折率差の大きい材料が用いられる発光素子において、多重反射を抑制することは、発光素子の光取り出し効率を高める上で重要である。多重反射抑制乃至防止をする方法として、窒化ガリウム系化合物半導体の最上層の表面９０を非鏡面としたものが知られている。
表面９０を非鏡面にする方法として、母材基板であるサファイヤ基板９２の面方位をＣ軸から０．２〜１．５゜ずらした面に、窒化ガリウム系化合物半導体のエピタキシャル成長を行う方法や、最上層の窒化ガリウム系化合物半導体をエッチング、または研磨する方法が提案されている（例えば、特許文献１参照）。
また、光放出面を非鏡面にする他の方法として、発光素子の光放出面を被覆した透明な樹脂層に凹凸を形成する方法が提案されている。被覆した透明な樹脂層を介して発光素子を透明な基板に接合し、その透明な基板を通して樹脂層にレーザ光を照射し、レーザアブレーションによる凹凸が樹脂層に形成される（例えば、特許文献２参照）。
特開平６−２９１３６８号公報 特開２００２−３６８２８９号公報
しかしながら、上述した結晶面をずらす方法では、粗面化の度合いが低く、発光強度の向上は１０％に留まる。エッチングや研磨により表面を粗らす方法や、レーザアブレーションによる凹凸形成では、発光素子の表面に、形状を制御して所望の再現性と精度が得られる加工をすることは困難である。他の方法として、微細加工と再現性の観点から、光リソグラフィによるパターニングとドライエッチングによる凹凸形状形成の方法があるが、任意の形状の３次元的な凹凸形状の実現は困難であり、また、露光における光の波長に対する解像度の限界による微小凹凸形成の限界がある。
本発明は、上記課題を解消するものであって、簡単な構成により、発光素子や発光素子モジュールの表面に任意形状微細構造の多重反射防止構造を再現性良く制御して形成できる発光素子の製造方法及び発光効率の高い発光素子を提供することを目的とする。
上記課題を達成するために、請求項１の発明は、透明結晶基板上に半導体を積層して形成した発光層を持つ少なくとも１個以上の発光素子を有する基板を切断して個々の発光素子を得る発光素子の製造方法において、エネルギを供給して軟化又は硬化する形状転写用の転写層を前記発光層に平行な発光素子構成面の全面又は一部に形成する転写層形成工程と、前記により形成された転写層に、凹凸形状を有するモールドを用いて凹凸形状を転写する転写工程と、前記により転写された凹凸形状を元に、発光素子上に多重反射を防止する構造を形成する多重反射防止構造形成工程と、を含む発光素子の製造方法である。
請求項２の発明は、請求項１に記載の発光素子の製造方法において、転写層が形成され、さらに多重反射防止構造が形成される発光素子構成面が透明結晶基板を剥離した半導体表面であり、前記透明結晶基板剥離前に、半導体側に基板保持層を設けるものである。
請求項３の発明は、請求項２に記載の発光素子の製造方法において、前記透明結晶基板を剥離した半導体表面に形成される凹凸形状が１０００ｎｍ〜２０００ｎｍピッチの回折格子であり、前記凹凸形状形成面上に、１０μｍ〜５０μｍピッチのプリズム形状を形成するものである。
請求項４の発明は、請求項２に記載の発光素子の製造方法において、半導体がＧａＮであり、透明結晶基板を剥離したＧａＮ表面に転写層として軟化層が塗布され、前記軟化層に転写される凹凸形状が複数個の六角形パターンであり、六角形パターンの凹部に露出したＧａＮの表面に、前記軟化層に転写された凸部をマスクとして用いて、ＧａＮを再成長させて多重反射防止構造となる凹凸形状を形成するものである。
請求項５の発明は、請求項２に記載の発光素子の製造方法において、半導体がＧａＮであり、透明結晶基板を剥離したＧａＮ表面にエネルギを供給し、ＧａＮを軟化して転写層とする場合、圧力が２０気圧以上の窒素雰囲気のもとでＧａＮに凹凸形状を転写するものである。
請求項６の発明は、請求項１に記載の発光素子の製造方法において、モールドが透明モールドであり、転写層を軟化するエネルギを供給する手段がレーザ光であり、転写層材料がレーザ光を吸収しない材料の場合、該転写層材料とモールドの間に、レーザ光を吸収する加熱層を形成するものである。
請求項７の発明は、請求項１に記載の発光素子の製造方法において、転写層を軟化又は硬化するためのエネルギを供給する手段がレーザ光であり、転写層材料とモールドがレーザ光を吸収しない材料の場合、転写層の下地材料に吸収される波長のレーザ光を下地材料に照射し、下地材料の発熱により転写層材料を軟化又は硬化させるものである。
請求項８の発明は、請求項１に記載の発光素子の製造方法において、転写層が硬化時に収縮する材料の場合、転写層材料の領域を形状部と非形状部に分けてエネルギを供給するものである。
請求項９の発明は、透明結晶基板上に半導体を積層して形成した発光層を持つ少なくとも１個以上の発光素子を有する基板を切断して得られる発光素子であって、エネルギを供給して軟化又は硬化する形状転写用の転写層を前記発光層に平行な発光素子構成面の全面又は一部に形成する転写層形成工程と、前記により形成された転写層に凹凸形状を有するモールドを用いて凹凸形状を転写する転写工程と、前記により転写された凹凸形状を元に、発光素子上に多重反射を防止する構造を形成する多重反射防止構造形成工程と、により製造される多重反射防止構造を備えた発光素子である。
請求項１０の発明は、請求項９に記載の多重反射防止構造を備えた発光素子において、前記転写層が形成される発光素子構成面が透明結晶基板を剥離した半導体表面であり、前記透明結晶基板の剥離前に、半導体側に基板保持層を設け、前記透明結晶基板を剥離した半導体表面に形成される凹凸形状が１０００ｎｍ〜２０００ｎｍピッチの回折格子であり、前記凹凸形状形成面上に、１０μｍ〜５０μｍピッチのプリズム形状を形成したものである。
請求項１の発明によれば、エンボス加工やインプリント加工が行える方法である、モールドを用いる方法で凹凸形状を転写層に形成し、その転写形状を元にして、発光素子や発光素子モジュールの表面に微細構造を形成することができるので、発光素子上に設計の自由度の高い方法で多重反射防止構造を形成でき、光取り出し効率の優れた発光素子を製造できる。本発明のモールドを用いる方法によると、任意の形状と寸法の３次元的な凹凸形状を形成でき、また、多重反射防止構造を形成する加工限界は、リソグラフィの露光における光の波長に対する解像度限界と異なり、波長に依存しないモールドの加工限界で決まるものであり、リソグラフィによる以上に微細な加工ができる。また、エッチング、研磨と違い任意の凹凸形状を再現性良く制御して加工することができる。凹凸の形状設計自由度が拡大し、かつ形状精度を向上し、大面積を低コストで処理することが可能となる。機械加工モールドの場合、三角錐、四角錐、矩形等任意の凸形状が可能であり、また、Ｓｉモールドの場合、結晶方位に依存した形状を精度良く作製可能である。これらの組み合わせにより、要求される光学特性に合わせた、任意の凹凸形状が転写でき、発光素子の光取り出し効率向上ができる。また、工程が簡略化でき、低コストで、光取り出し効率を向上できる。
請求項２の発明によれば、基板保持層を設けることで、光取り出し効率向上の阻害要因になっている半導体層と透明結晶基板との間の平滑界面を半導体層を傷つけることなく露出して、半導体表面に直接インプリント加工により凹凸形状を施すことができ、発光素子からの光取り出し効率向上ができる。
請求項３の発明によれば、光放射面に形成した多重反射防止構造の上に形成したプリズム形状の構造により、発光分布を光放射方向（前面）に集光することができ、前面輝度を向上できる。また、プリズム形状の表面に更なるナノ構造（対象波長の１／４程度の周期と高さの構造、例えば周期略１００ｎｍ、高さ１００〜２００ｎｍ）を施すことにより、その面におけるフレネルロスを低減できる。
請求項４の発明によれば、転写した凹凸形状を元にして形成した多重反射防止構造の凹凸形状表面が、結晶成長させた結晶表面になるので、形状精度、表面粗度が良い凹凸形状を再現性よく、作製することができ、光取り出し効率向上ができるだけでなく、製造歩留まり向上もできる。
請求項５の発明によれば、難加工材料であるＧａＮ表面に簡易に微細な凹凸形状を省プロセスで短時間で作製することが可能となり、生産性が向上する。
請求項６の発明によれば、レーザ光のエネルギを吸収しない材料でも、レーザ光による加熱溶融ができ、また、レーザ光により局所的に加熱できるので加熱冷却装置が不要になり、また、高スループットの加工が可能となる。
請求項７の発明によれば、レーザ光のエネルギを吸収しない樹脂を転写層用材料として用いることができる。また、最初に下地との界面で転写層材料が加熱されて界面で溶融接着されるので、安定な処理ができる。
請求項８の発明によれば、硬化又は冷却時に発生する転写層の全体収縮を抑えて応力を分散することができ、微細凹凸形状の変形や破壊をなくすことができる。
請求項９の発明によれば、任意の形状や精度の凹凸形状を元にした多重反射防止構造を備えた発光素子が実現でき、光取り出し効率の向上した発光素子が実現できる。
請求項１０の発明によれば、光取り出し効率の向上に加え、プリズム形状により前面輝度の向上した発光素子が実現できる。
以下、本発明の一実施形態に係る多重反射防止構造を備えた発光素子とその製造方法について、図面を参照して説明する。図１及び図２（ａ）（ｂ）は多重反射防止構造を備えた発光素子を示す。図１に示す発光素子１は、サファイア（Ａｌ２Ｏ３）からなる透明結晶基板２の一方の面にｎ型ＧａＮ半導体３とｐ型ＧａＮ半導体４が順に積層され、それぞれに電極３１、４１が形成され、透明結晶基板２の他方の面（図の上方）には、微細凹凸形状からなる多重反射防止構造２１が形成されている。電極３１、４１を介して両半導体に電圧を印加することにより両半導体３、４の界面部分の発光層からの光のうち、例えば上方に向かう光が照明や表示等の用途に用いられる。発光素子１の製造工程は後述する。
上述の発光素子１では、多重反射防止構造２１が形成されているため、透明結晶基板２の表面上に積層された半導体３、４の発光層から発せられた光は、半導体発光層及び透明結晶基板２を透過し、発光素子１の外部に効率良く取り出される。半導体発光層及び透明結晶基板２の屈折率は、例えば、上述の透明結晶基板２（Ａｌ２Ｏ３）ではｎ＝１．７６８、半導体３、４（ＧａＮ）ではｎ＝２．５、（その他ＧａＡｓではｎ＝３．３〜３．８、ＧａＰではｎ＝３．３１、ＳｉＣ基板ではｎ＝３．１〜４．１）のように、光を取り出される外部側の大気の屈折率略ｎ＝１に比べて大きく、半導体発光層及び透明結晶基板２の内部において、全反射が発生しやすいので、このような多重反射防止構造がない場合、全反射の繰り返しによる多重反射のため外部への光取り出し効率が低下する。
そこで、透明結晶基板と空気の界面に凹凸を形成し、乱反射、または回折させることにより、外部への光取り出し効率を向上したものが発光素子１である。発光素子内部の界面、又は発光素子の外部表面（すなわち空気との界面）、特に発光素子の発光層に平行な発光素子構成面に、凹凸形状を形成する手法として、本発明において、モールド（転写型）の凹凸形状を転写するエンボス加工、インプリント加工が用いられる。エンボス加工、インプリント加工は、圧縮成形技術の微細加工領域への応用であり、形成できる凹凸形状のサイズや精度の自由度が大きく、生産性の向上、低コスト化が可能である。
上述のインプリント加工技術の微細加工の極限として、１９９５年Ｐｒｉｎｃｅｔｏｎ大学のＣｈｏｕらによって提案されたナノインプリント技術は、安価でありながら１０ｎｍ程度の解像度を有する加工技術として知られている。本発明の多重反射防止構造を備えた発光素子とその製造方法において、このようなインプリント加工技術が用いられる。製造方法は、図２に示す発光素子の説明の後で行う。
図２（ａ）に示す発光素子１１は、図１に示した発光素子１における透明結晶基板２を取り除いて現れた半導体３の表面に多重反射防止構造３４を形成したものである。この発光素子１１では、半導体３の面から、透明結晶基板という介在物なしに、光を直接外部に効率よく取り出すことができる。発光素子１１のような構成にするには、保持層７を形成する必要がある。保持層７は、半導体３、４を保持するための樹脂層７と、実装用の実装面電極３２、４２と、実装面電極３２、４２から半導体面電極３１、４１に電流を注入できるように両電極間を導通させる電極導通路３３、４３を備えて形成されている。
また、図２（ｂ）に示す発光素子１１ａは、前述の図２（ａ）に示す発光素子１１において、多重反射防止構造３４として１０００ｎｍ〜２０００ｎｍピッチの回折格子をなす凹凸形状を形成し、さらにその凹凸形状の面の上に、１０μｍ〜５０μｍピッチ（好ましくは１０μｍ〜２０μｍピッチ）のプリズム形状構造５２ａを形成した発光素子である。発光素子１１ａは、光放射面に形成した多重反射防止構造３４の上に形成したプリズム形状構造５２ａにより、発光分布を光放射方向（図の上方）に集光することができ、前面輝度の向上ができる。また、発光素子１１ａのプリズム形状構造５２ａの表面に、更なるナノ構造（対象波長の１／４程度の周期と高さの構造、例えば、周期略１００ｎｍ、高さ１００〜２００ｎｍ）を施すことにより、その面におけるフレネルロスを低減することができる。
次に、前述の発光素子１の製造工程について説明する。図３（ａ）〜（ｆ）は、発光素子１の製造工程を示す。図３（ａ）に示すように、例えばサファイヤ（Ａｌ２Ｏ３）からなる１つの透明結晶基板２の上に、半導体３、４を積層した発光層から成る少なくとも１個以上の発光素子が形成される。透明結晶基板２に、発光素子実装時のハンドリングが可能な厚みの保持層の役目と光学的な役目とを課す場合、透明結晶基板２の表面に多重反射防止構造が形成される。
図３（ｂ）に示すように、透明結晶基板２の上に、凹凸形状を転写する転写層５の材料としてレジスト（例えばＰＭＭＡ；メタクリル樹脂）を略１μｍ厚みにスピンコートし、ＰＭＭＡのガラス転移温度Ｔｇ以上に加熱することにより軟化させる（転写層形成工程）。続いて、図３（ｂ）（ｃ）に示すように、略１μｍピッチの凹凸形状６１を有するモールド６を、４Ｍａの圧力Ｐでプレスして、ＰＭＭＡからなる転写層５に凹凸形状６１を転写する（転写工程）。
その後、ＰＭＭＡが冷却固化した転写層５０からモールド６を離脱させ、図３（ｄ）に示すように、反応性イオンＲによるエッチング（ＲＩＥエッチング）を行い、転写層５０及びその下地までエッチングによる削り取り加工をすると、転写層５０に転写された凹凸形状を元に、発光素子の透明結晶基板２の上に多重反射を防止する構造を形成することができる（多重反射防止構造形成工程）。図３（ｅ）に示すように、透明結晶基板２の表面に凹凸形状からなる多重反射防止構造２１が形成される。この後、一体となっていた複数の発光素子を、基板切断により個片化して、図３（ｆ）に示すように、個々の発光素子１が得られる。
このような、モールドのプレスと、その後のエッチング加工によると、ＣＤ（コンパクトディスク）等を作製するのと同様に安価に大面積（基板全体）の一括加工ができ、多重反射防止構造を備えた発光素子の大量生産が可能となる。また、ピラミッド形状等の略任意の３次元凹凸形状を加工形成することができ、全反射ロスを効果的に低減して発光素子の光取り出し効率を向上することができる。
次に、多重反射防止構造を備えた発光素子の製造工程フローの概要を説明する。図４は、概要工程フローを示す。製造工程は、一部上述したように、まず、半導体を積層して発光層を形成することで、複数の発光素子が透明結晶基板上に形成される（Ｓ１）。続いて、転写層形成工程（Ｓ２）において、（＃１０）転写層材料の配置、（＃２０）転写層材料の軟化が行われる。転写工程（Ｓ３）において、（＃３０）凹凸形状を有するモールドを転写層材料の上に配置、（＃４０）モールドを軟化層に押圧して凹凸転写、（＃５０）軟化層の固化と凹凸形状固定、（＃６０）モールドの転写層材料からの剥離が行われる。
さらに、多重反射防止構造形成工程（Ｓ４）において、（＃７０）凹凸形状を転写した転写層材料の上から下地層までエッチングして下地層に多重反射防止構造が形成される。なお、多重反射防止構造形成工程（Ｓ４）が転写工程（Ｓ３）で完了する場合があり、このときは、（＃７０）ケース２のように、凹凸形状を転写して固定した転写層構造がそのまま多重反射防止構造とされる。また、下地をエッチングして削るのではなく、（＃７０）ケース３のように、凹凸形状を元にして（マスクとして用いて）凹凸形状を成長させて（例えば、結晶成長やＣＶＤ成膜）、多重反射防止構造形成することも行われる。最後に、複数の発光素子が形成された基板を切断して個々の発光素子を得る基板切断による発光素子の個片化が行われる（Ｓ５）。
上述の各工程ステップにおいて、図４に示すように、多重反射防止構造の形成場所や、軟化層材料選択と軟化層形成手段等において種々の選択肢があり得る。また、図４に示す以外の工程組合せや、製造方法を用いることができ、その一部は後述される。
図４をさらに詳細に説明する。転写層形成工程（Ｓ２）の「（＃１０）転写層材料の配置」における、「（＃１１）ケース１、透明結晶基板の上に配置」の例が、前出の図１及び図３に示した発光素子１である。また、「（＃１２）ケース２、透明結晶基板を剥離して半導体表面に配置」の例は、前出の図２（ａ）（ｂ）に示した発光素子１１，１１ａであり、その詳細製造工程は、図９及び図１０により後述される。
「（＃２０）転写層材料の軟化」において、「（＃２１）熱可塑性材料の場合」、固体状態の材料に、例えば、レーザ光による熱や光エネルギを供給して軟化が行われ、「（＃２２）軟材料の場合」、材料配置により軟化が完了する。また、用いられる転写層材料によっては、樹脂の変性等が行われるため、この２通りの軟化方法に限定されるものではない。
転写工程（Ｓ４）の「（＃５０）軟化層を固化、凹凸形状固定」において、「（＃５１）熱可塑性材料の場合」では、冷却して固化され、「（＃５２）熱硬化性材料の場合」では、例えば赤外線領域のレーザ光により加熱して固化され、「（＃５３）光硬化性材料の場合」では、例えば紫外線領域のレーザ光を照射して固化される。
次に、形状転写用のモールドについて説明する。図５は、シリコン（Ｓｉ）製モールドを用いた多重反射防止構造の製造工程を示し、図６は、金属製モールドを用いた場合を示す。図５（ａ）に示すような凹部からなる凹凸形状６１を備えたＳｉ製のモールド６は、凹凸形状パターンが大きい場合、通常の半導体製造工程で作製でき、また、凹部のピッチが１μｍ以下の場合、電子ビーム（ＥＢ）描画等によるパターニングとＫＯＨ液によるエッチングによりＳｉを加工して作製できる。透明結晶基板２の上に設けられた転写層５にモールド６を押圧し、その後、転写層５を硬化させてモールド６を除去すると、図５（ｃ）に示すように、固化した転写層５０の上に転写した凹凸形状５１が得られる。
続いて、図５（ｂ１）に示すように、転写層５０の厚み分ｄをエッチングすると、図５（ｃ）（ｃ１）に示すように、透明結晶基板２に多重反射防止構造２１が形成される。エッチングは、下地の透明結晶基板２が表れるまで、例えば、酸素（Ｏ２）プラズマによる転写層５０のエッチングを行い、その後、転写層５０と透明結晶基板２のエッチング速度の等しい反応性エッチング（ＲＩＥ）を行うことにより、形状転写の忠実度が高い（多重反射防止構造２１が凹凸形状６１を精度良く反映している）加工を、高速に行うことができる。
また、凹凸形状のピッチが１μｍ程度までなら、金属材料を機械加工による切削で、モールドを作製可能である。機械加工の場合、バイトの刃先形状を加工することで、図６（ａ）に示すように、頂角を任意に設定したピラミッド形状の凸部からなる凹凸形状６１を有するモールド６を形成できる。このような凸部を有するモールド６を用いた多重反射防止構造の形成は、図５における説明と同様に行われる。また、前述のＳｉ製モールド６をもとに、電鋳により凹凸が逆転したレプリカモールドを作製して、凸部を有するモールド６を得ることができる。
上述のように、機械加工製のモールドの場合、三角錐、四角錐、矩形等任意の凸形状が可能であり、また、Ｓｉモールドの場合、結晶方位に依存した形状を凹形状を精度良く作製可能である。これらの組み合わせにより、要求光学特性に合わせたモールドを用いて、任意の形状を転写して多重反射防止構造を形成でき、発光光学素子の光取り出し効率向上ができる。
次に、工程を簡略した多重反射防止構造の製造工程を説明する。図７、図８は、多重反射防止構造の製造工程を示す。ここで説明する工程は、前出の図４におけるステップＳ４の「（＃７０）ケース２」に対応する。図７（ａ）に示すように、透明結晶基板２として、サファイア結晶基板（屈折率ｎ＝１．７７）を用いて、その表面に、転写層５として、屈折率ｎ＝１．７程度のポリマ、例えば、三井化学（株）のアンテリオール（ｎ＝１．７４）、又は、無機有機ハイブリッド材料等を塗布する。インプリント加工によりモールド６の凹凸形状６１を、転写層５に転写し、固化すると、図７（ｂ）（ｃ）に示すように、転写層５０に凹凸形状５１が得られる。図８は図７におけるモールドの凹凸形状が違うのみであり、説明は省略する。結晶基板２と転写層５０の屈折率が略等しく設定されているので、凹凸形状５１をそのまま多重反射防止構造とすることができる。この方法によると工程が簡略化でき、低コストで、発光素子の光取り出し効率を向上できる。
次に、前述の発光素子１１の製造工程について説明する。図９（ａ）〜（ｉ）は、発光素子１１の製造工程を示す。前述同様に、図９（ａ）に示すように、透明結晶基板２の上にＧａＮ半導体から成る複数の発光素子が形成される。続いて、図９（ｂ）に示すように、透明結晶基板２と反対側の半導体表面に、樹脂７１と銅箔７２からなる銅貼り積層板（ＲＣＣ：Ｒｅｓｉｎ Ｃｏａｔｅｄ Ｃｕｐｐｅｒ）７０を張り付ける。その後、銅貼り積層板７に対して、通常のプリント基板処理工程であるＶＩＡ形成、パターニング、めっき等を行い、図９（ｃ）に示すように、保持層７を備えた発光素子とする。保持層７は、半導体３、４を保持するための樹脂層７と、実装用の実装面電極３２、４２と、実装面電極３２、４２から半導体面電極３１、４１に電流を注入できるように両電極間を導通させる電極導通路３３、４３を備えて形成されている。保持層７は、面実装用に好適に用いられる。
続いて、図９（ｄ）に示すように、透明結晶基板２を透過して、半導体３に、例えばエキシマレーザ光ＬＢを照射することにより、界面のＧａＮを分解して透明結晶基板２を剥離し、半導体３の表面Ｓを露出させる。透明結晶基板２を剥離したＧａＮ層は、厚みが数μｍと薄く、剥離処理や剥離後の実装処理におけるハンドリング時の破壊防止のために保持層７が用いられる。
透明結晶基板２が剥離・除去されたＧａＮ表面ＳにはＧａが存在する。このＧａは、酸、アルカリ等で洗浄され、ＧａＮ層が露出される。その後、図９（ｅ）〜（ｉ）に示すように、露出したＧａＮ表面にＰＭＭＡやＳＯＧ（Ｓｐｉｎ ｏｎ Ｇｌａｓｓ）等のレジストを塗布し、前出の図３（ａ）〜（ｆ）で説明した処理と同様の処理を行い、発光素子１１が得られる。これらの工程で用いられるモールド６は、例えば、１０００〜２０００ｎｍ周期のピラミッド型の凹凸形状を転写できるモールドであり、機械切削加工で作製した金属モールドでもよく、またエッチング加工したＳｉモールドでもよい。また、それぞれの型の電鍍レプリカモールドを用いてもよい。
次に、前述の発光素子１１ａの製造工程について説明する。図１０（ａ）〜（ｅ）は、発光素子１１ａの製造工程を示す。図１０（ａ）に示す発光素子は、前述の図９（ｈ）に示す工程における（切断前の）発光素子１１である。この切断前の発光素子１１に対して、図１０（ｂ）に示すように、多重反射防止構造の形成された半導体３の表面上に、転写層５を形成する。続いて、図１９（ｂ）（ｃ）に示すように、凹凸形状６２を有するモールド６を転写層５に押圧する。凹凸形状６２は、下記のプリズム形状の反転型になっている。転写層５が固化すると、図１０（ｄ）に示すように、プリズム形状５２ａを備えた（切断前の）発光素子が得られ、これを切断して、図１０（ｅ）に示すように発光素子１１ａがえられる。
発光素子１１ａの多重反射防止構造３４及びプリズム形状５２ａは、それぞれを形成するモールドの凹凸形状を所要の形状に設定して、それぞれ１０００ｎｍ〜２０００ｎｍピッチの回折格子状の凹凸形状、及び１０μｍ〜５０μｍピッチのプリズム形状、好ましくは１０μｍ〜２０μｍピッチのプリズム形状とすることができる。
次に、前述のプリズム形状５２ａの表面におけるナノ構造について説明する。図１１は、プリズム形状部のナノ構造を示し、図１２（ａ）（ｂ）は、ナノ構造形成に用いられるタングステン薄膜のＳＥＭ写真を示す。図１１に示すように、プリズム形状５２ａの表面には、周期が略１００ｎｍ、高さが１００〜２００ｎｍであるナノ構造５３からなる無反射層が形成されている。この、ナノ構造５３は、プリズム形状を形成するためのモールド内表面にタングステン（Ｗ）をスパッタ蒸着し、このモールドを用いてタングステン薄膜形状の凹凸形状を転写して形成される。Ａｒプラズマを用いてタングステンをスパッタ蒸着する場合、Ａｒガス圧によってタングステン膜質制御をすることができる。例えばプラズマ生成条件（５００Ｗ、９０ｍＴｏｒｒ）において、図１２（ａ）（ｂ）に示すように、１００ｎｍオーダーの柱状構造のタングステン膜が得られる。また、そのタングステン膜表面の凹凸形状も、１００ｎｍオーダーとなり、その凹凸形状をモールド内表面に形成することで、ナノ構造をプリズム形状表面に転写して無反射ナノ構造を形成することができる。
次に、エッチングではなく結晶成長により多重反射防止構造を形成する方法について説明する。図１３は、結晶成長による多重反射防止構造の形成工程を示す。ここで説明する工程は、前出の図４におけるステップＳ４の「（＃７０）ケース３」に対応する。この方法は、例えば、発光層を形成する半導体がＧａＮの場合に適用される。図１３（ａ）に示すように、透明結晶基板を剥離した半導体（ＧａＮ）３の表面に、転写層５としてＳＯＧが１００ｎｍの厚さに塗布される。続いて、複数個の六角形パターンの凹凸形状６３を有するモールド６を用いて、転写層５に六角形パターンがナノインプリント法で形状転写され、固化されて、図１３（ｂ）に示すように、転写層５０に開口した六角形パターン５３が形成される。
この六角形パターン５３の形状寸法は、例えば、パターン間の隙間ｄ１＝１００ｎｍ、１つのパターンにおける対向辺の間隔ｄ２＝１０００〜２０００ｎｍである。六角形パターン５３の凹部は、酸素イオンＲによるＲＩＥでＳＯＧ残渣をエッチング除去することにより、ＧａＮ表面が露出される。六角形パターン５３の凹部に露出したＧａＮ（半導体３）の表面に、転写層５０をマスクとして用いて、ＭＯＰＶＥ／ＭＯＣＶＤによるＧａＮの結晶成長を行う。成長するＧａＮ結晶は、ＧａＮの六方晶結晶構造を反映して、図１３（ｃ）に示すように、高さが略１０００〜２０００ｎｍの六角錐形状となる。
続いて、ＳＯＧによる転写層（ＳｉＯ２）５０をふっ酸（ＨＦ）でエッチング除去して、図１３（ｄ）に示すように、ＧａＮ半導体３と一体となった六角錐形状の凹凸形状３０からなる多重反射防止構造が得られる。凹凸形状の表面が、結晶表面になるので、形状精度、表面粗度が良い凹凸形状を再現性よく、作製することができ、また下地ＧａＮと同一の材質で構成されているので屈折率の差がなく、光取り出し効率向上に寄与するだけでなく、歩留まり向上にも寄与する。
次に、半導体そのものを転写層とする多重反射防止構造形成方法について説明する。図１４は、用いられるモールドと凹凸形状が形成された半導体を示し、図１５（ａ）〜（ｄ）はその製造工程を示し、図１６は製造工程のフローを示す。この方法は、例えば、発光層を形成する半導体がＧａＮの場合に適用される。透明結晶基板を剥離したＧａＮ表面にエネルギを供給し、ＧａＮを軟化して転写層として用いられる。この場合、圧力が２０気圧以上の窒素雰囲気のもとで転写処理が行われる。モールド６は、透明な材質、すなわち石英で形成され、図１４（ａ）（ｂ）に示すように、凹部からなる凹凸形状６１を有し、従って、半導体３にピラミッド状の凹凸形状３４が形成される。以下に、各工程を順に説明する。
透明結晶基板への半導体（ＧａＮ）積層が行われ（Ｓ１１）、転写層形成工程（Ｓ１２）において、透明結晶基板が剥離される。図１５（ａ）に示すように、剥離された半導体３は、凹凸形状を有するモールド６と共にプロセス容器Ｃに封入される。次に、図１５（ｂ）に示すように、モールド６を透過して、エキシマレーザ光ＬＢが半導体３の表面に照射される。レーザ光ＬＢの照射により、半導体（ＧａＮ）３の表面が溶融・軟化する。ＧａＮは、窒素解離圧が高いため、常圧下で高温にすると窒素が抜け出て分解してしまうので、溶融状態にすることができない。そこで、ＧａＮを溶融・軟化状態にするには、２０気圧以上の窒素雰囲気のもとで、１６００℃以上に加熱する。２０気圧以上にすることで、ＧａＮがＧａとＮ２に分解せず、溶融状態となる。
続いて、転写工程（Ｓ１３）において、図１５（ｃ）に示すように、モールド６に圧力Ｐを加えて、溶融したＧａＮに押圧する。次に、溶融したＧａＮの冷却と固化の後、図１５（ｄ）に示すように、モールドを固化したＧａＮ（半導体３）から剥離して、モールド６の凹凸形状６１を転写した半導体３が得られる。この状態で、多重反射防止構造形成工程（Ｓ１４）が完了する。
上述の工程において、窒素雰囲気の圧力を下げる方策として、石英モールド６とＧａＮの界面に、ＮａにＣａを添加したフラックスを配置させてＧａＮ溶融時のＮ抜けを抑制する方法や、プラズマ、ラジカルガン等により窒素ラジカル、イオンの導入、あるいは、解離し易いＮＨ４等の導入による窒素のＧａへの溶け込み支援の方法を用いることができる。
次に、上記同様にＧａＮに直接形状転写を行う場合に、モールドに窒素閉じ込め効果を行わせる方法について説明する。図１７は、用いられるモールドと凹凸形状が形成された半導体を示し、図１８（ａ）〜（ｄ）はその製造工程を示す。ここで用いるモールド６ａは、前出の図１４（ａ）のモールド６に対して、窒素閉じ込め用の枠体６４を設けたものである。図１８に示す工程は、前出の図１５と同様の工程であるが、用いるモールドの形状が異なっている。そこで、図１８（ｂ）（ｃ）に示すように、モールド６ａで閉じた空間６５を作製し、Ｇａと分解したＮ２をその微小空間６５に閉じこめることができる。この状態で、２ＭＰａ（略２０気圧）以上の圧力Ｐでプレスするとともに、レーザ光による加熱で、微小空間のみを高温・高圧状態に保持できる。窒素を閉じ込められなかった部分では、図１８（ｃ）（ｄ）に示すように、単体のＧａ金属３６が発生する。後工程でこのＧａ金属３６を除去して、図１８（ｅ）に示すように、モールド６ａの凹凸形状６１を転写した半導体３が得られる。
次に、転写層材料の加熱方法について説明する。図１９（ａ）〜（ｅ）及び図２０（ａ）〜（ｇ）は、加熱層を用いた転写工程を示す。ここに示す加熱方法は、モールド６が透明モールドであり、転写層８を軟化するエネルギを供給する手段がレーザ光ＬＢであり、転写層８の材料がレーザ光ＬＢを吸収しない材料の場合の加熱方法である。図１９に示す方法においては、転写層８の材料とモールド６の間に、レーザ光ＬＢを吸収する加熱層８０が配置される。図１９（ａ）に示す加熱層８０として、例えば、銅薄膜（Ｃｕ、膜厚１００ｎｍ）を形成する。この加熱層８０は、図１９（ｃ）に示すように、モールド６で形状変化され、また、図１９（ｅ）に示す転写工程完了までに、又は、後続する多重反射防止構造形成工程において、ＲＩＥで除去される。このような加熱層８０を用いると、レーザ光を吸収しない材料でも、レーザ光により加熱溶融ができ、また、レーザ光による局所加熱の利便性により加熱冷却装置が不要になり、高スループットで加工できる。
また、図２０に示す加熱方法においては、透明なモールド６の下部、すなわち転写層８の材料に接する側に、加熱層Ｍが形成される。この加熱層Ｍは、タングステン、タンタル、炭素等の高耐熱かつレーザ光吸収の材料を蒸着して形成される。図２０（ｄ）に示すように、レーザ光ＬＢを透明モールド６を透過して照射すると、加熱層Ｍでレーザ光のエネルギが吸収されて、モールド６の先端表面を昇温することができる。図２０（ｄ）（ｅ）に示すように、部分的に昇温したモールド６により溶融した転写層８１を形成して、モールド６の凹凸形状を転写することができる。モールド６、及び転写層８の材料が絶縁体であり、かつ、加熱層が導電性の場合、レーザ光照射だけでなく、加熱層Ｍへの通電による抵抗加熱を用いることができる。
次に、さらに他の転写層材料の加熱方法について説明する。図２１（ａ）〜（ｆ）及び図２２（ａ）〜（ｆ）は、半導体３の加熱による転写層８の加熱を行う多重反射防止構造の製造工程を示す。ここに示す加熱方法は、転写層８を軟化又は硬化するためのエネルギを供給する手段がレーザ光ＬＢであり、転写層８とモールド６がレーザ光ＬＢを吸収しない材料の場合、転写層８の下地材料に吸収される波長のレーザ光を下地材料に照射し、下地材料の発熱により転写層８を軟化又は硬化させる加熱方法である。
まず図２１において、転写層８は、熱可塑性のアクリル樹脂、ポリエステル樹脂、ポリアミド樹脂などのレジストであり、下地材料は透明結晶基板に形成した発光素子から透明基板を除去した半導体３であり、レーザ光ＬＢは、近赤外、可視領域、近紫外の波長領域のレーザ光であり、例えば、ＹＡＧ、半導体レーザ、高調波ＹＡＧ、エキシマレーザなどが用いられる。
図２１（ａ）（ｂ）に示すように、半導体３の上に転写層８の材料、及びモールド６を配置する。そして、図２１（ｃ）に示すように、レーザ光ＬＢを照射すると、モールド６及び転写層８を透過して下地の半導体３の表面が加熱され、その加熱層３７からの熱によって溶融した転写層８１が形成される。レーザ光ＬＢによる加熱は、半導体３の上層表面のみ加熱するように行われ、また、転写層８のガラス転移温度Ｔｇ以上かつ半導体３の融解温度以下に温度制御して行われる。以下、図２１（ｅ）（ｆ）において、前述のいずれかと同様に処理が行われて、多重反射防止構造の形成された半導体３が得られる。
また、図２２に示す加熱方法は、２種類のレーザ光ＬＢ、ＬＢ２を用いる方法であり、レーザ光ＬＢは、図２２（ｂ）に示すように、転写層８には吸収されないが、下地の半導体３には吸収されるものであり、半導体３の加熱により、転写層８の下部に溶融した転写層８１を形成して、半導体３と転写層８を接着固定するのに用いられる。
また、レーザ光ＬＢ２は、転写層８に吸収されるものであり、図２２（ｃ）に示すように、半導体３に接着個体された転写層を加熱・溶融するのに用いられる。以下、図２２（ｄ）〜（ｆ）において前述のいずれかと同様の処理が行われる。このよな加熱方法は、転写層８の厚みがμｍオーダと比較的厚い場合に、転写層を安定に一様に加熱するのに有用である。
次に、複数の発光素子を大面積の基板上に形成する場合の、転写層の溶融／硬化について説明する。図２３（ａ）は、例えば、２１個の発光素子を形成する基板Ｗを示し、図２３（ｂ）〜（ｆ）、及び図２４（ａ）〜（ｆ）は多重反射防止構造形成工程を示す。ここで説明する方法は、転写層８が硬化時に収縮する材料の場合、転写層８の材料の領域を形状部と非形状部に分けてエネルギを供給して、硬化及び冷却時に発生する転写層の全体収縮による、微細凹凸形状の変形、破壊を防止するための、転写層８の処理に関する。
図２３（ａ）に示す基板Ｗの全面に転写層が配置される場合、転写層の領域が、発光素子の形成される形状部Ａ１と、発光素子の配置されない隙間などの非形状部Ａ２とに区分される。図２３（ｂ）（ｃ）に示される転写層８が、熱可塑性樹脂の場合、透明なモールド６を通して、転写層８が吸収する波長のレーザ光ＬＢを、形状部Ａ１部分の転写層８にのみ照射して、軟化した転写層８１とする。モールド６は、非形状部Ａ２に対応した凹部を有しており、この部分に軟化していない転写層８を避けることができ、図２３（ｄ）に示すように、モールドを押圧して、形状転写を行うことができる。以下、図２３（ｅ）（ｆ）において前述のいずれかと同様の処理が行われる。
上述のような転写層８の処理を行うと、複数個の形状部が持つ大面積のモールド６で、大面積（ウエハ単位）に対して形状転写を行う場合に、形状精度確保と歩留まり確保に有効である。転写層８の材料は、熱可塑性のアクリル樹脂、ポリエステル樹脂、ポリアミド樹脂などのレジストが用いられ、レーザ光は、遠赤外領域の波長光、例えば、ＣＯ２レーザ光などを用いることができる。
また、図２４（ａ）に示すように、転写層５が軟化状態の熱硬化性樹脂の場合、図２４（ｂ）に示すようにモールドを押圧して、図２４（ｃ）に示すように、まず、非形状部Ａ２に対応する転写層５にレーザ光ＬＢを照射して固化した転写層５１とする。続いて、図２４（ｄ）に示すように、形状部Ａ１に対応する転写層にレーザ光ＬＢを照射して固化した転写層５１とする。以下、図２４（ｅ）（ｆ）において前述のいずれかと同様の処理が行われる。
上述のような転写層５の処理を行うと、前記同様に、複数個の形状部が持つ大面積のモールド６で、大面積（ウエハ単位）に対して形状転写を行う場合に、形状精度確保と歩留まり確保に有効である。転写層５の材料は、熱硬化性のエポキシ樹脂やフェノール樹脂などが用いられ、レーザ光は、遠赤外領域の波長光、例えば、ＣＯ２レーザ光などを用いることができる。
また、転写層５が軟化状態の紫外線（ＵＶ）硬化性樹脂の場合、上記の熱光仮性樹脂の場合と同様に処理を行うことができる。転写層５の材料は、ＵＶ硬化性アクリレートやＵＶ光化成エポキシ樹脂などが用いられ、レーザ光は、紫外線波長領域のレーザ光が用いられる。なお、本発明は、上記構成に限られることなく種々の変形が可能である。
本発明の一実施形態に係る多重反射防止構造を備えた発光素子の断面図。 （ａ）（ｂ）は本発明の他の一実施形態に係る多重反射防止構造を備えた発光素子の断面図。 （ａ）〜（ｆ）は本発明の一実施形態に係る発光素子の製造工程を示す断面図。 本発明に係る発光素子の製造方法の概要工程フロー図。 （ａ）〜（ｃ）は本発明の一実施形態に係るモールドを用いた発光素子の多重反射防止構造の製造工程を示す斜視図、（ｂ１）は（ｂ）における断面図、（ｃ１）は（ｃ）における断面図。 （ａ）〜（ｃ）は本発明の一実施形態に係るモールドを用いた発光素子の多重反射防止構造の製造工程を示す斜視図、（ｂ１）は（ｂ）における断面図、（ｃ１）は（ｃ）における断面図。 （ａ）（ｂ）は本発明の一実施形態に係る発光素子の多重反射防止構造の製造工程を示す斜視図、（ｃ）は（ｂ）における断面図。 （ａ）（ｂ）は本発明の一実施形態に係る発光素子の多重反射防止構造の製造工程を示す斜視図、（ｃ）は（ｂ）における断面図。 （ａ）〜（ｉ）は本発明の一実施形態に係る発光素子の製造工程における断面図。 （ａ）〜（ｆ）は本発明の一実施形態に係る発光素子の製造工程における断面図。 本発明の一実施形態に係る発光素子の断面図とプリズム形状部分の拡大断面図。 （ａ）（ｂ）は本発明の一実施形態に係る発光素子のナノ構造形成に用いられるタングステン薄膜層の拡大写真。 （ａ）〜（ｄ）は本発明の一実施形態に係る発光素子の多重反射防止構造の製造工程を示す斜視図。 （ａ）は本発明の発光素子の製造に用いられるモールドの斜視図、（ｂ）同モールドを用いて形状転写された半導体の斜視図。 （ａ）〜（ｄ）は本発明の一実施形態に係る発光素子の多重反射防止構造の製造工程を示す斜視図。 図１３に示した本発明の発光素子の製造工程のフロー図。 （ａ）は本発明の発光素子の製造に用いられるモールドの斜視図、（ｂ）同モールドを用いて形状転写された半導体の斜視図。 （ａ）〜（ｅ）は本発明の一実施形態に係る発光素子の多重反射防止構造の製造工程を示す斜視図。 （ａ）〜（ｅ）は本発明の一実施形態に係る発光素子の多重反射防止構造の製造工程の転写工程までを示す斜視図。 （ａ）〜（ｇ）は本発明の一実施形態に係る発光素子の多重反射防止構造の製造工程の転写工程までを示す斜視図。 （ａ）〜（ｆ）は本発明の一実施形態に係る発光素子の多重反射防止構造の製造工程を示す斜視図。 （ａ）〜（ｆ）は本発明の一実施形態に係る発光素子の多重反射防止構造の製造工程を示す斜視図。 （ａ）は本発明の一実施形態に係る発光素子が形成される基板の平面図、（ｂ）〜（ｆ）は同基板上の発光素子に多重反射防止構造を形成する製造工程を示す断面図。 （ａ）〜（ｆ）は本発明の一実施形態に係る発光素子の多重反射防止構造の製造工程を示す斜視図。 従来の発光素子の断面図。
符号の説明
１，１１，１１ａ 発光素子
２ 透明結晶基板
３，４ 半導体
５，８ 転写層
６ モールド
３０，３４，５１，６１ 凹凸形状
７ 基板保持層
２１，５１，５２ 多重反射防止構造
５２ａ プリズム形状
８０ 加熱層
ＬＢ レーザ光
Ａ１ 形状部
Ａ２ 非形状部
Ｍ 加熱層

Claims (10)

  1. 透明結晶基板上に半導体を積層して形成した発光層を持つ少なくとも１個以上の発光素子を有する基板を切断して個々の発光素子を得る発光素子の製造方法において、
    エネルギを供給して軟化又は硬化する形状転写用の転写層を前記発光層に平行な発光素子構成面の全面又は一部に形成する転写層形成工程と、
    前記により形成された転写層に、凹凸形状を有するモールドを用いて凹凸形状を転写する転写工程と、
    前記により転写された凹凸形状を元に、発光素子上に多重反射を防止する構造を形成する多重反射防止構造形成工程と、を含むことを特徴とする発光素子の製造方法。
  2. 前記転写層が形成され、さらに多重反射防止構造が形成される発光素子構成面が透明結晶基板を剥離した半導体表面であり、
    前記透明結晶基板剥離前に、半導体側に基板保持層を設けることを特徴とする請求項１に記載の発光素子の製造方法。
  3. 前記透明結晶基板を剥離した半導体表面に形成される凹凸形状が１０００ｎｍ〜２０００ｎｍピッチの回折格子であり、前記凹凸形状形成面上に、１０μｍ〜５０μｍピッチのプリズム形状を形成することを特徴とする請求項２に記載の発光素子の製造方法。
  4. 半導体がＧａＮであり、透明結晶基板を剥離したＧａＮ表面に転写層として軟化層が塗布され、前記軟化層に転写される凹凸形状が複数個の六角形パターンであり、六角形パターンの凹部に露出したＧａＮの表面に、前記軟化層に転写された凸部をマスクとして用いて、ＧａＮを再成長させて多重反射防止構造となる凹凸形状を形成することを特徴とする請求項２に記載の発光素子の製造方法。
  5. 半導体がＧａＮであり、透明結晶基板を剥離したＧａＮ表面にエネルギを供給し、ＧａＮを軟化して転写層とする場合、圧力が２０気圧以上の窒素雰囲気のもとでＧａＮに凹凸形状を転写することを特徴とする請求項２に記載の発光素子の製造方法。
  6. モールドが透明モールドであり、転写層を軟化するエネルギを供給する手段がレーザ光であり、転写層材料がレーザ光を吸収しない材料の場合、該転写層材料とモールドの間に、レーザ光を吸収する加熱層を形成することを特徴とする請求項１に記載の発光素子の製造方法。
  7. 転写層を軟化又は硬化するためのエネルギを供給する手段がレーザ光であり、転写層材料とモールドがレーザ光を吸収しない材料の場合、転写層の下地材料に吸収される波長のレーザ光を下地材料に照射し、下地材料の発熱により転写層材料を軟化又は硬化させることを特徴とする請求項１に記載の発光素子の製造方法。
  8. 転写層が硬化時に収縮する材料の場合、転写層材料の領域を形状部と非形状部に分けてエネルギを供給することを特徴とする請求項１に記載の発光素子の製造方法。
  9. 透明結晶基板上に半導体を積層して形成した発光層を持つ少なくとも１個以上の発光素子を有する基板を切断して得られる発光素子であって、
    エネルギを供給して軟化又は硬化する形状転写用の転写層を前記発光層に平行な発光素子構成面の全面又は一部に形成する転写層形成工程と、
    前記により形成された転写層に凹凸形状を有するモールドを用いて凹凸形状を転写する転写工程と、
    前記により転写された凹凸形状を元に、発光素子上に多重反射を防止する構造を形成する多重反射防止構造形成工程と、により製造されることを特徴とする多重反射防止構造を備えた発光素子。
  10. 前記転写層が形成される発光素子構成面が透明結晶基板を剥離した半導体表面であり、
    前記透明結晶基板の剥離前に、半導体側に基板保持層を設け、
    前記透明結晶基板を剥離した半導体表面に形成される凹凸形状が１０００ｎｍ〜２０００ｎｍピッチの回折格子であり、前記凹凸形状形成面上に、１０μｍ〜５０μｍピッチのプリズム形状を形成したことを特徴とする請求項９に記載の多重反射防止構造を備えた発光素子。
JP2003383064A 2003-11-12 2003-11-12 多重反射防止構造を備えた発光素子とその製造方法 Expired - Fee Related JP4124102B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2003383064A JP4124102B2 (ja) 2003-11-12 2003-11-12 多重反射防止構造を備えた発光素子とその製造方法
PCT/JP2004/017121 WO2005048361A2 (en) 2003-11-12 2004-11-11 A method for producing a light-emitting device
AT04799734T ATE524837T1 (de) 2003-11-12 2004-11-11 Verfahren zur herstellung eines lichtemittierenden bauelements
EP04799734A EP1683205B1 (en) 2003-11-12 2004-11-11 A method for producing a light-emitting device
CNB2004800311787A CN100472824C (zh) 2003-11-12 2004-11-11 发光元件的生产方法
US10/575,489 US7709282B2 (en) 2003-11-12 2004-11-11 Method for producing a light emitting device
TW093134631A TWI264834B (en) 2003-11-12 2004-11-12 A method for producing a light-emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003383064A JP4124102B2 (ja) 2003-11-12 2003-11-12 多重反射防止構造を備えた発光素子とその製造方法

Publications (2)

Publication Number Publication Date
JP2005150261A true JP2005150261A (ja) 2005-06-09
JP4124102B2 JP4124102B2 (ja) 2008-07-23

Family

ID=34587280

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003383064A Expired - Fee Related JP4124102B2 (ja) 2003-11-12 2003-11-12 多重反射防止構造を備えた発光素子とその製造方法

Country Status (7)

Country Link
US (1) US7709282B2 (ja)
EP (1) EP1683205B1 (ja)
JP (1) JP4124102B2 (ja)
CN (1) CN100472824C (ja)
AT (1) ATE524837T1 (ja)
TW (1) TWI264834B (ja)
WO (1) WO2005048361A2 (ja)

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007116803A (ja) * 2005-10-19 2007-05-10 Seiko Epson Corp 静電アクチュエータ、液滴吐出ヘッド、液滴吐出装置、デバイス、静電アクチュエータの製造方法、液滴吐出ヘッドの製造方法、液滴吐出装置の製造方法およびデバイスの製造方法
JP2007142277A (ja) * 2005-11-21 2007-06-07 Matsushita Electric Works Ltd 発光素子の製造方法
JP2007173579A (ja) * 2005-12-22 2007-07-05 Matsushita Electric Works Ltd 半導体発光素子およびその製造方法
JP2007184615A (ja) * 2006-01-09 2007-07-19 Mediana Electronic Co Ltd 複合波長の光を発生する発光ダイオード素子
JP2007294771A (ja) * 2006-04-26 2007-11-08 Koito Mfg Co Ltd 車両用灯具ユニット
JP2008066557A (ja) * 2006-09-08 2008-03-21 Matsushita Electric Ind Co Ltd 半導体発光装置および半導体発光装置の製造方法
JP2008181910A (ja) * 2007-01-23 2008-08-07 Mitsubishi Chemicals Corp ＧａＮ系発光ダイオード素子の製造方法
JP2009500872A (ja) * 2005-07-11 2009-01-08 ルミネイション リミテッド ライアビリティ カンパニー 光抽出が改善したレーザリフトオフｌｅｄ
JP2009130027A (ja) * 2007-11-21 2009-06-11 Sanken Electric Co Ltd 半導体発光素子用ウエーハの粗面化方法及び半導体発光素子
JP2011134804A (ja) * 2009-12-22 2011-07-07 Showa Denko Kk 半導体発光素子の製造方法および半導体積層基板
JP2012199174A (ja) * 2011-03-23 2012-10-18 Stanley Electric Co Ltd 深紫外光源
KR101257872B1 (ko) * 2006-07-26 2013-04-23 엘지전자 주식회사 발광 소자 및 그 제조방법
JP2013222925A (ja) * 2012-04-19 2013-10-28 Asahi Kasei Corp Ｌｅｄ用基板及びその製造方法
JP2014187397A (ja) * 2006-11-15 2014-10-02 Regents Of The Univ Of California テクスチャ化された蛍光体変換層を有する発光ダイオード
JP2014526799A (ja) * 2011-09-06 2014-10-06 センサー エレクトロニック テクノロジー インコーポレイテッド 層成長のためのパターンを有する基板の設計
JP2014229648A (ja) * 2013-05-20 2014-12-08 シャープ株式会社 半導体発光素子
JP2015503849A (ja) * 2012-01-10 2015-02-02 コーニンクレッカ フィリップス エヌ ヴェ 選択的な領域粗化による制御されたｌｅｄ光出力
GR1008582B (el) * 2014-07-31 2015-10-06 Ιδρυμα Τεχνολογιας Και Ερευνας (Ιτε), Διαμορφωσεις αποδομησης υποστρωματος sic και κατασκευη συσκευων διοδων εκπομπης φωτος
JP2015216396A (ja) * 2015-07-16 2015-12-03 株式会社東芝 半導体発光装置及び発光装置
KR101795029B1 (ko) 2011-04-25 2017-11-07 엘지이노텍 주식회사 뷰 각도를 증가시키기 위한 광소자 패키지
JP2018029112A (ja) * 2016-08-17 2018-02-22 株式会社ディスコ 発光ダイオードチップの製造方法及び発光ダイオードチップ
JP2018029114A (ja) * 2016-08-17 2018-02-22 株式会社ディスコ 発光ダイオードチップの製造方法及び発光ダイオードチップ
JP2018029113A (ja) * 2016-08-17 2018-02-22 株式会社ディスコ 発光ダイオードチップの製造方法
JP2018046064A (ja) * 2016-09-12 2018-03-22 株式会社ディスコ 発光ダイオードチップの製造方法及び発光ダイオードチップ
JP2018046065A (ja) * 2016-09-12 2018-03-22 株式会社ディスコ 発光ダイオードチップの製造方法及び発光ダイオードチップ
JP2018046066A (ja) * 2016-09-12 2018-03-22 株式会社ディスコ 発光ダイオードチップの製造方法
JP2018046067A (ja) * 2016-09-12 2018-03-22 株式会社ディスコ 発光ダイオードチップの製造方法及び発光ダイオードチップ
JP2018046068A (ja) * 2016-09-12 2018-03-22 株式会社ディスコ 発光ダイオードチップの製造方法
US10032956B2 (en) 2011-09-06 2018-07-24 Sensor Electronic Technology, Inc. Patterned substrate design for layer growth
US10454010B1 (en) 2006-12-11 2019-10-22 The Regents Of The University Of California Transparent light emitting diodes
US11592166B2 (en) 2020-05-12 2023-02-28 Feit Electric Company, Inc. Light emitting device having improved illumination and manufacturing flexibility
US11876042B2 (en) 2020-08-03 2024-01-16 Feit Electric Company, Inc. Omnidirectional flexible light emitting device

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2264798B1 (en) 2003-04-30 2020-10-14 Cree, Inc. High powered light emitter packages with compact optics
US7534633B2 (en) 2004-07-02 2009-05-19 Cree, Inc. LED with substrate modifications for enhanced light extraction and method of making same
WO2007031929A1 (en) * 2005-09-16 2007-03-22 Koninklijke Philips Electronics N.V. Method for manufacturing led wafer with light extracting layer
KR100703216B1 (ko) * 2006-02-21 2007-04-09 삼성전기주식회사 발광다이오드 패키지의 제조 방법
WO2007145103A1 (en) * 2006-06-14 2007-12-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
SG140473A1 (en) * 2006-08-16 2008-03-28 Tinggi Tech Private Ltd Improvements in external light efficiency of light emitting diodes
US20100224890A1 (en) * 2006-09-18 2010-09-09 Cree, Inc. Light emitting diode chip with electrical insulation element
KR101506356B1 (ko) 2007-01-22 2015-03-26 크리, 인코포레이티드 외부적으로 상호연결된 발광 장치의 어레이를 사용하는 조명 장치 및 그 제조 방법
JP2010517273A (ja) 2007-01-22 2010-05-20 クリー レッド ライティング ソリューションズ、インコーポレイテッド フォールト・トレラント発光体、フォールト・トレラント発光体を含むシステムおよびフォールト・トレラント発光体を作製する方法
US8021904B2 (en) 2007-02-01 2011-09-20 Cree, Inc. Ohmic contacts to nitrogen polarity GaN
JP5078488B2 (ja) * 2007-03-05 2012-11-21 富士フイルム株式会社 発光素子およびその製造方法ならびに光学素子およびその製造方法
TWI357886B (en) 2007-08-13 2012-02-11 Epistar Corp Stamp having nanometer scale structure and applica
US11114594B2 (en) * 2007-08-24 2021-09-07 Creeled, Inc. Light emitting device packages using light scattering particles of different size
US8368100B2 (en) * 2007-11-14 2013-02-05 Cree, Inc. Semiconductor light emitting diodes having reflective structures and methods of fabricating same
US8536584B2 (en) 2007-11-14 2013-09-17 Cree, Inc. High voltage wire bond free LEDS
US9634191B2 (en) 2007-11-14 2017-04-25 Cree, Inc. Wire bond free wafer level LED
US9431589B2 (en) * 2007-12-14 2016-08-30 Cree, Inc. Textured encapsulant surface in LED packages
CN101487974B (zh) * 2008-01-17 2013-06-12 晶元光电股份有限公司 一种纳米级印模结构及其在发光元件上的应用
JP2009218569A (ja) * 2008-02-13 2009-09-24 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体からなる発光素子とその製造方法
US8384115B2 (en) * 2008-08-01 2013-02-26 Cree, Inc. Bond pad design for enhancing light extraction from LED chips
US8633501B2 (en) 2008-08-12 2014-01-21 Epistar Corporation Light-emitting device having a patterned surface
JP5359154B2 (ja) * 2008-09-26 2013-12-04 住友電気工業株式会社 回折格子の形成方法および分布帰還型半導体レーザの製造方法
JP2010109015A (ja) * 2008-10-28 2010-05-13 Panasonic Electric Works Co Ltd 半導体発光素子の製造方法
DE102009008223A1 (de) * 2009-02-10 2010-08-12 Osram Opto Semiconductors Gmbh Verfahren zur Strukturierung einer Halbleiteroberfläche und Halbleiterchip
KR101747978B1 (ko) * 2009-03-31 2017-06-15 도판 인사츠 가부시키가이샤 Ｅｌ 패널 및 그것을 이용한 조명 장치 및 표시 장치
US9093293B2 (en) 2009-04-06 2015-07-28 Cree, Inc. High voltage low current surface emitting light emitting diode
US8476668B2 (en) * 2009-04-06 2013-07-02 Cree, Inc. High voltage low current surface emitting LED
US8741715B2 (en) * 2009-04-29 2014-06-03 Cree, Inc. Gate electrodes for millimeter-wave operation and methods of fabrication
DE102009023355A1 (de) 2009-05-29 2010-12-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
US8772805B2 (en) 2010-03-31 2014-07-08 Seoul Viosys Co., Ltd. High efficiency light emitting diode and method for fabricating the same
DE102010020162A1 (de) * 2010-05-11 2011-11-17 Osram Opto Semiconductors Gmbh Verfahren zur Strukturierung eines Strahlungsauskoppelelements
US9070851B2 (en) 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
US8455882B2 (en) 2010-10-15 2013-06-04 Cree, Inc. High efficiency LEDs
JP2012124257A (ja) * 2010-12-07 2012-06-28 Toshiba Corp 半導体発光素子及びその製造方法
WO2012164456A1 (en) * 2011-06-01 2012-12-06 Koninklijke Philips Electronics N.V. Method of attaching a light emitting device to a support substrate
CN103009845A (zh) * 2011-09-20 2013-04-03 大亚科技股份有限公司 一种凹凸和压纹一次加工工艺
JP5250162B1 (ja) 2011-11-21 2013-07-31 パナソニック株式会社 発光装置及び照明装置
CN104241262B (zh) 2013-06-14 2020-11-06 惠州科锐半导体照明有限公司 发光装置以及显示装置
US9437782B2 (en) * 2014-06-18 2016-09-06 X-Celeprint Limited Micro assembled LED displays and lighting elements
USD826871S1 (en) 2014-12-11 2018-08-28 Cree, Inc. Light emitting diode device
DE102015102365A1 (de) 2015-02-19 2016-08-25 Osram Opto Semiconductors Gmbh Strahlungskörper und Verfahren zur Herstellung eines Strahlungskörpers
CN205944139U (zh) 2016-03-30 2017-02-08 首尔伟傲世有限公司 紫外线发光二极管封装件以及包含此的发光二极管模块
CN108365028A (zh) * 2018-01-30 2018-08-03 北京世纪金光半导体有限公司 一种碳化硅器件表面制绒方法
CN110120623B (zh) * 2018-02-05 2021-06-08 深圳光峰科技股份有限公司 密封件及发光装置
DE102019101346A1 (de) * 2019-01-18 2020-07-23 Osram Opto Semiconductors Gmbh Nanostempelverfahren und nanooptisches bauteil
CN112166507B (zh) * 2020-01-06 2022-07-22 厦门三安光电有限公司 一种发光二极管的制作方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63283174A (ja) 1987-05-15 1988-11-21 Omron Tateisi Electronics Co 発光ダイオ−ド
JP2836687B2 (ja) 1993-04-03 1998-12-14 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
JPH09166874A (ja) 1995-12-15 1997-06-24 Hitachi Ltd パターン形成方法及び半導体装置製造方法
US5779924A (en) * 1996-03-22 1998-07-14 Hewlett-Packard Company Ordered interface texturing for a light emitting device
JP3643225B2 (ja) 1997-12-03 2005-04-27 ローム株式会社 光半導体チップ
US6504180B1 (en) * 1998-07-28 2003-01-07 Imec Vzw And Vrije Universiteit Method of manufacturing surface textured high-efficiency radiating devices and devices obtained therefrom
JP3469484B2 (ja) * 1998-12-24 2003-11-25 株式会社東芝 半導体発光素子およびその製造方法
JP2000232095A (ja) 1999-02-12 2000-08-22 Nippon Telegr & Teleph Corp <Ntt> 半導体表面の微細パターン形成方法
TW465123B (en) * 2000-02-02 2001-11-21 Ind Tech Res Inst High power white light LED
TW445507B (en) * 2000-07-20 2001-07-11 United Epitaxy Co Ltd Roughened interface of light emitting device
US7041394B2 (en) * 2001-03-15 2006-05-09 Seagate Technology Llc Magnetic recording media having self organized magnetic arrays
US6987613B2 (en) * 2001-03-30 2006-01-17 Lumileds Lighting U.S., Llc Forming an optical element on the surface of a light emitting device for improved light extraction
JP4734770B2 (ja) 2001-06-12 2011-07-27 ソニー株式会社 樹脂形成素子の製造方法、画像表示装置の製造方法、および照明装置の製造方法
TW564584B (en) 2001-06-25 2003-12-01 Toshiba Corp Semiconductor light emitting device
JP4208447B2 (ja) 2001-09-26 2009-01-14 独立行政法人科学技術振興機構 Ｓｏｇを用いた室温ナノ−インプリント−リソグラフィー
EP2402797A3 (en) * 2001-12-14 2012-08-08 QUALCOMM MEMS Technologies, Inc. Uniform illumination system
TW576864B (en) * 2001-12-28 2004-02-21 Toshiba Corp Method for manufacturing a light-emitting device
JP3782357B2 (ja) 2002-01-18 2006-06-07 株式会社東芝 半導体発光素子の製造方法
JP4233268B2 (ja) 2002-04-23 2009-03-04 シャープ株式会社 窒化物系半導体発光素子およびその製造方法
JP2003347586A (ja) 2003-07-08 2003-12-05 Toshiba Corp 半導体発光素子
US7175966B2 (en) * 2003-09-19 2007-02-13 International Business Machines Corporation Water and aqueous base soluble antireflective coating/hardmask materials
US7012279B2 (en) * 2003-10-21 2006-03-14 Lumileds Lighting U.S., Llc Photonic crystal light emitting device

Cited By (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9859464B2 (en) 2004-07-06 2018-01-02 The Regents Of The University Of California Lighting emitting diode with light extracted from front and back sides of a lead frame
US9240529B2 (en) 2004-07-06 2016-01-19 The Regents Of The University Of California Textured phosphor conversion layer light emitting diode
JP2009500872A (ja) * 2005-07-11 2009-01-08 ルミネイション リミテッド ライアビリティ カンパニー 光抽出が改善したレーザリフトオフｌｅｄ
JP4696836B2 (ja) * 2005-10-19 2011-06-08 セイコーエプソン株式会社 静電アクチュエータの製造方法および静電アクチュエータ
JP2007116803A (ja) * 2005-10-19 2007-05-10 Seiko Epson Corp 静電アクチュエータ、液滴吐出ヘッド、液滴吐出装置、デバイス、静電アクチュエータの製造方法、液滴吐出ヘッドの製造方法、液滴吐出装置の製造方法およびデバイスの製造方法
JP2007142277A (ja) * 2005-11-21 2007-06-07 Matsushita Electric Works Ltd 発光素子の製造方法
JP2007173579A (ja) * 2005-12-22 2007-07-05 Matsushita Electric Works Ltd 半導体発光素子およびその製造方法
JP2007184615A (ja) * 2006-01-09 2007-07-19 Mediana Electronic Co Ltd 複合波長の光を発生する発光ダイオード素子
US8748902B2 (en) 2006-01-09 2014-06-10 Samsung Electronics Co., Ltd. Light-emitting diode device generating light of multi-wavelengths
US7965036B2 (en) 2006-01-09 2011-06-21 Samsung Co., Ltd. Light-emitting diode device generating light of multi-wavelengths
JP2007294771A (ja) * 2006-04-26 2007-11-08 Koito Mfg Co Ltd 車両用灯具ユニット
KR101257872B1 (ko) * 2006-07-26 2013-04-23 엘지전자 주식회사 발광 소자 및 그 제조방법
JP2008066557A (ja) * 2006-09-08 2008-03-21 Matsushita Electric Ind Co Ltd 半導体発光装置および半導体発光装置の製造方法
JP2014187397A (ja) * 2006-11-15 2014-10-02 Regents Of The Univ Of California テクスチャ化された蛍光体変換層を有する発光ダイオード
US10658557B1 (en) 2006-12-11 2020-05-19 The Regents Of The University Of California Transparent light emitting device with light emitting diodes
US10644213B1 (en) 2006-12-11 2020-05-05 The Regents Of The University Of California Filament LED light bulb
US10454010B1 (en) 2006-12-11 2019-10-22 The Regents Of The University Of California Transparent light emitting diodes
US10593854B1 (en) 2006-12-11 2020-03-17 The Regents Of The University Of California Transparent light emitting device with light emitting diodes
JP2008181910A (ja) * 2007-01-23 2008-08-07 Mitsubishi Chemicals Corp ＧａＮ系発光ダイオード素子の製造方法
JP2009130027A (ja) * 2007-11-21 2009-06-11 Sanken Electric Co Ltd 半導体発光素子用ウエーハの粗面化方法及び半導体発光素子
JP2011134804A (ja) * 2009-12-22 2011-07-07 Showa Denko Kk 半導体発光素子の製造方法および半導体積層基板
JP2012199174A (ja) * 2011-03-23 2012-10-18 Stanley Electric Co Ltd 深紫外光源
KR101795029B1 (ko) 2011-04-25 2017-11-07 엘지이노텍 주식회사 뷰 각도를 증가시키기 위한 광소자 패키지
US10032956B2 (en) 2011-09-06 2018-07-24 Sensor Electronic Technology, Inc. Patterned substrate design for layer growth
JP2014526799A (ja) * 2011-09-06 2014-10-06 センサー エレクトロニック テクノロジー インコーポレイテッド 層成長のためのパターンを有する基板の設計
JP2015503849A (ja) * 2012-01-10 2015-02-02 コーニンクレッカ フィリップス エヌ ヴェ 選択的な領域粗化による制御されたｌｅｄ光出力
JP2013222925A (ja) * 2012-04-19 2013-10-28 Asahi Kasei Corp Ｌｅｄ用基板及びその製造方法
JP2014229648A (ja) * 2013-05-20 2014-12-08 シャープ株式会社 半導体発光素子
GR1008582B (el) * 2014-07-31 2015-10-06 Ιδρυμα Τεχνολογιας Και Ερευνας (Ιτε), Διαμορφωσεις αποδομησης υποστρωματος sic και κατασκευη συσκευων διοδων εκπομπης φωτος
WO2016016670A1 (en) * 2014-07-31 2016-02-04 Foundation For Research And Technology Hellas Institute Of Electronic Structure And Lasers Ablating sic wafer configurations and manufacturing light emitting diode (led) devices
JP2015216396A (ja) * 2015-07-16 2015-12-03 株式会社東芝 半導体発光装置及び発光装置
JP2018029114A (ja) * 2016-08-17 2018-02-22 株式会社ディスコ 発光ダイオードチップの製造方法及び発光ダイオードチップ
JP2018029113A (ja) * 2016-08-17 2018-02-22 株式会社ディスコ 発光ダイオードチップの製造方法
JP2018029112A (ja) * 2016-08-17 2018-02-22 株式会社ディスコ 発光ダイオードチップの製造方法及び発光ダイオードチップ
JP2018046067A (ja) * 2016-09-12 2018-03-22 株式会社ディスコ 発光ダイオードチップの製造方法及び発光ダイオードチップ
JP2018046068A (ja) * 2016-09-12 2018-03-22 株式会社ディスコ 発光ダイオードチップの製造方法
JP2018046064A (ja) * 2016-09-12 2018-03-22 株式会社ディスコ 発光ダイオードチップの製造方法及び発光ダイオードチップ
JP2018046066A (ja) * 2016-09-12 2018-03-22 株式会社ディスコ 発光ダイオードチップの製造方法
JP2018046065A (ja) * 2016-09-12 2018-03-22 株式会社ディスコ 発光ダイオードチップの製造方法及び発光ダイオードチップ
US11592166B2 (en) 2020-05-12 2023-02-28 Feit Electric Company, Inc. Light emitting device having improved illumination and manufacturing flexibility
US11796163B2 (en) 2020-05-12 2023-10-24 Feit Electric Company, Inc. Light emitting device having improved illumination and manufacturing flexibility
US12066173B2 (en) 2020-05-12 2024-08-20 Feit Electric Company, Inc. Light emitting device having improved illumination and manufacturing flexibility
US11876042B2 (en) 2020-08-03 2024-01-16 Feit Electric Company, Inc. Omnidirectional flexible light emitting device

Also Published As

Publication number Publication date
EP1683205A2 (en) 2006-07-26
TW200529470A (en) 2005-09-01
WO2005048361A3 (en) 2006-01-26
TWI264834B (en) 2006-10-21
US20070065960A1 (en) 2007-03-22
CN100472824C (zh) 2009-03-25
US7709282B2 (en) 2010-05-04
WO2005048361A2 (en) 2005-05-26
ATE524837T1 (de) 2011-09-15
JP4124102B2 (ja) 2008-07-23
CN1871713A (zh) 2006-11-29
EP1683205B1 (en) 2011-09-14

Similar Documents

Publication Publication Date Title
JP4124102B2 (ja) 多重反射防止構造を備えた発光素子とその製造方法
US8334152B2 (en) Method of manufacturing transferable elements incorporating radiation enabled lift off for allowing transfer from host substrate
JP2007227926A (ja) 発光ダイオードパッケージの製造方法
KR20070013292A (ko) 발광 소자의 레이저 패터닝 및 패터닝된 발광 소자
JP4651390B2 (ja) 多重浮彫要素スタンプを利用したｕｖナノインプリントリソグラフィ法
US20080199653A1 (en) Method of forming two-dimensional pattern by using nanospheres
WO2010073640A1 (ja) 電子部品製造用の切断装置及び切断方法
CN108474100B (zh) 具有微细图案的树脂薄膜的制造方法以及有机el显示装置的制造方法与微细图案形成用基材薄膜和具有支撑部件的树脂薄膜
JP2007150072A (ja) インプリント用スタンパおよびそれを用いた発光素子
JP2006201540A (ja) ワイヤグリッド偏光板及びその製造方法
JP2008078550A (ja) インプリントモールドおよびその製造方法およびパターン形成方法
JP2006287012A (ja) ナノインプリント方法及び装置
CN100456422C (zh) 图案转印法
KR20140090209A (ko) 에칭 방법
JP6548024B2 (ja) 凹凸構造を含む基板の製造方法及び半導体発光素子の製造方法
JP4078825B2 (ja) 回路基板の製造方法、並びに表示装置の製造方法
JP3890921B2 (ja) 素子の配列方法及び画像表示装置の製造方法
JP6205825B2 (ja) レプリカテンプレートの製造方法、レプリカテンプレート、レプリカテンプレートを用いたウエハの製造方法、およびマスターテンプレートの製造方法
JP4572645B2 (ja) 発光素子の製造方法
JP2006251318A (ja) 反射防止構造体を有する部材の製造方法
KR100875988B1 (ko) 발광 다이오드의 ｐ형 반도체층의 패터닝 방법
KR101616184B1 (ko) 와이어 그리드 편광자의 제조 방법
JP2007157962A (ja) 型成形工具
JP2006001050A (ja) フィルム構造体の形成方法及びフィルム構造体
JP4635507B2 (ja) 発光素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071211

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080415

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080428

R150 Certificate of patent or registration of utility model

Ref document number: 4124102

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110516

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110516

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120516

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120516

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130516

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130516

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees