KR20140090209A - 에칭 방법 - Google Patents

에칭 방법 Download PDF

Info

Publication number
KR20140090209A
KR20140090209A KR1020147013080A KR20147013080A KR20140090209A KR 20140090209 A KR20140090209 A KR 20140090209A KR 1020147013080 A KR1020147013080 A KR 1020147013080A KR 20147013080 A KR20147013080 A KR 20147013080A KR 20140090209 A KR20140090209 A KR 20140090209A
Authority
KR
South Korea
Prior art keywords
substrate
etching
resist film
processed
plasma
Prior art date
Application number
KR1020147013080A
Other languages
English (en)
Inventor
아쯔시 스즈끼
고이찌 나니와에
도시유끼 곤도
미도리 모리
후미하루 데라마에
Original Assignee
엘시드 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘시드 가부시끼가이샤 filed Critical 엘시드 가부시끼가이샤
Publication of KR20140090209A publication Critical patent/KR20140090209A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083—Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Drying Of Semiconductors (AREA)
  • Led Devices (AREA)

Abstract

피가공재와 레지스트의 에칭 선택비를 높게 할 수 있는 에칭 방법, 이 에칭 방법에 의해 가공된 사파이어 기판 및 이 사파이어 기판을 구비하는 발광 소자를 제공한다. 플라즈마 에칭 장치를 사용한 에칭 방법으로서, 피가공재 상에 레지스트막을 형성하는 레지스트막 형성 공정과, 상기 레지스트막에 소정의 패턴을 형성하는 패턴 형성 공정과, 상기 패턴이 형성된 상기 레지스트막을 소정의 변질용 조건으로 플라즈마에 노출시키고, 상기 레지스트막을 변질시켜 에칭 선택비를 높게 하는 레지스트 변질 공정과, 피가공재를 변질용 조건과 상이한 에칭용 조건으로 플라즈마에 노출시키고, 에칭 선택비가 높아진 상기 레지스트막을 마스크로 하여 피가공재의 에칭을 행하는 피가공재의 에칭 공정을 포함하도록 하였다.

Description

에칭 방법 {ETCHING METHOD}
본 발명은 플라즈마를 사용한 에칭 방법, 이 에칭 방법에 의해 가공된 사파이어 기판 및 이 사파이어 기판을 구비하는 발광 소자에 관한 것이다.
피가공재의 에칭 방법으로서, 표면에 레지스트막이 형성된 기판을, 레지스트막을 마스크로 하여 에칭하는 것이 일반적이다(예를 들어, 특허문헌 1 참조). 예를 들어, 특허문헌 1에 기재된 에칭 방법에서는, 에칭 가스에 탄소계 가스를 첨가한 혼합 가스를 플라즈마 상태로 여기하여 사파이어 기판을 에칭함과 함께, 탄소계 가스의 유량을 조정함으로써 볼록부의 테이퍼 형상을 조정하고 있다.
일본 특허 공개 제2011-134800호 공보
그런데, 종래의 에칭 방법에서는, 피가공재와 레지스트의 재질에 의해 정해지는 선택비를 고려하여, 에칭 가공이 행해지고 있다. 그러나, 피가공재에 미세하고 깊은 형상의 가공을 실시하는 경우, 적절한 선택비의 재료가 존재하지 않으면, 원하는 형상의 가공을 실시할 수 없다.
본 발명은 상기 사정을 감안하여 이루어진 것으로, 그 목적으로 하는 바는, 피가공재와 레지스트의 에칭 선택비를 높게 할 수 있는 에칭 방법, 이 에칭 방법에 의해 가공된 사파이어 기판 및 이 사파이어 기판을 구비하는 발광 소자를 제공하는 것에 있다.
상기 목적을 달성하기 위해, 본 발명에서는, 피가공재 상에 레지스트막을 형성하는 레지스트막 형성 공정과, 상기 레지스트막에 소정의 패턴을 형성하는 패턴 형성 공정과, 상기 패턴이 형성된 상기 레지스트막을 소정의 변질용 조건으로 플라즈마에 노출시키고, 상기 레지스트막을 변질시켜 에칭 선택비를 높게 하는 레지스트 변질 공정과, 상기 피가공재를 상기 변질용 조건과 상이한 에칭용 조건으로 플라즈마에 노출시키고, 에칭 선택비가 높아진 상기 레지스트막을 마스크로 하여 상기 피가공재의 에칭을 행하는 피가공재의 에칭 공정을 포함하는 에칭 방법이 제공된다.
상기 에칭 방법에 있어서, 상기 변질용 조건은, 상기 에칭용 조건보다도, 바이어스 출력이 낮아도 된다.
상기 에칭 방법에 있어서, 상기 피가공재는, 소정의 피가공 기판 상에 형성된 기판용 마스크층이어도 된다.
상기 에칭 방법에 있어서, 에칭된 기판용 마스크층을 마스크로 하여, 상기 피가공 기판의 에칭을 행하는 기판의 에칭 공정을 포함해도 된다.
상기 에칭 방법에 있어서, 상기 기판의 에칭 공정에서, 상기 피가공 기판에 1㎛ 이하의 주기의 요철 형상을 형성해도 된다.
상기 에칭 방법에 있어서, 상기 피가공 기판에 깊이 300㎚ 이상의 요철 형상을 형성해도 된다.
상기 에칭 방법에 있어서, 상기 피가공 기판은 사파이어를 포함한다.
또한, 본 발명에서는, 상기 에칭 방법에 의해, 요철 가공이 실시된 사파이어 기판이 제공된다.
또한, 본 발명에서는, 상기 사파이어 기판과, 상기 사파이어 기판 상에 형성된 반도체 발광층을 갖는 발광 소자가 제공된다.
또한, 본 발명에서는, 피가공재 상에 레지스트막을 형성하는 레지스트막 형성 공정과, 상기 레지스트막에 소정의 패턴을 형성하는 패턴 형성 공정과, 상기 패턴이 형성된 상기 레지스트막을 소정의 변질용 조건으로 플라즈마에 노출시키고, 상기 레지스트막을 변질시켜 에칭 선택비를 높게 하는 레지스트 변질 공정과, 상기 피가공재를 상기 변질용 조건과 상이한 에칭용 조건으로 플라즈마에 노출시키고, 에칭 선택비가 높아진 상기 레지스트막을 마스크로 하여 상기 피가공재의 에칭을 행하는 피가공재의 에칭 공정과, 상기 피가공재는 소정의 피가공 기판 상에 형성된 기판용 마스크층인 것과 함께 상기 피가공 기판은 사파이어 기판이며, 에칭된 기판용 마스크층을 마스크로 하여, 상기 사파이어 기판의 에칭을 행하여, 상기 사파이어 기판에 1㎛ 이하의 주기의 요철 형상을 형성하는 기판의 에칭 공정을 포함하고, 상기 레지스트 변질 공정에서, 플라즈마로서 Ar 가스의 플라즈마를 사용하고, 소정의 바이어스 출력을 가하여, Ar 가스의 플라즈마를 상기 기판용 마스크층으로 유도하고, 상기 에칭 공정에서, 플라즈마로서 Ar 가스의 플라즈마를 사용하고, 상기 변질용 조건보다 높은 바이어스 출력을 가하여, Ar 가스의 플라즈마를 상기 기판용 마스크층으로 유도하는 에칭 방법이 제공된다.
상기 에칭 방법에 있어서, 상기 기판의 에칭 공정에서, 상기 사파이어 기판에 깊이 300㎚ 이상의 요철 형상을 형성해도 된다.
상기 에칭 방법에 있어서, 상기 기판의 에칭 공정에서, 상기 사파이어 기판에 깊이 500㎚ 이상의 요철 형상을 형성해도 된다.
상기 에칭 방법에 있어서, 상기 패턴 형성 공정의 이후, 플라즈마 애싱에 의해 상기 레지스트막의 잔막을 제거하는 잔막 제거 공정을 포함해도 된다.
상기 에칭 방법에 있어서, 상기 패턴 형성 공정에서, 몰드로 상기 레지스트막을 프레스한 후, 프레스 상태를 유지한 채 상기 레지스트막을 경화시키고, 상기 레지스트막에 상기 몰드의 요철 구조를 전사해도 된다.
상기 에칭 방법에 있어서, 상기 기판의 에칭 공정에서, 상기 기판용 마스크층 상에 상기 레지스트막이 남은 상태에서, 상기 사파이어 기판의 에칭을 행해도 된다.
상기 에칭 방법에 있어서, 상기 기판용 마스크층은, 상기 사파이어 기판 상의 SiO2층과, 상기 SiO2층 상의 Ni층을 갖고, 상기 기판의 에칭 공정에서, 상기 SiO2층과, 상기 Ni층과, 상기 레지스트막이 적층된 상태에서, 상기 사파이어 기판의 에칭을 행해도 된다.
상기 에칭 방법에 있어서, 상기 기판의 에칭 공정의 이후, 소정의 박리액을 사용하여 상기 사파이어 기판 상에 남은 상기 기판용 마스크층을 제거하는 마스크층 제거 공정을 포함해도 된다.
상기 에칭 방법에 있어서, 상기 마스크층 제거 공정에서, O2 애싱에 의해 미리 상기 레지스트막을 제거하고 나서, 소정의 박리액을 사용하여 상기 사파이어 기판 상에 남은 상기 기판용 마스크층을 제거해도 된다.
또한, 본 발명에서는, 피가공재 상에 레지스트막을 형성하는 레지스트막 형성 공정과, 상기 레지스트막에 소정의 패턴을 형성하는 패턴 형성 공정과, 상기 패턴이 형성된 상기 레지스트막을 소정의 변질용 조건으로 플라즈마에 노출시키고, 상기 레지스트막을 변질시켜 에칭 선택비를 높게 하는 레지스트 변질 공정과, 상기 피가공재를 상기 변질용 조건과 상이한 에칭용 조건으로 플라즈마에 노출시키고, 에칭 선택비가 높아진 상기 레지스트막을 마스크로 하여 상기 피가공재의 에칭을 행하는 피가공재의 에칭 공정과, 상기 피가공재는 소정의 피가공 기판 상에 형성된 기판용 마스크층인 것과 함께 상기 피가공 기판은 사파이어 기판이며, 에칭된 기판용 마스크층을 마스크로 하여, 상기 사파이어 기판의 에칭을 행하여, 상기 사파이어 기판에 요철 형상을 형성하는 기판의 에칭 공정을 포함하고, 상기 레지스트 변질 공정에서, 플라즈마로서 Ar 가스의 플라즈마를 사용하고, 소정의 바이어스 출력을 가하여, Ar 가스의 플라즈마를 상기 기판용 마스크층으로 유도하고, 상기 에칭 공정에서, 플라즈마로서 Ar 가스의 플라즈마를 사용하고, 상기 변질용 조건보다 높은 바이어스 출력을 가하여, Ar 가스의 플라즈마를 상기 기판용 마스크층으로 유도하는 에칭 방법이 제공된다.
본 발명에 따르면, 피가공재와 레지스트의 에칭 선택비를 높게 할 수 있다.
도 1은 본 발명의 일 실시 형태를 도시하는 플라즈마 에칭 장치의 개략 설명도이다.
도 2는 에칭 방법을 나타내는 흐름도이다.
도 3a는 피가공 기판 및 마스크층의 에칭 방법의 과정을 도시하고, (a)는 가공 전의 피가공 기판을 도시하고, (b)는 피가공 기판 상에 마스크층을 형성한 상태를 도시하고, (c)는 마스크층 상에 레지스트막을 형성한 상태를 도시하고, (d)는 레지스트막에 몰드를 접촉시킨 상태를 도시하고, (e)는 레지스트막에 패턴이 형성된 상태를 도시한다.
도 3b는 피가공 기판 및 마스크층의 에칭 방법의 과정을 도시하고, (f)는 레지스트막의 잔막을 제거한 상태를 도시하고, (g)는 레지스트막을 변질시킨 상태를 도시하고, (h)는 레지스트막을 마스크로 하여 마스크층을 에칭한 상태를 도시하고, (i)는 마스크층을 마스크로 하여 피가공 기판을 에칭한 상태를 도시한다.
도 3c는 피가공 기판 및 마스크층의 에칭 방법의 과정을 도시하고, (j)는 마스크층을 마스크로 하여 피가공 기판을 더 에칭한 상태를 도시하고, (k)는 피가공 기판으로부터 남은 마스크층을 제거한 상태를 도시하고, (l)은 피가공 기판에 웨트 에칭을 실시한 상태를 도시한다.
도 4는 피가공 기판을 도시하고, (a)는 모식 사시도를, (b)는 A-A 단면도를 각각 도시한다.
도 5는 피가공 기판을 구비한 발광 소자의 모식 단면도를 도시한다.
도 1은 본 발명의 일 실시 형태를 도시하는 플라즈마 에칭 장치의 개략 설명도이다.
도 1에 도시한 바와 같이, 플라즈마 에칭 장치(1)는 유도 결합형(ICP)이며, 피가공 기판(100)을 보유 지지하는 평판 형상의 기판 보유 지지대(2)와, 기판 보유 지지대(2)를 수용하는 용기(3)와, 용기(3)의 상방에 석영판(6)을 개재하여 설치된 코일(4)과, 기판 보유 지지대(2)에 접속된 전원(5)을 갖고 있다. 코일(4)은 입체 소용돌이형의 코일이며, 코일 중앙으로부터 고주파 전력을 공급하고, 코일 외주의 말단이 접지되어 있다. 에칭 대상인 피가공 기판(100)은 직접 또는 반송용 트레이를 통해 기판 보유 지지대(2)에 재치된다. 기판 보유 지지대(2)에는 피가공 기판(100)을 냉각하기 위한 냉각 기구가 내장되어 있고, 냉각 제어부(7)에 의해 제어된다. 용기(3)는 공급 포트를 갖고, O2 가스, Ar 가스 등의 각종 가스가 공급 가능하게 되어 있다.
이 플라즈마 에칭 장치(1)에 의해 에칭을 행하는 데 있어서는, 기판 보유 지지대(2)에 피가공 기판(100)을 재치한 후, 용기(3) 내의 공기를 배출하여 감압 상태로 한다. 그리고, 용기(3) 내에 소정의 처리 가스를 공급하여, 용기(3) 내의 가스 압력을 조정한다. 그 후, 코일(4) 및 기판 보유 지지대(2)에 고출력의 고주파 전력을 소정 시간 공급하여, 반응 가스의 플라즈마(8)를 생성시킨다. 이 플라즈마(8)에 의해 피가공 기판(100)의 에칭을 행한다.
계속해서, 도 2, 도 3a 및 도 3b를 참조하여, 플라즈마 에칭 장치(1)를 사용한 에칭 방법에 대해 설명한다.
도 2는 에칭 방법을 나타내는 흐름도이다. 도 2에 나타내는 바와 같이, 본 실시 형태의 에칭 방법은, 마스크층 형성 공정 S1과, 레지스트막 형성 공정 S2와, 패턴 형성 공정 S3과, 잔막 제거 공정 S4와, 레지스트 변질 공정 S5와, 마스크층의 에칭 공정 S6과, 피가공 기판의 에칭 공정 S7과, 마스크층 제거 공정 S8과, 만곡부 형성 공정 S9를 포함하고 있다.
도 3a는 피가공 기판 및 마스크층의 에칭 방법의 과정을 도시하고, (a)는 가공 전의 피가공 기판을 도시하고, (b)는 피가공 기판 상에 마스크층을 형성한 상태를 도시하고, (c)는 마스크층 상에 레지스트막을 형성한 상태를 도시하고, (d)는 레지스트막에 몰드를 접촉시킨 상태를 도시하고, (e)는 레지스트막에 패턴이 형성된 상태를 도시한다.
도 3b는 피가공 기판 및 마스크층의 에칭 방법의 과정을 도시하고, (f)는 레지스트막의 잔막을 제거한 상태를 도시하고, (g)는 레지스트막을 변질시킨 상태를 도시하고, (h)는 레지스트막을 마스크로 하여 마스크층을 에칭한 상태를 도시하고, (i)는 마스크층을 마스크로 하여 피가공 기판을 에칭한 상태를 도시한다. 또한, 변질 후의 레지스트막은, 도면 중, 빈틈없이 칠함으로써 표현하고 있다.
도 3c는 피가공 기판 및 마스크층의 에칭 방법의 과정을 도시하고, (j)는 마스크층을 마스크로 하여 피가공 기판을 더 에칭한 상태를 도시하고, (k)는 피가공 기판으로부터 남은 마스크층을 제거한 상태를 도시하고, (l)은 피가공 기판에 웨트 에칭을 실시한 상태를 도시한다.
먼저, 도 3a의 (a)에 도시한 바와 같이, 가공 전의 피가공 기판(100)을 준비한다. 에칭에 앞서, 피가공 기판(100)을 소정의 세정액으로 세정해 둔다. 본 실시 형태에 있어서는, 피가공 기판(100)은 사파이어 기판이다.
계속해서, 도 3a의 (b)에 도시한 바와 같이, 피가공 기판(100)에 마스크층(110)을 형성한다(마스크층 형성 공정:S1). 본 실시 형태에 있어서는, 마스크층(110)은 피가공 기판(100) 상의 SiO2층(111)과, SiO2층(111) 상의 Ni층(112)을 갖고 있다. 각 층(111, 112)의 두께는 임의지만, 예를 들어 SiO2층을 1㎚ 이상 100㎚ 이하, Ni층(112)을 1㎚ 이상 100㎚ 이하로 할 수 있다. 또한, 마스크층(110)은 단층으로 할 수도 있다. 마스크층(110)은 스퍼터링법, 진공 증착법, CVD법 등에 의해 형성된다.
이어서, 도 3a의 (c)에 도시한 바와 같이, 마스크층(110) 상에 레지스트막(120)을 형성한다(레지스트막 형성 공정:S2). 본 실시 형태에 있어서는, 레지스트막(120)으로서 열가소성 수지가 사용되고, 스핀 코트법에 의해 균일한 두께로 형성된다. 레지스트막(120)은, 예를 들어 에폭시계 수지를 포함하고, 두께가, 예를 들어 100㎚ 이상 300㎚ 이하이다. 또한, 레지스트막(40)으로서, 자외선 등으로 경화시킬 수 있는 광경화성 수지를 사용할 수도 있다.
그리고, 레지스트막(120)을 피가공 기판(100)과 함께 가열하여 연화시키고, 도 3a의 (d)에 도시한 바와 같이, 몰드(130)로 레지스트막(120)을 프레스한다. 몰드(130)의 접촉면에는 요철 구조(131)가 형성되어 있어, 레지스트막(120)이 요철 구조(131)를 따라 변형된다.
이 후, 프레스 상태를 유지한 채, 레지스트막(120)을 피가공 기판(100)과 함께 냉각하여 경화시킨다. 그리고, 몰드(200)를 레지스트막(120)으로부터 이격함으로써, 도 3a의 (e)에 도시한 바와 같이, 레지스트막(120)에 요철 구조(121)가 전사된다(패턴 형성 공정:S3). 여기서, 요철 구조(121)의 주기는 1㎛ 이하로 되어 있다. 본 실시 형태에 있어서는, 요철 구조(121)의 주기는 500㎚이다. 또한, 본 실시 형태에 있어서는, 요철 구조(121)의 볼록부(123)의 폭은 100㎚ 이상 300㎚ 이하로 되어 있다. 또한, 볼록부(123)의 높이는 100㎚ 이상 300㎚ 이하로 되어 있다. 이 상태에서, 레지스트막(120)의 오목부에는 잔막(122)이 형성되어 있다.
이상과 같이 레지스트막(120)이 형성된 피가공 기판(100)을 플라즈마 에칭 장치(1)의 기판 보유 지지대(2)에 설치한다. 그리고, 예를 들어 플라즈마 애싱에 의해 잔막(122)을 제거하여, 도 3b의 (f)에 도시한 바와 같이 피가공재인 마스크층(110)을 노출시킨다(잔막 제거 공정:S4). 본 실시 형태에 있어서는, 플라즈마 애싱의 처리 가스로서 O2 가스가 사용된다. 이때, 레지스트막(120)의 볼록부(123)도 애싱의 영향을 받아, 볼록부(123)의 측면(124)은 마스크층(110)의 표면에 대해 수직하지 않고, 소정의 각도만큼 경사진다.
그리고, 도 3b의 (g)에 도시한 바와 같이 레지스트막(120)을 변질용 조건으로 플라즈마에 노출시켜, 레지스트막(120)을 변질시켜 에칭 선택비를 높게 한다(레지스트 변질 공정:S5). 본 실시 형태에 있어서는, 레지스트막(120)의 변질용의 처리 가스로서 Ar 가스가 사용되고, 소정의 바이어스 출력을 가함으로써, Ar 가스의 플라즈마가 레지스트막(120)으로 유도된다. 또한, 본 실시 형태에 있어서는, 변질용 조건은, 후술하는 에칭용 조건보다도 전원(5)의 바이어스 출력이 낮게 설정된다.
이 후, 에칭용 조건으로 플라즈마에 노출시키고, 에칭 선택비가 높아진 레지스트막(120)을 마스크로 하여 피가공재로서의 마스크층(110)의 에칭을 행한다(마스크층의 에칭 공정:S6). 본 실시 형태에 있어서는, 레지스트막(120)의 에칭용의 처리 가스로서 Ar 가스가 사용되고, 변질용 조건보다 높은 바이어스 출력을 가하여, Ar 가스의 플라즈마를 레지스트막(120)으로 유도한다. 이에 의해, 도 3b의 (h)에 도시한 바와 같이, 마스크층(110)에 패턴(113)이 형성된다.
여기서, 변질용 조건과 에칭용 조건에 대해, 처리 가스, 안테나 출력, 바이어스 출력 등을 적절하게 변경할 수 있지만, 본 실시 형태와 같이 동일한 처리 가스를 사용하여 바이어스 출력을 변경하는 것이 바람직하다. 구체적으로, 변질용 조건에 대해, 처리 가스를 Ar 가스로 하고, 배압을 0.5㎩, Ar 가스의 유량 25sccm, 코일(4)의 안테나 출력을 350W, 전원(5)의 바이어스 출력을 50W로 하면, 레지스트막(120)의 경화가 관찰되었다. 그리고, 에칭용 조건에 대해, 처리 가스를 Ar 가스로 하고, 배압을 0.5㎩, Ar 가스의 유량을 25sccm, 코일(4)의 안테나 출력을 350W, 전원(5)의 바이어스 출력을 100W로 하면, 마스크층(110)의 에칭이 관찰되었다. 또한, 에칭용 조건에 대해 바이어스 출력을 낮게 하는 것 외에, 안테나 출력을 낮게 하거나, 가스 유량을 적게 해도, 레지스트의 경화가 가능하다.
이어서, 도 3b의 (i)에 도시한 바와 같이, 마스크층(110)을 마스크로 하여, 피가공 기판(100)의 에칭을 행한다(피가공 기판의 에칭 공정:S7). 본 실시 형태에 있어서는, 마스크층(110) 상에 레지스트막(120)이 남은 상태에서 에칭이 행해진다. 또한, 처리 가스로서 BCl3 가스 등의 염소계 가스를 사용한 플라즈마 에칭이 행해진다.
그리고, 도 3c의 (j)에 도시한 바와 같이, 에칭이 진행해 가면, 피가공 기판(100)에 요철 구조(101)가 형성된다. 본 실시 형태에 있어서는, 요철 구조(101)의 높이는, 500㎚이다. 또한, 요철 구조(101)의 높이를 500㎚보다 크게 할 수도 있다. 여기서, 요철 구조(101)의 높이가, 예를 들어 300㎚와 같이 비교적 얕게 하는 것이면, 도 3b의 (i)에 도시한 바와 같이, 레지스트막(120)이 잔류한 상태에서 에칭을 종료해도 지장 없다.
본 실시 형태에 있어서는, 마스크층(110)의 SiO2층(111)에 의해, 사이드 에칭이 조장되어, 요철 구조(101)의 볼록부(102)의 측면(103)이 경사져 있다. 또한, 레지스트막(120)의 측면(123)의 경사각에 의해서도, 사이드 에칭의 상태를 제어할 수 있다. 또한, 마스크층(110)을 Ni층(112)의 단층으로 하면, 볼록부(102)의 측면(103)을 주면에 대해 대략 수직으로 할 수 있다.
이 후, 도 3c의 (k)에 도시한 바와 같이, 소정의 박리액을 사용하여 피가공 기판(100) 상에 남은 마스크층(110)을 제거한다(마스크층 제거 공정:S8). 본 실시 형태에 있어서는, 고온의 질산을 사용함으로써 Ni층(112)을 제거한 후, 불화수소산을 사용하여 SiO2층(111)을 제거한다. 또한, 레지스트막(120)이 마스크층(110) 상에 잔류하고 있어도, 고온의 질산으로 Ni층(112)과 함께 제거할 수 있지만, 레지스트막(120)의 잔류량이 많은 경우에는 O2 애싱에 의해 미리 레지스트막(120)을 제거해 두는 것이 바람직하다.
그리고, 도 3c의 (l)에 도시한 바와 같이, 웨트 에칭에 의해 볼록부(102)의 각(角)을 제거하여 만곡부를 형성한다(만곡부 형성 공정:S9). 여기서, 에칭액은 임의지만, 예를 들어 170℃ 정도로 가온한 인산 수용액, 소위 "열인산"을 사용할 수 있다. 또한, 이 만곡부 형성 공정은, 적절히 생략할 수 있다. 이상의 공정을 거쳐, 표면에 요철 구조(101)를 갖는 피가공 기판(100)이 제작된다.
이 피가공 기판(100)의 에칭 방법에 의하면, 레지스트막(120)을 플라즈마에 노출시켜 변질시켰으므로, 마스크층(110)과 레지스트막(120)의 에칭 선택비를 높게 할 수 있다. 이에 의해, 마스크층(110)에 대해 미세하고 깊은 형상의 가공을 실시하기 쉬워져, 미세한 형상의 마스크층(110)을 충분히 두껍게 형성할 수 있다.
또한, 플라즈마 에칭 장치(1)에 의해, 레지스트막(120)의 변질과, 마스크층(110)의 에칭을 연속적으로 행할 수 있어, 공정수가 현저하게 증대하는 일도 없다. 본 실시 형태에 있어서는, 전원(5)의 바이어스 출력을 변화시킴으로써, 레지스트막(120)의 변질과 마스크층(110)의 에칭을 행하고 있어, 간단 용이하게 레지스트막(120)의 선택비를 높게 할 수 있다.
또한, 충분히 두꺼운 마스크층(110)을 마스크로 하여, 피가공 기판(100)의 에칭을 행하도록 하였므로, 피가공 기판(100)에 대해 미세하고 깊은 형상의 가공을 실시하기 쉬워진다. 특히, 사파이어 기판에 있어서, 주기가 1㎛ 이하이고 깊이가 300㎚ 이상인 요철 구조(101)를 형성하는 것은, 마스크층이 형성된 기판 상에 레지스트막을 형성하고, 레지스트막을 이용하여 마스크층의 에칭을 행하는 에칭 방법에서는 종래는 불가능하였지만, 본 실시 형태의 에칭 방법에서는 가능하게 된다. 특히, 본 실시 형태의 에칭 방법에서는, 주기가 1㎛ 이하이고 깊이가 500㎚ 이상인 요철 구조를 형성하는 데에 적합하다.
나노 스케일의 주기적인 요철 구조는 모스 아이라고 칭해지지만, 이 모스 아이의 가공을 사파이어에 행하는 경우, 사파이어는 난삭재인 점에서, 200㎚ 정도의 깊이까지만 가공을 할 수 있었다. 그러나, 200㎚ 정도의 단차에서는, 모스 아이로서 불충분한 경우가 있었다. 본 실시 형태의 에칭 방법은, 사파이어 기판에 모스 아이 가공을 실시하는 경우의 신규의 과제를 해결한 것이라고 할 수 있다.
또한, 나노 임프린트 기술을 이용하여 레지스트 패턴을 형성하는 것을 나타내었지만, 예를 들어 스텐실 마스크 등을 사용하여 전자선 조사에 의해 레지스트 패턴을 형성하는 것이어도 된다.
또한, 피가공재로서, SiO2/Ni을 포함하는 마스크층(110)을 나타내었지만, 마스크층(110)이 Ni의 단층이거나 다른 재료이어도 되는 것은 물론이다. 요점은, 레지스트를 변질시켜, 마스크층(110)과 레지스트막(120)의 에칭 선택비를 높게 하면 되는 것이다.
또한, 마스크층(110)을 사용하여 피가공 기판(100)을 에칭하는 것을 나타내었지만, 마스크층(110)을 사용하지 않고 피가공 기판(100)을 에칭하도록 해도 된다. 이 경우, 피가공 기판(100)이 피가공재로 되고, 피가공 기판(100)에 레지스트막(120)을 형성하여, 레지스트를 변질시켜 에칭 선택비를 높게 하게 된다. 상기 실시 형태의 예라면, 사파이어 기판에 레지스트막을 직접 형성하여, 마스크층을 사용하지 않고 사파이어 기판을 에칭 가능한 것이 확인되어 있다.
또한, 플라즈마 에칭 장치(1)의 바이어스 출력을 변화시켜 변질용 조건과 에칭용 조건으로 하는 것을 나타내었지만, 안테나 출력, 가스 유량을 변화시키는 것 외에, 예를 들어 처리 가스를 변경함으로써 설정해도 된다. 요점은, 변질용 조건은, 레지스트가 플라즈마에 노출되었을 때에 변질되어 에칭 선택비가 높아지는 조건이면 된다.
또한, 피가공 기판(100)으로서 사파이어를 사용하고, 마스크층(110)으로서 Ni층(110)이 포함되는 것을 나타내었지만, 다른 재료의 에칭이어도 본 발명을 적용 가능한 것은 물론이다. 예를 들어, 에칭 가공의 대상을, SiC, Si, GaAs, GaN, InP, ZnO 등을 기판으로 할 수도 있다. 실제로, SiC 기판에 상기 실시 형태와 동일한 SiO2/Ni을 포함하는 마스크층(110)을 형성하고, 상기 실시 형태와 동일한 조건으로 레지스트막을 경화시키고, SF6계의 가스로 SiC 기판을 에칭 가능한 것이 확인되어 있다. 또한, 이들 기판을 가공하는 경우도, 마스크층의 사용의 유무를 막론하는 것은 물론이다.
도 4는 피가공 기판을 도시하고, (a)는 모식 사시도를, (b)는 A-A 단면도를 각각 도시한다.
전술한 공정을 거쳐 제작되는 피가공 기판(100)에 대해 설명한다. 본 실시 형태에 있어서는, 도 4의 (a) 및 (b)에 도시한 바와 같이, 요철 구조(101)는 주기적으로 형성된 복수의 볼록부(102)를 갖고, 각 볼록부(102)의 사이가 오목부를 이루고 있다. 본 실시 형태에 있어서는, 각 볼록부(102)의 형상은, 원추의 상부를 잘라낸 원추대 형상이다. 또한, 볼록부(102)의 형상은, 원추대 형상 외에, 다각추대 등의 다른 추대 형상으로 하거나, 원추, 다각추 등의 추 형상으로 할 수 있다. 또한, 볼록부(102)가 아닌 오목부가, 추 형상, 원추대, 추대 형상 등의 형상을 이루고 있어도 된다. 본 실시 형태에 있어서는, 요철 구조(101)는 평면에서 볼 때, 각 볼록부(102)의 중심이 정삼각형의 정점 위치로 되도록, 소정의 주기로 가상의 삼각 격자의 교점으로 정렬하여 형성된다.
본 실시 형태에 있어서는, 각 볼록부(102)의 주기는, 500㎚이다. 또한, 여기서 말하는 주기라 함은, 인접하는 볼록부(102)에 있어서의 높이의 피크 위치의 거리를 말한다. 또한, 각 볼록부(102)는 기단부의 직경이 200㎚이며, 높이는 600㎚로 되어 있다. 또한, 각 볼록부(102)의 주기, 치수, 형상 등은 적절하게 변경 가능하다.
그리고, 이 피가공 기판(100)을 사용하여, 예를 들어 도 5에 도시하는 발광 소자(200)를 제조할 수 있다. 이 발광 소자(200)는 페이스 업형의 LED이며, 피가공 기판(100)의 요철 구조(101)를 갖는 면 상에, III족 질화물 반도체층이 형성된 것이다. III족 질화물 반도체층은, 버퍼층(210), n형 GaN층(212), 다중 양자 웰 활성층(214), 전자 블록층(216), p형 GaN층(218)을 피가공 기판(100)측으로부터 이 순서로 갖고 있다. p형 GaN층(218) 상에는 p측 전극(220)이 형성됨과 함께, n형 GaN층(212) 상에는 n측 전극(224)이 형성되어 있다. 또한, 사파이어 기판(2)의 이면측에는, 반사막(226)이 형성되어 있다. 반사막(226)은, 예를 들어 유전체 다층막 및 Al층으로 구성할 수 있다.
버퍼층(210)은 AlN으로, n형 GaN층(212)은 n-GaN으로, 다중 양자 웰 활성층(214)은 GalnN/GaN으로, 각각 구성된다. 본 실시 형태에 있어서는, 다중 양자 웰 활성층(214)의 발광 피크 파장은 450㎚이다. 또한, 전자 블록층(216)은 p-AlGaN으로, p형 GaN층(218)은 p-GaN으로, 각각 구성된다. n형 GaN층(212)으로부터 p형 GaN층(218)까지는, III족 질화물 반도체의 에피택셜 성장에 의해 형성되고, 피가공 기판(100)에 요철 구조(101)가 존재하지만, III족 질화물 반도체의 성장 초기에 횡방향 성장에 의한 평탄화가 도모된다.
p측 전극(220)은, 예를 들어 ITO(Indium Tin Oxide) 등의 투명한 재료를 포함한다. 또한, n측 전극(224)은 p형 GaN층(218)으로부터 n형 GaN층(212)을 에칭하여, 노출된 n형 GaN층(212) 상에 형성된다. n측 전극(224)은, 예를 들어 Ti/Al/Ti/Au으로 구성된다.
이 발광 소자(200)에 있어서는, 반사막(226)의 피가공 기판(100)측의 면이 반사면(228)을 이루고 있고, 활성층(214)으로부터 발해진 광이 요철 구조(101)에 있어서의 계면을 회절 작용에 의해 투과하고, 투과한 광을 반사면(228)에서 반사한다. 이에 의해, 회절 작용에 의해 투과한 광을 당해 계면에 재입사시켜, 당해 계면에서 다시 회절 작용을 이용하여 투과시킴으로써, 복수의 모드로 광을 소자 외부로 취출할 수 있다. 이 회절 작용을 얻기 위해, 각 볼록부(102)의 주기는, 다중 양자 웰 활성층(214)으로부터 발해지는 광의 광학 파장보다 크고, 당해 광의 코히어런트 길이보다 작게 하는 것이 바람직하다.
여기서, 광학 파장이라 함은, 실제의 파장을 굴절률로 나눈 값을 의미한다. 또한, 코히어런트 길이라 함은, 소정의 스펙트럼 폭의 포톤 군의 개개 파장 차이에 의해, 파의 주기적 진동이 서로 상쇄되어, 가간섭성이 소실될 때까지의 거리에 상당한다. 코히어런트 길이 lc는, 광의 파장을 λ, 당해 광의 반가폭을 Δλ로 하면, 대략 lc＝(λ2/Δλ)의 관계에 있다. 여기서, 각 볼록부(102)의 주기는, 다중 양자 웰 활성층(214)으로부터 발해지는 광의 광학 파장의 2배보다 큰 것이 바람직하다. 또한, 각 볼록부(102)의 주기는, 다중 양자 웰 활성층(214)으로부터 발해지는 광의 코히어런트 길이의 절반 이하인 것이 바람직하다.
본 실시 형태에 있어서는, 각 볼록부(102)의 주기는, 500㎚이다. 활성층(214)으로부터 발해지는 광의 파장은 450㎚이며, III족 질화물 반도체층의 굴절률이 2.4인 점에서, 그 광학 파장은 187.5㎚이다. 또한, 활성층(214)으로부터 발해지는 광의 반가폭은 63㎚인 점에서, 당해 광의 코히어런트 길이는, 3214㎚이다. 즉, 요철 구조(101)의 주기는, 활성층(214)의 광학 파장의 2배보다 크고, 또한, 코히어런트 길이의 절반 이하로 되어 있다.
이와 같이, 사파이어를 포함하는 피가공 기판(100)을 발광 소자(200)에 사용한 것을 예시하였지만, 피가공 기판(100)을 다른 디바이스에 사용할 수도 있고, 그 외, 구체적인 용도 등에 대해서는 적절하게 변경이 가능하다.
1 : 플라즈마 에칭 장치
2 : 기판 보유 지지대
3 : 용기
4 : 코일
5 : 전원
6 : 석영판
7 : 냉각 제어부
8 : 플라즈마
100 : 피가공 기판
101 : 요철 구조
102 : 볼록부
103 : 측면
200 : 발광 소자
210 : 버퍼층
212 : n형 GaN층
214 : 다중 양자 웰 활성층
216 : 전자 블록층
218 : p형 GaN층
220 : p측 전극
224 : n측 전극
226 : 반사막
228 : 반사면

Claims (10)

  1. 피가공재 상에 레지스트막을 형성하는 레지스트막 형성 공정과,
    상기 레지스트막에 소정의 패턴을 형성하는 패턴 형성 공정과,
    상기 패턴이 형성된 상기 레지스트막을 소정의 변질용 조건으로 플라즈마에 노출시키고, 상기 레지스트막을 변질시켜 에칭 선택비를 높게 하는 레지스트 변질 공정과,
    상기 피가공재를 상기 변질용 조건과 상이한 에칭용 조건으로 플라즈마에 노출시키고, 에칭 선택비가 높아진 상기 레지스트막을 마스크로 하여 상기 피가공재의 에칭을 행하는 피가공재의 에칭 공정과,
    상기 피가공재는 소정의 피가공 기판 상에 형성된 기판용 마스크층인 것과 함께 상기 피가공 기판은 사파이어 기판이며, 에칭된 기판용 마스크층을 마스크로 하여, 상기 사파이어 기판의 에칭을 행하여, 상기 사파이어 기판에 1㎛ 이하의 주기의 요철 형상을 형성하는 기판의 에칭 공정
    을 포함하고,
    상기 레지스트 변질 공정에서, 플라즈마로서 Ar 가스의 플라즈마를 사용하고, 소정의 바이어스 출력을 가하여, Ar 가스의 플라즈마를 상기 기판용 마스크층으로 유도하고,
    상기 에칭 공정에서, 플라즈마로서 Ar 가스의 플라즈마를 사용하고, 상기 변질용 조건보다 높은 바이어스 출력을 가하여, Ar 가스의 플라즈마를 상기 기판용 마스크층으로 유도하는 에칭 방법.
  2. 제1항에 있어서,
    상기 기판의 에칭 공정에서, 상기 사파이어 기판에 깊이 300㎚ 이상의 요철 형상을 형성하는 에칭 방법.
  3. 제1항에 있어서,
    상기 기판의 에칭 공정에서, 상기 사파이어 기판에 깊이 500㎚ 이상의 요철 형상을 형성하는 에칭 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 패턴 형성 공정의 이후, 플라즈마 애싱에 의해 상기 레지스트막의 잔막을 제거하는 잔막 제거 공정을 포함하는 에칭 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 패턴 형성 공정에서, 몰드로 상기 레지스트막을 프레스한 후, 프레스 상태를 유지한 채 상기 레지스트막을 경화시키고, 상기 레지스트막에 상기 몰드의 요철 구조를 전사하는 에칭 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 기판의 에칭 공정에서, 상기 기판용 마스크층 상에 상기 레지스트막이 남은 상태에서, 상기 사파이어 기판의 에칭을 행하는 에칭 방법.
  7. 제6항에 있어서,
    상기 기판용 마스크층은, 상기 사파이어 기판 상의 SiO2층과, 상기 SiO2층 상의 Ni층을 갖고,
    상기 기판의 에칭 공정에서, 상기 SiO2층과, 상기 Ni층과, 상기 레지스트막이 적층된 상태에서, 상기 사파이어 기판의 에칭을 행하는 에칭 방법.
  8. 제6항 또는 제7항에 있어서,
    상기 기판의 에칭 공정의 이후, 소정의 박리액을 사용하여 상기 사파이어 기판 상에 남은 상기 기판용 마스크층을 제거하는 마스크층 제거 공정을 포함하는 에칭 방법.
  9. 제8항에 있어서,
    상기 마스크층 제거 공정에서, O2 애싱에 의해 미리 상기 레지스트막을 제거하고 나서, 소정의 박리액을 사용하여 상기 사파이어 기판 상에 남은 상기 기판용 마스크층을 제거하는 에칭 방법.
  10. 피가공재 상에 레지스트막을 형성하는 레지스트막 형성 공정과,
    상기 레지스트막에 소정의 패턴을 형성하는 패턴 형성 공정과,
    상기 패턴이 형성된 상기 레지스트막을 소정의 변질용 조건으로 플라즈마에 노출시키고, 상기 레지스트막을 변질시켜 에칭 선택비를 높게 하는 레지스트 변질 공정과,
    상기 피가공재를 상기 변질용 조건과 상이한 에칭용 조건으로 플라즈마에 노출시키고, 에칭 선택비가 높아진 상기 레지스트막을 마스크로 하여 상기 피가공재의 에칭을 행하는 피가공재의 에칭 공정과,
    상기 피가공재는 소정의 피가공 기판 상에 형성된 기판용 마스크층인 것과 함께 상기 피가공 기판은 사파이어 기판이며, 에칭된 기판용 마스크층을 마스크로 하여, 상기 사파이어 기판의 에칭을 행하여, 상기 사파이어 기판에 요철 형상을 형성하는 기판의 에칭 공정을 포함하고,
    상기 레지스트 변질 공정에서, 플라즈마로서 Ar 가스의 플라즈마를 사용하고, 소정의 바이어스 출력을 가하여, Ar 가스의 플라즈마를 상기 기판용 마스크층으로 유도하고,
    상기 에칭 공정에서, 플라즈마로서 Ar 가스의 플라즈마를 사용하고, 상기 변질용 조건보다 높은 바이어스 출력을 가하여, Ar 가스의 플라즈마를 상기 기판용 마스크층으로 유도하는 에칭 방법.
KR1020147013080A 2011-11-15 2012-11-06 에칭 방법 KR20140090209A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011249370A JP5142236B1 (ja) 2011-11-15 2011-11-15 エッチング方法
JPJP-P-2011-249370 2011-11-15
PCT/JP2012/078712 WO2013073417A1 (ja) 2011-11-15 2012-11-06 エッチング方法

Publications (1)

Publication Number Publication Date
KR20140090209A true KR20140090209A (ko) 2014-07-16

Family

ID=47789869

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147013080A KR20140090209A (ko) 2011-11-15 2012-11-06 에칭 방법

Country Status (7)

Country Link
US (1) US9472736B2 (ko)
EP (1) EP2782120A4 (ko)
JP (1) JP5142236B1 (ko)
KR (1) KR20140090209A (ko)
CN (1) CN103946960B (ko)
TW (1) TWI518776B (ko)
WO (1) WO2013073417A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014057591A1 (ja) * 2012-10-12 2014-04-17 エルシード株式会社 半導体発光素子及びその製造方法
KR101447083B1 (ko) 2013-01-03 2014-10-06 주식회사 에이앤디코퍼레이션 사파이어 기판의 표면 패턴 형성 방법
CN104969366A (zh) * 2013-02-12 2015-10-07 崇高种子公司 Led元件及其制造方法
WO2014171467A1 (ja) * 2013-04-16 2014-10-23 エルシード株式会社 Ｌｅｄ素子及びその製造方法
JP6177168B2 (ja) * 2013-05-08 2017-08-09 旭化成株式会社 エッチング被加工材及びそれを用いたエッチング方法
JP6194515B2 (ja) * 2014-06-30 2017-09-13 豊田合成株式会社 サファイア基板の製造方法およびｉｉｉ族窒化物半導体発光素子の製造方法
US20160013363A1 (en) 2014-07-08 2016-01-14 Epistar Corporation Light-emitting element and the manufacturing method thereof
CN105355538A (zh) * 2014-08-21 2016-02-24 北京北方微电子基地设备工艺研究中心有限责任公司 一种刻蚀方法
JP6436694B2 (ja) * 2014-09-17 2018-12-12 住友化学株式会社 窒化物半導体テンプレートの製造方法
US20180011564A1 (en) * 2016-07-11 2018-01-11 Dell Products, Lp Display Surface Structure for Enhanced Optical, Thermal, and Touch Performance
US10304993B1 (en) * 2018-01-05 2019-05-28 Epistar Corporation Light-emitting device and method of manufacturing the same
CN109037029B (zh) * 2018-06-29 2020-09-01 山东元旭光电股份有限公司 一种蓝宝石等离子刻蚀负载效应的图形修饰方法及系统
CN114220893B (zh) * 2021-12-17 2024-04-16 北京北方华创微电子装备有限公司 蓝宝石衬底的刻蚀方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4472237A (en) * 1981-05-22 1984-09-18 At&T Bell Laboratories Reactive ion etching of tantalum and silicon
US4554048A (en) * 1984-10-17 1985-11-19 At&T Bell Laboratories Anistropic etching
US4729815A (en) * 1986-07-21 1988-03-08 Motorola, Inc. Multiple step trench etching process
JPH08153714A (ja) * 1994-09-30 1996-06-11 Sanyo Electric Co Ltd エッチング方法及び半導体装置の製造方法
JPH09213687A (ja) 1995-11-30 1997-08-15 Fujitsu Ltd 半導体装置の製造方法
JP2000221698A (ja) * 1999-01-29 2000-08-11 Sony Corp 電子装置の製造方法
JP4055503B2 (ja) * 2001-07-24 2008-03-05 日亜化学工業株式会社 半導体発光素子
JP2003069158A (ja) 2001-08-29 2003-03-07 Sanyo Electric Co Ltd 窒化物系半導体レーザ素子の形成方法
US6716570B2 (en) * 2002-05-23 2004-04-06 Institute Of Microelectronics Low temperature resist trimming process
AU2003244166A1 (en) 2002-06-27 2004-01-19 Tokyo Electron Limited Plasma processing method
US6923920B2 (en) * 2002-08-14 2005-08-02 Lam Research Corporation Method and compositions for hardening photoresist in etching processes
JP4538209B2 (ja) * 2003-08-28 2010-09-08 株式会社日立ハイテクノロジーズ 半導体装置の製造方法
JP2005136106A (ja) 2003-10-29 2005-05-26 Kyocera Corp 単結晶サファイア基板とその製造方法及び半導体発光素子
JP2005203672A (ja) * 2004-01-19 2005-07-28 Sony Corp 半導体装置の製造方法
JP2007184390A (ja) 2006-01-06 2007-07-19 Nippon Telegr & Teleph Corp <Ntt> 半導体基板のエッチング方法
JP2008110895A (ja) 2006-10-31 2008-05-15 Mitsubishi Cable Ind Ltd 窒化物半導体結晶の製造方法
JP5094535B2 (ja) 2008-05-07 2012-12-12 富士フイルム株式会社 凹部形成方法、凹凸製品の製造方法、発光素子の製造方法および光学素子の製造方法
JP2010062212A (ja) * 2008-09-01 2010-03-18 Oki Semiconductor Co Ltd 半導体装置の製造方法
JP5379434B2 (ja) * 2008-09-22 2013-12-25 学校法人 名城大学 発光素子用サファイア基板の製造方法
US7968401B2 (en) * 2009-01-26 2011-06-28 Applied Materials, Inc. Reducing photoresist layer degradation in plasma immersion ion implantation
US8941136B2 (en) * 2009-09-07 2015-01-27 El-Seed Corporation Semiconductor light emitting element
JP5486883B2 (ja) 2009-09-08 2014-05-07 東京エレクトロン株式会社 被処理体の処理方法
JP2011134800A (ja) 2009-12-22 2011-07-07 Samco Inc エッチング方法及びプラズマ処理装置
TWI414647B (zh) * 2010-09-27 2013-11-11 私立中原大學 製作次微米圖樣化藍寶石基板之方法
JP2012169366A (ja) * 2011-02-10 2012-09-06 Toshiba Corp 半導体発光装置の製造方法

Also Published As

Publication number Publication date
WO2013073417A1 (ja) 2013-05-23
CN103946960B (zh) 2017-04-12
US20140312004A1 (en) 2014-10-23
EP2782120A4 (en) 2015-05-20
JP2014096394A (ja) 2014-05-22
TW201324614A (zh) 2013-06-16
US9472736B2 (en) 2016-10-18
CN103946960A (zh) 2014-07-23
TWI518776B (zh) 2016-01-21
JP5142236B1 (ja) 2013-02-13
EP2782120A1 (en) 2014-09-24

Similar Documents

Publication Publication Date Title
KR20140090209A (ko) 에칭 방법
JP5728116B2 (ja) Ｌｅｄ素子及びその製造方法
WO2014126016A1 (ja) Ｌｅｄ素子及びその製造方法
KR101354516B1 (ko) 장치의 제조 방법
JP5435523B1 (ja) 半導体発光素子及びその製造方法
CN105453277A (zh) 半导体发光元件及其制造方法
JP2009054882A (ja) 発光装置の製造方法
JP2005064492A (ja) 単結晶サファイア基板とその製造方法及び半導体発光素子
JP2006196543A (ja) 窒化物半導体発光素子およびその製造方法
US20180097144A1 (en) Method for manufacturing light emitting element and light emitting element
KR20090014215A (ko) 반도체 발광소자의 제조방법
KR100714626B1 (ko) 질화물 반도체 발광소자 및 제조방법
JP2011159650A (ja) 発光素子
JP2016027658A (ja) エッチング方法
JP5808725B2 (ja) エッチング方法
JP6226681B2 (ja) Ｌｅｄ素子
WO2016167281A1 (ja) Ｌｅｄ素子
JP2016103624A (ja) 発光素子の製造方法及び発光素子
WO2015194382A1 (ja) 発光素子の製造方法及び発光素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application