WO2014171467A1 - Ｌｅｄ素子及びその製造方法 - Google Patents

Ｌｅｄ素子及びその製造方法 Download PDF

Info

Publication number
WO2014171467A1
WO2014171467A1 PCT/JP2014/060763 JP2014060763W WO2014171467A1 WO 2014171467 A1 WO2014171467 A1 WO 2014171467A1 JP 2014060763 W JP2014060763 W JP 2014060763W WO 2014171467 A1 WO2014171467 A1 WO 2014171467A1
Authority
WO
WIPO (PCT)
Prior art keywords
light
layer
moth
sapphire substrate
eye
Prior art date
Application number
PCT/JP2014/060763
Other languages
English (en)
French (fr)
Inventor
北野司
森みどり
近藤俊行
鈴木敦志
難波江宏一
大矢昌輝
Original Assignee
エルシード株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルシード株式会社 filed Critical エルシード株式会社
Priority to CN201480030587.9A priority Critical patent/CN105264676A/zh
Priority to US14/784,936 priority patent/US9793434B2/en
Priority to JP2014531040A priority patent/JP5643920B1/ja
Publication of WO2014171467A1 publication Critical patent/WO2014171467A1/ja
Priority to HK16102139.0A priority patent/HK1214407A1/zh
Priority to US15/714,136 priority patent/US20180026154A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials

Definitions

  • the present invention relates to an LED element and a manufacturing method thereof.
  • an LED element comprising a diffractive surface in which concave or convex portions are formed at a period, and an Al reflective film that is formed on the back side of the substrate and reflects light diffracted by the diffractive surface and re-enters the diffractive surface.
  • the light transmitted by the diffraction action is re-incident on the diffraction surface, and the light is transmitted again using the diffraction action on the diffraction surface, so that the light can be extracted outside the element in a plurality of modes.
  • the inventors of the present application sought to further improve the light extraction efficiency.
  • the present invention has been made in view of the above circumstances, and an object thereof is to provide an LED element capable of further improving the light extraction efficiency and a method for manufacturing the same.
  • a semiconductor laminated portion including a light emitting layer and light emitted from the light emitting layer are incident, and the convex portion has a period larger than the optical wavelength of the light and smaller than the coherent length of the light.
  • the incident light is reflected in a plurality of modes according to the Bragg diffraction condition, and the diffraction surface that transmits the incident light in the plurality of modes according to the Bragg diffraction condition; and the light diffracted by the diffraction surface is reflected to reflect the light
  • a reflective surface that re-enters the diffractive surface, and the semiconductor stacked portion is formed on the diffractive surface without a gap around the convex portion, and the flat portion of the diffractive surface in a plan view
  • the LED element whose is 40% or more is provided.
  • a mask layer forming step of forming a mask layer on the surface of the sapphire substrate, a resist film forming step of forming a resist film on the mask layer, and the resist film A pattern forming step for forming a predetermined pattern on the substrate, a mask layer etching step for etching the mask layer using the resist film as a mask, and an etching for the sapphire substrate using the etched mask layer as a mask.
  • an LED element manufacturing method including an etching process of a substrate for forming the convex part, and a semiconductor forming process of forming the semiconductor stacked part on the etched surface of the sapphire substrate.
  • the present invention further includes a sapphire substrate, and a semiconductor stacked portion including a light emitting layer that is formed on the surface of the sapphire substrate and emits blue light, and the surface of the sapphire substrate is a virtual triangle in plan view.
  • a triangle or quadrangle having a plurality of concave portions or convex portions arranged at intersections of a lattice or a square lattice and forming the virtual triangular lattice or the square lattice is not a regular polygon, and the length of each side is the blue light.
  • An LED element having a wavelength greater than twice the optical wavelength and less than the coherent length is provided.
  • a substrate, a semiconductor laminated portion including a light emitting layer formed on the front surface of the substrate, a reflective portion formed on the back surface of the substrate, and the semiconductor laminated portion are formed.
  • An electrode, and the electrode has a diffusion electrode layer formed on the semiconductor laminate, and a period smaller than twice the optical wavelength of light emitted from the light emitting layer formed on the diffusion electrode layer.
  • the LED element comprised from the material which has the refractive index substantially the same as the material which comprises the said diffusion electrode layer is provided.
  • the light extraction efficiency can be further improved.
  • FIG. 1 is a schematic cross-sectional view of an LED element showing a first embodiment of the present invention.
  • 2A and 2B are explanatory diagrams showing the diffraction action of light at the interface having different refractive indexes, where FIG. 2A shows a state of reflection at the interface, and FIG. 2B shows a state of transmission through the interface.
  • FIG. 3 shows the incident angle of light incident from the semiconductor layer side to the interface at the interface between the group III nitride semiconductor layer and the sapphire substrate when the period of the recesses or protrusions is 500 nm, and the diffraction action at the interface. It is a graph which shows the relationship of a transmission angle.
  • FIG. 1 is a schematic cross-sectional view of an LED element showing a first embodiment of the present invention.
  • 2A and 2B are explanatory diagrams showing the diffraction action of light at the interface having different refractive indexes, where FIG. 2A shows a state of reflection at the interface, and FIG
  • FIG. 4 shows the incident angle of light incident from the semiconductor layer side to the interface at the interface between the group III nitride semiconductor layer and the sapphire substrate when the period of the recesses or protrusions is 500 nm, and the diffraction action at the interface. It is a graph which shows the relationship of a reflection angle.
  • FIG. 5 is an explanatory view showing the traveling direction of light inside the device.
  • FIG. 6 is a partially enlarged schematic cross-sectional view of the LED element.
  • 7A and 7B show a sapphire substrate, in which FIG. 7A is a schematic perspective view, FIG. 7B is a schematic explanatory view showing an AA section, and FIG. 7C is a schematic enlarged explanatory view.
  • FIG. 8A and 8B are schematic plan views showing the arrangement of the convex portions, in which FIG. 8A shows a virtual triangular lattice as an equilateral triangle, and FIG. 8B shows a virtual triangular lattice as an isosceles triangle.
  • FIG. 9 is a graph showing the relationship between the length of one side and the light extraction efficiency when a virtual triangular lattice or square lattice is a regular polygon.
  • FIG. 10 is a graph showing the relationship between the length of the equilateral side and the light extraction efficiency when the virtual triangular lattice is an isosceles triangle.
  • FIG. 11 is a schematic explanatory diagram of a plasma etching apparatus.
  • FIG. 12 is a flowchart showing a method for etching a sapphire substrate.
  • FIG. 13A shows a process of an etching method of a sapphire substrate and a mask layer, (a) shows a sapphire substrate before processing, (b) shows a state in which a mask layer is formed on sapphire, and (c) shows a mask layer. A state where a resist film is formed is shown, (d) shows a state where a mold is brought into contact with the resist film, and (e) shows a state where a pattern is formed on the resist film.
  • FIG. 13A shows a process of an etching method of a sapphire substrate and a mask layer, (a) shows a sapphire substrate before processing, (b) shows a state in which a mask layer is formed on sapphire, and (c) shows a mask layer. A state where a resist film is formed is shown, (d) shows a state where a mold is brought into contact with the resist film, and (e
  • FIG. 13B shows the process of the etching method of the sapphire substrate and the mask layer, (f) shows the state where the remaining film of the resist film is removed, (g) shows the state where the resist film is altered, and (h) The mask layer is etched using the resist film as a mask, and (i) shows the sapphire substrate etched using the mask layer as a mask.
  • FIG. 13C shows the process of the etching method of the sapphire substrate and the mask layer, (j) shows a state where the sapphire substrate is further etched using the mask layer as a mask, and (k) shows a state where the remaining mask layer is removed from the sapphire substrate. (L) shows a state in which wet etching is performed on the sapphire substrate.
  • FIG. 14 is a graph showing the relationship between the diameter of the base end portion of the convex portion and the height of the convex portion when the thickness of the Ni layer is changed.
  • FIG. 15 is a table showing the period of the convex portions and the ratio of the C-plane region and whether the dislocation density is equal to or lower than a predetermined value.
  • FIG. 16 is a graph showing the reflectance of the reflecting portion of Example 1.
  • FIG. 17 is a graph showing the reflectivity of the reflecting portion of Example 2.
  • FIG. 18 is a schematic cross-sectional view of an LED element showing a second embodiment of the present invention.
  • FIG. 19 is a partially enlarged schematic cross-sectional view of an LED element.
  • FIG. 20 is a graph showing the reflectivity of the reflecting portion of Example 3.
  • FIG. 21 is a graph showing the reflectance of the reflecting portion of Example 4.
  • FIG. 22 is a schematic cross-sectional view of an LED element showing a second embodiment of the present invention.
  • FIG. 23 is an explanatory diagram showing the traveling direction of light inside the device.
  • FIG. 24 is an explanatory diagram for processing a moth-eye layer, where (a) shows a state in which a first mask layer is formed on the transmission moth-eye surface, and (b) shows a state in which a resist layer is formed on the first mask layer. (C) shows a state in which the resist layer is selectively irradiated with an electron beam, (d) shows a state in which the resist layer is developed and removed, and (e) shows a state in which the second mask layer is formed.
  • FIG. 25 is an explanatory view for processing the moth-eye layer, (a) shows a state where the resist layer is completely removed, (b) shows a state where the first mask layer is etched using the second mask layer as a mask, (C) shows a state where the second mask layer is removed, (d) shows a state where the transmission moth-eye surface is etched using the first mask layer as a mask, and (e) shows a state where the first mask layer is removed.
  • FIG. 1 is a schematic cross-sectional view of an LED element showing a first embodiment of the present invention.
  • the LED element 1 is obtained by forming a semiconductor laminated portion 19 made of a group III nitride semiconductor layer on the surface of a sapphire substrate 2.
  • the LED element 1 is a flip chip type, and light is mainly extracted from the back side of the sapphire substrate 2.
  • the semiconductor stacked unit 19 includes a buffer layer 10, an n-type GaN layer 12, a light emitting layer 14, an electron blocking layer 16, and a p-type GaN layer 18 in this order from the sapphire substrate 2 side.
  • a p-side electrode 27 is formed on the p-type GaN layer 18, and an n-side electrode 28 is formed on the n-type GaN layer 12.
  • the buffer layer 10 is formed on the surface of the sapphire substrate 2 and is made of AlN.
  • the buffer layer 10 is formed by MOCVD (Metal-Organic-Chemical-Vapor-Deposition) method, but a sputtering method can also be used.
  • the n-type GaN layer 12 as the first conductivity type layer is formed on the buffer layer 10 and is made of n-GaN.
  • the light emitting layer 14 is formed on the n-type GaN layer 12, is made of GalnN / GaN, and emits blue light by injection of electrons and holes.
  • blue light refers to light having a peak wavelength of 430 nm or more and 480 nm or less, for example.
  • the peak wavelength of light emission of the light emitting layer 14 is 450 nm.
  • the electron block layer 16 is formed on the light emitting layer 14 and is made of p-AIGaN.
  • the p-type GaN layer 18 as the second conductivity type layer is formed on the electron block layer 16 and is made of p-GaN.
  • the n-type GaN layer 12 to the p-type GaN layer 18 are formed by epitaxial growth of a group III nitride semiconductor, and convex portions 2 c are periodically formed on the surface of the sapphire substrate 2. Planarization is achieved by lateral growth in the initial growth stage.
  • the active layer is formed by recombination of electrons and holes.
  • the layer structure of the semiconductor layer is arbitrary as long as it emits light.
  • the surface of the sapphire substrate 2 forms a vertical moth-eye surface 2a, and the back surface of the sapphire substrate 2 forms a transmission moth-eye surface 2g.
  • a flat portion 2b and a plurality of convex portions 2c periodically formed on the flat portion 2b are formed on the surface of the sapphire substrate 2.
  • the semiconductor laminated portion 19 is formed without a gap around each convex portion 2c.
  • the shape of each convex portion 2c may be a truncated cone shape such as a cone or a polygonal pyramid, or a truncated cone shape such as a truncated cone or a truncated polygonal truncated cone.
  • Each convex portion 2 c is designed to diffract light emitted from the light emitting layer 14.
  • the light verticalizing action can be obtained by the convex portions 2c arranged periodically.
  • the light verticalizing action means that the light intensity distribution is reflected and transmitted with respect to the interface between the sapphire substrate 2 and the semiconductor laminated portion 19 rather than before the light is incident on the vertical moth-eye surface. It is biased in the vertical direction.
  • each convex part 2i can be a truncated cone such as a cone or a polygonal pyramid, or a truncated cone such as a truncated cone or a truncated polygonal truncated cone.
  • the period of the convex part 2i of the transmission moth-eye surface is shorter than the period of the convex part 2c of the verticalized moth-eye surface. In the present embodiment, Fresnel reflection at the interface with the outside is suppressed by the convex portions 2i that are periodically arranged.
  • FIG. 2 is an explanatory view showing the diffraction action of light at an interface having different refractive indexes, where (a) shows a state of reflection at the interface and (b) shows a state of transmission through the interface.
  • n1 is the refractive index of the medium on the incident side
  • ⁇ is the wavelength of the incident light
  • m is an integer.
  • n1 is the refractive index of the group III nitride semiconductor. As shown in FIG. 2A, light incident on the interface is reflected at a reflection angle ⁇ ref that satisfies the above equation (1).
  • n2 is the refractive index of the medium on the exit side
  • m ′ is an integer.
  • n2 is the refractive index of sapphire.
  • FIG. 2B light incident on the interface is transmitted at a transmission angle ⁇ out that satisfies the above equation (2).
  • the period of the surface of the sapphire substrate 2 is the optical wavelength inside the element ( ⁇ / n1) and ( ⁇ / n2) must be larger. Therefore, the surface of the sapphire substrate 2 is set to have a period longer than ( ⁇ / n1) or ( ⁇ / n2) so that diffracted light exists.
  • FIG. 3 shows the incident angle of light incident from the semiconductor layer side to the interface at the interface between the group III nitride semiconductor layer and the sapphire substrate when the period of the recesses or protrusions is 500 nm, and the diffraction action at the interface. It is a graph which shows the relationship of a transmission angle.
  • FIG. 4 shows the incident angle of light incident on the interface from the semiconductor layer side and the diffraction at the interface at the interface between the group III nitride semiconductor layer and the sapphire substrate when the period of the recesses or protrusions is 500 nm. It is a graph which shows the relationship of the reflection angle by an effect
  • the critical angle of total reflection exists in the light incident on the verticalized moth-eye surface 2a, like a general flat surface.
  • the critical angle is 45.9 °.
  • the critical angle is 45.9 °
  • the light output exceeding the critical angle is about 70%, and the light output not exceeding the critical angle is about 30%. That is, extracting light in a region exceeding the critical angle greatly contributes to improving the light extraction efficiency of the LED element 1.
  • the angle will change to the side. That is, the intensity distribution of the light transmitted through the vertical moth-eye surface 2a on the sapphire substrate 2 side is emitted compared to the intensity distribution of the light incident on the vertical moth-eye surface 2a on the semiconductor multilayer portion 19 side. It is biased in a direction perpendicular to the interface between the portion 19 and the sapphire substrate 2.
  • the light reflected by the vertical moth-eye surface 2a changes in angle toward the perpendicular to the interface between the sapphire substrate 2 and the group III nitride semiconductor layer. .
  • this area is indicated by hatching.
  • the angle will change. That is, compared with the intensity distribution of light incident on the vertical moth-eye surface 2a on the semiconductor multilayer portion 19 side, the intensity distribution of light emitted from the vertical moth-eye surface 2a on the semiconductor multilayer portion 19 side is reflected by the semiconductor multilayer portion. It is biased in a direction perpendicular to the interface between the portion 19 and the sapphire substrate 2.
  • FIG. 5 is an explanatory view showing the traveling direction of light inside the device.
  • the light incident on the sapphire substrate 2 beyond the critical angle is transmitted and reflected in the vertical moth-eye surface 2 a in a direction closer to the vertical than the incident.
  • the light transmitted through the verticalized moth-eye surface 2a is incident on the transmissive moth-eye surface 2g in a state where the angle is changed toward the vertical direction.
  • the light reflected by the vertical moth-eye surface 2a is reflected by the p-side electrode 27 and the n-side electrode 28 while changing the angle toward the vertical direction, and then enters the vertical moth-eye surface 2a again.
  • the incident angle at this time is closer to the vertical than the previous incident angle.
  • the light incident on the transmission moth-eye surface 2g can be shifted to the vertical direction.
  • FIG. 6 is a partially enlarged schematic cross-sectional view of the LED element.
  • the p-side electrode 27 includes a diffusion electrode 21 formed on the p-type GaN layer 18, a dielectric multilayer film 22 formed in a predetermined region on the diffusion electrode 21, and a dielectric multilayer film. 22 and a metal electrode 23 formed on the substrate 22.
  • the diffusion electrode 21 is formed on the entire surface of the p-type GaN layer 18 and is made of a transparent material such as ITO (Indium Tin Oxide).
  • the dielectric multilayer film 22 is configured by repeating a plurality of pairs of the first material 22a and the second material 22b having different refractive indexes.
  • the first material 22a may be ZrO 2 (refractive index: 2.18)
  • the second material 22b may be SiO 2 (refractive index: 1.46)
  • the number of pairs is five. it can.
  • the metal electrode 23 covers the dielectric multilayer film 22 and is made of a metal material such as Al.
  • the metal electrode 23 is electrically connected to the diffusion electrode 21 through a via hole 22 c formed in the dielectric multilayer film 22.
  • the n-side electrode 28 is formed on the exposed n-type GaN layer 12 by etching the n-type GaN layer 12 from the p-type GaN layer 18.
  • the n-side electrode 28 includes a diffusion electrode 24 formed on the n-type GaN layer 12, a dielectric multilayer film 25 formed in a predetermined region on the diffusion electrode 24, and a metal formed on the dielectric multilayer film 25. Electrode 26.
  • the diffusion electrode 24 is formed on the entire surface of the n-type GaN layer 12 and is made of a transparent material such as ITO (Indium Tin Oxide).
  • the dielectric multilayer film 25 is configured by repeating a plurality of pairs of the first material 25a and the second material 25b having different refractive indexes.
  • the first material 25a may be ZrO 2 (refractive index: 2.18)
  • the second material 25b may be SiO 2 (refractive index: 1.46)
  • the number of pairs is five. it can.
  • the dielectric multilayer film 25 may be formed using a material different from ZrO 2 and SiO 2 , for example, AlN (refractive index: 2.18), Nb 2 O 3 (refractive index: 2.4), Ta 2 O 3 (refractive index: 2.35) or the like may be used.
  • the metal electrode 26 covers the dielectric multilayer film 25 and is made of a metal material such as Al. The metal electrode 26 is electrically connected to the diffusion electrode 24 through a via hole 25 a formed in the dielectric multilayer film 25.
  • the p-side electrode 27 and the n-side electrode 28 form a reflecting portion.
  • the p-side electrode 27 and the n-side electrode 28 each have a higher reflectance as the angle is closer to the vertical.
  • the light reflected by the vertical moth-eye surface 2a of the sapphire substrate 2 and changed in angle toward the perpendicular to the interface is incident. . That is, the intensity distribution of light incident on the reflecting portion is biased toward the vertical as compared with the case where the surface of the sapphire substrate 2 is a flat surface.
  • FIG. 7A and 7B show a sapphire substrate, in which FIG. 7A is a schematic perspective view, FIG. 7B is a schematic explanatory view showing an AA section, and FIG. 7C is a schematic enlarged explanatory view.
  • the verticalized moth-eye surface 2a has an intersection of virtual triangular lattices at a predetermined cycle so that the center of each convex portion 2c is the position of the vertex of an equilateral triangle in plan view. It is formed in alignment with. In addition, you may arrange
  • the period of each convex part 2c is larger than the optical wavelength of the light emitted from the light emitting layer 14, and smaller than the coherent length of the said light. In addition, the period here means the distance of the peak position of the height in the adjacent convex part 2c.
  • the optical wavelength means a value obtained by dividing the actual wavelength by the refractive index. Furthermore, the coherent length corresponds to a distance until the periodic oscillations of the waves cancel each other and the coherence disappears due to the difference in the individual wavelengths of the photon group having a predetermined spectral width.
  • the period of each convex part 2c is 1 time or more of the optical wavelength, and the diffractive action gradually works effectively for incident light having an angle greater than or equal to the critical angle, and is 2 of the optical wavelength of the light emitted from the light emitting layer 14. If it is larger than twice, the number of transmission modes and reflection modes is sufficiently increased, which is preferable. Moreover, it is preferable that the period of each convex part 2c is below half of the coherent length of the light emitted from the light emitting layer 14.
  • the length of one side of an equilateral triangle forming a virtual triangular lattice is 460 nm. That is, the main period of each convex part 2c is 460 nm and 797 nm.
  • the sapphire substrate 2 is configured such that the ratio of the flat portion 2b is 40% or more in plan view. Since the wavelength of light emitted from the light emitting layer 14 is 450 nm and the refractive index of the group III nitride semiconductor layer is 2.4, the optical wavelength is 187.5 nm. Moreover, since the half width of the light emitted from the light emitting layer 14 is 27 nm, the coherent length of the light is 7500 nm. That is, the period of the verticalized moth-eye surface 2a is greater than twice the optical wavelength of the light emitting layer 14 and less than or equal to half the coherent length.
  • FIGS. 8A and 8B are schematic plan views showing the arrangement of the convex portions, in which FIG. 8A shows a virtual triangular lattice as an equilateral triangle, and FIG. 8B shows a virtual triangular lattice as an isosceles triangle.
  • FIG. 8A when the virtual triangular lattice is an equilateral triangle, for each convex portion 2c, there are six convex portions 2c located at the closest distance a1 every 60 °. That is, as shown in FIG.
  • the closest convex portion 2c has a 0 ° direction, a 60 ° direction, a 120 ° direction, a 180 ° direction, a 240 ° direction, and a 300 ° direction. Located in the ° direction. Among these, the 0 ° direction and the 180 ° direction, the 60 ° direction and the 240 ° direction, and the 120 ° direction and the 300 ° direction are equivalent directions.
  • the convex part 2c of the distance a2 next closest to these is located in the 30 ° direction, 90 ° direction, 150 ° direction, 210 ° direction, 270 ° direction and 330 ° direction.
  • the 30 ° direction and the 210 ° direction, the 90 ° direction and the 270 ° direction, and the 150 ° direction and the 330 ° direction are equivalent directions. That is, when the virtual triangular lattice is an equilateral triangle, there are mainly two types of periods, the distance a1 and the distance a2.
  • the convex portion 2c located at the equilateral distance b1 has the base angle ⁇ and the ⁇ direction. , (180 ° ⁇ ) direction, (180 ° + ⁇ ) direction, and (360 ° ⁇ ) direction.
  • the ⁇ direction and the (180 ° + ⁇ ) direction, and the (180 ° ⁇ ) direction and the (360 ° ⁇ ) direction are equivalent directions.
  • the convex part 2c located in the distance b2 of a base is located in the 0 degree direction and the 180 degree direction.
  • FIG. 9 is a graph showing the relationship between the length of one side and the light extraction efficiency when a virtual triangular lattice or square lattice is a regular polygon.
  • a virtual triangular lattice or quadrangular lattice was used as a regular polygon, and the relationship between the length of one side and the light extraction efficiency was calculated by simulation.
  • the light wavelength was set to 450 nm, and the transmittance from the GaN-based semiconductor to the sapphire substrate was calculated at the interface between the GaN-based semiconductor and the sapphire substrate.
  • FIG. 10 is a graph showing the relationship between the length of the equilateral side and the light extraction efficiency when the virtual triangular lattice is an isosceles triangle.
  • the virtual triangular lattice is an isosceles triangle, and the relationship between the length of the equilateral side and the light extraction efficiency was calculated by simulation. Specifically, the transmittance from the GaN-based semiconductor to the sapphire substrate was calculated at the interface between the GaN-based semiconductor and the sapphire substrate, with the base length being 600 nm and the light wavelength being 450 nm.
  • the transmittance is generally higher when the triangular lattice is an isosceles triangle.
  • the lengths of the equal sides and one side were 4% at 400 nm, 5% at 460 nm, 1% at 500 nm, 1% at 700 nm, and the transmittance was high.
  • the base of the isosceles triangle is 600 nm
  • the transmittance is equal to that of the equilateral triangle when the isosceles is 600 nm.
  • the equilateral side was 800 nm
  • the transmittance was almost equal to that of an equilateral triangle having 800 nm per side.
  • the light extraction efficiency is higher in the isosceles triangle than in the regular triangle.
  • the isosceles and base sides of the isosceles triangle are 460 nm or less, or 550 nm to 800 nm, respectively.
  • the relationship between the incident angle of light and the transmittance tends to be different between the region of 460 nm or less and the region of 550 nm to 800 nm. That is, it is more preferable that one of the equilateral and base sides of the isosceles triangle is 460 nm or less and the other is 550 nm or more and 800 nm or less.
  • each convex portion 2c of the verticalized moth-eye surface 2a includes a side surface 2d extending upward from the flat portion 2b, and a center side of the convex portion 2c from the upper end of the side surface 2d. And a curved upper surface 2f formed continuously with the curved portion 2e.
  • the curved portion 2e is formed by dropping the corners by wet etching of the convex portion 2c before the curved portion 2e formed with the corners formed by the meeting portions of the side surface 2d and the upper surface 2f. Note that wet etching may be performed until the flat upper surface 2f disappears and the entire upper side of the convex portion 2c becomes the curved portion 2e.
  • each convex part 2c has a base end diameter of 380 nm and a height of 350 nm.
  • the verticalized moth-eye surface 2a of the sapphire substrate 2 is a flat portion 2b in addition to the convex portions 2c, so that the lateral growth of the semiconductor is promoted.
  • the transmission moth-eye surface 2g on the back surface of the sapphire substrate 2 is aligned with the intersections of the virtual triangular lattice at a predetermined cycle so that the center of each convex portion 2i is the position of the apex of the triangle in plan view. It is formed.
  • the shortest period of each convex portion 2 i is smaller than twice the optical wavelength of the light emitted from the light emitting layer 14.
  • the length of one side of an equilateral triangle forming a virtual triangular lattice is 300 nm. That is, the shortest period of each convex part 2i is 300 nm.
  • the wavelength of light emitted from the light emitting layer 14 is 450 nm, and since the refractive index of sapphire is 1.78, the optical wavelength is 252.8 nm. That is, the shortest period of the transmission moth-eye surface 2g is smaller than twice the optical wavelength of the light emitting layer 14. In addition, if the period of a moth-eye surface is 2 times or less of an optical wavelength, the Fresnel reflection in an interface can be suppressed. The Fresnel reflection suppressing effect can be sufficiently obtained if the shortest period of the convex portion 2i is smaller than twice the optical wavelength.
  • the entire period of the convex portion 2i is made smaller than twice the optical wavelength, a larger Fresnel reflection suppressing action can be obtained.
  • the optical wavelength of the transmission moth-eye surface 2g approaches from 2 times to 1 time, the effect of suppressing Fresnel reflection increases.
  • the outside of the sapphire substrate 2 is resin or air, if the period of the transmission moth-eye surface 2g is 1.25 times or less of the optical wavelength, the same Fresnel reflection suppressing effect as 1 time or less can be obtained.
  • FIG. 11 is a schematic explanatory diagram of a plasma etching apparatus for processing a sapphire substrate.
  • the plasma etching apparatus 91 is an inductively coupled type (ICP), a flat substrate holding base 92 that holds the sapphire substrate 2, a container 93 that contains the substrate holding base 92, and a container 93
  • a coil 94 provided via a quartz plate 96 and a power source 95 connected to the substrate holding base 92 are provided.
  • the coil 94 is a solid spiral coil, which supplies high-frequency power from the center of the coil, and the end of the outer periphery of the coil is grounded.
  • the sapphire substrate 2 to be etched is placed on the substrate holder 92 directly or via a transfer tray.
  • the substrate holding base 92 incorporates a cooling mechanism for cooling the sapphire substrate 2, and is controlled by the cooling control unit 97.
  • the container 93 has a supply port and can supply various gases such as O 2 gas and Ar gas.
  • the sapphire substrate 2 is placed on the substrate holder 92, and then the air in the container 93 is discharged to make the pressure reduced. Then, a predetermined processing gas is supplied into the container 93 and the gas pressure in the container 93 is adjusted. Thereafter, high-frequency high-frequency power is supplied to the coil 94 and the substrate holder 92 for a predetermined time to generate a reactive gas plasma 98. The plasma 98 is used to etch the sapphire substrate 2.
  • FIG. 12 is a flowchart showing an etching method.
  • the etching method of this embodiment includes a mask layer forming step S1, a resist film forming step S2, a pattern forming step S3, a residual film removing step S4, a resist alteration step S5, and a mask layer.
  • FIG. 13A shows the process of the etching method of the sapphire substrate and the mask layer, (a) shows the sapphire substrate before processing, (b) shows the state in which the mask layer is formed on the sapphire substrate, and (c) shows the mask. A state where a resist film is formed on the layer is shown, (d) shows a state where a mold is brought into contact with the resist film, and (e) shows a state where a pattern is formed on the resist film.
  • FIG. 13A shows the process of the etching method of the sapphire substrate and the mask layer, (a) shows the sapphire substrate before processing, (b) shows the state in which the mask layer is formed on the sapphire substrate, and (c) shows the mask. A state where a resist film is formed on the layer is shown, (d) shows a state where a mold is brought into contact with the resist film, and (e) shows a state where a pattern is formed on the resist film.
  • FIG. 13B shows the process of the etching method of the sapphire substrate and the mask layer, (f) shows the state where the remaining film of the resist film is removed, (g) shows the state where the resist film is altered, and (h) The mask layer is etched using the resist film as a mask, and (i) shows the sapphire substrate etched using the mask layer as a mask. Incidentally, the resist film after the alteration is expressed by painting out in the drawing.
  • FIG. 13C shows the process of the etching method of the sapphire substrate and the mask layer, (j) shows a state where the sapphire substrate is further etched using the mask layer as a mask, and (k) shows a state where the remaining mask layer is removed from the sapphire substrate. (L) shows a state in which wet etching is performed on the sapphire substrate.
  • a sapphire substrate 2 before processing is prepared. Prior to etching, the sapphire substrate 2 is cleaned with a predetermined cleaning solution.
  • the sapphire substrate 2 is a sapphire substrate.
  • a mask layer 30 is formed on the sapphire substrate 2 (mask layer forming step: S1).
  • the mask layer 30 has a SiO 2 layer 31 on the sapphire substrate 2 and a Ni layer 32 on the SiO 2 layer 31.
  • the thickness of each layer 31 and 112 is arbitrary, for example, the SiO 2 layer can be 1 nm to 100 nm and the Ni layer 32 can be 1 nm to 200 nm.
  • the mask layer 30 may be a single layer.
  • the mask layer 30 is formed by a sputtering method, a vacuum evaporation method, a CVD method, or the like.
  • a resist film 40 is formed on the mask layer 30 (resist film forming step: S2).
  • a thermoplastic resin is used as the resist film 40 and is formed to have a uniform thickness by a spin coating method.
  • the resist film 40 is made of, for example, an epoxy resin and has a thickness of, for example, not less than 100 nm and not more than 300 nm. Note that a photo-curable resin can also be used as the resist film 40.
  • the resist film 40 is heated and softened together with the sapphire substrate 2, and the resist film 40 is pressed with a mold 50 as shown in FIG. 13A (d).
  • An uneven structure 51 is formed on the contact surface of the mold 50, and the resist film 40 is deformed along the uneven structure 51.
  • the resist film 40 is cooled and cured together with the sapphire substrate 2 while keeping the pressed state. Then, by separating the mold 50 from the resist film 40, the concavo-convex structure 41 is transferred to the resist film 40 as shown in FIG. 10A (e) (pattern forming step: S3).
  • the period of the concavo-convex structure 41 is 1 ⁇ m or less. In the present embodiment, the period of the concavo-convex structure 41 is 460 nm.
  • the diameter of the convex part 43 of the uneven structure 41 is 100 nm or more and 300 nm or less, for example, 230 nm.
  • the height of the convex part 43 is 100 nm or more and 300 nm or less, for example, 250 nm. In this state, a remaining film 42 is formed in the recess of the resist film 40.
  • the sapphire substrate 2 on which the resist film 40 is formed as described above is attached to the substrate holder 92 of the plasma etching apparatus 1. Then, the residual film 42 is removed by, for example, plasma ashing to expose the mask layer 30 as a workpiece as shown in FIG. 13B (f) (residual film removing step: S4).
  • O 2 gas is used as a processing gas for plasma ashing.
  • the convex portion 43 of the resist film 40 is also affected by ashing, and the side surface 44 of the convex portion 43 is not perpendicular to the surface of the mask layer 30 and is inclined by a predetermined angle.
  • the resist film 40 is exposed to plasma under the condition for alteration, thereby altering the resist film 40 and increasing the etching selectivity (resist alteration step: S5).
  • Ar gas is used as a process gas for modifying the resist film 40.
  • the bias output of the power source 95 for inducing plasma to the sapphire substrate 2 side is set to be lower than the etching condition described later.
  • the mask layer 30 as a workpiece is etched using the resist film 40 that has been exposed to plasma under etching conditions and has a high etching selectivity as a mask (mask layer etching step: S6).
  • Ar gas is used as a processing gas for etching the resist film 40.
  • a pattern 33 is formed in the mask layer 30 as shown in FIG. 13B (h).
  • the processing gas, the antenna output, the bias output, and the like can be changed as appropriate for the alteration condition and the etching condition, but it is preferable to change the bias output using the same processing gas as in this embodiment.
  • the condition for alteration when the processing gas is Ar gas, the antenna output of the coil 94 is 350 W, and the bias output of the power supply 95 is 50 W, curing of the resist film 40 was observed.
  • Etching of the mask layer 30 was observed when the etching gas was Ar gas, the antenna output of the coil 94 was 350 W, and the bias output of the power source 95 was 100 W.
  • the resist can be cured even if the antenna output is reduced or the gas flow rate is reduced.
  • the sapphire substrate 2 is etched using the mask layer 30 as a mask (sapphire substrate etching step: S7).
  • etching is performed with the resist film 40 remaining on the mask layer 30.
  • plasma etching is performed using a chlorine-based gas such as BCl 3 gas as a processing gas.
  • a verticalized moth-eye surface 2a is formed on the sapphire substrate 2.
  • the height of the concavo-convex structure of the verticalized moth-eye surface 2a is 350 nm.
  • the height of the concavo-convex structure can be made larger than 350 nm.
  • the etching may be finished with the resist film 40 remaining as shown in FIG. 13B (i).
  • side etching is promoted by the SiO 2 layer 31 of the mask layer 30, and the side surface 2d of the convex portion 2c of the verticalized moth-eye surface 2a is inclined. Further, the side etching state can also be controlled by the inclination angle of the side surface 43 of the resist film 40. If the mask layer 30 is a single layer of the Ni layer 32, the side surface 2d of the convex portion 2c can be made substantially perpendicular to the main surface.
  • the size of the base end portion of the convex portion 2 c is controlled by the thickness of the Ni layer 32.
  • the inventors of the present application have found that the diameter of the base end portion of the convex portion 2c can be adjusted by controlling the thickness of the Ni layer 32 as a metal mask.
  • FIG. 14 is a graph showing the relationship between the diameter of the base end portion of the convex portion and the height of the convex portion when the thickness of the Ni layer is changed. In the experiment, the same mold 50 was used, and data was acquired by changing the thickness of the Ni layer 32 and the height of the convex portion 2c.
  • the thickness of the Ni layer 32 is three types of 50 nm, 75 nm, and 100 nm, and the height of the convex portion 2 c is four types of 400 nm, 500 nm, 600 nm, and 700 nm.
  • the height of the projecting portion 2c after the etching did not exactly match the target height.
  • the thicker the Ni layer 32 the larger the diameter of the base end portion of the convex portion 2c. Thereby, the base end part of the convex part 2c can be changed, without changing the type
  • the mask layer 30 remaining on the sapphire substrate 2 is removed using a predetermined stripping solution (mask layer removing step: S8).
  • the SiO 2 layer 31 is removed by using hydrofluoric acid. Even if the resist film 40 remains on the mask layer 30, it can be removed together with the Ni layer 32 with high-temperature nitric acid. However, if the residual amount of the resist film 40 is large, the resist film 40 is previously obtained by O 2 ashing. Is preferably removed.
  • angular part of the convex part 2c is removed by wet etching, and a curved part is formed (curved part formation process: S9).
  • the etching solution is arbitrary, but for example, a phosphoric acid aqueous solution heated to about 170 ° C., so-called “hot phosphoric acid” can be used.
  • this bending part formation process can be abbreviate
  • the etching selectivity between the mask layer 30 and the resist film 40 can be increased. Thereby, it becomes easy to process the mask layer 30 with a fine and deep shape, and the mask layer 30 with a fine shape can be formed sufficiently thick.
  • the plasma etching apparatus 1 can continuously perform the alteration of the resist film 40 and the etching of the mask layer 30 without significantly increasing the number of steps.
  • the resist film 40 is altered and the mask layer 30 is etched by changing the bias output of the power supply 95, and the selectivity of the resist film 40 can be easily increased.
  • the sapphire substrate 2 is etched using the sufficiently thick mask layer 30 as a mask, it becomes easy to process the sapphire substrate 2 in a fine and deep shape.
  • forming a concavo-convex structure with a period of 1 ⁇ m or less and a depth of 300 nm or more in a sapphire substrate forms a resist film on the substrate on which the mask layer is formed, and etches the mask layer using the resist film.
  • the etching method of this embodiment is suitable for forming a concavo-convex structure having a period of 1 ⁇ m or less and a depth of 500 nm or more.
  • the nanoscale periodic concavo-convex structure is called moth eye, but when sapphire is processed to sapphire, sapphire is a difficult-to-cut material and can only be processed to a depth of about 200 nm. However, a step of about 200 nm may be insufficient as a moth eye. It can be said that the etching method of this embodiment has solved a novel problem in the case of performing moth-eye processing on a sapphire substrate.
  • the mask layer 30 made of SiO 2 / Ni is shown as a workpiece, it is needless to say that the mask layer 30 may be a single Ni layer or another material. In short, the resist may be altered to increase the etching selectivity between the mask layer 30 and the resist film 40.
  • the change of the bias output of the plasma etching apparatus 1 is shown as the condition for alteration and the condition for etching.
  • the condition for alteration may be a condition in which the resist is altered when the resist is exposed to plasma and the etching selectivity is increased.
  • the mask layer 30 includes the Ni layer 32, it is needless to say that the present invention can be applied to etching of other materials.
  • the sapphire substrate etching method of the present embodiment can also be applied to substrates of SiC, Si, GaAs, GaN, InP, ZnO, and the like.
  • a semiconductor laminated portion 19 made of a group III nitride semiconductor is epitaxially grown on the verticalized moth-eye surface 2a of the sapphire substrate 2 manufactured as described above using lateral growth (semiconductor formation step), and the p-side electrode 27 and The n-side electrode 28 is formed (electrode formation process). Thereafter, a convex portion 2i is formed on the back surface of the sapphire substrate 2 in the same process as the vertical moth-eye surface 2a on the front surface, and then divided into a plurality of LED devices 1 by dicing, whereby the LED device 1 is manufactured. .
  • the inventors of the present application investigated whether the dislocation density is equal to or lower than a predetermined value when the ratio of the flat portion 2b of the sapphire substrate 2 is changed and the semiconductor stacked portion 19 has a predetermined thickness. . Specifically, whether the flat portion 2b is a C plane, the period of the convex portion 2c is changed, and the thickness of the semiconductor stacked portion 19 is 2.5 ⁇ m and the dislocation density is 2 ⁇ 10 8 / cm 2 or less. I investigated. The investigation was performed using a sample body formed in alignment with the intersection of the triangular lattice so that the convex portion 2c is located at the apex of the regular triangle. The results of this investigation are shown in FIG. FIG.
  • the period shown in FIG. 15 is a period corresponding to the length of one side of the equilateral triangle.
  • the dislocation density is 2 ⁇ 10 8 / cm 2 or less when the period of the convex portions 2 c is 600 nm or more. Further, it is understood that even if the period is 460 nm, the dislocation density is 2 ⁇ 10 8 / cm 2 or less if the ratio of the flat portion 2b is 41% or more. That is, by setting the period of the protrusions 2c to 600 nm or more, or the ratio of the flat portions 2b to 41% or more, good crystal quality can be obtained even if the semiconductor stacked portion 19 is thinned.
  • the semiconductor stacked portion 19 can be made thin without impairing the crystal quality of the light emitting layer 14 by setting the ratio of the flat portion 2b to 41% or more. Moreover, if the thickness of the semiconductor stacked portion 19 is about the same as that of the conventional one, the crystal quality of the light emitting layer 14 can be improved, and the light extraction efficiency can be further improved.
  • the base end portion of the convex portion 2c can be controlled, different convex portions 2c can be manufactured using the same mold 50, and the mold 50 can be shared. The manufacturing cost can be reduced.
  • the vertical moth-eye surface 2a since the vertical moth-eye surface 2a is provided, light incident at an angle exceeding the total reflection critical angle can be made perpendicular to the interface at the interface between the sapphire substrate 2 and the group III nitride semiconductor layer. Further, since the transmission moth-eye surface 2g that suppresses Fresnel reflection is provided, light that has been shifted vertically from the interface between the sapphire substrate 2 and the outside of the element can be smoothly taken out to the outside of the element. As described above, although both the front and back surfaces of the sapphire substrate 2 are processed to be uneven, different functions of the verticalization function and the Fresnel reflection suppression function are given, and the light extraction efficiency is dramatically improved by the synergistic effect of these functions. Can be improved.
  • the distance until the light emitted from the light emitting layer 14 reaches the back surface of the sapphire substrate 2 can be remarkably shortened, and the absorption of light inside the device can be suppressed.
  • the light in the angle region exceeding the critical angle of the interface propagates in the lateral direction, so there was a problem that the light was absorbed inside the device, but the light in the angle region exceeding the critical angle was verticalized Since the moth-eye surface 2a is close to the vertical and the Fresnel reflection on the moth-eye surface 2g of the light that is close to the vertical is suppressed, the light absorbed inside the device can be drastically reduced.
  • the surface of the sapphire substrate 2 has a plurality of convex portions 2c arranged at intersections of the virtual triangular lattice in plan view, and the triangles forming the virtual triangular lattice are not regular polygons.
  • the light can be extracted using many diffraction modes.
  • the length of one side of the triangle forming the virtual triangular lattice is not less than twice the optical wavelength of blue light and not more than 460 nm, or not less than 550 nm and not more than 800 nm, the light extraction efficiency can be improved.
  • the diffraction mode can be increased while regularly arranging the convex portions 2c. Furthermore, by setting the equilateral sides of the isosceles triangle to be not less than twice the optical wavelength of blue light and not more than 460 nm and the base is not less than 550 nm and not more than 800 nm, light can be extracted using diffraction modes having different properties.
  • the inventors of the present application significantly increase the light extraction efficiency of the LED element 1 by using a combination of the dielectric multilayer films 22 and 25 and the metal layers 23 and 26 as the p-side electrode 27 and the n-side electrode 28. I found something to do. That is, when the dielectric multilayer films 22 and 25 and the metal layers 23 and 26 are combined, the reflectivity increases as the angle is more perpendicular to the interface, which is advantageous for light that is closer to the interface. It becomes a reflection condition.
  • FIG. 16 is a graph showing the reflectance of the reflecting portion of Example 1.
  • the dielectric multilayer film formed on ITO was combined with ZrO 2 and SiO 2 to have a pair number of 5, and an Al layer was formed on the dielectric multilayer film.
  • a reflectance of 98% or more is realized in an angle range where the incident angle is 0 to 45 degrees.
  • a reflectance of 90% or more is realized in an angle range where the incident angle is 0 to 75 degrees.
  • the combination of the dielectric multilayer film and the metal layer is an advantageous reflection condition for the light that is perpendicular to the interface.
  • FIG. 17 is a graph showing the reflectance of the reflecting portion of Example 2.
  • Example 2 only an Al layer was formed on ITO. As shown in FIG. 17, the reflectance is almost 84% regardless of the incident angle.
  • the reflective portion may be a single metal layer such as an Al layer only.
  • FIG. 18 is a schematic cross-sectional view of an LED element showing a second embodiment of the present invention.
  • the LED element 101 has a semiconductor laminated portion 119 made of a group III nitride semiconductor layer formed on the surface of a sapphire substrate 102.
  • This LED element 101 is a face-up type, and light is mainly extracted from the side opposite to the sapphire substrate 102.
  • the semiconductor stacked unit 119 includes a buffer layer 110, an n-type GaN layer 112, a light emitting layer 114, an electron blocking layer 116, and a p-type GaN layer 118 in this order from the sapphire substrate 102 side.
  • a p-side electrode 127 is formed on the p-type GaN layer 118 and an n-side electrode 128 is formed on the n-type GaN layer 112.
  • the buffer layer 110 is formed on the surface of the sapphire substrate 102 and is made of AlN.
  • the n-type GaN layer 112 is formed on the buffer layer 110 and is composed of n-GaN.
  • the light emitting layer 114 is formed on the n-type GaN layer 112 and is made of GalnN / GaN. In this embodiment, the light emission peak wavelength of the light emitting layer 114 is 450 nm.
  • the electron block layer 116 is formed on the light emitting layer 114 and is made of p-AIGaN.
  • the p-type GaN layer 118 is formed on the electron block layer 116 and is made of p-GaN.
  • the n-type GaN layer 112 to the p-type GaN layer 118 are formed by epitaxial growth of a group III nitride semiconductor, and convex portions 102c are periodically formed on the surface of the sapphire substrate 102. Planarization is achieved by lateral growth in the initial growth stage.
  • the active layer is formed by recombination of electrons and holes.
  • the layer structure of the semiconductor layer is arbitrary as long as it emits light.
  • the surface of the sapphire substrate 102 forms a vertical moth-eye surface 102a, and the p-side electrode 127 forms a transmission moth-eye surface 127g.
  • a flat portion 102b and a plurality of convex portions 102c periodically formed on the flat portion 102b are formed.
  • the sapphire substrate 102 is configured such that the ratio of the flat portion 102b is 40% or more in plan view.
  • each convex portion 102c can be a truncated cone shape such as a cone or a polygonal pyramid, or a truncated cone shape such as a truncated cone or a truncated polygonal truncated cone.
  • Each convex part 102c is designed to diffract the light emitted from the light emitting layer 114.
  • a light verticalizing action can be obtained by each of the convex portions 102c arranged periodically.
  • the p-side electrode 127 has a diffusion electrode 121 formed on the p-type GaN layer 118 and a pad electrode 122 formed on a part of the diffusion electrode 121.
  • the diffusion electrode 121 is formed on the entire surface of the p-type GaN layer 118 and is made of a transparent material such as ITO (Indium Tin Oxide).
  • the pad electrode 122 is made of a metal material such as Al, for example.
  • a flat portion 127h and a plurality of convex portions 127i periodically formed on the flat portion 127h are formed on the surface of the diffusion electrode 121.
  • each convex portion 127i can be a truncated cone such as a cone or a polygonal pyramid, or a truncated cone such as a truncated cone or a truncated polygonal truncated cone.
  • the period of the convex portion 127 i on the transmission moth-eye surface is smaller than twice the optical wavelength of the light emitting layer 114. In the present embodiment, Fresnel reflection at the interface with the outside is suppressed by the convex portions 127i that are periodically arranged.
  • the n-side electrode 128 is formed on the exposed n-type GaN layer 112 by etching the n-type GaN layer 112 from the p-type GaN layer 118.
  • the n-side electrode 128 is formed on the n-type GaN layer 112 and is made of a metal material such as Al.
  • FIG. 19 is a partially enlarged schematic cross-sectional view of the LED element.
  • a dielectric multilayer film 124 is formed on the back surface side of the sapphire substrate 102.
  • the dielectric multilayer film 124 is configured by repeating a plurality of pairs of the first material 124a and the second material 124b having different refractive indexes.
  • the dielectric multilayer film 124 is covered with an Al layer 126 that is a metal layer.
  • the dielectric multilayer film 124 and the Al layer 126 form a reflecting portion, and light emitted from the light emitting layer 114 and transmitted through the vertical moth-eye surface 102a by the diffraction action is reflected by the reflecting portion.
  • the light transmitted by the diffractive action is re-incident on the diffractive surface 102a, and is transmitted again by using the diffractive action on the diffractive surface 102a, so that the light can be extracted outside the element in a plurality of modes.
  • the semiconductor stacked portion 119 can be made thin without impairing the crystal quality of the light emitting layer 114.
  • the thickness of the semiconductor stacked portion 119 is approximately the same as the conventional thickness, the crystal quality of the light emitting layer 114 can be improved, and the light extraction efficiency can be further improved.
  • the verticalized moth-eye surface 102a is provided, light incident at an angle exceeding the total reflection critical angle can be made closer to the vertical at the interface between the sapphire substrate 102 and the group III nitride semiconductor layer. Furthermore, since the transmissive moth-eye surface 127g is provided, it is possible to suppress Fresnel reflection of light that is shifted vertically at the interface between the sapphire substrate 102 and the outside of the element. Thereby, the light extraction efficiency can be dramatically improved.
  • the distance until the light emitted from the light emitting layer 114 reaches the surface of the p-side electrode 127 can be remarkably shortened, and the light absorption inside the device can be suppressed.
  • the light in the angle region exceeding the critical angle of the interface propagates in the lateral direction, so there was a problem that the light was absorbed inside the device, but the light in the angle region exceeding the critical angle was verticalized By making the moth-eye surface 102a closer to the vertical, light absorbed inside the element can be drastically reduced.
  • the surface of the sapphire substrate 102 has a plurality of convex portions 102c arranged at intersections of the virtual triangular lattice in plan view, and the triangles forming the virtual triangular lattice are not regular polygons.
  • the light can be extracted using many diffraction modes.
  • the length of one side of the triangle forming the virtual triangular lattice is not less than twice the optical wavelength of blue light and not more than 460 nm, or not less than 550 nm and not more than 800 nm, the light extraction efficiency can be improved.
  • the diffraction mode can be increased while regularly arranging the convex portions 102c. Furthermore, by setting the equilateral sides of the isosceles triangle to be not less than twice the optical wavelength of blue light and not more than 460 nm and the base is not less than 550 nm and not more than 800 nm, light can be extracted using diffraction modes having different properties.
  • the inventors of the present application have found that the light extraction efficiency of the LED element 101 is remarkably increased by using the combination of the dielectric multilayer film 124 and the metal layer 126 as the reflection part on the back surface of the sapphire substrate 102. . That is, when the dielectric multilayer film 124 and the metal layer 126 are combined, the reflectance becomes higher as the angle is more perpendicular to the interface, which is an advantageous reflection condition for light that is closer to the interface. .
  • FIG. 20 is a graph showing the reflectivity of the reflecting portion of Example 3.
  • the dielectric multilayer film formed on the sapphire substrate was made of a combination of ZrO 2 and SiO 2 and the number of pairs was five, and an Al layer was formed on the dielectric multilayer film.
  • a reflectance of 99% or more is realized in an angle range where the incident angle is 0 degree to 55 degrees.
  • a reflectance of 98% or more is realized in the angle range where the incident angle is 0 degree to 60 degrees.
  • a reflectance of 92% or more is realized in an angle range where the incident angle is 0 degree to 75 degrees.
  • the combination of the dielectric multilayer film and the metal layer is an advantageous reflection condition for the light that is perpendicular to the interface.
  • FIG. 21 is a graph showing the reflectivity of the reflection part of Example 4.
  • Example 4 only the Al layer was formed on the sapphire substrate. As shown in FIG. 21, the reflectance is almost 88% regardless of the incident angle.
  • the reflective portion may be a single metal layer such as an Al layer only.
  • FIG. 22 is a schematic cross-sectional view of an LED element showing a third embodiment of the present invention.
  • the LED element 201 is a face-up type, in which a semiconductor stacked portion 219 made of a group III nitride semiconductor layer is formed on the surface of a sapphire substrate 202.
  • the semiconductor stacked unit 219 includes a buffer layer 210, an n-type GaN layer 212, a light emitting layer 214, an electron block layer 216, and a p-type GaN layer 218 in this order from the sapphire substrate 202 side.
  • a p-side electrode 227 is formed on the p-type GaN layer 218, and an n-side electrode 228 is formed on the n-type GaN layer 212.
  • the buffer layer 210 is formed on the surface of the sapphire substrate 2 and is made of AlN.
  • the buffer layer 210 is formed by MOCVD (Metal-Organic-Chemical-Vapor-Deposition) method, but a sputtering method can also be used.
  • the n-type GaN layer 212 as the first conductivity type layer is formed on the buffer layer 210 and is made of n-GaN.
  • the light emitting layer 214 is formed on the n-type GaN layer 212, is made of GalnN / GaN, and emits blue light by injecting electrons and holes.
  • blue light refers to light having a peak wavelength of 430 nm or more and 480 nm or less, for example.
  • the peak wavelength of light emission of the light emitting layer 214 is 450 nm.
  • the electron block layer 216 is formed on the light emitting layer 214 and is made of p-AIGaN.
  • the p-type GaN layer 218 as the second conductivity type layer is formed on the electron block layer 216 and is made of p-GaN.
  • the n-type GaN layer 212 to the p-type GaN layer 218 are formed by epitaxial growth of a group III nitride semiconductor, and convex portions 2c are periodically formed on the surface of the sapphire substrate 2, but the group III nitride semiconductor is formed. Planarization is achieved by lateral growth in the initial growth stage.
  • the active layer is formed by recombination of electrons and holes.
  • the layer structure of the semiconductor layer is arbitrary as long as it emits light.
  • the surface of the sapphire substrate 202 forms a vertical moth-eye surface 202a, and the surface of the p-side electrode 227 forms a transmission moth-eye surface 227g.
  • a flat portion 202b and a plurality of convex portions 202c periodically formed on the flat portion 202b are formed. Further, the sapphire substrate 202 is configured such that the ratio of the flat portion 202b is 40% or more in plan view.
  • each convex portion 202c may be a truncated cone shape such as a cone or a polygonal pyramid, or a truncated cone shape such as a truncated cone or a truncated polygonal truncated cone.
  • Each convex portion 202c is designed to diffract light emitted from the light emitting layer 214.
  • the vertical operation of light can be obtained by the convex portions 202c arranged periodically.
  • the light verticalizing action means that the intensity distribution of light is reflected and transmitted with respect to the interface between the sapphire substrate 202 and the semiconductor stacked portion 219 than before the light intensity is incident on the vertical moth-eye surface. It is biased in the vertical direction.
  • a dielectric multilayer film 224 is formed on the back surface side of the sapphire substrate 202.
  • the dielectric multilayer film 224 is covered with an Al layer 226 that is a metal layer.
  • the dielectric multilayer film 224 and the Al layer 226 form a reflecting portion, and the light emitted from the light emitting layer 214 and transmitted through the vertical moth-eye surface 202a by the diffraction action is reflected by the reflecting portion. Then, the light transmitted by the diffractive action is incident again on the diffractive surface 202a, and is transmitted again using the diffractive action on the diffractive surface 202a, whereby the light can be extracted outside the element in a plurality of modes.
  • the p-side electrode 227 has a diffusion electrode layer 221 formed on the p-type GaN layer 218 and a moth-eye layer 222 formed on the diffusion electrode layer 221.
  • the p-side electrode 227 has a pad electrode 223 that penetrates the diffusion electrode layer 221 and the moth-eye layer 222 and contacts the p-type GaN layer 218.
  • the diffusion electrode layer 221 is formed on the p-type GaN layer 218 except for the formation region of the pad electrode 223, and is made of a transparent material.
  • the moth-eye layer 222 is formed on the diffusion electrode layer 221 except for the formation region of the pad electrode 223, and is made of a transparent material.
  • the moth-eye layer 222 is made of a material having a smaller extinction coefficient than that of the material constituting the diffusion electrode layer 221 and having substantially the same refractive index as that of the material constituting the diffusion electrode layer 221.
  • “the refractive index is substantially the same” means that the difference in refractive index between the diffusion electrode layer 221 and the moth-eye layer 222 is within 20% of the refractive index of the moth-eye layer 222.
  • the diffusion electrode layer 221 is made of a material having a sheet resistance smaller than that of the moth-eye layer 222, and is formed thinner than the moth-eye layer 222. Further, the diffusion electrode layer 221 is thinner than the moth-eye layer 222.
  • the pad electrode 223 is made of a metal material such as Al.
  • the pad electrode 223 is made of a material that has a higher adhesion to the semiconductor stacked portion 219 than the adhesion to the diffusion electrode layer 221.
  • the diffusion electrode layer 221 is made of ITO (Indium Tin Oxide) having a thickness of 100 nm
  • the moth-eye layer 222 is made of ZrO 2 having a thickness of 400 nm.
  • the extinction coefficient of ITO is 0.04, and the extinction coefficient of ZrO 2 is almost zero.
  • the refractive index of ITO is 2.04, and the refractive index of ZrO2 is 2.24.
  • a material such as IZO (indium zinc oxide) can be used as the diffusion electrode layer 221, and a material such as Nb 2 O 5 can be used as the moth-eye layer 222.
  • the surface of the moth-eye layer 222 is formed with a flat portion 227h and a plurality of convex portions 227i periodically formed on the flat portion 227h.
  • the shape of each convex part 227i can be a truncated cone such as a cone or a polygonal pyramid, or a truncated cone such as a truncated cone or a truncated polygonal truncated cone.
  • the period of the convex part 227 i on the transmission moth-eye surface is smaller than twice the optical wavelength of the light emitting layer 214. In the present embodiment, Fresnel reflection at the interface with the outside is suppressed by the convex portions 227i arranged periodically.
  • the n-side electrode 228 is formed on the exposed n-type GaN layer 212 by etching the n-type GaN layer 212 from the p-type GaN layer 218.
  • the n-side electrode 228 is formed on the n-type GaN layer 212 and is made of a metal material such as Al.
  • FIG. 23 is an explanatory diagram showing the traveling direction of light inside the device.
  • the light incident on the sapphire substrate 202 beyond the critical angle is transmitted and reflected in the vertical moth-eye surface 202a in a direction closer to the vertical than the incident. To do. That is, the light reflected by the vertical moth-eye surface 202a is incident on the transmission moth-eye surface 227g in a state where the angle is changed toward the vertical direction.
  • the light transmitted through the verticalized moth-eye surface 202a is reflected by a reflecting portion made of a dielectric multilayer film 224 and an Al layer 226, which will be described later, with the angle being changed toward the vertical direction, and then incident again on the verticalized moth-eye surface 202a. To do.
  • the incident angle at this time is closer to the vertical than the previous incident angle.
  • the light incident on the transmission moth-eye surface 227g can be shifted to the vertical direction.
  • the transmission moth-eye surface 227g of the p-side electrode 227 is aligned with the intersection of the virtual triangular lattice at a predetermined period so that the center of each convex portion 227i is the position of the apex of the regular triangle in plan view. It is formed.
  • the shortest period of each convex part 227i is smaller than the optical wavelength of the light emitted from the light emitting layer 214. That is, Fresnel reflection is suppressed at the transmission moth-eye surface 227g.
  • the length of one side of an equilateral triangle forming a virtual triangular lattice is 300 m.
  • the shortest period of each convex part 227i is 300 nm. Since the wavelength of light emitted from the light emitting layer 214 is 450 nm and the refractive index of ZrO 2 is 2.24, the optical wavelength is 200.9 nm. That is, the shortest period of the transmission moth-eye surface 227g is smaller than twice the optical wavelength of the light emitting layer 214. In addition, if the period of a moth-eye surface is 2 times or less of an optical wavelength, the Fresnel reflection in an interface can be suppressed. The Fresnel reflection suppressing action can be sufficiently obtained if the shortest period among the periods of the convex portions 227i is smaller than twice the optical wavelength.
  • the entire period of the convex portion 227i is made smaller than twice the optical wavelength, a larger Fresnel reflection suppressing effect can be obtained.
  • the optical wavelength of the transmissive moth-eye surface 227g approaches from 2 times to 1 time, the effect of suppressing Fresnel reflection increases.
  • the outside of the moth-eye layer 222 is resin or air, if the period of the transmissive moth-eye surface 227g is 1.25 times or less of the optical wavelength, it is possible to obtain the same Fresnel reflection suppressing effect as 1 time or less.
  • FIG. 24 is an explanatory diagram for processing a moth-eye layer, where (a) shows a state in which a first mask layer is formed on the transmission moth-eye surface, and (b) shows a state in which a resist layer is formed on the first mask layer. (C) shows a state in which the resist layer is selectively irradiated with an electron beam, (d) shows a state in which the resist layer is developed and removed, and (e) shows a state in which the second mask layer is formed. Indicates the state.
  • the first mask layer 330 is formed on the surface of the moth-eye layer 222.
  • the first mask layer 330 is made of, for example, SiO 2 and is formed by a sputtering method, a vacuum evaporation method, a CVD method, or the like.
  • the thickness of the 1st mask layer 330 is arbitrary, it is 1.0 micrometer, for example.
  • a resist layer 332 is formed on the first mask layer 330 of the moth-eye layer 222.
  • the resist layer 332 is made of, for example, an electron beam photosensitive material such as ZEP manufactured by Nippon Zeon Co., Ltd., and is applied on the first mask layer 330.
  • the thickness of the resist layer 332 is arbitrary, but is, for example, 100 nm to 2.0 ⁇ m.
  • a stencil mask 334 is set apart from the resist layer 332.
  • a gap of 1.0 ⁇ m to 100 ⁇ m is formed between the resist layer 332 and the stencil mask 334.
  • the stencil mask 334 is formed of, for example, a material such as diamond or SiC, and the thickness is arbitrary, but the thickness is, for example, 500 nm to 100 ⁇ m.
  • the stencil mask 334 has an opening 334a that selectively transmits an electron beam.
  • the stencil mask 334 is irradiated with an electron beam, and the resist layer 332 is exposed to the electron beam that has passed through each opening 334a of the stencil mask 334.
  • the pattern of the stencil mask 334 is transferred to the resist layer 332 using an electron beam of 10 to 100 ⁇ C / cm 2 .
  • the resist layer 332 is developed using a predetermined developer. As a result, as shown in FIG. 24D, the portion irradiated with the electron beam is eluted into the developer, and the portion not irradiated with the electron beam remains, thereby forming an opening 332a.
  • ZEP manufactured by Nippon Zeon Co., Ltd. is used as the resist layer 332, for example, amyl acetate can be used as the developer.
  • a second mask layer 336 is formed on the first mask layer 330 on which the resist layer 332 is patterned.
  • the second mask layer 336 is patterned on the first mask layer 330 using electron beam irradiation.
  • the second mask layer 336 is made of, for example, Ni, and is formed by a sputtering method, a vacuum evaporation method, a CVD method, or the like.
  • the thickness of the 2nd mask layer 336 is arbitrary, it is 20 nm, for example.
  • FIG. 25 is an explanatory view for processing the moth-eye layer, (a) shows a state where the resist layer is completely removed, (b) shows a state where the first mask layer is etched using the second mask layer as a mask, (C) shows a state where the second mask layer is removed, (d) shows a state where the transmission moth-eye surface is etched using the first mask layer as a mask, and (e) shows a state where the first mask layer is removed.
  • the resist layer 332 is removed using a stripping solution.
  • the resist layer 332 can be removed by immersing it in a stripping solution and irradiating with ultrasonic waves for a predetermined time.
  • diethyl ketone can be used as the stripping solution.
  • a pattern of the second mask layer 336 is formed on the first mask layer 330 by inverting the pattern of the openings 334a of the stencil mask 334.
  • the first mask layer 330 is dry-etched using the second mask layer 336 as a mask. Thereby, the opening 330a is formed in the first mask layer 330, and the pattern of the first mask layer 330 is formed.
  • the etching gas a gas having resistance to the moth-eye layer 222 and the first mask layer 330 as compared with the second mask layer 336 is used.
  • the first mask layer 330 is SiO 2 and the second mask layer 336 is Ni
  • a fluorine-based gas such as SF 6
  • the etching selectivity of Ni to SiO 2 is about 100.
  • the patterning of the first mask layer 330 can be performed accurately.
  • the second mask layer 336 on the first mask layer 330 is removed.
  • the first mask layer 330 is SiO 2 and the second mask layer 336 is Ni
  • it is immersed in hydrochloric acid and nitric acid diluted with water and mixed at about 1: 1, or Ni is removed by dry etching with argon gas. Can be removed.
  • the moth-eye layer 222 is dry-etched using the first mask layer 330 as a mask.
  • the inverted pattern of each opening 334a of the stencil mask 334 can be transferred to the moth-eye layer 222. it can.
  • the first mask layer 330 has higher resistance to the etching gas than the moth-eye layer 222, a portion that is not covered with the first mask layer 330 can be selectively etched. Then, the etching is terminated when the etching depth of the moth-eye layer 222 reaches the desired depth.
  • a chlorine-based gas such as Cl 2 or a fluorine-based gas can be used as the etching gas.
  • the fluorine-based gas cannot etch ITO, when ITO is used as the current diffusion layer 221, the current diffusion layer 221 is not processed beyond the moth-eye layer 222. That is, even if the moth-eye layer 222 has the minimum thickness necessary for forming the unevenness and the current diffusion layer 221 is exposed during etching, the current diffusion layer 221 is not etched.
  • the first mask layer 330 remaining on the moth-eye layer 222 is removed using a predetermined stripping solution.
  • a stripping solution for example, when SiO 2 is used for the first mask layer 330, diluted hydrofluoric acid can be used.
  • a mask made of SiO 2 is formed in the pad electrode 223 formation region of the p-type GaN layer 218, this mask can also be removed at once.
  • a pad electrode 223 is formed on the moth-eye layer 222.
  • the LED element 201 is manufactured by dividing into a plurality of LED elements 201 by dicing.
  • the current flowing from the semiconductor stacked portion 219 to the p-side electrode 227 flows through the pad electrode 223 after the current is diffused in the diffusion electrode layer 221.
  • the diffusion electrode layer 221 has a low sheet resistance, the current can be diffused accurately.
  • the pad electrode 223 and the current diffusion layer 221 are in direct contact with each other, a current flows directly from the current diffusion layer 221 to the pad electrode 223 without passing through the moth-eye layer 222.
  • the pad electrode 223 is a material having higher adhesion to the semiconductor stacked portion 219 than the diffusion electrode layer 221, the pad electrode 223 is easily peeled off from the semiconductor stacked portion 219 due to a mechanical load or the like. There is nothing.
  • the vertical moth-eye surface 202a since the vertical moth-eye surface 202a is provided, light incident at an angle exceeding the total reflection critical angle can be made perpendicular to the interface at the interface between the sapphire substrate 202 and the group III nitride semiconductor layer. Furthermore, since the transmissive moth-eye surface 227g that suppresses Fresnel reflection is provided, light that has been vertically shifted at the interface between the sapphire substrate 202 and the outside of the element can be smoothly taken out to the outside of the element. Thereby, the light extraction efficiency can be dramatically improved.
  • the distance until the light emitted from the light emitting layer 214 reaches the transmission moth-eye surface 227g can be remarkably shortened, and the light absorption inside the device can be suppressed.
  • the light in the angle region exceeding the critical angle of the interface propagates in the lateral direction, so there was a problem that the light was absorbed inside the device, but the light in the angle region exceeding the critical angle was verticalized Since the moth-eye surface 202a is close to the vertical and the Fresnel reflection of the vertically-transmitted moth-eye surface 227g is suppressed, the light absorbed inside the device can be drastically reduced.
  • the semiconductor stacked portion 219 can be thinned without impairing the crystal quality of the light emitting layer 214.
  • the thickness of the semiconductor stacked portion 219 is approximately the same as the conventional thickness, the crystal quality of the light emitting layer 214 can be improved, and the light extraction efficiency can be further improved.
  • the triangle forming the virtual triangular lattice is not a regular polygon.
  • the light can be extracted using many diffraction modes.
  • the length of one side of the triangle forming the virtual triangular lattice is not less than twice the optical wavelength of blue light and not more than 460 nm, or not less than 550 nm and not more than 800 nm, the light extraction efficiency can be improved.
  • the diffraction mode can be increased while regularly arranging the convex portions 102c. Furthermore, by setting the equilateral sides of the isosceles triangle to be not less than twice the optical wavelength of blue light and not more than 460 nm and the base is not less than 550 nm and not more than 800 nm, light can be extracted using diffraction modes having different properties.
  • the inventors of the present application have found that the light extraction efficiency of the LED element 201 is remarkably increased by using a combination of the dielectric multilayer film 224 and the metal layer 226 as a reflection part on the back surface of the sapphire substrate 202. . That is, when the dielectric multilayer film 224 and the metal layer 226 are combined, the reflectivity becomes higher as the angle is more perpendicular to the interface, and the reflection condition is advantageous for light that is closer to the interface. .
  • the vertical moth-eye surface and the transmission moth-eye surface are configured by the periodically formed convex portions.
  • each moth-eye surface may be configured by the periodically formed concave portions.
  • the transmission moth-eye surface is formed only on the p-side electrode, it may be formed on the n-side electrode.
  • the convex portions or the concave portions in alignment with the intersections of the triangular lattice, for example, it can be formed in alignment with the intersections of the virtual square lattice.
  • the LED light emitting device and the manufacturing method thereof of the present invention are industrially useful because the light extraction efficiency can be improved.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Diffracting Gratings Or Hologram Optical Elements (AREA)

Abstract

　さらに光取り出し効率を向上させることのできるＬＥＤ素子及びその製造方法を提供する。　発光層を含む半導体積層部と、発光層から発せられる光が入射し、当該光の光学波長より大きく当該光のコヒーレント長より小さい周期で凸部が形成され、入射光をブラッグの回折条件に従って複数のモードで反射するとともに、入射光をブラッグの回折条件に従って複数のモードで透過する回折面と、回折面にて回折した光を反射して前記回折面へ再入射させる反射面と、を備えたＬＥＤ素子において、半導体積層部は、回折面上に凸部の周囲に空隙なく形成され、回折面において、平面視にて、平坦部の割合が４０％以上であるようにした。

Description

ＬＥＤ素子及びその製造方法
　本発明は、ＬＥＤ素子及びその製造方法に関する。
　サファイア基板の表面上に形成され発光層を含むIII族窒化物半導体と、サファイア基板の表面側に形成され発光層から発せられる光が入射し当該光の光学波長より大きく当該光のコヒーレント長より小さい周期で凹部又は凸部が形成された回折面と、基板の裏面側に形成され回折面にて回折した光を反射して回折面へ再入射させるＡｌ反射膜と、を備えるＬＥＤ素子が知られている（特許文献１参照）。このＬＥＤ素子では、回折作用により透過した光を回折面に再入射させて、回折面にて再び回折作用を利用して透過させることにより、複数のモードで光を素子外部へ取り出すことができる。
国際公開第２０１１／０２７６７９号
　本願発明者らは、さらなる光取り出し効率の向上を追及していた。
　本発明は、前記事情に鑑みてなされたものであり、その目的とするところは、さらに光取り出し効率を向上させることのできるＬＥＤ素子及びその製造方法を提供することにある。
　前記目的を達成するため、本発明では、発光層を含む半導体積層部と、前記発光層から発せられる光が入射し、当該光の光学波長より大きく当該光のコヒーレント長より小さい周期で凸部が形成され、入射光をブラッグの回折条件に従って複数のモードで反射するとともに、入射光をブラッグの回折条件に従って複数のモードで透過する回折面と、前記回折面にて回折した光を反射して前記回折面へ再入射させる反射面と、を備え、前記半導体積層部は、前記回折面上に前記凸部の周囲に空隙なく形成され、前記回折面において、平面視にて、前記平坦部の割合が４０％以上であるＬＥＤ素子が提供される。
　また、本発明では、上記ＬＥＤ素子を製造するにあたり、サファイア基板の表面上にマスク層を形成するマスク層形成工程と、前記マスク層上にレジスト膜を形成するレジスト膜形成工程と、前記レジスト膜に所定のパターンを形成するパターン形成工程と、前記レジスト膜をマスクとして前記マスク層のエッチングを行うマスク層のエッチング工程と、エッチングされた前記マスク層をマスクとして、前記サファイア基板のエッチングを行って前記凸部を形成する基板のエッチング工程と、エッチングされた前記サファイア基板の表面上に、前記半導体積層部を形成する半導体形成工程と、を含むＬＥＤ素子の製造方法が提供される。
　さらに、本発明では、サファイア基板と、前記サファイア基板の表面上に形成され青色光を発する発光層を含む半導体積層部と、を備え、前記サファイア基板の表面は、平面視にて、仮想の三角格子又は四角格子の交点に配置される複数の凹部又は凸部を有し、前記仮想の三角格子又は四角格子をなす三角形又は四角形は、正多角形ではなく、各辺の長さが前記青色光の光学波長の２倍より大きくコヒーレント長より小さいＬＥＤ素子が提供される。
　さらにまた、本発明では、基板と、前記基板の表面上に形成された発光層を含む半導体積層部と、前記基板の裏面上に形成された反射部と、前記半導体積層部上に形成された電極と、を備え、前記電極は、前記半導体積層部上に形成される拡散電極層と、前記拡散電極層上に形成され表面が前記発光層から発せられる光の光学波長の２倍より小さい周期の凹部又は凸部を有する透過モスアイ面をなすモスアイ層と、を有し、前記モスアイ層は、前記発光層から発せられる光について、前記拡散電極層を構成する材料よりも消衰係数が小さく、前記拡散電極層を構成する材料と屈折率がほぼ同じ材料から構成したＬＥＤ素子が提供される。
　本発明のＬＥＤ素子によれば、さらに光取り出し効率を向上させることができる。
図１は、本発明の第１の実施形態を示すＬＥＤ素子の模式断面図である。 図２は、異なる屈折率の界面における光の回折作用を示す説明図であり、（ａ）は界面にて反射する状態を示し、（ｂ）は界面を透過する状態を示す。 図３は、凹部又は凸部の周期を５００ｎｍとした場合の、III属窒化物半導体層とサファイア基板の界面における、半導体層側から界面へ入射する光の入射角と、界面での回折作用による透過角の関係を示すグラフである。 図４は、凹部又は凸部の周期を５００ｎｍとした場合の、III属窒化物半導体層とサファイア基板の界面における、半導体層側から界面へ入射する光の入射角と、界面での回折作用による反射角の関係を示すグラフである。 図５は、素子内部における光の進行方向を示す説明図である。 図６は、ＬＥＤ素子の一部拡大模式断面図である。 図７はサファイア基板を示し、（ａ）が模式斜視図、（ｂ）がＡ－Ａ断面を示す模式説明図、（ｃ）が模式拡大説明図である。 図８は凸部の配置状態を示す平面模式図であり、（ａ）が仮想の三角格子を正三角形としたもの、（ｂ）が仮想の三角格子を二等辺三角形としたものである。 図９は、仮想の三角格子又は四角格子を正多角形とした場合における、１辺の長さと光取り出し効率との関係を示すグラフである。 図１０は、仮想の三角格子を二等辺三角形とした場合における、等辺の長さと光取り出し効率との関係を示すグラフである。 図１１は、プラズマエッチング装置の概略説明図である。 図１２は、サファイア基板のエッチング方法を示すフローチャートである。 図１３Ａはサファイア基板及びマスク層のエッチング方法の過程を示し、（ａ）は加工前のサファイア基板を示し、（ｂ）はサファイア上にマスク層を形成した状態を示し、（ｃ）はマスク層上にレジスト膜を形成した状態を示し、（ｄ）はレジスト膜にモールドを接触させた状態を示し、（ｅ）はレジスト膜にパターンが形成された状態を示す。 図１３Ｂはサファイア基板及びマスク層のエッチング方法の過程を示し、（ｆ）はレジスト膜の残膜を除去した状態を示し、（ｇ）はレジスト膜を変質させた状態を示し、（ｈ）はレジスト膜をマスクとしてマスク層をエッチングした状態を示し、（ｉ）はマスク層をマスクとしてサファイア基板をエッチングした状態を示す。 図１３Ｃはサファイア基板及びマスク層のエッチング方法の過程を示し、（ｊ）はマスク層をマスクとしてサファイア基板をさらにエッチングした状態を示し、（ｋ）はサファイア基板から残ったマスク層を除去した状態を示し、（ｌ）はサファイア基板にウェットエッチングを施した状態を示す。 図１４は、Ｎｉ層の厚さを変化させた際における凸部の基端部の径と凸部の高さの関係を示すグラフである。 図１５は、凸部の周期及びＣ面領域の割合と、転位密度が所定値以下となったか否かを示す表である。 図１６は、実施例１の反射部の反射率を示すグラフである。 図１７は、実施例２の反射部の反射率を示すグラフである。 図１８は、本発明の第２の実施形態を示すＬＥＤ素子の模式断面図である。 図１９は、ＬＥＤ素子の一部拡大模式断面図である。 図２０は、実施例３の反射部の反射率を示すグラフである。 図２１は、実施例４の反射部の反射率を示すグラフである。 図２２は、本発明の第２の実施形態を示すＬＥＤ素子の模式断面図である。 図２３は、素子内部における光の進行方向を示す説明図である。 図２４はモスアイ層を加工する説明図であり、（ａ）は透過モスアイ面に第１マスク層が形成された状態を示し、（ｂ）は第１マスク層上にレジスト層が形成された状態を示し、（ｃ）はレジスト層に選択的に電子線を照射する状態を示し、（ｄ）はレジスト層を現像して除去した状態を示し、（ｅ）は第２マスク層が形成された状態を示している。 図２５はモスアイ層を加工する説明図であり、（ａ）はレジスト層を完全に除去した状態を示し、（ｂ）は第２マスク層をマスクとして第１マスク層をエッチングした状態を示し、（ｃ）は第２マスク層を除去した状態を示し、（ｄ）第１マスク層をマスクとして透過モスアイ面をエッチングした状態を示し、（ｅ）は第１マスク層を除去した状態を示す。
　図１は、本発明の第１の実施形態を示すＬＥＤ素子の模式断面図である。
　図１に示すように、ＬＥＤ素子１は、サファイア基板２の表面上に、III族窒化物半導体層からなる半導体積層部１９が形成されたものである。このＬＥＤ素子１は、フリップチップ型であり、サファイア基板２の裏面側から主として光が取り出される。半導体積層部１９は、バッファ層１０、ｎ型ＧａＮ層１２、発光層１４、電子ブロック層１６、ｐ型ＧａＮ層１８をサファイア基板２側からこの順に有している。ｐ型ＧａＮ層１８上にはｐ側電極２７が形成されるとともに、ｎ型ＧａＮ層１２上にはｎ側電極２８が形成されている。
　図１に示すように、バッファ層１０は、サファイア基板２の表面上に形成され、ＡｌＮで構成されている。本実施形態においては、バッファ層１０は、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法により形成されるが、スパッタリング法を用いることもできる。第１導電型層としてのｎ型ＧａＮ層１２は、バッファ層１０上に形成され、ｎ－ＧａＮで構成されている。発光層１４は、ｎ型ＧａＮ層１２上に形成され、ＧａｌｎＮ／ＧａＮで構成され、電子及び正孔の注入により青色光を発する。ここで、青色光とは、例えば、ピーク波長が４３０ｎｍ以上４８０ｎｍ以下の光をいうものとする。本実施形態においては、発光層１４の発光のピーク波長は４５０ｎｍである。
　電子ブロック層１６は、発光層１４上に形成され、ｐ―ＡＩＧａＮで構成されている。第２導電型層としてのｐ型ＧａＮ層１８は、電子ブロック層１６上に形成され、ｐ－ＧａＮで構成されている。ｎ型ＧａＮ層１２からｐ型ＧａＮ層１８までは、III族窒化物半導体のエピタキシャル成長により形成され、サファイア基板２の表面には周期的に凸部２ｃが形成されているが、III族窒化物半導体の成長初期に横方向成長による平坦化が図られる。尚、第１導電型層、活性層及び第２導電型層を少なくとも含み、第１導電型層及び第２導電型層に電圧が印加されると、電子及び正孔の再結合により活性層にて光が発せられるものであれば、半導体層の層構成は任意である。
　サファイア基板２の表面は垂直化モスアイ面２ａをなし、サファイア基板２の裏面は透過モスアイ面２ｇをなす。サファイア基板２の表面は、平坦部２ｂと、平坦部２ｂに周期的に形成された複数の凸部２ｃと、が形成されている。本実施形態においては、各凸部２ｃの周囲に半導体積層部１９が空隙なく形成されている。各凸部２ｃの形状は、円錐、多角錐等の錐状の他、錐の上部を切り落とした円錐台、多角錐台等の錐台状とすることができる。各凸部２ｃは、発光層１４から発せられる光を回折するよう設計される。本実施形態においては、周期的に配置される各凸部２ｃにより、光の垂直化作用を得ることができる。ここで、光の垂直化作用とは、光の強度分布が、垂直化モスアイ面へ入射する前よりも、反射及び透過した後の方が、サファイア基板２と半導体積層部１９の界面に対して垂直な方向に偏ることをいう。
　また、サファイア基板２の裏面は、平坦部２ｈと、平坦部２ｈに周期的に形成された複数の凸部２ｉと、が形成されている。各凸部２ｉの形状は、円錐、多角錐等の錐状の他、錐の上部を切り落とした円錐台、多角錐台等の錐台状とすることができる。透過モスアイ面の凸部２ｉの周期は、垂直化モスアイ面の凸部２ｃの周期より短い。本実施形態においては、周期的に配置される各凸部２ｉにより、外部との界面におけるフレネル反射が抑制される。
　図２は、異なる屈折率の界面における光の回折作用を示す説明図であり、（ａ）は界面にて反射する状態を示し、（ｂ）は界面を透過する状態を示す。
　ここで、ブラッグの回折条件から、界面にて光が反射する場合において、入射角θｉｎに対して反射角θｒｅｆが満たすべき条件は、
　ｄ・ｎ１・（ｓｉｎθｉｎ－ｓｉｎθｒｅｆ）＝ｍ・λ・・・（１）
である。ここで、ｎ１は入射側の媒質の屈折率、λは入射する光の波長、ｍは整数である。半導体積層部１９からサファイア基板２へ光が入射する場合、ｎ１はIII族窒化物半導体の屈折率となる。図２（ａ）に示すように、上記（１）式を満たす反射角θｒｅｆで、界面へ入射する光は反射される。
　一方、ブラッグの回折条件から、界面にて光が透過する場合において、入射角θｉｎに対して透過角θｏｕｔが満たすべき条件は、
　ｄ・（ｎ１・ｓｉｎθｉｎ－ｎ２・ｓｉｎθｏｕｔ）＝ｍ’・λ・・・（２）
である。ここで、ｎ２は出射側の媒質の屈折率であり、ｍ’は整数である。例えば半導体積層部１９からサファイア基板２へ光が入射する場合、ｎ２はサファイアの屈折率となる。図２（ｂ）に示すように、上記（２）式を満たす透過角θｏｕｔで、界面へ入射する光は透過される。
　上記（１）式及び（２）式の回折条件を満たす反射角θｒｅｆ及び透過角θｏｕｔが存在するためには、サファイア基板２の表面の周期は、素子内部の光学波長である（λ／ｎ１）や（λ／ｎ２）よりも大きくなければならない。従って、サファイア基板２の表面は、回折光が存在するように周期が（λ／ｎ１）や（λ／ｎ２）よりも大きく設定されている。
　図３は、凹部又は凸部の周期を５００ｎｍとした場合の、III属窒化物半導体層とサファイア基板の界面における、半導体層側から界面へ入射する光の入射角と、界面での回折作用による透過角の関係を示すグラフである。また、図４は、凹部又は凸部の周期を５００ｎｍとした場合の、III属窒化物半導体層とサファイア基板の界面における、半導体層側から界面へ入射する光の入射角と、界面での回折作用による反射角の関係を示すグラフである。
　垂直化モスアイ面２ａに入射する光には、一般的な平坦面と同様に全反射の臨界角が存在する。ＧａＮ系半導体層とサファイア基板２との界面では、臨界角は４５．９°である。図３に示すように、臨界角を超えた領域では、上記（２）式の回折条件を満たすｍ’＝１，２，３，４での回折モードでの透過が可能である。また、図４に示すように、臨界角を超えた領域では、上記（１）式の回折条件を満たすｍ＝１，２，３，４での回折モードでの反射が可能である。臨界角が４５．９°の場合、臨界角を超える光出力が約７０％、臨界角を超えない光出力が約３０％となる。すなわち、臨界角を超えた領域の光を取り出すことは、ＬＥＤ素子１の光取り出し効率の向上に大きく寄与する。
　ここで、入射角θｉｎよりも透過角θｏｕｔが小さくなる領域では、垂直化モスアイ面２ａを透過する光は、サファイア基板２とIII族窒化物半導体層の界面に対して垂直寄りに角度変化する。図３中、この領域をハッチングで示す。図３に示すように、垂直化モスアイ面２ａを透過する光については、臨界角を超えた領域では、ｍ’＝１，２，３の回折モードの光は全ての角度域で垂直寄りに角度変化する。ｍ’＝４の回折モードの光は一部の角度域で垂直寄りとならないが、回折次数が大きい光の強度は比較的小さいため影響が小さく、この一部の角度域においても実質的に垂直寄りに角度変化することとなる。すなわち、半導体積層部１９側にて垂直化モスアイ面２ａへ入射する光の強度分布と比べて、サファイア基板２側にて垂直化モスアイ面２ａを透過して出射する光の強度分布が、半導体積層部１９とサファイア基板２の界面に対して垂直な方向に偏る。
　また、入射角θｉｎよりも反射角θｒｅｆが小さくなる領域では、垂直化モスアイ面２ａで反射する光は、サファイア基板２とIII族窒化物半導体層の界面に対して垂直寄りに角度変化する。図４中、この領域をハッチングで示す。図４に示すように、垂直化モスアイ面２ａにて反射する光については、臨界角を超えた領域では、ｍ＝１，２，３の回折モードの光は全ての角度域で垂直寄りに角度変化する。ｍ＝４の回折モードの光は一部の角度域で垂直寄りとならないが、回折次数が大きい光の強度は比較的小さいため影響が小さく、この一部の角度域においても実質的に垂直寄りに角度変化することとなる。すなわち、半導体積層部１９側にて垂直化モスアイ面２ａへ入射する光の強度分布と比べて、半導体積層部１９側にて垂直化モスアイ面２ａから反射により出射する光の強度分布が、半導体積層部１９とサファイア基板２の界面に対して垂直な方向に偏る。
　図５は、素子内部における光の進行方向を示す説明図である。
　図５に示すように、発光層１４から発せられた光のうち、サファイア基板２へ臨界角を超えて入射する光は、垂直化モスアイ面２ａで入射時よりも垂直寄りの方向へ透過及び反射する。すなわち、垂直化モスアイ面２ａを透過した光は、垂直寄りへ角度変化した状態で透過モスアイ面２ｇへ入射する。また、垂直化モスアイ面２ａで反射した光は、垂直寄りへ角度変化した状態でｐ側電極２７及びｎ側電極２８で反射された後、垂直化モスアイ面２ａに再度入射する。このときの入射角は、先の入射角よりも垂直寄りとなる。この結果、透過モスアイ面２ｇへ入射する光を垂直寄りとすることができる。
　図６は、ＬＥＤ素子の一部拡大模式断面図である。
　図６に示すように、ｐ側電極２７は、ｐ型ＧａＮ層１８上に形成される拡散電極２１と、拡散電極２１上の所定領域に形成される誘電体多層膜２２と、誘電体多層膜２２上に形成される金属電極２３とを有している。拡散電極２１は、ｐ型ＧａＮ層１８に全面的に形成され、例えばＩＴＯ(Indium Tin Oxide)等の透明材料からなる。また、誘電体多層膜２２は、屈折率の異なる第１材料２２ａと第２材料２２ｂのペアを複数繰り返して構成される。誘電体多層膜２２は、例えば、第１材料２２ａをＺｒＯ２（屈折率：２．１８）、第２材料２２ｂをＳｉＯ２（屈折率：１．４６）とし、ペア数を５とすることができる。尚、ＺｒＯ２とＳｉＯ２と異なる材料を用いて誘電体多層膜２２を構成してもよく、例えば、ＡｌＮ（屈折率：２．１８）、Ｎｂ２Ｏ３（屈折率：２．４）、Ｔａ２Ｏ３（屈折率：２．３５）等を用いてもよい。金属電極２３は、誘電体多層膜２２を被覆し、例えばＡｌ等の金属材料からなる。金属電極２３は、誘電体多層膜２２に形成されたビアホール２２ｃを通じて拡散電極２１と電気的に接続されている。
　図６に示すように、ｎ側電極２８は、ｐ型ＧａＮ層１８からｎ型ＧａＮ層１２をエッチングして、露出したｎ型ＧａＮ層１２上に形成される。ｎ側電極２８は、ｎ型ＧａＮ層１２上に形成される拡散電極２４と、拡散電極２４上の所定領域に形成される誘電体多層膜２５と、誘電体多層膜２５上に形成される金属電極２６とを有している。拡散電極２４は、ｎ型ＧａＮ層１２に全面的に形成され、例えばＩＴＯ(Indium Tin Oxide)等の透明材料からなる。また、誘電体多層膜２５は、屈折率の異なる第１材料２５ａと第２材料２５ｂのペアを複数繰り返して構成される。誘電体多層膜２５は、例えば、第１材料２５ａをＺｒＯ２（屈折率：２．１８）、第２材料２５ｂをＳｉＯ２（屈折率：１．４６）とし、ペア数を５とすることができる。尚、ＺｒＯ２とＳｉＯ２と異なる材料を用いて誘電体多層膜２５を構成してもよく、例えば、ＡｌＮ（屈折率：２．１８）、Ｎｂ２Ｏ３（屈折率：２．４）、Ｔａ２Ｏ３（屈折率：２．３５）等を用いてもよい。金属電極２６は、誘電体多層膜２５を被覆し、例えばＡｌ等の金属材料からなる。金属電極２６は、誘電体多層膜２５に形成されたビアホール２５ａを通じて拡散電極２４と電気的に接続されている。
　このＬＥＤ素子１においては、ｐ側電極２７及びｎ側電極２８が反射部をなしている。ｐ側電極２７及びｎ側電極２８は、それぞれ垂直に近い角度ほど反射率が高くなっている。反射部へは、発光層１４から発せられて直接的に入射する光の他、サファイア基板２の垂直化モスアイ面２ａにて反射して、界面に対して垂直寄りに角度変化した光が入射する。すなわち、反射部へ入射する光の強度分布は、サファイア基板２の表面が平坦面だった場合と比較すると、垂直寄りに偏った状態となっている。
　次いで、図７を参照してサファイア基板２について詳述する。図７はサファイア基板を示し、（ａ）が模式斜視図、（ｂ）がＡ－Ａ断面を示す模式説明図、（ｃ）が模式拡大説明図である。
　図７（ａ）に示すように、垂直化モスアイ面２ａは、平面視にて、各凸部２ｃの中心が正三角形の頂点の位置となるように、所定の周期で仮想の三角格子の交点に整列して形成される。尚、各凸部２ｃの中心が二等辺三角形の頂点の位置となるように配置してもよい。各凸部２ｃの周期は、発光層１４から発せられる光の光学波長より大きく、当該光のコヒーレント長より小さくなっている。尚、ここでいう周期とは、隣接する凸部２ｃにおける高さのピーク位置の距離をいう。また、光学波長とは、実際の波長を屈折率で除した値を意味する。さらに、コヒーレント長とは、所定のスペクトル幅のフォトン群の個々の波長の違いによって、波の周期的振動が互いに打ち消され、可干渉性が消失するまでの距離に相当する。コヒーレント長ｌｃは、光の波長をλ、当該光の半値幅をΔλとすると、おおよそｌｃ＝（λ２／Δλ）の関係にある。ここで、各凸部２ｃの周期は光学波長の１倍以上で臨界角以上の角度の入射光に対して徐々に回折作用が有効に働き出し、発光層１４から発せられる光の光学波長の２倍より大きいと、透過モード及び反射モードの数が十分に増えるので好ましい。また、各凸部２ｃの周期は、発光層１４から発せられる光のコヒーレント長の半分以下であることが好ましい。
　本実施形態においては、仮想の三角格子をなす正三角形の一辺の長さが４６０ｎｍとなっている。すなわち、各凸部２ｃの主な周期は、４６０ｎｍ及び７９７ｎｍである。また、サファイア基板２は、平面視にて、平坦部２ｂの割合が４０％以上となるよう構成されている。発光層１４から発せられる光の波長は４５０ｎｍであり、III族窒化物半導体層の屈折率が２．４であることから、その光学波長は１８７．５ｎｍである。また、発光層１４から発せられる光の半値幅は２７ｎｍであることから、当該光のコヒーレント長は、７５００ｎｍである。すなわち、垂直化モスアイ面２ａの周期は、発光層１４の光学波長の２倍より大きく、かつ、コヒーレント長の半分以下となっている。
　図８は凸部の配置状態を示す平面模式図であり、（ａ）が仮想の三角格子を正三角形としたもの、（ｂ）が仮想の三角格子を二等辺三角形としたものである。
　ここで、図８（ａ）に示すように、仮想の三角格子を正三角形とすると、各凸部２ｃについて、最も近接する距離ａ１に位置する凸部２ｃは６０°おきに６つ存在する。すなわち、図８（ａ）に示すように、所定の凸部２ｃを基準として、最も近接する凸部２ｃは、０°方向、６０°方向、１２０°方向、１８０°方向、２４０°方向及び３００°方向に位置している。このうち、０°方向と１８０°方向、６０°方向と２４０°方向、１２０°方向と３００°方向は等価な方向である。
　また、これらに次いで近い距離ａ２の凸部２ｃは、３０°方向、９０°方向、１５０°方向、２１０°方向、２７０°方向及び３３０°方向に位置している。このうち、３０°方向と２１０°方向、９０°方向と２７０°方向、１５０°方向と３３０°方向は等価な方向である。すなわち、仮想の三角格子を正三角形とした場合、主として、距離ａ１と距離ａ２の２種類の周期が存在することとなる。
　一方、図８（ｂ）に示すように、仮想の三角格子を二等辺三角形とすると、各凸部２ｃについて、等辺の距離ｂ１に位置する凸部２ｃが、底角をθとすると、θ方向、（１８０°－θ）方向、（１８０°＋θ）方向、（３６０°－θ）方向に位置している。このうち、θ方向と（１８０°＋θ）方向、及び、（１８０°－θ）方向と（３６０°－θ）方向は等価な方向である。
　また、各凸部２ｃについて、底辺の距離ｂ２に位置する凸部２ｃが０°方向と１８０°方向に位置している。これらの方向は等価な方向である。
　さらに、各凸部２ｃについて、（２・ｂ１・ｓｉｎθ）の距離ｂ３に位置する凸部２ｃが、９０°方向と２７０°方向に位置している。これらの方向は等価な方向である。
　さらにまた、各凸部２ｃについて、（（３／２×ｂ２）２＋（ｂ１・ｓｉｎθ）２）１／２の距離ｂ４に位置する凸部２ｃが、Ｔａｎ－１（ｂ３／３・ｂ２）方向、（１８０°－Ｔａｎ－１（ｂ３／３・ｂ２））方向、（１８０°＋Ｔａｎ－１（ｂ３／３・ｂ２））方向及び（３６０°－Ｔａｎ－１（ｂ３／３・ｂ２））方向に位置している。このうち、Ｔａｎ－１（ｂ３／３・ｂ２）方向と（１８０°＋Ｔａｎ－１（ｂ３／３・ｂ２））方向、及び、（１８０°－Ｔａｎ－１（ｂ３／３・ｂ２））方向と（３６０°－Ｔａｎ－１（ｂ３／３・ｂ２））方向は等価な方向である。
　すなわち、仮想の三角格子を二等辺三角形とした場合、主として、距離ｂ１、距離ｂ２、距離ｂ３及び距離ｂ４の４種類の周期が存在することとなり、光取り出しに利用可能な回折モードが多くなる。
　図９は、仮想の三角格子又は四角格子を正多角形とした場合における、１辺の長さと光取り出し効率との関係を示すグラフである。
　図９に示すように、仮想の三角格子又は四角格子を正多角形として、１辺の長さと光取り出し効率の関係をシミュレーションにて計算した。具体的には、光の波長を４５０ｎｍとし、ＧａＮ系半導体とサファイア基板の界面において、ＧａＮ系半導体からサファイア基板への透過率を計算した。
　この結果、仮想の三角格子においては、１辺の長さを４６０ｎｍ以下とした場合と、５５０ｎｍ以上８００ｎｍ以下とした場合に比較的良好な透過率となった。また、仮想の四角格子においては、１辺の長さを５００ｎｍ以下とした場合に比較的良好な透過率となった。
　図１０は、仮想の三角格子を二等辺三角形とした場合における、等辺の長さと光取り出し効率との関係を示すグラフである。
　図１０に示すように、仮想の三角格子を二等辺三角形として、等辺の長さと光取り出し効率の関係をシミュレーションにて計算した。具体的には、底辺の長さを６００ｎｍ、光の波長を４５０ｎｍとし、ＧａＮ系半導体とサファイア基板の界面において、ＧａＮ系半導体からサファイア基板への透過率を計算した。
　この結果、仮想の三角格子を正三角形とした場合と同様に、等辺の長さを４６０ｎｍ以下とした場合と、５５０ｎｍ以上８００ｎｍ以下とした場合に比較的良好な透過率となった。
　また、二等辺三角形の等辺の長さと、正三角形の１辺の長さが同じ場合、三角格子を二等辺三角形とした方がおおむね透過率が高かった。具体的には、等辺及び１辺の長さが４００ｎｍで４％、４６０ｎｍで５％、５００ｎｍで１％、７００ｎｍで１％、透過率が高くなった。尚、二等辺三角形の底辺が６００ｎｍであることから等辺が６００ｎｍのときは正三角形と等しい透過率となった。また、等辺が８００ｎｍのときは、１辺８００ｎｍの正三角形とほぼ等しい透過率であった。
　これにより、仮想の三角格子では、正三角形より二等辺三角形の方が光取り出し効率が高くなることが理解される。このとき、二等辺三角形の等辺及び底辺をそれぞれ、４６０ｎｍ以下、または、５５０ｎｍ以上８００ｎｍ以下とすることが好ましい。また、４６０ｎｍ以下の領域と、５５０ｎｍ以上８００ｎｍ以下の領域では、光の入射角度と透過率の関係が異なる傾向を示すものと考えられる。すなわち、二等辺三角形の等辺及び底辺の一方を４６０ｎｍ以下とし、他方を５５０ｎｍ以上８００ｎｍ以下とすることが、さらに好ましい。
　本実施形態においては、図７（ｃ）に示すように、垂直化モスアイ面２ａの各凸部２ｃは、平坦部２ｂから上方へ伸びる側面２ｄと、側面２ｄの上端から凸部２ｃの中心側へ湾曲して伸びる湾曲部２ｅと、湾曲部２ｅと連続的に形成される平坦な上面２ｆとを有する。後述するように、側面２ｄと上面２ｆの会合部により角が形成された湾曲部２ｅ形成前の凸部２ｃのウエットエッチングにより、角を落とすことで湾曲部２ｅが形成される。尚、平坦な上面２ｆが消失して凸部２ｃの上側全体が湾曲部２ｅとなるまでウェットエッチングを施すようにしても差し支えない。本実施形態においては、具体的に、各凸部２ｃは、基端部の直径が３８０ｎｍであり、高さは３５０ｎｍとなっている。サファイア基板２の垂直化モスアイ面２ａは、各凸部２ｃの他は平坦部２ｂとなっており、半導体の横方向成長が助長されるようになっている。
　また、サファイア基板２の裏面の透過モスアイ面２ｇは、平面視にて、各凸部２ｉの中心が三角形の頂点の位置となるように、所定の周期で仮想の三角格子の交点に整列して形成される。各凸部２ｉの最も短い周期は、発光層１４から発せられる光の光学波長の２倍より小さくなっている。本実施形態においては、仮想の三角格子をなす正三角形の一辺の長さが３００ｎｍとなっている。すなわち、各凸部２ｉの最も短い周期は、３００ｎｍである。発光層１４から発せられる光の波長は４５０ｎｍであり、サファイアの屈折率が１．７８であることから、その光学波長は２５２．８ｎｍである。すなわち、透過モスアイ面２ｇのうち最も短い周期は、発光層１４の光学波長の２倍より小さくなっている。尚、モスアイ面の周期は、光学波長の２倍以下であれば界面におけるフレネル反射を抑制することができる。フレネル反射抑制作用は、凸部２ｉの最も短い周期が光学波長の２倍より小さければ十分に得ることができる。また、凸部２ｉの全ての周期を光学波長の２倍より小さくすると、より大きなフレネル反射抑制作用を得ることができる。透過モスアイ面２ｇの周期が光学波長が２倍から１倍に近づくにつれ、フレネル反射の抑制作用が大きくなる。サファイア基板２の外部が樹脂や空気であれば、透過モスアイ面２ｇの周期が光学波長の１．２５倍以下であれば、１倍以下とほぼ同じフレネル反射の抑制作用を得ることができる。
　ここで、図１１から図１３Ｃを参照してＬＥＤ素子１用のサファイア基板２の作製方法について説明する。図１１は、サファイア基板を加工するためのプラズマエッチング装置の概略説明図である。
　図１１に示すように、プラズマエッチング装置９１は、誘導結合型（ＩＣＰ）であり、サファイア基板２を保持する平板状の基板保持台９２と、基板保持台９２を収容する容器９３と、容器９３の上方に石英板９６を介して設けられたコイル９４と、基板保持台９２に接続された電源９５と、を有している。コイル９４は立体渦巻形のコイルであり、コイル中央から高周波電力を供給し、コイル外周の末端が接地されている。エッチング対象のサファイア基板２は直接或いは搬送用トレーを介して基板保持台９２に載置される。基板保持台９２にはサファイア基板２を冷却するための冷却機構が内蔵されており、冷却制御部９７によって制御される。容器９３は供給ポートを有し、Ｏ２ガス、Ａｒガス等の各種ガスが供給可能となっている。
　このプラズマエッチング装置１でエッチングを行うにあたっては、基板保持台９２にサファイア基板２を載置した後、容器９３内の空気を排出して減圧状態とする。そして、容器９３内に所定の処理ガスを供給し、容器９３内のガス圧力を調整する。その後、コイル９４及び基板保持台９２に高出力の高周波電力を所定時間供給して、反応ガスのプラズマ９８を生成させる。このプラズマ９８によってサファイア基板２のエッチングを行う。
　次いで、図１２、図１３Ａ、図１３Ｂ及び図１３Ｃを参照して、プラズマエッチング装置９１を用いたエッチング方法について説明する。
　図１２は、エッチング方法を示すフローチャートである。図１２に示すように、本実施形態のエッチング方法は、マスク層形成工程Ｓ１と、レジスト膜形成工程Ｓ２と、パターン形成工程Ｓ３と、残膜除去工程Ｓ４と、レジスト変質工程Ｓ５と、マスク層のエッチング工程Ｓ６と、サファイア基板のエッチング工程Ｓ７と、マスク層除去工程Ｓ８と、湾曲部形成工程Ｓ９と、を含んでいる。
　図１３Ａはサファイア基板及びマスク層のエッチング方法の過程を示し、（ａ）は加工前のサファイア基板を示し、（ｂ）はサファイア基板上にマスク層を形成した状態を示し、（ｃ）はマスク層上にレジスト膜を形成した状態を示し、（ｄ）はレジスト膜にモールドを接触させた状態を示し、（ｅ）はレジスト膜にパターンが形成された状態を示す。
　図１３Ｂはサファイア基板及びマスク層のエッチング方法の過程を示し、（ｆ）はレジスト膜の残膜を除去した状態を示し、（ｇ）はレジスト膜を変質させた状態を示し、（ｈ）はレジスト膜をマスクとしてマスク層をエッチングした状態を示し、（ｉ）はマスク層をマスクとしてサファイア基板をエッチングした状態を示す。尚、変質後のレジスト膜は、図中、塗りつぶすことで表現している。
　図１３Ｃはサファイア基板及びマスク層のエッチング方法の過程を示し、（ｊ）はマスク層をマスクとしてサファイア基板をさらにエッチングした状態を示し、（ｋ）はサファイア基板から残ったマスク層を除去した状態を示し、（ｌ）はサファイア基板にウェットエッチングを施した状態を示す。
　まず、図１３Ａ（ａ）に示すように、加工前のサファイア基板２を準備する。エッチングに先立って、サファイア基板２を所定の洗浄液で洗浄しておく。本実施形態においては、サファイア基板２はサファイア基板である。
　次いで、図１３Ａ（ｂ）に示すように、サファイア基板２にマスク層３０を形成する（マスク層形成工程：Ｓ１）。本実施形態においては、マスク層３０は、サファイア基板２上のＳｉＯ２層３１と、ＳｉＯ２層３１上のＮｉ層３２と、を有している。各層３１，１１２の厚さは任意であるが、例えばＳｉＯ２層を１ｎｍ以上１００ｎｍ以下、Ｎｉ層３２を１ｎｍ以上２００ｎｍ以下とすることができる。尚、マスク層３０は、単層とすることもできる。マスク層３０は、スパッタリング法、真空蒸着法、ＣＶＤ法等により形成される。
　次に、図１３Ａ（ｃ）に示すように、マスク層３０上にレジスト膜４０を形成する（レジスト膜形成工程：Ｓ２）。本実施形態においては、レジスト膜４０として熱可塑性樹脂が用いられ、スピンコート法により均一な厚さに形成される。レジスト膜４０は、例えばエポキシ系樹脂からなり、厚さが例えば１００ｎｍ以上３００ｎｍ以下である。尚、レジスト膜４０として、光硬化性樹脂を用いることもできる。
　そして、レジスト膜４０をサファイア基板２ごと加熱して軟化させ、図１３Ａ（ｄ）に示すように、モールド５０でレジスト膜４０をプレスする。モールド５０の接触面には凹凸構造５１が形成されており、レジスト膜４０が凹凸構造５１に沿って変形する。
　この後、プレス状態を保ったまま、レジスト膜４０をサファイア基板２ごと冷却して硬化させる。そして、モールド５０をレジスト膜４０から離隔することにより、図１０Ａ（ｅ）に示すように、レジスト膜４０に凹凸構造４１が転写される（パターン形成工程：Ｓ３）。ここで、凹凸構造４１の周期は１μｍ以下となっている。本実施形態においては、凹凸構造４１の周期は４６０ｎｍである。また、本実施形態においては、凹凸構造４１の凸部４３の直径は１００ｎｍ以上３００ｎｍ以下となっており、例えば２３０ｎｍである。また、凸部４３の高さは１００ｎｍ以上３００ｎｍ以下となっており、例えば２５０ｎｍである。この状態で、レジスト膜４０の凹部には残膜４２が形成されている。
　以上のようにレジスト膜４０が形成されたサファイア基板２を、プラズマエッチング装置１の基板保持台９２に取り付ける。そして、例えばプラズマアッシングにより残膜４２を取り除いて、図１３Ｂ（ｆ）に示すように被加工材であるマスク層３０を露出させる（残膜除去工程：Ｓ４）。本実施形態においては、プラズマアッシングの処理ガスとしてＯ２ガスが用いられる。このとき、レジスト膜４０の凸部４３もアッシングの影響を受け、凸部４３の側面４４は、マスク層３０の表面に対して垂直でなく、所定の角度だけ傾斜する。
　そして、図１３Ｂ（ｇ）に示すようにレジスト膜４０を変質用条件にてプラズマに曝して、レジスト膜４０を変質させてエッチング選択比を高くする（レジスト変質工程：Ｓ５）。本実施形態においては、レジスト膜４０の変質用の処理ガスとして、Ａｒガスが用いられる。また、本実施形態においては、変質用条件として、プラズマをサファイア基板２側に誘導するための電源９５のバイアス出力が、後述のエッチング用条件よりも低くなるよう設定される。
　この後、エッチング用条件にてプラズマに曝し、エッチング選択比が高くなったレジスト膜４０をマスクとして被加工材としてのマスク層３０のエッチングを行う（マスク層のエッチング工程：Ｓ６）。本実施形態においては、レジスト膜４０のエッチング用の処理ガスとして、Ａｒガスが用いられる。これにより、図１３Ｂ（ｈ）に示すように、マスク層３０にパターン３３が形成される。
　ここで、変質用条件とエッチング用条件について、処理ガス、アンテナ出力、バイアス出力等を適宜に変更できるが、本実施形態のように同一の処理ガスを用いてバイアス出力を変えることが好ましい。具体的に、変質用条件について、処理ガスをＡｒガスとし、コイル９４のアンテナ出力を３５０Ｗ、電源９５のバイアス出力５０Ｗとすると、レジスト膜４０の硬化が観察された。そして、エッチング用条件について、処理ガスをＡｒガスとし、コイル９４のアンテナ出力を３５０Ｗ、電源９５のバイアス出力を１００Ｗとすると、マスク層３０のエッチングが観察された。尚、エッチング用条件に対してバイアス出力を低くする他、アンテナ出力を低くしたり、ガス流量を少なくしても、レジストの硬化が可能である。
　次に、図１３Ｂ（ｉ）に示すように、マスク層３０をマスクとして、サファイア基板２のエッチングを行う（サファイア基板のエッチング工程：Ｓ７）。本実施形態においては、マスク層３０上にレジスト膜４０が残った状態でエッチングが行われる。また、処理ガスとしてＢＣｌ３ガス等の塩素系ガスを用いたプラズマエッチングが行われる。
　そして、図１３Ｃ（ｊ）に示すように、エッチングが進行していくと、サファイア基板２に垂直化モスアイ面２ａが形成される。本実施形態においては、垂直化モスアイ面２ａの凹凸構造の高さは、３５０ｎｍである。尚、凹凸構造の高さを３５０ｎｍより大きくすることもできる。ここで、凹凸構造の高さが、例えば３００ｎｍのように比較的浅くするのならば、図１３Ｂ（ｉ）に示すように、レジスト膜４０が残留した状態でエッチングを終了しても差し支えない。
　本実施形態においては、マスク層３０のＳｉＯ２層３１により、サイドエッチングが助長されて、垂直化モスアイ面２ａの凸部２ｃの側面２ｄが傾斜している。また、レジスト膜４０の側面４３の傾斜角によっても、サイドエッチングの状態を制御することができる。尚、マスク層３０をＮｉ層３２の単層とすれば、凸部２ｃの側面２ｄを主面に対してほぼ垂直にすることができる。
　また、本実施形態においては、Ｎｉ層３２の厚さによって凸部２ｃの基端部の大きさを制御している。本願発明者らは、メタルマスクとしてのＮｉ層３２の厚さを制御することにより、凸部２ｃの基端部の径を調整可能なことを見出した。図１４は、Ｎｉ層の厚さを変化させた際における凸部の基端部の径と凸部の高さの関係を示すグラフである。実験にあたっては全て同一のモールド５０を使用し、Ｎｉ層３２の厚さと、凸部２ｃの高さを変化させてデータを取得した。具体的に、Ｎｉ層３２の厚さを５０ｎｍ、７５ｎｍ、１００ｎｍの３種類とし、凸部２ｃの高さを４００ｎｍ、５００ｎｍ、６００ｎｍ、７００ｎｍの４種類とした。尚、エッチング後の凸部２ｃの高さについては、厳密に狙った高さ通りとならなかった試料体も存在した。図１４に示すように、Ｎｉ層３２が厚くなるほど、凸部２ｃの基端部の径が大きくなることが理解される。これにより、モールド５０の型を変更することなく、凸部２ｃの基端部を変化させることができる。
　この後、図１３Ｃ（ｋ）に示すように、所定の剥離液を用いてサファイア基板２上に残ったマスク層３０を除去する（マスク層除去工程：Ｓ８）。本実施形態においては、高温の硝酸を用いることでＮｉ層３２を除去した後、フッ化水素酸を用いてＳｉＯ２層３１を除去する。尚、レジスト膜４０がマスク層３０上に残留していても、高温の硝酸でＮｉ層３２とともに除去することができるが、レジスト膜４０の残留量が多い場合はＯ２アッシングにより予めレジスト膜４０を除去しておくことが好ましい。
　そして、図１３Ｃ（ｌ）に示すように、ウェットエッチングにより凸部２ｃの角を除去して湾曲部を形成する（湾曲部形成工程：Ｓ９）。ここで、エッチング液は任意であるが、例えば１７０℃程度に加温したリン酸水溶液、いわゆる“熱リン酸”を用いることができる。尚、この湾曲部形成工程は、適宜省略することができる。以上の工程を経て、表面に凹凸構造を有するサファイア基板２が作製される。
　このサファイア基板２のエッチング方法によれば、レジスト膜４０をプラズマに曝して変質させたので、マスク層３０とレジスト膜４０のエッチングの選択比を高くすることができる。これにより、マスク層３０に対して微細で深い形状の加工を施しやすくなり、微細な形状のマスク層３０を十分に厚く形成することができる。
　また、プラズマエッチング装置１により、レジスト膜４０の変質と、マスク層３０のエッチングとを連続的に行うことができ、工数が著しく増大することもない。本実施形態においては、電源９５のバイアス出力を変化させることにより、レジスト膜４０の変質とマスク層３０のエッチングとを行っており、簡単容易にレジスト膜４０の選択比を高くすることができる。
　さらに、十分に厚いマスク層３０をマスクとして、サファイア基板２のエッチングを行うようにしたので、サファイア基板２に対して微細で深い形状の加工を施しやすくなる。特に、サファイア基板において、周期が１μｍ以下で深さが３００ｎｍ以上の凹凸構造を形成することは、マスク層が形成された基板上にレジスト膜を形成し、レジスト膜を利用してマスク層のエッチングを行うエッチング方法では従来は不可能であったが、本実施形態のエッチング方法では可能となる。特に、本実施形態のエッチング方法では、周期が１μｍ以下で深さが５００ｎｍ以上の凹凸構造を形成するのに好適である。
　ナノスケールの周期的な凹凸構造はモスアイと称されるが、このモスアイの加工をサファイアに行う場合、サファイアは難削材であることから、２００ｎｍ程度の深さまでしか加工ができなかった。しかしながら、２００ｎｍ程度の段差では、モスアイとして不十分な場合があった。本実施形態のエッチング方法は、サファイア基板にモスアイ加工を施す場合の新規な課題を解決したものといえる。
　尚、被加工材として、ＳｉＯ２／Ｎｉからなるマスク層３０を示したが、マスク層３０がＮｉの単層であったり他の材料であってもよいことは勿論である。要は、レジストを変質させて、マスク層３０とレジスト膜４０のエッチング選択比を高くすればよいのである。
　また、プラズマエッチング装置１のバイアス出力を変化させて変質用条件とエッチング用条件とするものを示したが、アンテナ出力、ガス流量を変化させる他、例えば処理ガスを変更することで設定してもよい。要は、変質用条件は、レジストがプラズマに曝された際に変質してエッチング選択比が高くなる条件であればよい。
　また、マスク層３０としてＮｉ層３２が含まれるものを示したが、他の材料のエッチングであっても本発明を適用可能なことはいうまでもない。尚、本実施形態のサファイア基板のエッチング方法は、ＳｉＣ、Ｓｉ、ＧａＡｓ、ＧａＮ、ＩｎＰ、ＺｎＯ等の基板にも適用可能である。
　以上のように作製されたサファイア基板２の垂直化モスアイ面２ａに、横方向成長を利用してIII族窒化物半導体からなる半導体積層部１９をエピタキシャル成長させ（半導体形成工程）、ｐ側電極２７及びｎ側電極２８を形成する（電極形成工程）。この後、サファイア基板２の裏面に、表面の垂直化モスアイ面２ａと同様の工程で凸部２ｉを形成した後、ダイシングにより複数のＬＥＤ素子１に分割することにより、ＬＥＤ素子１が製造される。
　ここで、本願発明者らは、サファイア基板２の平坦部２ｂの割合を変化させて、半導体積層部１９が所定厚さのときに、転位密度が所定値以下となっているかどうか調査を行った。具体的には、平坦部２ｂをＣ面とし、凸部２ｃの周期等を変化させて、半導体積層部１９の厚さが２．５μｍで転位密度が２×１０８／ｃｍ２以下であるかどうか調査を行った。調査は、凸部２ｃが正三角形の頂点の位置となるように三角格子の交点に整列して形成された試料体を用いて行った。この調査結果を図１５に示す。図１５は、凸部２ｃの周期及びＣ面領域の割合と、転位密度が所定値以下となったか否かを示す表である。尚、図１５中に示した周期は、正三角形の一辺の長さに相当する周期である。
　図１５に示すように、凸部２ｃの周期が６００ｎｍ以上となれば転位密度が２×１０８／ｃｍ２以下となることが理解される。また、周期が４６０ｎｍであっても、平坦部２ｂの割合が４１％以上であれば、転位密度が２×１０８／ｃｍ２以下となることが理解される。すなわち、凸部２ｃの周期を６００ｎｍ以上とするか、平坦部２ｂの割合を４１％以上とすることにより、半導体積層部１９を薄くしても良好な結晶品質とすることができる。
　以上のように構成されたＬＥＤ素子１では、平坦部２ｂの割合を４１％以上とすることにより、発光層１４の結晶品質を損なうことなく、半導体積層部１９を薄くすることができる。また、従来と同程度の半導体積層部１９の厚さであれば、発光層１４の結晶品質を向上させることができ、光取り出し効率をさらに向上させることができる。
　また、メタルマスクの厚さを制御することで、凸部２ｃの基端部を制御することができ、同じモールド５０を用いて異なる凸部２ｃを製造することができ、モールド５０の共用化を図り製造コストを低減することができる。
　また、垂直化モスアイ面２ａを備えたので、サファイア基板２とIII族窒化物半導体層の界面において、全反射臨界角を超える角度で入射する光を界面に対して垂直寄りとすることができる。さらに、フレネル反射を抑制する透過モスアイ面２ｇを備えたので、サファイア基板２と素子外部との界面において、垂直寄りとされた光をスムースに素子外部へ取り出すことができる。このように、サファイア基板２の表面と裏面はともに凹凸加工されるものの、垂直化機能とフレネル反射抑制機能という異なる機能が付与されており、これらの機能の相乗効果によって光取り出し効率を飛躍的に向上することができる。
　また、発光層１４から発せられた光が、サファイア基板２の裏面に到達するまでの距離を格段に短くすることができ、素子内部における光の吸収を抑制することができる。ＬＥＤ素子においては、界面の臨界角を超える角度領域の光が横方向に伝搬してしまうので素子内部で光が吸収されてしまう問題があったが、臨界角を超える角度領域の光を垂直化モスアイ面２ａで垂直寄りとし、垂直寄りとされた光の透過モスアイ面２ｇにおけるフレネル反射が抑制されることから、素子内部にて吸収される光を飛躍的に減じることができる。
　また、サファイア基板２の表面が、平面視にて、仮想の三角格子の交点に配置される複数の凸部２ｃを有するようにし、仮想の三角格子をなす三角形が正多角形ではないようにすると、多くの回折モードを利用して光を取り出すことができるようになる。特に、仮想の三角格子をなす三角形の一辺の長さが、青色光の光学波長の２倍以上４６０ｎｍ以下、または、５５０ｎｍ以上８００ｎｍ以下とすると、光取り出し効率を向上させることができる。また、仮想の三角格子をなす三角形を二等辺三角形とすると、凸部２ｃを規則的に配置しつつ、回折モードを増加させることができる。さらに、二等辺三角形の等辺を青色光の光学波長の２倍以上４６０ｎｍ以下とし、底辺を５５０ｎｍ以上８００ｎｍ以下とすることにより、異なる性質の回折モードを利用して光を取り出すことができる。
　ここで、本願発明者らは、ｐ側電極２７及びｎ側電極２８として誘電体多層膜２２，２５及び金属層２３，２６の組み合わせを用いることにより、ＬＥＤ素子１の光取り出し効率が顕著に増大することを見いだした。すなわち、誘電体多層膜２２，２５と金属層２３，２６の組み合わせとすると、界面に対して垂直に近い角度ほど反射率が高くなり、界面に対して垂直寄りとなった光に対して有利な反射条件となる。
　図１６は、実施例１の反射部の反射率を示すグラフである。実施例１では、ＩＴＯ上に形成される誘電体多層膜をＺｒＯ２とＳｉＯ２の組み合わせでペア数を５とし、誘電体多層膜に重ねてＡｌ層を形成した。図１６に示すように、入射角が０度から４５度の角度域で、９８％以上の反射率を実現している。また、入射角が０度から７５度の角度域で、９０％以上の反射率を実現している。このように、誘電体多層膜と金属層の組み合わせは、界面に対して垂直寄りとなった光に対して有利な反射条件となる。
　図１７は、実施例２の反射部の反射率を示すグラフである。実施例２では、ＩＴＯ上にＡｌ層のみを形成した。図１７に示すように、入射角によらず、ほぼ８４％の一定の反射率となっている。このように、反射部をＡｌ層のみのような金属の単層としてもよい。
　図１８は、本発明の第２の実施形態を示すＬＥＤ素子の模式断面図である。
　図１８に示すように、このＬＥＤ素子１０１は、サファイア基板１０２の表面上に、III族窒化物半導体層からなる半導体積層部１１９が形成されたものである。このＬＥＤ素子１０１は、フェイスアップ型であり、サファイア基板１０２と反対側から主として光が取り出される。半導体積層部１１９は、バッファ層１１０、ｎ型ＧａＮ層１１２、発光層１１４、電子ブロック層１１６、ｐ型ＧａＮ層１１８をサファイア基板１０２側からこの順に有している。ｐ型ＧａＮ層１１８上にはｐ側電極１２７が形成されるとともに、ｎ型ＧａＮ層１１２上にはｎ側電極１２８が形成されている。
　図１８に示すように、バッファ層１１０は、サファイア基板１０２の表面上に形成され、ＡｌＮで構成されている。ｎ型ＧａＮ層１１２はバッファ層１１０上に形成され、ｎ－ＧａＮで構成されている。発光層１１４はｎ型ＧａＮ層１１２上に形成され、ＧａｌｎＮ／ＧａＮで構成されている。本実施形態においては、発光層１１４の発光のピーク波長は４５０ｎｍである。
　電子ブロック層１１６は、発光層１１４上に形成され、ｐ―ＡＩＧａＮで構成されている。ｐ型ＧａＮ層１１８は、電子ブロック層１１６上に形成され、ｐ－ＧａＮで構成されている。ｎ型ＧａＮ層１１２からｐ型ＧａＮ層１１８までは、III族窒化物半導体のエピタキシャル成長により形成され、サファイア基板１０２の表面には周期的に凸部１０２ｃが形成されているが、III族窒化物半導体の成長初期に横方向成長による平坦化が図られる。尚、第１導電型層、活性層及び第２導電型層を少なくとも含み、第１導電型層及び第２導電型層に電圧が印加されると、電子及び正孔の再結合により活性層にて光が発せられるものであれば、半導体層の層構成は任意である。
　本実施形態においては、サファイア基板１０２の表面は垂直化モスアイ面１０２ａをなし、ｐ側電極１２７は透過モスアイ面１２７ｇをなす。サファイア基板１０２の表面は、平坦部１０２ｂと、平坦部１０２ｂに周期的に形成された複数の凸部１０２ｃと、が形成されている。また、サファイア基板１０２は、平面視にて、平坦部１０２ｂの割合が４０％以上となるよう構成されている。各凸部１０２ｃの形状は、円錐、多角錐等の錐状の他、錐の上部を切り落とした円錐台、多角錐台等の錐台状とすることができる。各凸部１０２ｃは、発光層１１４から発せられる光を回折するよう設計される。本実施形態においては、周期的に配置される各凸部１０２ｃにより、光の垂直化作用を得ることができる。
　ｐ側電極１２７は、ｐ型ＧａＮ層１１８上に形成される拡散電極１２１と、拡散電極１２１上の一部に形成されるパッド電極１２２と、を有している。拡散電極１２１は、ｐ型ＧａＮ層１１８に全面的に形成され、例えばＩＴＯ(Indium Tin Oxide)等の透明材料からなる。また、パッド電極１２２は、例えばＡｌ等の金属材料からなる。拡散電極１２１の表面は、平坦部１２７ｈと、平坦部１２７ｈに周期的に形成された複数の凸部１２７ｉと、が形成されている。各凸部１２７ｉの形状は、円錐、多角錐等の錐状の他、錐の上部を切り落とした円錐台、多角錐台等の錐台状とすることができる。透過モスアイ面の凸部１２７ｉの周期は、発光層１１４の光学波長の２倍より小さくなっている。本実施形態においては、周期的に配置される各凸部１２７ｉにより、外部との界面におけるフレネル反射が抑制される。
　ｎ側電極１２８は、ｐ型ＧａＮ層１１８からｎ型ＧａＮ層１１２をエッチングして、露出したｎ型ＧａＮ層１１２上に形成される。ｎ側電極１２８は、ｎ型ＧａＮ層１１２上に形成され、例えばＡｌ等の金属材料からなる。
　図１９は、ＬＥＤ素子の一部拡大模式断面図である。
　図１９に示すように、サファイア基板１０２の裏面側には、誘電体多層膜１２４が形成されている。誘電体多層膜１２４は、屈折率の異なる第１材料１２４ａと第２材料１２４ｂのペアを複数繰り返して構成される。誘電体多層膜１２４は金属層であるＡｌ層１２６により被覆される。この発光素子１０１においては、誘電体多層膜１２４及びＡｌ層１２６が反射部をなしており、発光層１１４から発せられ垂直化モスアイ面１０２ａを回折作用によって透過した光を当該反射部で反射する。そして、回折作用により透過した光を回折面１０２ａに再入射させて、回折面１０２ａにて再び回折作用を利用して透過させることにより、複数のモードで光を素子外部へ取り出すことができる。
　以上のように構成されたＬＥＤ素子１０１では、平坦部１０２ｂの割合を４１％以上とすることにより、発光層１１４の結晶品質を損なうことなく、半導体積層部１１９を薄くすることができる。また、従来と同程度の半導体積層部１１９の厚さであれば、発光層１１４の結晶品質を向上させることができ、光取り出し効率をさらに向上させることができる。
　また、垂直化モスアイ面１０２ａを備えたので、サファイア基板１０２とIII族窒化物半導体層の界面において、全反射臨界角を超える角度で入射する光を垂直寄りとすることができる。さらに、透過モスアイ面１２７ｇを備えたので、サファイア基板１０２と素子外部との界面において、垂直寄りとされた光のフレネル反射を抑制することができる。これにより、光取り出し効率を飛躍的に向上することができる。
　また、発光層１１４から発せられた光が、ｐ側電極１２７の表面に到達するまでの距離を格段に短くすることができ、素子内部における光の吸収を抑制することができる。ＬＥＤ素子においては、界面の臨界角を超える角度領域の光が横方向に伝搬してしまうので素子内部で光が吸収されてしまう問題があったが、臨界角を超える角度領域の光を垂直化モスアイ面１０２ａで垂直寄りとすることで、素子内部にて吸収される光を飛躍的に減じることができる。
　また、サファイア基板１０２の表面が、平面視にて、仮想の三角格子の交点に配置される複数の凸部１０２ｃを有するようにし、仮想の三角格子をなす三角形が正多角形ではないようにすると、多くの回折モードを利用して光を取り出すことができるようになる。特に、仮想の三角格子をなす三角形の一辺の長さが、青色光の光学波長の２倍以上４６０ｎｍ以下、または、５５０ｎｍ以上８００ｎｍ以下とすると、光取り出し効率を向上させることができる。また、仮想の三角格子をなす三角形を二等辺三角形とすると、凸部１０２ｃを規則的に配置しつつ、回折モードを増加させることができる。さらに、二等辺三角形の等辺を青色光の光学波長の２倍以上４６０ｎｍ以下とし、底辺を５５０ｎｍ以上８００ｎｍ以下とすることにより、異なる性質の回折モードを利用して光を取り出すことができる。
　ここで、本願発明者らは、サファイア基板１０２の裏面の反射部として誘電体多層膜１２４及び金属層１２６の組み合わせを用いることにより、ＬＥＤ素子１０１の光取り出し効率が顕著に増大することを見いだした。すなわち、誘電体多層膜１２４と金属層１２６の組み合わせとすると、界面に対して垂直に近い角度ほど反射率が高くなり、界面に対して垂直寄りとなった光に対して有利な反射条件となる。
　図２０は、実施例３の反射部の反射率を示すグラフである。実施例３では、サファイア基板上に形成される誘電体多層膜をＺｒＯ２とＳｉＯ２の組み合わせでペア数を５とし、誘電体多層膜に重ねてＡｌ層を形成した。図２０に示すように、入射角が０度から５５度の角度域で、９９％以上の反射率を実現している。また、入射角が０度から６０度の角度域で、９８％以上の反射率を実現している。また、入射角が０度から７５度の角度域で、９２％以上の反射率を実現している。このように、誘電体多層膜と金属層の組み合わせは、界面に対して垂直寄りとなった光に対して有利な反射条件となる。
　図２１は、実施例４の反射部の反射率を示すグラフである。実施例４では、サファイア基板上にＡｌ層のみを形成した。図２１に示すように、入射角によらず、ほぼ８８％の一定の反射率となっている。このように、反射部をＡｌ層のみのような金属の単層としてもよい。
　図２２は、本発明の第３の実施形態を示すＬＥＤ素子の模式断面図である。
　図２２に示すように、ＬＥＤ素子２０１は、フェイスアップ型であり、サファイア基板２０２の表面上に、III族窒化物半導体層からなる半導体積層部２１９が形成されたものである。半導体積層部２１９は、バッファ層２１０、ｎ型ＧａＮ層２１２、発光層２１４、電子ブロック層２１６、ｐ型ＧａＮ層２１８をサファイア基板２０２側からこの順に有している。ｐ型ＧａＮ層２１８上にはｐ側電極２２７が形成されるとともに、ｎ型ＧａＮ層２１２上にはｎ側電極２２８が形成されている。
　図２２に示すように、バッファ層２１０は、サファイア基板２の表面上に形成され、ＡｌＮで構成されている。本実施形態においては、バッファ層２１０は、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法により形成されるが、スパッタリング法を用いることもできる。第１導電型層としてのｎ型ＧａＮ層２１２は、バッファ層２１０上に形成され、ｎ－ＧａＮで構成されている。発光層２１４は、ｎ型ＧａＮ層２１２上に形成され、ＧａｌｎＮ／ＧａＮで構成され、電子及び正孔の注入により青色光を発する。ここで、青色光とは、例えば、ピーク波長が４３０ｎｍ以上４８０ｎｍ以下の光をいうものとする。本実施形態においては、発光層２１４の発光のピーク波長は４５０ｎｍである。
　電子ブロック層２１６は、発光層２１４上に形成され、ｐ―ＡＩＧａＮで構成されている。第２導電型層としてのｐ型ＧａＮ層２１８は、電子ブロック層２１６上に形成され、ｐ－ＧａＮで構成されている。ｎ型ＧａＮ層２１２からｐ型ＧａＮ層２１８までは、III族窒化物半導体のエピタキシャル成長により形成され、サファイア基板２の表面には周期的に凸部２ｃが形成されているが、III族窒化物半導体の成長初期に横方向成長による平坦化が図られる。尚、第１導電型層、活性層及び第２導電型層を少なくとも含み、第１導電型層及び第２導電型層に電圧が印加されると、電子及び正孔の再結合により活性層にて光が発せられるものであれば、半導体層の層構成は任意である。
　サファイア基板２０２の表面は垂直化モスアイ面２０２ａをなし、ｐ側電極２２７の表面は透過モスアイ面２２７ｇをなす。サファイア基板２０２の表面は、平坦部２０２ｂと、平坦部２０２ｂに周期的に形成された複数の凸部２０２ｃと、が形成されている。また、サファイア基板２０２は、平面視にて、平坦部２０２ｂの割合が４０％以上となるよう構成されている。各凸部２０２ｃの形状は、円錐、多角錐等の錐状の他、錐の上部を切り落とした円錐台、多角錐台等の錐台状とすることができる。各凸部２０２ｃは、発光層２１４から発せられる光を回折するよう設計される。本実施形態においては、周期的に配置される各凸部２０２ｃにより、光の垂直化作用を得ることができる。ここで、光の垂直化作用とは、光の強度分布が、垂直化モスアイ面へ入射する前よりも、反射及び透過した後の方が、サファイア基板２０２と半導体積層部２１９の界面に対して垂直な方向に偏ることをいう。
　サファイア基板２０２の裏面側には、誘電体多層膜２２４が形成されている。誘電体多層膜２２４は金属層であるＡｌ層２２６により被覆される。この発光素子２０１においては、誘電体多層膜２２４及びＡｌ層２２６が反射部をなしており、発光層２１４から発せられ垂直化モスアイ面２０２ａを回折作用によって透過した光を当該反射部で反射する。そして、回折作用により透過した光を回折面２０２ａに再入射させて、回折面２０２ａにて再び回折作用を利用して透過させることにより、複数のモードで光を素子外部へ取り出すことができる。
　ｐ側電極２２７は、ｐ型ＧａＮ層２１８上に形成される拡散電極層２２１と、拡散電極層２２１上に形成されるモスアイ層２２２と、を有している。また、本実施形態においては、ｐ側電極２２７は、拡散電極層２２１及びモスアイ層２２２を貫通してｐ型ＧａＮ層２１８と接触するパッド電極２２３を有している。拡散電極層２２１は、ｐ型ＧａＮ層２１８上にパッド電極２２３の形成領域を除いて形成され、透明材料からなる。また、モスアイ層２２２は、拡散電極層２２１上にパッド電極２２３の形成領域を除いて形成され、透明材料からなる。モスアイ層２２２は、拡散電極層２２１を構成する材料よりも消衰係数が小さく拡散電極層２２１を構成する材料と屈折率がほぼ同じ材料からなる。屈折率がほぼ同じとは、ここでは拡散電極層２２１とモスアイ層２２２の屈折率の差が、モスアイ層２２２の屈折率に対して２０％以内であることをいう。また、拡散電極層２２１はシート抵抗がモスアイ層２２２よりも小さい材料で構成され、モスアイ層２２２よりも薄く形成されている。さらに、拡散電極層２２１の厚さはモスアイ層２２２よりも薄くなっている。また、パッド電極２２３は、例えばＡｌ等の金属材料からなる。また、パッド電極２２３は、拡散電極層２２１に対する密着力よりも半導体積層部２１９に対する密着力が高い材料からなる。
　本実施形態においては、拡散電極層２２１は厚さ１００ｎｍのＩＴＯ(Indium Tin Oxide)からなり、モスアイ層２２２は厚さ４００ｎｍのＺｒＯ２からなる。４５０ｎｍの波長の光について、ＩＴＯの消衰係数は０．０４であり、ＺｒＯ２の消衰係数はほぼ０である。また、４５０ｎｍの波長の光について、ＩＴＯの屈折率は２．０４であり、ＺｒＯ２の屈折率は２．２４である。尚、拡散電極層２２１として例えばＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）等の材料を用いることができるし、モスアイ層２２２として例えばＮｂ２Ｏ５等の材料を用いることもできる。
　モスアイ層２２２の表面は、平坦部２２７ｈと、平坦部２２７ｈに周期的に形成された複数の凸部２２７ｉと、が形成されている。各凸部２２７ｉの形状は、円錐、多角錐等の錐状の他、錐の上部を切り落とした円錐台、多角錐台等の錐台状とすることができる。透過モスアイ面の凸部２２７ｉの周期は、発光層２１４の光学波長の２倍より小さくなっている。本実施形態においては、周期的に配置される各凸部２２７ｉにより、外部との界面におけるフレネル反射が抑制される。
　ｎ側電極２２８は、ｐ型ＧａＮ層２１８からｎ型ＧａＮ層２１２をエッチングして、露出したｎ型ＧａＮ層２１２上に形成される。ｎ側電極２２８は、ｎ型ＧａＮ層２１２上に形成され、例えばＡｌ等の金属材料からなる。
　図２３は、素子内部における光の進行方向を示す説明図である。
　図２３に示すように、発光層２１４から発せられた光のうち、サファイア基板２０２へ臨界角を超えて入射する光は、垂直化モスアイ面２０２ａで入射時よりも垂直寄りの方向へ透過及び反射する。すなわち、垂直化モスアイ面２０２ａで反射した光は、垂直寄りへ角度変化した状態で透過モスアイ面２２７ｇへ入射する。また、垂直化モスアイ面２０２ａを透過した光は、垂直寄りへ角度変化した状態で後述する誘電体多層膜２２４及びＡｌ層２２６からなる反射部で反射された後、垂直化モスアイ面２０２ａに再度入射する。このときの入射角は、先の入射角よりも垂直寄りとなる。この結果、透過モスアイ面２２７ｇへ入射する光を垂直寄りとすることができる。
　また、ｐ側電極２２７の透過モスアイ面２２７ｇは、平面視にて、各凸部２２７ｉの中心が正三角形の頂点の位置となるように、所定の周期で仮想の三角格子の交点に整列して形成される。各凸部２２７ｉの最も短い周期は、発光層２１４から発せられる光の光学波長より小さくなっている。すなわち、透過モスアイ面２２７ｇにおいては、フレネル反射が抑制されることとなる。本実施形態においては、仮想の三角格子をなす正三角形の一辺の長さが３００ｍとなっている。すなわち、各凸部２２７ｉの最も短い周期は、３００ｎｍである。発光層２１４から発せられる光の波長は４５０ｎｍであり、ＺｒＯ２の屈折率が２．２４であることから、その光学波長は２００．９ｎｍである。すなわち、透過モスアイ面２２７ｇの最も短い周期は、発光層２１４の光学波長の２倍より小さくなっている。尚、モスアイ面の周期は、光学波長の２倍以下であれば界面におけるフレネル反射を抑制することができる。フレネル反射抑制作用は、凸部２２７ｉの周期のうち最も短い周期が光学波長の２倍より小さければ十分に得ることができる。また、凸部２２７ｉの全ての周期を光学波長の２倍より小さくすると、より大きなフレネル反射抑制作用を得ることができる。透過モスアイ面２２７ｇの周期が光学波長が２倍から１倍に近づくにつれ、フレネル反射の抑制作用が大きくなる。モスアイ層２２２の外部が樹脂や空気であれば、透過モスアイ面２２７ｇの周期が光学波長の１．２５倍以下であれば、１倍以下とほぼ同じフレネル反射の抑制作用を得ることができる。
　次いで、図２４及び図２５を参照してｐ側電極２２７の透過モスアイ面２２７ｇの形成方法について説明する。図２４はモスアイ層を加工する説明図であり、（ａ）は透過モスアイ面に第１マスク層が形成された状態を示し、（ｂ）は第１マスク層上にレジスト層が形成された状態を示し、（ｃ）はレジスト層に選択的に電子線を照射する状態を示し、（ｄ）はレジスト層を現像して除去した状態を示し、（ｅ）は第２マスク層が形成された状態を示している。
　まず、図２４（ａ）に示すように、モスアイ層２２２の表面に第１マスク層３３０を形成する。第１マスク層３３０は、例えばＳｉＯ２からなり、スパッタリング法、真空蒸着法、ＣＶＤ法等により形成される。第１マスク層３３０の厚さは、任意であるが、例えば１．０μｍである。
　次いで、図２４（ｂ）に示すように、モスアイ層２２２の第１マスク層３３０上にレジスト層３３２を形成する。レジスト層３３２は、例えば、日本ゼオン社製のＺＥＰ等の電子線感光材料からなり、第１マスク層３３０上に塗布される。レジスト層３３２の厚さは、任意であるが、例えば１００ｎｍから２．０μｍである。
　次に、図２４（ｃ）に示すように、レジスト層３３２と離隔してステンシルマスク３３４をセットする。レジスト層３３２とステンシルマスク３３４との間は、１．０μｍ～１００μｍの隙間があけられる。ステンシルマスク３３４は、例えばダイヤモンド、ＳｉＣ等の材料で形成されており、厚さは任意であるが、例えば、厚みが５００ｎｍ～１００μｍとされる。ステンシルマスク３３４は、電子線を選択的に透過する開口３３４ａを有している。
　この後、図２４（ｃ）に示すように、ステンシルマスク３３４へ電子線を照射し、レジスト層３３２をステンシルマスク３３４の各開口３３４ａを通過した電子線に曝す。具体的には、例えば、１０～１００μＣ／ｃｍ２の電子ビームを用いて、ステンシルマスク３３４のパターンをレジスト層３３２に転写する。
　電子線の照射が完了した後、所定の現像液を用いてレジスト層３３２を現像する。これにより、図２４（ｄ）に示すように、電子線が照射された部位が現像液に溶出し、電子線が照射されてない部位が残留して、開口３３２ａが形成される。レジスト層３３２として日本ゼオン社製のＺＥＰを用いた場合、現像液として例えば酢酸アミルを用いることができる。
　次いで、図２４（ｅ）に示すように、レジスト層３３２がパターンニングされた第１マスク層３３０上に、第２マスク層３３６を形成する。このようにして、第１マスク層３３０上に第２マスク層３３６を電子線照射を利用してパターンニングする。第２マスク層３３６は、例えばＮｉからなり、スパッタリング法、真空蒸着法、ＣＶＤ法等により形成される。第２マスク層３３６の厚さは、任意であるが、例えば２０ｎｍである。
　図２５はモスアイ層を加工する説明図であり、（ａ）はレジスト層を完全に除去した状態を示し、（ｂ）は第２マスク層をマスクとして第１マスク層をエッチングした状態を示し、（ｃ）は第２マスク層を除去した状態を示し、（ｄ）第１マスク層をマスクとして透過モスアイ面をエッチングした状態を示し、（ｅ）は第１マスク層を除去した状態を示す。
　図２５（ａ）に示すように、レジスト層３３２を剥離液を用いて除去する。例えば、レジスト層３３２を剥離液中に浸し、所定時間だけ超音波を照射することにより除去することができる。具体的に、剥離液としては例えばジエチルケトンを用いることができる。これにより、第１マスク層３３０上に、ステンシルマスク３３４の開口３３４ａのパターンを反転させた第２マスク層３３６のパターンが形成される。
　次いで、図２５（ｂ）に示すように、第２マスク層３３６をマスクとして、第１マスク層３３０のドライエッチングを行う。これにより、第１マスク層３３０に開口３３０ａが形成され、第１マスク層３３０のパターンが形成される。このとき、エッチングガスとして、第２マスク層３３６に比してモスアイ層２２２及び第１マスク層３３０が耐性を有するものが用いられる。例えば、第１マスク層３３０がＳｉＯ２で第２マスク層３３６がＮｉである場合、ＳＦ６等のフッ素系ガスを用いると、ＮｉはＳｉＯ２に対してエッチングの選択比が１００程度であることから、第１マスク層３３０のパターンニングを的確に行うことができる。
　この後、図２５（ｃ）に示すように、第１マスク層３３０上の第２マスク層３３６を除去する。第１マスク層３３０がＳｉＯ２であり、第２マスク層３３６がＮｉである場合、水で希釈して１：１程度で混合した塩酸及び硝酸に浸漬したり、アルゴンガスによるドライエッチングによりＮｉを除去することができる。
　そして、図２５（ｄ）に示すように、第１マスク層３３０をマスクとして、モスアイ層２２２のドライエッチングを行う。このとき、モスアイ層２２２のうち第１マスク層３３０が除去された部位のみがエッチングガスに曝されることになるため、モスアイ層２２２にステンシルマスク３３４の各開口３３４ａの反転パターンを転写することができる。このとき、第１マスク層３３０は、モスアイ層２２２よりも、エッチングガスへの耐性が大きいため、第１マスク層３３０に被覆されていない箇所を選択的にエッチングすることができる。そして、モスアイ層２２２のエッチング深さが所期の深さとなるところでエッチングを終了させる。ここで、エッチングガスとしては、例えば、Ｃｌ２等の塩素系ガスや、フッ素系ガスを用いることができる。尚、フッ素系ガスはＩＴＯをエッチングすることができないので、電流拡散層２２１としてＩＴＯを用いた場合に、モスアイ層２２２を超えて電流拡散層２２１が加工されてしまうことはない。すなわち、モスアイ層２２２を凹凸形成に必要な最小限な厚さとして、エッチング時に電流拡散層２２１が露出したとしても、電流拡散層２２１がエッチングされることはない。
　この後、図２５（ｅ）に示すように、所定の剥離液を用いてモスアイ層２２２上に残った第１マスク層３３０を除去する。剥離液としては、例えば、第１マスク層３３０にＳｉＯ２が用いられている場合は希弗酸を用いることができる。このとき、ｐ型ＧａＮ層２１８のパッド電極２２３形成領域にＳｉＯ２からなるマスクが形成されているのならば、このマスクも一括して除去することができる。この後、モスアイ層２２２上にパッド電極２２３を形成する。このようにして、ｐ側電極２２７の表面に凸部２２７ｉを形成した後、ダイシングにより複数のＬＥＤ素子２０１に分割することにより、ＬＥＤ素子２０１が製造される。
　以上のように構成されたＬＥＤ素子２０１では、半導体積層部２１９からｐ側電極２２７へ流れる電流は、拡散電極層２２１にて電流が拡散された後、パッド電極２２３に電流が流れる。このとき、拡散電極層２２１はシート抵抗が低いため、電流を的確に拡散することができる。尚、パッド電極２２３と電流拡散層２２１とが直接的に接触しているので、モスアイ層２２２を介することなく、電流拡散層２２１からパッド電極２２３へ電流が直接的に流れることとなる。ここで、パッド電極２２３は、拡散電極層２２１よりも半導体積層部２１９に対する密着力が高い材料であることから、パッド電極２２３が機械的負荷等により半導体積層部２１９から簡単容易に剥離するようなことはない。
　一方、ｐ側電極２２７へ入射する光は、拡散電極層２２１，モスアイ層２２２を通って素子外部へ放出される。ここで、消衰係数が高い拡散電極層２２１を薄型とし、消衰係数が低いモスアイ層２２２を厚くしたので、ｐ側電極２２７における光吸収を小さくすることができる。これにより、ＬＥＤ素子２０１の光取り出し効率を向上することができる。また、拡散電極層２２１とモスアイ層２２２は、屈折率がほぼ同じであるため、これらの界面における全反射を抑制することができる。
　また、垂直化モスアイ面２０２ａを備えたので、サファイア基板２０２とIII族窒化物半導体層の界面において、全反射臨界角を超える角度で入射する光を界面に対して垂直寄りとすることができる。さらに、フレネル反射を抑制する透過モスアイ面２２７ｇを備えたので、サファイア基板２０２と素子外部との界面において、垂直寄りとされた光をスムースに素子外部へ取り出すことができる。これにより、光取り出し効率を飛躍的に向上することができる。
　また、発光層２１４から発せられた光が、透過モスアイ面２２７ｇに到達するまでの距離を格段に短くすることができ、素子内部における光の吸収を抑制することができる。ＬＥＤ素子においては、界面の臨界角を超える角度領域の光が横方向に伝搬してしまうので素子内部で光が吸収されてしまう問題があったが、臨界角を超える角度領域の光を垂直化モスアイ面２０２ａで垂直寄りとし、垂直寄りとされた光の透過モスアイ面２２７ｇにおけるフレネル反射が抑制されることから、素子内部にて吸収される光を飛躍的に減じることができる。
　また、平坦部２０２ｂの割合を４１％以上とすることにより、発光層２１４の結晶品質を損なうことなく、半導体積層部２１９を薄くすることができる。また、従来と同程度の半導体積層部２１９の厚さであれば、発光層２１４の結晶品質を向上させることができ、光取り出し効率をさらに向上させることができる。
　また、サファイア基板２０２の表面が、平面視にて、仮想の三角格子の交点に配置される複数の凸部２０２ｃを有するようにし、仮想の三角格子をなす三角形が正多角形ではないようにすると、多くの回折モードを利用して光を取り出すことができるようになる。特に、仮想の三角格子をなす三角形の一辺の長さが、青色光の光学波長の２倍以上４６０ｎｍ以下、または、５５０ｎｍ以上８００ｎｍ以下とすると、光取り出し効率を向上させることができる。また、仮想の三角格子をなす三角形を二等辺三角形とすると、凸部１０２ｃを規則的に配置しつつ、回折モードを増加させることができる。さらに、二等辺三角形の等辺を青色光の光学波長の２倍以上４６０ｎｍ以下とし、底辺を５５０ｎｍ以上８００ｎｍ以下とすることにより、異なる性質の回折モードを利用して光を取り出すことができる。
　ここで、本願発明者らは、サファイア基板２０２の裏面の反射部として誘電体多層膜２２４及び金属層２２６の組み合わせを用いることにより、ＬＥＤ素子２０１の光取り出し効率が顕著に増大することを見いだした。すなわち、誘電体多層膜２２４と金属層２２６の組み合わせとすると、界面に対して垂直に近い角度ほど反射率が高くなり、界面に対して垂直寄りとなった光に対して有利な反射条件となる。
　尚、前記実施形態においては、垂直化モスアイ面及び透過モスアイ面を周期的に形成された凸部で構成するものを示したが、各モスアイ面を周期的に形成された凹部で構成してもよいことは勿論である。また、透過モスアイ面をｐ側電極にのみ形成したものを示したが、さらにｎ側電極に形成してもよい。また、凸部又は凹部を、三角格子の交点に整列して形成する他、例えば、仮想の正方格子の交点に整列して形成することもできる。
　以上、本発明の実施の形態を説明したが、上記に記載した実施の形態は特許請求の範囲に係る発明を限定するものではない。また、実施の形態の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。
　本発明のＬＥＤ発光素子及びその製造方法は、光取り出し効率を向上させることができるので、産業上有用である。
　１  ＬＥＤ素子
　２  サファイア基板
　２ａ  垂直化モスアイ面
　２ｂ  平坦部
　２ｃ  凸部
　２ｄ  側面
　２ｅ  湾曲部
　２ｆ  上面
　２ｇ  透過モスアイ面
　２ｈ  平坦部
　２ｉ  凸部
　１０  バッファ層
　１２  ｎ型ＧａＮ層
　１４  発光層
　１６  電子ブロック層
　１８  ｐ型ＧａＮ層
　１９  半導体積層部
　２１  拡散電極
　２２  誘電体多層膜
　２２ａ 第１材料
　２２ｂ 第２材料
　２２ｃ ビアホール
　２３  金属電極
　２４  拡散電極
　２５  誘電体多層膜
　２５ａ ビアホール
　２６  金属電極
　２７  ｐ側電極
　２８  ｎ側電極
　３０  マスク層
　３１  ＳｉＯ２層
　３２  Ｎｉ層
　４０  レジスト膜
　４１  凹凸構造
　４２  残膜
　４３  凸部
　５０  モールド
　５１  凹凸構造
　９１  プラズマエッチング装置
　９２  基板保持台
　９３  容器
　９４  コイル
　９５  電源
　９６  石英板
　９７  冷却制御部
　９８  プラズマ
　１０１ ＬＥＤ素子
　１０２ サファイア基板
　１０２ａ 垂直化モスアイ面
　１１０ バッファ層
　１１２ ｎ型ＧａＮ層
　１１４ 発光層
　１１６ 電子ブロック層
　１１８ ｐ型ＧａＮ層
　１１９ 半導体積層部
　１２２ パッド電極
　１２４ 誘電体多層膜
　１２４ａ 第１材料
　１２４ｂ 第２材料
　１２６ Ａｌ層
　１２７ ｐ側電極
　１２７ｇ 透過モスアイ面
　１２８ ｎ側電極
　２０１ ＬＥＤ素子
　２０２ サファイア基板
　２０２ａ 垂直化モスアイ面
　２０２ｂ 平坦部
　２０２ｃ 凸部
　２１０ バッファ層
　２１２ ｎ型ＧａＮ層
　２１４ 発光層
　２１６ 電子ブロック層
　２１８ ｐ型ＧａＮ層
　２１９ 半導体積層部
　２２１ 拡散電極層
　２２２ モスアイ層
　２２３ パッド電極
　２２４ 誘電体多層膜
　２２６ Ａｌ層
　２２７ ｐ側電極
　２２７ｇ 透過モスアイ面
　２２７ｈ 平坦部
　２２７ｉ 凸部
　２２８ ｎ側電極
　３３０ 第１マスク層
　３３０ａ 開口
　３３２ レジスト層
　３３２ａ 開口
　３３４ ステンシルマスク
　３３４ａ 開口
　３３６ 第２マスク層

Claims (23)

  1. 　発光層を含む半導体積層部と、
    　前記発光層から発せられる光が入射し、当該光の光学波長より大きく当該光のコヒーレント長より小さい周期で凸部が形成され、入射光をブラッグの回折条件に従って複数のモードで反射するとともに、入射光をブラッグの回折条件に従って複数のモードで透過する回折面と、
    　前記回折面にて回折した光を反射して前記回折面へ再入射させる反射面と、を備え、
    　前記半導体積層部は、前記回折面上に前記凸部の周囲に空隙なく形成され、
    　前記回折面において、平面視にて、前記平坦部の割合が４０％以上であるＬＥＤ素子。
  2. 　前記発光層は青色光を発し、
    　前記凸部は、平面視にて、仮想の三角格子又は四角格子の交点に配置され、
    　前記仮想の三角格子又は四角格子をなす三角形又は四角形は、正多角形ではなく、各辺の長さが前記青色光の光学波長の２倍より大きくコヒーレント長より小さい請求項１に記載のＬＥＤ素子。
  3. 　前記凸部は、仮想の三角格子の交点に配置され、
    　前記仮想の三角格子をなす三角形の一辺の長さが、前記青色光の光学波長の２倍以上４６０ｎｍ以下、または、５５０ｎｍ以上８００ｎｍ以下である請求項２に記載のＬＥＤ素子。
  4. 　前記仮想の三角格子をなす三角形は、二等辺三角形である請求項３に記載のＬＥＤ素子。
  5. 　前記二等辺三角形の等辺と底辺の一方の長さが前記青色光の光学波長の２倍以上４６０ｎｍ以下であり、他方の長さが５５０ｎｍ以上８００ｎｍ以下である請求項４に記載のＬＥＤ素子。
  6. 　前記サファイア基板の表面は、前記凸部が、前記青色光の光学波長の２倍より大きくコヒーレント長より小さい周期で配置された垂直化モスアイ面をなし、
    　前記垂直化モスアイ面は、前記半導体積層部側から当該垂直化モスアイ面へ入射する光を反射及び透過し、臨界角を超えた角度域において、前記半導体積層部側にて当該垂直化モスアイ面へ入射する光の強度分布と比べて、前記半導体積層部側にて当該垂直化モスアイ面から反射により出射する光の強度分布が、前記半導体積層部と前記サファイア基板の界面に対して垂直な方向に偏るとともに、臨界角を超えた角度域において、前記半導体積層部側にて当該垂直化モスアイ面へ入射する光の強度分布と比べて、前記サファイア基板側にて当該垂直化モスアイ面から透過により出射する光の強度分布が、前記界面に対して垂直な方向に偏るよう構成され、
    　前記垂直化モスアイ面を透過した光を反射する反射部を有し、
    　前記発光層から発せられる光の光学波長の２倍より小さい周期の凹部又は凸部を有する透過モスアイ面を有し、
    　前記垂直化モスアイ面における反射及び透過により、前記界面に対して垂直な方向に偏るよう強度分布が調整された光は、前記透過モスアイ面にてフレネル反射が抑制された状態で素子外部へ放出される請求項５に記載のＬＥＤ素子。
  7. 　前記反射部は、前記界面に対して垂直に近い角度ほど反射率が高い請求項６に記載のＬＥＤ素子。
  8. 　前記半導体積層部上に形成された電極、を備え、
    　前記電極は、前記半導体積層部上に形成される拡散電極層と、前記拡散電極層上に形成され表面が前記発光層から発せられる光の光学波長の２倍より小さい周期の凹部又は凸部を有する前記透過モスアイ面をなすモスアイ層と、を有し、
    　前記モスアイ層は、前記発光層から発せられる光について、前記拡散電極層を構成する材料よりも消衰係数が小さく、前記拡散電極層を構成する材料と屈折率がほぼ同じ材料から構成した請求項７に記載のＬＥＤ素子。
  9. 　前記拡散電極層は、ＩＴＯからなり、
    　前記モスアイ層は、ＺｒＯ２からなる請求項８に記載のＬＥＤ素子。
  10. 　請求項９に記載のＬＥＤ素子を製造するにあたり、
    　サファイア基板の表面上にマスク層を形成するマスク層形成工程と、
    　前記マスク層上にレジスト膜を形成するレジスト膜形成工程と、
    　前記レジスト膜に所定のパターンを形成するパターン形成工程と、
    　前記レジスト膜をマスクとして前記マスク層のエッチングを行うマスク層のエッチング工程と、
    　エッチングされた前記マスク層をマスクとして、前記サファイア基板のエッチングを行って前記凸部を形成する基板のエッチング工程と、
    　エッチングされた前記サファイア基板の表面上に、前記半導体積層部を形成する半導体形成工程と、を含むＬＥＤ素子の製造方法。
  11. 　前記マスク層は、メタルマスクを含み、当該メタルマスクの厚さによって凸部の基端部の大きさを制御する請求項１０に記載のＬＥＤ素子の製造方法。
  12. 　請求項１に記載のＬＥＤ素子を製造するにあたり、
    　サファイア基板の表面上にマスク層を形成するマスク層形成工程と、
    　前記マスク層上にレジスト膜を形成するレジスト膜形成工程と、
    　前記レジスト膜に所定のパターンを形成するパターン形成工程と、
    　前記レジスト膜をマスクとして前記マスク層のエッチングを行うマスク層のエッチング工程と、
    　エッチングされた前記マスク層をマスクとして、前記サファイア基板のエッチングを行って前記凸部を形成する基板のエッチング工程と、
    　エッチングされた前記サファイア基板の表面上に、前記半導体積層部を形成する半導体形成工程と、を含むＬＥＤ素子の製造方法。
  13. 　前記マスク層は、メタルマスクを含み、当該メタルマスクの厚さによって凸部の基端部の大きさを制御する請求項１２に記載のＬＥＤ素子の製造方法。
  14. 　サファイア基板と、
    　前記サファイア基板の表面上に形成され青色光を発する発光層を含む半導体積層部と、を備え、
    　前記サファイア基板の表面は、平面視にて、仮想の三角格子又は四角格子の交点に配置される複数の凹部又は凸部を有し、
    　前記仮想の三角格子又は四角格子をなす三角形又は四角形は、正多角形ではなく、各辺の長さが前記青色光の光学波長の２倍より大きくコヒーレント長より小さいＬＥＤ素子。
  15. 　前記凹部又は凸部は、仮想の三角格子の交点に配置され、
    　前記仮想の三角格子をなす三角形の一辺の長さが、前記青色光の光学波長の２倍以上４６０ｎｍ以下、または、５５０ｎｍ以上８００ｎｍ以下である請求項１４に記載のＬＥＤ素子。
  16. 　前記仮想の三角格子をなす三角形は、二等辺三角形である請求項１５に記載のＬＥＤ素子。
  17. 　前記二等辺三角形の等辺と底辺の一方の長さが前記青色光の光学波長の２倍以上４６０ｎｍ以下であり、他方の長さが５５０ｎｍ以上８００ｎｍ以下である請求項１６に記載のＬＥＤ素子。
  18. 　前記サファイア基板の表面は、前記凹部又は凸部が、前記青色光の光学波長の２倍より大きくコヒーレント長より小さい周期で配置された垂直化モスアイ面をなし、
    　前記垂直化モスアイ面は、前記半導体積層部側から当該垂直化モスアイ面へ入射する光を反射及び透過し、臨界角を超えた角度域において、前記半導体積層部側にて当該垂直化モスアイ面へ入射する光の強度分布と比べて、前記半導体積層部側にて当該垂直化モスアイ面から反射により出射する光の強度分布が、前記半導体積層部と前記サファイア基板の界面に対して垂直な方向に偏るとともに、臨界角を超えた角度域において、前記半導体積層部側にて当該垂直化モスアイ面へ入射する光の強度分布と比べて、前記サファイア基板側にて当該垂直化モスアイ面から透過により出射する光の強度分布が、前記界面に対して垂直な方向に偏るよう構成され、
    　前記垂直化モスアイ面を透過した光を反射する反射部を有し、
    　前記発光層から発せられる光の光学波長の２倍より小さい周期の凹部又は凸部を有する透過モスアイ面を有し、
    　前記垂直化モスアイ面における反射及び透過により、前記界面に対して垂直な方向に偏るよう強度分布が調整された光は、前記透過モスアイ面にてフレネル反射が抑制された状態で素子外部へ放出される請求項１４から１７のいずれか１項に記載のＬＥＤ素子。
  19. 　前記反射部は、前記界面に対して垂直に近い角度ほど反射率が高い請求項１８に記載のＬＥＤ素子。
  20. 　基板と、
    　前記基板の表面上に形成された発光層を含む半導体積層部と、
    　前記基板の裏面上に形成された反射部と、
    　前記半導体積層部上に形成された電極と、を備え、
    　前記電極は、前記半導体積層部上に形成される拡散電極層と、前記拡散電極層上に形成され表面が前記発光層から発せられる光の光学波長の２倍より小さい周期の凹部又は凸部を有する透過モスアイ面をなすモスアイ層と、を有し、
    　前記モスアイ層は、前記発光層から発せられる光について、前記拡散電極層を構成する材料よりも消衰係数が小さく、前記拡散電極層を構成する材料と屈折率がほぼ同じ材料から構成したＬＥＤ素子。
  21. 　前記拡散電極層は、ＩＴＯからなり、
    　前記モスアイ層は、ＺｒＯ２からなる請求項２０に記載のＬＥＤ素子。
  22. 　前記基板は、サファイアからなり、
    　前記サファイア基板の表面は、前記発光層から発せられる光の光学波長の２倍より大きくコヒーレント長より小さい周期の複数の凹部又は凸部を有する垂直化モスアイ面をなし、
    　前記垂直化モスアイ面は、前記半導体積層部側から当該垂直化モスアイ面へ入射する光を反射及び透過し、臨界角を超えた角度域において、前記半導体積層部側にて当該垂直化モスアイ面へ入射する光の強度分布と比べて、前記半導体積層部側にて当該垂直化モスアイ面から反射により出射する光の強度分布が、前記半導体積層部と前記サファイア基板の界面に対して垂直な方向に偏るとともに、臨界角を超えた角度域において、前記半導体積層部側にて当該垂直化モスアイ面へ入射する光の強度分布と比べて、前記サファイア基板側にて当該垂直化モスアイ面から透過により出射する光の強度分布が、前記界面に対して垂直な方向に偏るよう構成され、
    　前記垂直化モスアイ面における反射及び透過により、前記界面に対して垂直な方向に偏るよう強度分布が調整された光は、前記透過モスアイ面を通じてフレネル反射が抑制された状態で素子外部へ放出される請求項２０または２１に記載のＬＥＤ素子。
  23. 　前記反射部は、前記界面に対して垂直に近い角度ほど反射率が高い請求項２２に記載のＬＥＤ素子。
PCT/JP2014/060763 2013-04-16 2014-04-15 Ｌｅｄ素子及びその製造方法 WO2014171467A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201480030587.9A CN105264676A (zh) 2013-04-16 2014-04-15 Led元件及其制造方法
US14/784,936 US9793434B2 (en) 2013-04-16 2014-04-15 LED element and method of manufacturing the same
JP2014531040A JP5643920B1 (ja) 2013-04-16 2014-04-15 Ｌｅｄ素子及びその製造方法
HK16102139.0A HK1214407A1 (zh) 2013-04-16 2016-02-25 元件及其製造方法
US15/714,136 US20180026154A1 (en) 2013-04-16 2017-09-25 Led element and method for producing same

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2013086050 2013-04-16
JP2013-086051 2013-04-16
JP2013-086049 2013-04-16
JP2013-086050 2013-04-16
JP2013086049 2013-04-16
JP2013086051 2013-04-16

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US14/784,936 A-371-Of-International US9793434B2 (en) 2013-04-16 2014-04-15 LED element and method of manufacturing the same
US15/714,136 Division US20180026154A1 (en) 2013-04-16 2017-09-25 Led element and method for producing same

Publications (1)

Publication Number Publication Date
WO2014171467A1 true WO2014171467A1 (ja) 2014-10-23

Family

ID=51731404

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/060763 WO2014171467A1 (ja) 2013-04-16 2014-04-15 Ｌｅｄ素子及びその製造方法

Country Status (5)

Country Link
US (2) US9793434B2 (ja)
JP (3) JP5643920B1 (ja)
CN (1) CN105264676A (ja)
HK (1) HK1214407A1 (ja)
WO (1) WO2014171467A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019067832A (ja) * 2017-09-28 2019-04-25 豊田合成株式会社 発光素子の製造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10069049B2 (en) * 2013-07-30 2018-09-04 National Institute Of Information And Communicatio Semiconductor light emitting element and method for manufacturing the same
JP6436694B2 (ja) * 2014-09-17 2018-12-12 住友化学株式会社 窒化物半導体テンプレートの製造方法
DE102014116999A1 (de) * 2014-11-20 2016-05-25 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
US20180248076A1 (en) * 2015-07-17 2018-08-30 Scivax Corporation Light emitting device
JP6524904B2 (ja) 2015-12-22 2019-06-05 日亜化学工業株式会社 発光装置
JP2017175004A (ja) * 2016-03-24 2017-09-28 ソニー株式会社 チップサイズパッケージ、製造方法、電子機器、および内視鏡
CN106299085B (zh) * 2016-09-21 2019-04-30 海迪科（南通）光电科技有限公司 一种偏振发光二极管芯片
CN110036493A (zh) * 2016-11-22 2019-07-19 国立研究开发法人情报通信研究机构 具备放射深紫外光的半导体发光元件的发光组件
JP6608352B2 (ja) * 2016-12-20 2019-11-20 Ｄｏｗａエレクトロニクス株式会社 半導体発光素子およびその製造方法
US10304993B1 (en) * 2018-01-05 2019-05-28 Epistar Corporation Light-emitting device and method of manufacturing the same
KR102443027B1 (ko) 2018-03-02 2022-09-14 삼성전자주식회사 반도체 발광소자
CN108447404B (zh) * 2018-04-04 2021-10-26 京东方科技集团股份有限公司 柔性阵列基板、显示装置及柔性阵列基板的制造方法
CN109599469A (zh) * 2018-12-18 2019-04-09 华中科技大学鄂州工业技术研究院 蛾眼结构深紫外发光二极管及制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008177528A (ja) * 2006-12-21 2008-07-31 Nichia Chem Ind Ltd 半導体発光素子用基板の製造方法及びそれを用いた半導体発光素子
JP2010074090A (ja) * 2008-09-22 2010-04-02 Meijo Univ 発光素子、発光素子用サファイア基板及び発光素子用サファイア基板の製造方法
WO2011027679A1 (ja) * 2009-09-07 2011-03-10 エルシード株式会社 半導体発光素子

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007220972A (ja) * 2006-02-17 2007-08-30 Showa Denko Kk 半導体発光素子及びその製造方法、並びにランプ
JP4637781B2 (ja) * 2006-03-31 2011-02-23 昭和電工株式会社 ＧａＮ系半導体発光素子の製造方法
JP5477084B2 (ja) * 2010-03-17 2014-04-23 豊田合成株式会社 半導体発光素子およびその製造方法、ランプ、電子機器、機械装置
JP5142236B1 (ja) * 2011-11-15 2013-02-13 エルシード株式会社 エッチング方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008177528A (ja) * 2006-12-21 2008-07-31 Nichia Chem Ind Ltd 半導体発光素子用基板の製造方法及びそれを用いた半導体発光素子
JP2010074090A (ja) * 2008-09-22 2010-04-02 Meijo Univ 発光素子、発光素子用サファイア基板及び発光素子用サファイア基板の製造方法
WO2011027679A1 (ja) * 2009-09-07 2011-03-10 エルシード株式会社 半導体発光素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019067832A (ja) * 2017-09-28 2019-04-25 豊田合成株式会社 発光素子の製造方法

Also Published As

Publication number Publication date
JP5728116B2 (ja) 2015-06-03
US9793434B2 (en) 2017-10-17
JP2015119202A (ja) 2015-06-25
CN105264676A (zh) 2016-01-20
JP2015029118A (ja) 2015-02-12
US20160149076A1 (en) 2016-05-26
JPWO2014171467A1 (ja) 2017-02-23
JP5643920B1 (ja) 2014-12-17
US20180026154A1 (en) 2018-01-25
HK1214407A1 (zh) 2016-07-22

Similar Documents

Publication Publication Date Title
JP5643920B1 (ja) Ｌｅｄ素子及びその製造方法
JP6410751B2 (ja) 半導体発光素子
TWI518776B (zh) Etching method
WO2014126016A1 (ja) Ｌｅｄ素子及びその製造方法
JP5435523B1 (ja) 半導体発光素子及びその製造方法
KR20170018802A (ko) 발광 소자의 제조 방법 및 발광 소자
JP2011159650A (ja) 発光素子
JP5866044B1 (ja) 発光素子の製造方法及び発光素子
JP2016027658A (ja) エッチング方法
JP5808725B2 (ja) エッチング方法
WO2015194382A1 (ja) 発光素子の製造方法及び発光素子

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201480030587.9

Country of ref document: CN

ENP Entry into the national phase

Ref document number: 2014531040

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14784609

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14784936

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14784609

Country of ref document: EP

Kind code of ref document: A1