JP5728116B2 - Led素子及びその製造方法 - Google Patents

Led素子及びその製造方法 Download PDF

Info

Publication number
JP5728116B2
JP5728116B2 JP2014181167A JP2014181167A JP5728116B2 JP 5728116 B2 JP5728116 B2 JP 5728116B2 JP 2014181167 A JP2014181167 A JP 2014181167A JP 2014181167 A JP2014181167 A JP 2014181167A JP 5728116 B2 JP5728116 B2 JP 5728116B2
Authority
JP
Japan
Prior art keywords
layer
light
sapphire substrate
moth
eye
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014181167A
Other languages
English (en)
Other versions
JP2015029118A5 (ja
JP2015029118A (ja
Inventor
司 北野
司 北野
森 みどり
みどり 森
近藤 俊行
俊行 近藤
敦志 鈴木
敦志 鈴木
宏一 難波江
宏一 難波江
昌輝 大矢
昌輝 大矢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EL Seed Corp
Original Assignee
EL Seed Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EL Seed Corp filed Critical EL Seed Corp
Priority to JP2014181167A priority Critical patent/JP5728116B2/ja
Publication of JP2015029118A publication Critical patent/JP2015029118A/ja
Publication of JP2015029118A5 publication Critical patent/JP2015029118A5/ja
Application granted granted Critical
Publication of JP5728116B2 publication Critical patent/JP5728116B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46Reflective coating, e.g. dielectric Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0025Processes relating to coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091Scattering means in or on the semiconductor body or semiconductor body package
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Diffracting Gratings Or Hologram Optical Elements (AREA)

Description

本発明は、LED素子及びその製造方法に関する。
サファイア基板の表面上に形成され発光層を含むIII族窒化物半導体と、サファイア基板の表面側に形成され発光層から発せられる光が入射し当該光の光学波長より大きく当該光のコヒーレント長より小さい周期で凹部又は凸部が形成された回折面と、基板の裏面側に形成され回折面にて回折した光を反射して回折面へ再入射させるAl反射膜と、を備えるLED素子が知られている(特許文献1参照)。このLED素子では、回折作用により透過した光を回折面に再入射させて、回折面にて再び回折作用を利用して透過させることにより、複数のモードで光を素子外部へ取り出すことができる。
国際公開第2011/027679号
本願発明者らは、さらなる光取り出し効率の向上を追及していた。
本発明は、前記事情に鑑みてなされたものであり、その目的とするところは、さらに光取り出し効率を向上させることのできるLED素子及びその製造方法を提供することにある。
前記目的を達成するため、本発明では、発光層を含む半導体積層部と、前記発光層から発せられる光が入射し、当該光の光学波長より大きく当該光のコヒーレント長より小さい周期で凸部が形成され、入射光をブラッグの回折条件に従って複数のモードで反射するとともに、入射光をブラッグの回折条件に従って複数のモードで透過する回折面と、前記回折面にて回折した光を反射して前記回折面へ再入射させる反射面と、を備え、前記半導体積層部は、前記回折面上に前記凸部の周囲に空隙なく形成され、前記回折面において、平面視にて、前記平坦部の割合が40%以上であるLED素子が提供される。
また、本発明では、上記LED素子を製造するにあたり、サファイア基板の表面上にマスク層を形成するマスク層形成工程と、前記マスク層上にレジスト膜を形成するレジスト膜形成工程と、前記レジスト膜に所定のパターンを形成するパターン形成工程と、前記レジスト膜をマスクとして前記マスク層のエッチングを行うマスク層のエッチング工程と、エッチングされた前記マスク層をマスクとして、前記サファイア基板のエッチングを行って前記凸部を形成する基板のエッチング工程と、エッチングされた前記サファイア基板の表面上に、前記半導体積層部を形成する半導体形成工程と、を含むLED素子の製造方法が提供される。
さらに、本発明では、サファイア基板と、前記サファイア基板の表面上に形成され青色光を発する発光層を含む半導体積層部と、を備え、前記サファイア基板の表面は、平面視にて、仮想の三角格子又は四角格子の交点に配置される複数の凹部又は凸部を有し、前記仮想の三角格子又は四角格子をなす三角形又は四角形は、正多角形ではなく、各辺の長さが前記青色光の光学波長の2倍より大きくコヒーレント長より小さいLED素子が提供される。
さらにまた、本発明では、基板と、前記基板の表面上に形成された発光層を含む半導体積層部と、前記基板の裏面上に形成された反射部と、前記半導体積層部上に形成された電極と、を備え、前記電極は、前記半導体積層部上に形成される拡散電極層と、前記拡散電極層上に形成され表面が前記発光層から発せられる光の光学波長の2倍より小さい周期の凹部又は凸部を有する透過モスアイ面をなすモスアイ層と、を有し、前記モスアイ層は、前記発光層から発せられる光について、前記拡散電極層を構成する材料よりも消衰係数が小さく、前記拡散電極層を構成する材料と屈折率がほぼ同じ材料から構成したLED素子が提供される。
本発明のLED素子によれば、さらに光取り出し効率を向上させることができる。
図1は、本発明の第1の実施形態を示すLED素子の模式断面図である。 図2は、異なる屈折率の界面における光の回折作用を示す説明図であり、(a)は界面にて反射する状態を示し、(b)は界面を透過する状態を示す。 図3は、凹部又は凸部の周期を500nmとした場合の、III属窒化物半導体層とサファイア基板の界面における、半導体層側から界面へ入射する光の入射角と、界面での回折作用による透過角の関係を示すグラフである。 図4は、凹部又は凸部の周期を500nmとした場合の、III属窒化物半導体層とサファイア基板の界面における、半導体層側から界面へ入射する光の入射角と、界面での回折作用による反射角の関係を示すグラフである。 図5は、素子内部における光の進行方向を示す説明図である。 図6は、LED素子の一部拡大模式断面図である。 図7はサファイア基板を示し、(a)が模式斜視図、(b)がA−A断面を示す模式説明図、(c)が模式拡大説明図である。 図8は凸部の配置状態を示す平面模式図であり、(a)が仮想の三角格子を正三角形としたもの、(b)が仮想の三角格子を二等辺三角形としたものである。 図9は、仮想の三角格子又は四角格子を正多角形とした場合における、1辺の長さと光取り出し効率との関係を示すグラフである。 図10は、仮想の三角格子を二等辺三角形とした場合における、等辺の長さと光取り出し効率との関係を示すグラフである。 図11は、プラズマエッチング装置の概略説明図である。 図12は、サファイア基板のエッチング方法を示すフローチャートである。 図13Aはサファイア基板及びマスク層のエッチング方法の過程を示し、(a)は加工前のサファイア基板を示し、(b)はサファイア上にマスク層を形成した状態を示し、(c)はマスク層上にレジスト膜を形成した状態を示し、(d)はレジスト膜にモールドを接触させた状態を示し、(e)はレジスト膜にパターンが形成された状態を示す。 図13Bはサファイア基板及びマスク層のエッチング方法の過程を示し、(f)はレジスト膜の残膜を除去した状態を示し、(g)はレジスト膜を変質させた状態を示し、(h)はレジスト膜をマスクとしてマスク層をエッチングした状態を示し、(i)はマスク層をマスクとしてサファイア基板をエッチングした状態を示す。 図13Cはサファイア基板及びマスク層のエッチング方法の過程を示し、(j)はマスク層をマスクとしてサファイア基板をさらにエッチングした状態を示し、(k)はサファイア基板から残ったマスク層を除去した状態を示し、(l)はサファイア基板にウェットエッチングを施した状態を示す。 図14は、Ni層の厚さを変化させた際における凸部の基端部の径と凸部の高さの関係を示すグラフである。 図15は、凸部の周期及びC面領域の割合と、転位密度が所定値以下となったか否かを示す表である。 図16は、実施例1の反射部の反射率を示すグラフである。 図17は、実施例2の反射部の反射率を示すグラフである。 図18は、本発明の第2の実施形態を示すLED素子の模式断面図である。 図19は、LED素子の一部拡大模式断面図である。 図20は、実施例3の反射部の反射率を示すグラフである。 図21は、実施例4の反射部の反射率を示すグラフである。 図22は、本発明の第2の実施形態を示すLED素子の模式断面図である。 図23は、素子内部における光の進行方向を示す説明図である。 図24はモスアイ層を加工する説明図であり、(a)は透過モスアイ面に第1マスク層が形成された状態を示し、(b)は第1マスク層上にレジスト層が形成された状態を示し、(c)はレジスト層に選択的に電子線を照射する状態を示し、(d)はレジスト層を現像して除去した状態を示し、(e)は第2マスク層が形成された状態を示している。 図25はモスアイ層を加工する説明図であり、(a)はレジスト層を完全に除去した状態を示し、(b)は第2マスク層をマスクとして第1マスク層をエッチングした状態を示し、(c)は第2マスク層を除去した状態を示し、(d)第1マスク層をマスクとして透過モスアイ面をエッチングした状態を示し、(e)は第1マスク層を除去した状態を示す。
図1は、本発明の第1の実施形態を示すLED素子の模式断面図である。
図1に示すように、LED素子1は、サファイア基板2の表面上に、III族窒化物半導体層からなる半導体積層部19が形成されたものである。このLED素子1は、フリップチップ型であり、サファイア基板2の裏面側から主として光が取り出される。半導体積層部19は、バッファ層10、n型GaN層12、発光層14、電子ブロック層16、p型GaN層18をサファイア基板2側からこの順に有している。p型GaN層18上にはp側電極27が形成されるとともに、n型GaN層12上にはn側電極28が形成されている。
図1に示すように、バッファ層10は、サファイア基板2の表面上に形成され、AlNで構成されている。本実施形態においては、バッファ層10は、MOCVD(Metal Organic Chemical Vapor Deposition)法により形成されるが、スパッタリング法を用いることもできる。第1導電型層としてのn型GaN層12は、バッファ層10上に形成され、n−GaNで構成されている。発光層14は、n型GaN層12上に形成され、GalnN/GaNで構成され、電子及び正孔の注入により青色光を発する。ここで、青色光とは、例えば、ピーク波長が430nm以上480nm以下の光をいうものとする。本実施形態においては、発光層14の発光のピーク波長は450nmである。
電子ブロック層16は、発光層14上に形成され、p―AIGaNで構成されている。第2導電型層としてのp型GaN層18は、電子ブロック層16上に形成され、p−GaNで構成されている。n型GaN層12からp型GaN層18までは、III族窒化物半導体のエピタキシャル成長により形成され、サファイア基板2の表面には周期的に凸部2cが形成されているが、III族窒化物半導体の成長初期に横方向成長による平坦化が図られる。尚、第1導電型層、活性層及び第2導電型層を少なくとも含み、第1導電型層及び第2導電型層に電圧が印加されると、電子及び正孔の再結合により活性層にて光が発せられるものであれば、半導体層の層構成は任意である。
サファイア基板2の表面は垂直化モスアイ面2aをなし、サファイア基板2の裏面は透過モスアイ面2gをなす。サファイア基板2の表面は、平坦部2bと、平坦部2bに周期的に形成された複数の凸部2cと、が形成されている。本実施形態においては、各凸部2cの周囲に半導体積層部19が空隙なく形成されている。各凸部2cの形状は、円錐、多角錐等の錐状の他、錐の上部を切り落とした円錐台、多角錐台等の錐台状とすることができる。各凸部2cは、発光層14から発せられる光を回折するよう設計される。本実施形態においては、周期的に配置される各凸部2cにより、光の垂直化作用を得ることができる。ここで、光の垂直化作用とは、光の強度分布が、垂直化モスアイ面へ入射する前よりも、反射及び透過した後の方が、サファイア基板2と半導体積層部19の界面に対して垂直な方向に偏ることをいう。
また、サファイア基板2の裏面は、平坦部2hと、平坦部2hに周期的に形成された複数の凸部2iと、が形成されている。各凸部2iの形状は、円錐、多角錐等の錐状の他、錐の上部を切り落とした円錐台、多角錐台等の錐台状とすることができる。透過モスアイ面の凸部2iの周期は、垂直化モスアイ面の凸部2cの周期より短い。本実施形態においては、周期的に配置される各凸部2iにより、外部との界面におけるフレネル反射が抑制される。
図2は、異なる屈折率の界面における光の回折作用を示す説明図であり、(a)は界面にて反射する状態を示し、(b)は界面を透過する状態を示す。
ここで、ブラッグの回折条件から、界面にて光が反射する場合において、入射角θinに対して反射角θrefが満たすべき条件は、
d・n1・(sinθin−sinθref)=m・λ・・・(1)
である。ここで、n1は入射側の媒質の屈折率、λは入射する光の波長、mは整数である。半導体積層部19からサファイア基板2へ光が入射する場合、n1はIII族窒化物半導体の屈折率となる。図2(a)に示すように、上記(1)式を満たす反射角θrefで、界面へ入射する光は反射される。
一方、ブラッグの回折条件から、界面にて光が透過する場合において、入射角θinに対して透過角θoutが満たすべき条件は、
d・(n1・sinθin−n2・sinθout)=m’・λ・・・(2)
である。ここで、n2は出射側の媒質の屈折率であり、m’は整数である。例えば半導体積層部19からサファイア基板2へ光が入射する場合、n2はサファイアの屈折率となる。図2(b)に示すように、上記(2)式を満たす透過角θoutで、界面へ入射する光は透過される。
上記(1)式及び(2)式の回折条件を満たす反射角θref及び透過角θoutが存在するためには、サファイア基板2の表面の周期は、素子内部の光学波長である(λ/n1)や(λ/n2)よりも大きくなければならない。従って、サファイア基板2の表面は、回折光が存在するように周期が(λ/n1)や(λ/n2)よりも大きく設定されている。
図3は、凹部又は凸部の周期を500nmとした場合の、III属窒化物半導体層とサファイア基板の界面における、半導体層側から界面へ入射する光の入射角と、界面での回折作用による透過角の関係を示すグラフである。また、図4は、凹部又は凸部の周期を500nmとした場合の、III属窒化物半導体層とサファイア基板の界面における、半導体層側から界面へ入射する光の入射角と、界面での回折作用による反射角の関係を示すグラフである。
垂直化モスアイ面2aに入射する光には、一般的な平坦面と同様に全反射の臨界角が存在する。GaN系半導体層とサファイア基板2との界面では、臨界角は45.9°である。図3に示すように、臨界角を超えた領域では、上記(2)式の回折条件を満たすm’=1,2,3,4での回折モードでの透過が可能である。また、図4に示すように、臨界角を超えた領域では、上記(1)式の回折条件を満たすm=1,2,3,4での回折モードでの反射が可能である。臨界角が45.9°の場合、臨界角を超える光出力が約70%、臨界角を超えない光出力が約30%となる。すなわち、臨界角を超えた領域の光を取り出すことは、LED素子1の光取り出し効率の向上に大きく寄与する。
ここで、入射角θinよりも透過角θoutが小さくなる領域では、垂直化モスアイ面2aを透過する光は、サファイア基板2とIII族窒化物半導体層の界面に対して垂直寄りに角度変化する。図3中、この領域をハッチングで示す。図3に示すように、垂直化モスアイ面2aを透過する光については、臨界角を超えた領域では、m’=1,2,3の回折モードの光は全ての角度域で垂直寄りに角度変化する。m’=4の回折モードの光は一部の角度域で垂直寄りとならないが、回折次数が大きい光の強度は比較的小さいため影響が小さく、この一部の角度域においても実質的に垂直寄りに角度変化することとなる。すなわち、半導体積層部19側にて垂直化モスアイ面2aへ入射する光の強度分布と比べて、サファイア基板2側にて垂直化モスアイ面2aを透過して出射する光の強度分布が、半導体積層部19とサファイア基板2の界面に対して垂直な方向に偏る。
また、入射角θinよりも反射角θrefが小さくなる領域では、垂直化モスアイ面2aで反射する光は、サファイア基板2とIII族窒化物半導体層の界面に対して垂直寄りに角度変化する。図4中、この領域をハッチングで示す。図4に示すように、垂直化モスアイ面2aにて反射する光については、臨界角を超えた領域では、m=1,2,3の回折モードの光は全ての角度域で垂直寄りに角度変化する。m=4の回折モードの光は一部の角度域で垂直寄りとならないが、回折次数が大きい光の強度は比較的小さいため影響が小さく、この一部の角度域においても実質的に垂直寄りに角度変化することとなる。すなわち、半導体積層部19側にて垂直化モスアイ面2aへ入射する光の強度分布と比べて、半導体積層部19側にて垂直化モスアイ面2aから反射により出射する光の強度分布が、半導体積層部19とサファイア基板2の界面に対して垂直な方向に偏る。
図5は、素子内部における光の進行方向を示す説明図である。
図5に示すように、発光層14から発せられた光のうち、サファイア基板2へ臨界角を超えて入射する光は、垂直化モスアイ面2aで入射時よりも垂直寄りの方向へ透過及び反射する。すなわち、垂直化モスアイ面2aを透過した光は、垂直寄りへ角度変化した状態で透過モスアイ面2gへ入射する。また、垂直化モスアイ面2aで反射した光は、垂直寄りへ角度変化した状態でp側電極27及びn側電極28で反射された後、垂直化モスアイ面2aに再度入射する。このときの入射角は、先の入射角よりも垂直寄りとなる。この結果、透過モスアイ面2gへ入射する光を垂直寄りとすることができる。
図6は、LED素子の一部拡大模式断面図である。
図6に示すように、p側電極27は、p型GaN層18上に形成される拡散電極21と、拡散電極21上の所定領域に形成される誘電体多層膜22と、誘電体多層膜22上に形成される金属電極23とを有している。拡散電極21は、p型GaN層18に全面的に形成され、例えばITO(Indium Tin Oxide)等の透明材料からなる。また、誘電体多層膜22は、屈折率の異なる第1材料22aと第2材料22bのペアを複数繰り返して構成される。誘電体多層膜22は、例えば、第1材料22aをZrO(屈折率:2.18)、第2材料22bをSiO(屈折率:1.46)とし、ペア数を5とすることができる。尚、ZrOとSiOと異なる材料を用いて誘電体多層膜22を構成してもよく、例えば、AlN(屈折率:2.18)、Nb(屈折率:2.4)、Ta(屈折率:2.35)等を用いてもよい。金属電極23は、誘電体多層膜22を被覆し、例えばAl等の金属材料からなる。金属電極23は、誘電体多層膜22に形成されたビアホール22cを通じて拡散電極21と電気的に接続されている。
図6に示すように、n側電極28は、p型GaN層18からn型GaN層12をエッチングして、露出したn型GaN層12上に形成される。n側電極28は、n型GaN層12上に形成される拡散電極24と、拡散電極24上の所定領域に形成される誘電体多層膜25と、誘電体多層膜25上に形成される金属電極26とを有している。拡散電極24は、n型GaN層12に全面的に形成され、例えばITO(Indium Tin Oxide)等の透明材料からなる。また、誘電体多層膜25は、屈折率の異なる第1材料25aと第2材料25bのペアを複数繰り返して構成される。誘電体多層膜25は、例えば、第1材料25aをZrO(屈折率:2.18)、第2材料25bをSiO(屈折率:1.46)とし、ペア数を5とすることができる。尚、ZrOとSiOと異なる材料を用いて誘電体多層膜25を構成してもよく、例えば、AlN(屈折率:2.18)、Nb(屈折率:2.4)、Ta(屈折率:2.35)等を用いてもよい。金属電極26は、誘電体多層膜25を被覆し、例えばAl等の金属材料からなる。金属電極26は、誘電体多層膜25に形成されたビアホール25aを通じて拡散電極24と電気的に接続されている。
このLED素子1においては、p側電極27及びn側電極28が反射部をなしている。p側電極27及びn側電極28は、それぞれ垂直に近い角度ほど反射率が高くなっている。反射部へは、発光層14から発せられて直接的に入射する光の他、サファイア基板2の垂直化モスアイ面2aにて反射して、界面に対して垂直寄りに角度変化した光が入射する。すなわち、反射部へ入射する光の強度分布は、サファイア基板2の表面が平坦面だった場合と比較すると、垂直寄りに偏った状態となっている。
次いで、図7を参照してサファイア基板2について詳述する。図7はサファイア基板を示し、(a)が模式斜視図、(b)がA−A断面を示す模式説明図、(c)が模式拡大説明図である。
図7(a)に示すように、垂直化モスアイ面2aは、平面視にて、各凸部2cの中心が正三角形の頂点の位置となるように、所定の周期で仮想の三角格子の交点に整列して形成される。尚、各凸部2cの中心が二等辺三角形の頂点の位置となるように配置してもよい。各凸部2cの周期は、発光層14から発せられる光の光学波長より大きく、当該光のコヒーレント長より小さくなっている。尚、ここでいう周期とは、隣接する凸部2cにおける高さのピーク位置の距離をいう。また、光学波長とは、実際の波長を屈折率で除した値を意味する。さらに、コヒーレント長とは、所定のスペクトル幅のフォトン群の個々の波長の違いによって、波の周期的振動が互いに打ち消され、可干渉性が消失するまでの距離に相当する。コヒーレント長lcは、光の波長をλ、当該光の半値幅をΔλとすると、おおよそlc=(λ/Δλ)の関係にある。ここで、各凸部2cの周期は光学波長の1倍以上で臨界角以上の角度の入射光に対して徐々に回折作用が有効に働き出し、発光層14から発せられる光の光学波長の2倍より大きいと、透過モード及び反射モードの数が十分に増えるので好ましい。また、各凸部2cの周期は、発光層14から発せられる光のコヒーレント長の半分以下であることが好ましい。
本実施形態においては、仮想の三角格子をなす正三角形の一辺の長さが460nmとなっている。すなわち、各凸部2cの主な周期は、460nm及び797nmである。また、サファイア基板2は、平面視にて、平坦部2bの割合が40%以上となるよう構成されている。発光層14から発せられる光の波長は450nmであり、III族窒化物半導体層の屈折率が2.4であることから、その光学波長は187.5nmである。また、発光層14から発せられる光の半値幅は27nmであることから、当該光のコヒーレント長は、7500nmである。すなわち、垂直化モスアイ面2aの周期は、発光層14の光学波長の2倍より大きく、かつ、コヒーレント長の半分以下となっている。
図8は凸部の配置状態を示す平面模式図であり、(a)が仮想の三角格子を正三角形としたもの、(b)が仮想の三角格子を二等辺三角形としたものである。
ここで、図8(a)に示すように、仮想の三角格子を正三角形とすると、各凸部2cについて、最も近接する距離a1に位置する凸部2cは60°おきに6つ存在する。すなわち、図8(a)に示すように、所定の凸部2cを基準として、最も近接する凸部2cは、0°方向、60°方向、120°方向、180°方向、240°方向及び300°方向に位置している。このうち、0°方向と180°方向、60°方向と240°方向、120°方向と300°方向は等価な方向である。
また、これらに次いで近い距離a2の凸部2cは、30°方向、90°方向、150°方向、210°方向、270°方向及び330°方向に位置している。このうち、30°方向と210°方向、90°方向と270°方向、150°方向と330°方向は等価な方向である。すなわち、仮想の三角格子を正三角形とした場合、主として、距離a1と距離a2の2種類の周期が存在することとなる。
一方、図8(b)に示すように、仮想の三角格子を二等辺三角形とすると、各凸部2cについて、等辺の距離b1に位置する凸部2cが、底角をθとすると、θ方向、(180°−θ)方向、(180°+θ)方向、(360°−θ)方向に位置している。このうち、θ方向と(180°+θ)方向、及び、(180°−θ)方向と(360°−θ)方向は等価な方向である。
また、各凸部2cについて、底辺の距離b2に位置する凸部2cが0°方向と180°方向に位置している。これらの方向は等価な方向である。
さらに、各凸部2cについて、(2・b1・sinθ)の距離b3に位置する凸部2cが、90°方向と270°方向に位置している。これらの方向は等価な方向である。
さらにまた、各凸部2cについて、((3/2×b2)+(b1・sinθ)1/2の距離b4に位置する凸部2cが、Tan−1(b3/3・b2)方向、(180°−Tan−1(b3/3・b2))方向、(180°+Tan−1(b3/3・b2))方向及び(360°−Tan−1(b3/3・b2))方向に位置している。このうち、Tan−1(b3/3・b2)方向と(180°+Tan−1(b3/3・b2))方向、及び、(180°−Tan−1(b3/3・b2))方向と(360°−Tan−1(b3/3・b2))方向は等価な方向である。
すなわち、仮想の三角格子を二等辺三角形とした場合、主として、距離b1、距離b2、距離b3及び距離b4の4種類の周期が存在することとなり、光取り出しに利用可能な回折モードが多くなる。
図9は、仮想の三角格子又は四角格子を正多角形とした場合における、1辺の長さと光取り出し効率との関係を示すグラフである。
図9に示すように、仮想の三角格子又は四角格子を正多角形として、1辺の長さと光取り出し効率の関係をシミュレーションにて計算した。具体的には、光の波長を450nmとし、GaN系半導体とサファイア基板の界面において、GaN系半導体からサファイア基板への透過率を計算した。
この結果、仮想の三角格子においては、1辺の長さを460nm以下とした場合と、550nm以上800nm以下とした場合に比較的良好な透過率となった。また、仮想の四角格子においては、1辺の長さを500nm以下とした場合に比較的良好な透過率となった。
図10は、仮想の三角格子を二等辺三角形とした場合における、等辺の長さと光取り出し効率との関係を示すグラフである。
図10に示すように、仮想の三角格子を二等辺三角形として、等辺の長さと光取り出し効率の関係をシミュレーションにて計算した。具体的には、底辺の長さを600nm、光の波長を450nmとし、GaN系半導体とサファイア基板の界面において、GaN系半導体からサファイア基板への透過率を計算した。
この結果、仮想の三角格子を正三角形とした場合と同様に、等辺の長さを460nm以下とした場合と、550nm以上800nm以下とした場合に比較的良好な透過率となった。
また、二等辺三角形の等辺の長さと、正三角形の1辺の長さが同じ場合、三角格子を二等辺三角形とした方がおおむね透過率が高かった。具体的には、等辺及び1辺の長さが400nmで4%、460nmで5%、500nmで1%、700nmで1%、透過率が高くなった。尚、二等辺三角形の底辺が600nmであることから等辺が600nmのときは正三角形と等しい透過率となった。また、等辺が800nmのときは、1辺800nmの正三角形とほぼ等しい透過率であった。
これにより、仮想の三角格子では、正三角形より二等辺三角形の方が光取り出し効率が高くなることが理解される。このとき、二等辺三角形の等辺及び底辺をそれぞれ、460nm以下、または、550nm以上800nm以下とすることが好ましい。また、460nm以下の領域と、550nm以上800nm以下の領域では、光の入射角度と透過率の関係が異なる傾向を示すものと考えられる。すなわち、二等辺三角形の等辺及び底辺の一方を460nm以下とし、他方を550nm以上800nm以下とすることが、さらに好ましい。
本実施形態においては、図7(c)に示すように、垂直化モスアイ面2aの各凸部2cは、平坦部2bから上方へ伸びる側面2dと、側面2dの上端から凸部2cの中心側へ湾曲して伸びる湾曲部2eと、湾曲部2eと連続的に形成される平坦な上面2fとを有する。後述するように、側面2dと上面2fの会合部により角が形成された湾曲部2e形成前の凸部2cのウエットエッチングにより、角を落とすことで湾曲部2eが形成される。尚、平坦な上面2fが消失して凸部2cの上側全体が湾曲部2eとなるまでウェットエッチングを施すようにしても差し支えない。本実施形態においては、具体的に、各凸部2cは、基端部の直径が380nmであり、高さは350nmとなっている。サファイア基板2の垂直化モスアイ面2aは、各凸部2cの他は平坦部2bとなっており、半導体の横方向成長が助長されるようになっている。
また、サファイア基板2の裏面の透過モスアイ面2gは、平面視にて、各凸部2iの中心が三角形の頂点の位置となるように、所定の周期で仮想の三角格子の交点に整列して形成される。各凸部2iの最も短い周期は、発光層14から発せられる光の光学波長の2倍より小さくなっている。本実施形態においては、仮想の三角格子をなす正三角形の一辺の長さが300nmとなっている。すなわち、各凸部2iの最も短い周期は、300nmである。発光層14から発せられる光の波長は450nmであり、サファイアの屈折率が1.78であることから、その光学波長は252.8nmである。すなわち、透過モスアイ面2gのうち最も短い周期は、発光層14の光学波長の2倍より小さくなっている。尚、モスアイ面の周期は、光学波長の2倍以下であれば界面におけるフレネル反射を抑制することができる。フレネル反射抑制作用は、凸部2iの最も短い周期が光学波長の2倍より小さければ十分に得ることができる。また、凸部2iの全ての周期を光学波長の2倍より小さくすると、より大きなフレネル反射抑制作用を得ることができる。透過モスアイ面2gの周期が光学波長が2倍から1倍に近づくにつれ、フレネル反射の抑制作用が大きくなる。サファイア基板2の外部が樹脂や空気であれば、透過モスアイ面2gの周期が光学波長の1.25倍以下であれば、1倍以下とほぼ同じフレネル反射の抑制作用を得ることができる。
ここで、図11から図13Cを参照してLED素子1用のサファイア基板2の作製方法について説明する。図11は、サファイア基板を加工するためのプラズマエッチング装置の概略説明図である。
図11に示すように、プラズマエッチング装置91は、誘導結合型(ICP)であり、サファイア基板2を保持する平板状の基板保持台92と、基板保持台92を収容する容器93と、容器93の上方に石英板96を介して設けられたコイル94と、基板保持台92に接続された電源95と、を有している。コイル94は立体渦巻形のコイルであり、コイル中央から高周波電力を供給し、コイル外周の末端が接地されている。エッチング対象のサファイア基板2は直接或いは搬送用トレーを介して基板保持台92に載置される。基板保持台92にはサファイア基板2を冷却するための冷却機構が内蔵されており、冷却制御部97によって制御される。容器93は供給ポートを有し、Oガス、Arガス等の各種ガスが供給可能となっている。
このプラズマエッチング装置1でエッチングを行うにあたっては、基板保持台92にサファイア基板2を載置した後、容器93内の空気を排出して減圧状態とする。そして、容器93内に所定の処理ガスを供給し、容器93内のガス圧力を調整する。その後、コイル94及び基板保持台92に高出力の高周波電力を所定時間供給して、反応ガスのプラズマ98を生成させる。このプラズマ98によってサファイア基板2のエッチングを行う。
次いで、図12、図13A、図13B及び図13Cを参照して、プラズマエッチング装置91を用いたエッチング方法について説明する。
図12は、エッチング方法を示すフローチャートである。図12に示すように、本実施形態のエッチング方法は、マスク層形成工程S1と、レジスト膜形成工程S2と、パターン形成工程S3と、残膜除去工程S4と、レジスト変質工程S5と、マスク層のエッチング工程S6と、サファイア基板のエッチング工程S7と、マスク層除去工程S8と、湾曲部形成工程S9と、を含んでいる。
図13Aはサファイア基板及びマスク層のエッチング方法の過程を示し、(a)は加工前のサファイア基板を示し、(b)はサファイア基板上にマスク層を形成した状態を示し、(c)はマスク層上にレジスト膜を形成した状態を示し、(d)はレジスト膜にモールドを接触させた状態を示し、(e)はレジスト膜にパターンが形成された状態を示す。
図13Bはサファイア基板及びマスク層のエッチング方法の過程を示し、(f)はレジスト膜の残膜を除去した状態を示し、(g)はレジスト膜を変質させた状態を示し、(h)はレジスト膜をマスクとしてマスク層をエッチングした状態を示し、(i)はマスク層をマスクとしてサファイア基板をエッチングした状態を示す。尚、変質後のレジスト膜は、図中、塗りつぶすことで表現している。
図13Cはサファイア基板及びマスク層のエッチング方法の過程を示し、(j)はマスク層をマスクとしてサファイア基板をさらにエッチングした状態を示し、(k)はサファイア基板から残ったマスク層を除去した状態を示し、(l)はサファイア基板にウェットエッチングを施した状態を示す。
まず、図13A(a)に示すように、加工前のサファイア基板2を準備する。エッチングに先立って、サファイア基板2を所定の洗浄液で洗浄しておく。本実施形態においては、サファイア基板2はサファイア基板である。
次いで、図13A(b)に示すように、サファイア基板2にマスク層30を形成する(マスク層形成工程:S1)。本実施形態においては、マスク層30は、サファイア基板2上のSiO層31と、SiO層31上のNi層32と、を有している。各層31,112の厚さは任意であるが、例えばSiO層を1nm以上100nm以下、Ni層32を1nm以上200nm以下とすることができる。尚、マスク層30は、単層とすることもできる。マスク層30は、スパッタリング法、真空蒸着法、CVD法等により形成される。
次に、図13A(c)に示すように、マスク層30上にレジスト膜40を形成する(レジスト膜形成工程:S2)。本実施形態においては、レジスト膜40として熱可塑性樹脂が用いられ、スピンコート法により均一な厚さに形成される。レジスト膜40は、例えばエポキシ系樹脂からなり、厚さが例えば100nm以上300nm以下である。尚、レジスト膜40として、光硬化性樹脂を用いることもできる。
そして、レジスト膜40をサファイア基板2ごと加熱して軟化させ、図13A(d)に示すように、モールド50でレジスト膜40をプレスする。モールド50の接触面には凹凸構造51が形成されており、レジスト膜40が凹凸構造51に沿って変形する。
この後、プレス状態を保ったまま、レジスト膜40をサファイア基板2ごと冷却して硬化させる。そして、モールド50をレジスト膜40から離隔することにより、図13A(e)に示すように、レジスト膜40に凹凸構造41が転写される(パターン形成工程:S3)。ここで、凹凸構造41の周期は1μm以下となっている。本実施形態においては、凹凸構造41の周期は460nmである。また、本実施形態においては、凹凸構造41の凸部43の直径は100nm以上300nm以下となっており、例えば230nmである。また、凸部43の高さは100nm以上300nm以下となっており、例えば250nmである。この状態で、レジスト膜40の凹部には残膜42が形成されている。
以上のようにレジスト膜40が形成されたサファイア基板2を、プラズマエッチング装置1の基板保持台92に取り付ける。そして、例えばプラズマアッシングにより残膜42を取り除いて、図13B(f)に示すように被加工材であるマスク層30を露出させる(残膜除去工程:S4)。本実施形態においては、プラズマアッシングの処理ガスとしてOガスが用いられる。このとき、レジスト膜40の凸部43もアッシングの影響を受け、凸部43の側面44は、マスク層30の表面に対して垂直でなく、所定の角度だけ傾斜する。
そして、図13B(g)に示すようにレジスト膜40を変質用条件にてプラズマに曝して、レジスト膜40を変質させてエッチング選択比を高くする(レジスト変質工程:S5)。本実施形態においては、レジスト膜40の変質用の処理ガスとして、Arガスが用いられる。また、本実施形態においては、変質用条件として、プラズマをサファイア基板2側に誘導するための電源95のバイアス出力が、後述のエッチング用条件よりも低くなるよう設定される。
この後、エッチング用条件にてプラズマに曝し、エッチング選択比が高くなったレジスト膜40をマスクとして被加工材としてのマスク層30のエッチングを行う(マスク層のエッチング工程:S6)。本実施形態においては、レジスト膜40のエッチング用の処理ガスとして、Arガスが用いられる。これにより、図13B(h)に示すように、マスク層30にパターン33が形成される。
ここで、変質用条件とエッチング用条件について、処理ガス、アンテナ出力、バイアス出力等を適宜に変更できるが、本実施形態のように同一の処理ガスを用いてバイアス出力を変えることが好ましい。具体的に、変質用条件について、処理ガスをArガスとし、コイル94のアンテナ出力を350W、電源95のバイアス出力50Wとすると、レジスト膜40の硬化が観察された。そして、エッチング用条件について、処理ガスをArガスとし、コイル94のアンテナ出力を350W、電源95のバイアス出力を100Wとすると、マスク層30のエッチングが観察された。尚、エッチング用条件に対してバイアス出力を低くする他、アンテナ出力を低くしたり、ガス流量を少なくしても、レジストの硬化が可能である。
次に、図13B(i)に示すように、マスク層30をマスクとして、サファイア基板2のエッチングを行う(サファイア基板のエッチング工程:S7)。本実施形態においては、マスク層30上にレジスト膜40が残った状態でエッチングが行われる。また、処理ガスとしてBClガス等の塩素系ガスを用いたプラズマエッチングが行われる。
そして、図13C(j)に示すように、エッチングが進行していくと、サファイア基板2に垂直化モスアイ面2aが形成される。本実施形態においては、垂直化モスアイ面2aの凹凸構造の高さは、350nmである。尚、凹凸構造の高さを350nmより大きくすることもできる。ここで、凹凸構造の高さが、例えば300nmのように比較的浅くするのならば、図13B(i)に示すように、レジスト膜40が残留した状態でエッチングを終了しても差し支えない。
本実施形態においては、マスク層30のSiO層31により、サイドエッチングが助長されて、垂直化モスアイ面2aの凸部2cの側面2dが傾斜している。また、レジスト膜40の側面43の傾斜角によっても、サイドエッチングの状態を制御することができる。尚、マスク層30をNi層32の単層とすれば、凸部2cの側面2dを主面に対してほぼ垂直にすることができる。
また、本実施形態においては、Ni層32の厚さによって凸部2cの基端部の大きさを制御している。本願発明者らは、メタルマスクとしてのNi層32の厚さを制御することにより、凸部2cの基端部の径を調整可能なことを見出した。図14は、Ni層の厚さを変化させた際における凸部の基端部の径と凸部の高さの関係を示すグラフである。実験にあたっては全て同一のモールド50を使用し、Ni層32の厚さと、凸部2cの高さを変化させてデータを取得した。具体的に、Ni層32の厚さを50nm、75nm、100nmの3種類とし、凸部2cの高さを400nm、500nm、600nm、700nmの4種類とした。尚、エッチング後の凸部2cの高さについては、厳密に狙った高さ通りとならなかった試料体も存在した。図14に示すように、Ni層32が厚くなるほど、凸部2cの基端部の径が大きくなることが理解される。これにより、モールド50の型を変更することなく、凸部2cの基端部を変化させることができる。
この後、図13C(k)に示すように、所定の剥離液を用いてサファイア基板2上に残ったマスク層30を除去する(マスク層除去工程:S8)。本実施形態においては、高温の硝酸を用いることでNi層32を除去した後、フッ化水素酸を用いてSiO層31を除去する。尚、レジスト膜40がマスク層30上に残留していても、高温の硝酸でNi層32とともに除去することができるが、レジスト膜40の残留量が多い場合はOアッシングにより予めレジスト膜40を除去しておくことが好ましい。
そして、図13C(l)に示すように、ウェットエッチングにより凸部2cの角を除去して湾曲部を形成する(湾曲部形成工程:S9)。ここで、エッチング液は任意であるが、例えば170℃程度に加温したリン酸水溶液、いわゆる“熱リン酸”を用いることができる。尚、この湾曲部形成工程は、適宜省略することができる。以上の工程を経て、表面に凹凸構造を有するサファイア基板2が作製される。
このサファイア基板2のエッチング方法によれば、レジスト膜40をプラズマに曝して変質させたので、マスク層30とレジスト膜40のエッチングの選択比を高くすることができる。これにより、マスク層30に対して微細で深い形状の加工を施しやすくなり、微細な形状のマスク層30を十分に厚く形成することができる。
また、プラズマエッチング装置1により、レジスト膜40の変質と、マスク層30のエッチングとを連続的に行うことができ、工数が著しく増大することもない。本実施形態においては、電源95のバイアス出力を変化させることにより、レジスト膜40の変質とマスク層30のエッチングとを行っており、簡単容易にレジスト膜40の選択比を高くすることができる。
さらに、十分に厚いマスク層30をマスクとして、サファイア基板2のエッチングを行うようにしたので、サファイア基板2に対して微細で深い形状の加工を施しやすくなる。特に、サファイア基板において、周期が1μm以下で深さが300nm以上の凹凸構造を形成することは、マスク層が形成された基板上にレジスト膜を形成し、レジスト膜を利用してマスク層のエッチングを行うエッチング方法では従来は不可能であったが、本実施形態のエッチング方法では可能となる。特に、本実施形態のエッチング方法では、周期が1μm以下で深さが500nm以上の凹凸構造を形成するのに好適である。
ナノスケールの周期的な凹凸構造はモスアイと称されるが、このモスアイの加工をサファイアに行う場合、サファイアは難削材であることから、200nm程度の深さまでしか加工ができなかった。しかしながら、200nm程度の段差では、モスアイとして不十分な場合があった。本実施形態のエッチング方法は、サファイア基板にモスアイ加工を施す場合の新規な課題を解決したものといえる。
尚、被加工材として、SiO/Niからなるマスク層30を示したが、マスク層30がNiの単層であったり他の材料であってもよいことは勿論である。要は、レジストを変質させて、マスク層30とレジスト膜40のエッチング選択比を高くすればよいのである。
また、プラズマエッチング装置1のバイアス出力を変化させて変質用条件とエッチング用条件とするものを示したが、アンテナ出力、ガス流量を変化させる他、例えば処理ガスを変更することで設定してもよい。要は、変質用条件は、レジストがプラズマに曝された際に変質してエッチング選択比が高くなる条件であればよい。
また、マスク層30としてNi層32が含まれるものを示したが、他の材料のエッチングであっても本発明を適用可能なことはいうまでもない。尚、本実施形態のサファイア基板のエッチング方法は、SiC、Si、GaAs、GaN、InP、ZnO等の基板にも適用可能である。
以上のように作製されたサファイア基板2の垂直化モスアイ面2aに、横方向成長を利用してIII族窒化物半導体からなる半導体積層部19をエピタキシャル成長させ(半導体形成工程)、p側電極27及びn側電極28を形成する(電極形成工程)。この後、サファイア基板2の裏面に、表面の垂直化モスアイ面2aと同様の工程で凸部2iを形成した後、ダイシングにより複数のLED素子1に分割することにより、LED素子1が製造される。
ここで、本願発明者らは、サファイア基板2の平坦部2bの割合を変化させて、半導体積層部19が所定厚さのときに、転位密度が所定値以下となっているかどうか調査を行った。具体的には、平坦部2bをC面とし、凸部2cの周期等を変化させて、半導体積層部19の厚さが2.5μmで転位密度が2×10/cm以下であるかどうか調査を行った。調査は、凸部2cが正三角形の頂点の位置となるように三角格子の交点に整列して形成された試料体を用いて行った。この調査結果を図15に示す。図15は、凸部2cの周期及びC面領域の割合と、転位密度が所定値以下となったか否かを示す表である。尚、図15中に示した周期は、正三角形の一辺の長さに相当する周期である。
図15に示すように、凸部2cの周期が600nm以上となれば転位密度が2×10/cm以下となることが理解される。また、周期が460nmであっても、平坦部2bの割合が41%以上であれば、転位密度が2×10/cm以下となることが理解される。すなわち、凸部2cの周期を600nm以上とするか、平坦部2bの割合を41%以上とすることにより、半導体積層部19を薄くしても良好な結晶品質とすることができる。
以上のように構成されたLED素子1では、平坦部2bの割合を41%以上とすることにより、発光層14の結晶品質を損なうことなく、半導体積層部19を薄くすることができる。また、従来と同程度の半導体積層部19の厚さであれば、発光層14の結晶品質を向上させることができ、光取り出し効率をさらに向上させることができる。
また、メタルマスクの厚さを制御することで、凸部2cの基端部を制御することができ、同じモールド50を用いて異なる凸部2cを製造することができ、モールド50の共用化を図り製造コストを低減することができる。
また、垂直化モスアイ面2aを備えたので、サファイア基板2とIII族窒化物半導体層の界面において、全反射臨界角を超える角度で入射する光を界面に対して垂直寄りとすることができる。さらに、フレネル反射を抑制する透過モスアイ面2gを備えたので、サファイア基板2と素子外部との界面において、垂直寄りとされた光をスムースに素子外部へ取り出すことができる。このように、サファイア基板2の表面と裏面はともに凹凸加工されるものの、垂直化機能とフレネル反射抑制機能という異なる機能が付与されており、これらの機能の相乗効果によって光取り出し効率を飛躍的に向上することができる。
また、発光層14から発せられた光が、サファイア基板2の裏面に到達するまでの距離を格段に短くすることができ、素子内部における光の吸収を抑制することができる。LED素子においては、界面の臨界角を超える角度領域の光が横方向に伝搬してしまうので素子内部で光が吸収されてしまう問題があったが、臨界角を超える角度領域の光を垂直化モスアイ面2aで垂直寄りとし、垂直寄りとされた光の透過モスアイ面2gにおけるフレネル反射が抑制されることから、素子内部にて吸収される光を飛躍的に減じることができる。
また、サファイア基板2の表面が、平面視にて、仮想の三角格子の交点に配置される複数の凸部2cを有するようにし、仮想の三角格子をなす三角形が正多角形ではないようにすると、多くの回折モードを利用して光を取り出すことができるようになる。特に、仮想の三角格子をなす三角形の一辺の長さが、青色光の光学波長の2倍以上460nm以下、または、550nm以上800nm以下とすると、光取り出し効率を向上させることができる。また、仮想の三角格子をなす三角形を二等辺三角形とすると、凸部2cを規則的に配置しつつ、回折モードを増加させることができる。さらに、二等辺三角形の等辺を青色光の光学波長の2倍以上460nm以下とし、底辺を550nm以上800nm以下とすることにより、異なる性質の回折モードを利用して光を取り出すことができる。
ここで、本願発明者らは、p側電極27及びn側電極28として誘電体多層膜22,25及び金属層23,26の組み合わせを用いることにより、LED素子1の光取り出し効率が顕著に増大することを見いだした。すなわち、誘電体多層膜22,25と金属層23,26の組み合わせとすると、界面に対して垂直に近い角度ほど反射率が高くなり、界面に対して垂直寄りとなった光に対して有利な反射条件となる。
図16は、実施例1の反射部の反射率を示すグラフである。実施例1では、ITO上に形成される誘電体多層膜をZrOとSiOの組み合わせでペア数を5とし、誘電体多層膜に重ねてAl層を形成した。図16に示すように、入射角が0度から45度の角度域で、98%以上の反射率を実現している。また、入射角が0度から75度の角度域で、90%以上の反射率を実現している。このように、誘電体多層膜と金属層の組み合わせは、界面に対して垂直寄りとなった光に対して有利な反射条件となる。
図17は、実施例2の反射部の反射率を示すグラフである。実施例2では、ITO上にAl層のみを形成した。図17に示すように、入射角によらず、ほぼ84%の一定の反射率となっている。このように、反射部をAl層のみのような金属の単層としてもよい。
図18は、本発明の第2の実施形態を示すLED素子の模式断面図である。
図18に示すように、このLED素子101は、サファイア基板102の表面上に、III族窒化物半導体層からなる半導体積層部119が形成されたものである。このLED素子101は、フェイスアップ型であり、サファイア基板102と反対側から主として光が取り出される。半導体積層部119は、バッファ層110、n型GaN層112、発光層114、電子ブロック層116、p型GaN層118をサファイア基板102側からこの順に有している。p型GaN層118上にはp側電極127が形成されるとともに、n型GaN層112上にはn側電極128が形成されている。
図18に示すように、バッファ層110は、サファイア基板102の表面上に形成され、AlNで構成されている。n型GaN層112はバッファ層110上に形成され、n−GaNで構成されている。発光層114はn型GaN層112上に形成され、GalnN/GaNで構成されている。本実施形態においては、発光層114の発光のピーク波長は450nmである。
電子ブロック層116は、発光層114上に形成され、p―AIGaNで構成されている。p型GaN層118は、電子ブロック層116上に形成され、p−GaNで構成されている。n型GaN層112からp型GaN層118までは、III族窒化物半導体のエピタキシャル成長により形成され、サファイア基板102の表面には周期的に凸部102cが形成されているが、III族窒化物半導体の成長初期に横方向成長による平坦化が図られる。尚、第1導電型層、活性層及び第2導電型層を少なくとも含み、第1導電型層及び第2導電型層に電圧が印加されると、電子及び正孔の再結合により活性層にて光が発せられるものであれば、半導体層の層構成は任意である。
本実施形態においては、サファイア基板102の表面は垂直化モスアイ面102aをなし、p側電極127は透過モスアイ面127gをなす。サファイア基板102の表面は、平坦部102bと、平坦部102bに周期的に形成された複数の凸部102cと、が形成されている。また、サファイア基板102は、平面視にて、平坦部102bの割合が40%以上となるよう構成されている。各凸部102cの形状は、円錐、多角錐等の錐状の他、錐の上部を切り落とした円錐台、多角錐台等の錐台状とすることができる。各凸部102cは、発光層114から発せられる光を回折するよう設計される。本実施形態においては、周期的に配置される各凸部102cにより、光の垂直化作用を得ることができる。
p側電極127は、p型GaN層118上に形成される拡散電極121と、拡散電極121上の一部に形成されるパッド電極122と、を有している。拡散電極121は、p型GaN層118に全面的に形成され、例えばITO(Indium Tin Oxide)等の透明材料からなる。また、パッド電極122は、例えばAl等の金属材料からなる。拡散電極121の表面は、平坦部127hと、平坦部127hに周期的に形成された複数の凸部127iと、が形成されている。各凸部127iの形状は、円錐、多角錐等の錐状の他、錐の上部を切り落とした円錐台、多角錐台等の錐台状とすることができる。透過モスアイ面の凸部127iの周期は、発光層114の光学波長の2倍より小さくなっている。本実施形態においては、周期的に配置される各凸部127iにより、外部との界面におけるフレネル反射が抑制される。
n側電極128は、p型GaN層118からn型GaN層112をエッチングして、露出したn型GaN層112上に形成される。n側電極128は、n型GaN層112上に形成され、例えばAl等の金属材料からなる。
図19は、LED素子の一部拡大模式断面図である。
図19に示すように、サファイア基板102の裏面側には、誘電体多層膜124が形成されている。誘電体多層膜124は、屈折率の異なる第1材料124aと第2材料124bのペアを複数繰り返して構成される。誘電体多層膜124は金属層であるAl層126により被覆される。この発光素子101においては、誘電体多層膜124及びAl層126が反射部をなしており、発光層114から発せられ垂直化モスアイ面102aを回折作用によって透過した光を当該反射部で反射する。そして、回折作用により透過した光を回折面102aに再入射させて、回折面102aにて再び回折作用を利用して透過させることにより、複数のモードで光を素子外部へ取り出すことができる。
以上のように構成されたLED素子101では、平坦部102bの割合を41%以上とすることにより、発光層114の結晶品質を損なうことなく、半導体積層部119を薄くすることができる。また、従来と同程度の半導体積層部119の厚さであれば、発光層114の結晶品質を向上させることができ、光取り出し効率をさらに向上させることができる。
また、垂直化モスアイ面102aを備えたので、サファイア基板102とIII族窒化物半導体層の界面において、全反射臨界角を超える角度で入射する光を垂直寄りとすることができる。さらに、透過モスアイ面127gを備えたので、サファイア基板102と素子外部との界面において、垂直寄りとされた光のフレネル反射を抑制することができる。これにより、光取り出し効率を飛躍的に向上することができる。
また、発光層114から発せられた光が、p側電極127の表面に到達するまでの距離を格段に短くすることができ、素子内部における光の吸収を抑制することができる。LED素子においては、界面の臨界角を超える角度領域の光が横方向に伝搬してしまうので素子内部で光が吸収されてしまう問題があったが、臨界角を超える角度領域の光を垂直化モスアイ面102aで垂直寄りとすることで、素子内部にて吸収される光を飛躍的に減じることができる。
また、サファイア基板102の表面が、平面視にて、仮想の三角格子の交点に配置される複数の凸部102cを有するようにし、仮想の三角格子をなす三角形が正多角形ではないようにすると、多くの回折モードを利用して光を取り出すことができるようになる。特に、仮想の三角格子をなす三角形の一辺の長さが、青色光の光学波長の2倍以上460nm以下、または、550nm以上800nm以下とすると、光取り出し効率を向上させることができる。また、仮想の三角格子をなす三角形を二等辺三角形とすると、凸部102cを規則的に配置しつつ、回折モードを増加させることができる。さらに、二等辺三角形の等辺を青色光の光学波長の2倍以上460nm以下とし、底辺を550nm以上800nm以下とすることにより、異なる性質の回折モードを利用して光を取り出すことができる。
ここで、本願発明者らは、サファイア基板102の裏面の反射部として誘電体多層膜124及び金属層126の組み合わせを用いることにより、LED素子101の光取り出し効率が顕著に増大することを見いだした。すなわち、誘電体多層膜124と金属層126の組み合わせとすると、界面に対して垂直に近い角度ほど反射率が高くなり、界面に対して垂直寄りとなった光に対して有利な反射条件となる。
図20は、実施例3の反射部の反射率を示すグラフである。実施例3では、サファイア基板上に形成される誘電体多層膜をZrOとSiOの組み合わせでペア数を5とし、誘電体多層膜に重ねてAl層を形成した。図20に示すように、入射角が0度から55度の角度域で、99%以上の反射率を実現している。また、入射角が0度から60度の角度域で、98%以上の反射率を実現している。また、入射角が0度から75度の角度域で、92%以上の反射率を実現している。このように、誘電体多層膜と金属層の組み合わせは、界面に対して垂直寄りとなった光に対して有利な反射条件となる。
図21は、実施例4の反射部の反射率を示すグラフである。実施例4では、サファイア基板上にAl層のみを形成した。図21に示すように、入射角によらず、ほぼ88%の一定の反射率となっている。このように、反射部をAl層のみのような金属の単層としてもよい。
図22は、本発明の第3の実施形態を示すLED素子の模式断面図である。
図22に示すように、LED素子201は、フェイスアップ型であり、サファイア基板202の表面上に、III族窒化物半導体層からなる半導体積層部219が形成されたものである。半導体積層部219は、バッファ層210、n型GaN層212、発光層214、電子ブロック層216、p型GaN層218をサファイア基板202側からこの順に有している。p型GaN層218上にはp側電極227が形成されるとともに、n型GaN層212上にはn側電極228が形成されている。
図22に示すように、バッファ層210は、サファイア基板2の表面上に形成され、AlNで構成されている。本実施形態においては、バッファ層210は、MOCVD(Metal Organic Chemical Vapor Deposition)法により形成されるが、スパッタリング法を用いることもできる。第1導電型層としてのn型GaN層212は、バッファ層210上に形成され、n−GaNで構成されている。発光層214は、n型GaN層212上に形成され、GalnN/GaNで構成され、電子及び正孔の注入により青色光を発する。ここで、青色光とは、例えば、ピーク波長が430nm以上480nm以下の光をいうものとする。本実施形態においては、発光層214の発光のピーク波長は450nmである。
電子ブロック層216は、発光層214上に形成され、p―AIGaNで構成されている。第2導電型層としてのp型GaN層218は、電子ブロック層216上に形成され、p−GaNで構成されている。n型GaN層212からp型GaN層218までは、III族窒化物半導体のエピタキシャル成長により形成され、サファイア基板2の表面には周期的に凸部2cが形成されているが、III族窒化物半導体の成長初期に横方向成長による平坦化が図られる。尚、第1導電型層、活性層及び第2導電型層を少なくとも含み、第1導電型層及び第2導電型層に電圧が印加されると、電子及び正孔の再結合により活性層にて光が発せられるものであれば、半導体層の層構成は任意である。
サファイア基板202の表面は垂直化モスアイ面202aをなし、p側電極227の表面は透過モスアイ面227gをなす。サファイア基板202の表面は、平坦部202bと、平坦部202bに周期的に形成された複数の凸部202cと、が形成されている。また、サファイア基板202は、平面視にて、平坦部202bの割合が40%以上となるよう構成されている。各凸部202cの形状は、円錐、多角錐等の錐状の他、錐の上部を切り落とした円錐台、多角錐台等の錐台状とすることができる。各凸部202cは、発光層214から発せられる光を回折するよう設計される。本実施形態においては、周期的に配置される各凸部202cにより、光の垂直化作用を得ることができる。ここで、光の垂直化作用とは、光の強度分布が、垂直化モスアイ面へ入射する前よりも、反射及び透過した後の方が、サファイア基板202と半導体積層部219の界面に対して垂直な方向に偏ることをいう。
サファイア基板202の裏面側には、誘電体多層膜224が形成されている。誘電体多層膜224は金属層であるAl層226により被覆される。この発光素子201においては、誘電体多層膜224及びAl層226が反射部をなしており、発光層214から発せられ垂直化モスアイ面202aを回折作用によって透過した光を当該反射部で反射する。そして、回折作用により透過した光を回折面202aに再入射させて、回折面202aにて再び回折作用を利用して透過させることにより、複数のモードで光を素子外部へ取り出すことができる。
p側電極227は、p型GaN層218上に形成される拡散電極層221と、拡散電極層221上に形成されるモスアイ層222と、を有している。また、本実施形態においては、p側電極227は、拡散電極層221及びモスアイ層222を貫通してp型GaN層218と接触するパッド電極223を有している。拡散電極層221は、p型GaN層218上にパッド電極223の形成領域を除いて形成され、透明材料からなる。また、モスアイ層222は、拡散電極層221上にパッド電極223の形成領域を除いて形成され、透明材料からなる。モスアイ層222は、拡散電極層221を構成する材料よりも消衰係数が小さく拡散電極層221を構成する材料と屈折率がほぼ同じ材料からなる。屈折率がほぼ同じとは、ここでは拡散電極層221とモスアイ層222の屈折率の差が、モスアイ層222の屈折率に対して20%以内であることをいう。また、拡散電極層221はシート抵抗がモスアイ層222よりも小さい材料で構成され、モスアイ層222よりも薄く形成されている。さらに、拡散電極層221の厚さはモスアイ層222よりも薄くなっている。また、パッド電極223は、例えばAl等の金属材料からなる。また、パッド電極223は、拡散電極層221に対する密着力よりも半導体積層部219に対する密着力が高い材料からなる。
本実施形態においては、拡散電極層221は厚さ100nmのITO(Indium Tin Oxide)からなり、モスアイ層222は厚さ400nmのZrOからなる。450nmの波長の光について、ITOの消衰係数は0.04であり、ZrOの消衰係数はほぼ0である。また、450nmの波長の光について、ITOの屈折率は2.04であり、ZrOの屈折率は2.24である。尚、拡散電極層221として例えばIZO(indium zinc oxide)等の材料を用いることができるし、モスアイ層222として例えばNb等の材料を用いることもできる。
モスアイ層222の表面は、平坦部227hと、平坦部227hに周期的に形成された複数の凸部227iと、が形成されている。各凸部227iの形状は、円錐、多角錐等の錐状の他、錐の上部を切り落とした円錐台、多角錐台等の錐台状とすることができる。透過モスアイ面の凸部227iの周期は、発光層214の光学波長の2倍より小さくなっている。本実施形態においては、周期的に配置される各凸部227iにより、外部との界面におけるフレネル反射が抑制される。
n側電極228は、p型GaN層218からn型GaN層212をエッチングして、露出したn型GaN層212上に形成される。n側電極228は、n型GaN層212上に形成され、例えばAl等の金属材料からなる。
図23は、素子内部における光の進行方向を示す説明図である。
図23に示すように、発光層214から発せられた光のうち、サファイア基板202へ臨界角を超えて入射する光は、垂直化モスアイ面202aで入射時よりも垂直寄りの方向へ透過及び反射する。すなわち、垂直化モスアイ面202aで反射した光は、垂直寄りへ角度変化した状態で透過モスアイ面227gへ入射する。また、垂直化モスアイ面202aを透過した光は、垂直寄りへ角度変化した状態で後述する誘電体多層膜224及びAl層226からなる反射部で反射された後、垂直化モスアイ面202aに再度入射する。このときの入射角は、先の入射角よりも垂直寄りとなる。この結果、透過モスアイ面227gへ入射する光を垂直寄りとすることができる。
また、p側電極227の透過モスアイ面227gは、平面視にて、各凸部227iの中心が正三角形の頂点の位置となるように、所定の周期で仮想の三角格子の交点に整列して形成される。各凸部227iの最も短い周期は、発光層214から発せられる光の光学波長より小さくなっている。すなわち、透過モスアイ面227gにおいては、フレネル反射が抑制されることとなる。本実施形態においては、仮想の三角格子をなす正三角形の一辺の長さが300mとなっている。すなわち、各凸部227iの最も短い周期は、300nmである。発光層214から発せられる光の波長は450nmであり、ZrOの屈折率が2.24であることから、その光学波長は200.9nmである。すなわち、透過モスアイ面227gの最も短い周期は、発光層214の光学波長の2倍より小さくなっている。尚、モスアイ面の周期は、光学波長の2倍以下であれば界面におけるフレネル反射を抑制することができる。フレネル反射抑制作用は、凸部227iの周期のうち最も短い周期が光学波長の2倍より小さければ十分に得ることができる。また、凸部227iの全ての周期を光学波長の2倍より小さくすると、より大きなフレネル反射抑制作用を得ることができる。透過モスアイ面227gの周期が光学波長が2倍から1倍に近づくにつれ、フレネル反射の抑制作用が大きくなる。モスアイ層222の外部が樹脂や空気であれば、透過モスアイ面227gの周期が光学波長の1.25倍以下であれば、1倍以下とほぼ同じフレネル反射の抑制作用を得ることができる。
次いで、図24及び図25を参照してp側電極227の透過モスアイ面227gの形成方法について説明する。図24はモスアイ層を加工する説明図であり、(a)は透過モスアイ面に第1マスク層が形成された状態を示し、(b)は第1マスク層上にレジスト層が形成された状態を示し、(c)はレジスト層に選択的に電子線を照射する状態を示し、(d)はレジスト層を現像して除去した状態を示し、(e)は第2マスク層が形成された状態を示している。
まず、図24(a)に示すように、モスアイ層222の表面に第1マスク層330を形成する。第1マスク層330は、例えばSiOからなり、スパッタリング法、真空蒸着法、CVD法等により形成される。第1マスク層330の厚さは、任意であるが、例えば1.0μmである。
次いで、図24(b)に示すように、モスアイ層222の第1マスク層330上にレジスト層332を形成する。レジスト層332は、例えば、日本ゼオン社製のZEP等の電子線感光材料からなり、第1マスク層330上に塗布される。レジスト層332の厚さは、任意であるが、例えば100nmから2.0μmである。
次に、図24(c)に示すように、レジスト層332と離隔してステンシルマスク334をセットする。レジスト層332とステンシルマスク334との間は、1.0μm〜100μmの隙間があけられる。ステンシルマスク334は、例えばダイヤモンド、SiC等の材料で形成されており、厚さは任意であるが、例えば、厚みが500nm〜100μmとされる。ステンシルマスク334は、電子線を選択的に透過する開口334aを有している。
この後、図24(c)に示すように、ステンシルマスク334へ電子線を照射し、レジスト層332をステンシルマスク334の各開口334aを通過した電子線に曝す。具体的には、例えば、10〜100μC/cmの電子ビームを用いて、ステンシルマスク334のパターンをレジスト層332に転写する。
電子線の照射が完了した後、所定の現像液を用いてレジスト層332を現像する。これにより、図24(d)に示すように、電子線が照射された部位が現像液に溶出し、電子線が照射されてない部位が残留して、開口332aが形成される。レジスト層332として日本ゼオン社製のZEPを用いた場合、現像液として例えば酢酸アミルを用いることができる。
次いで、図24(e)に示すように、レジスト層332がパターンニングされた第1マスク層330上に、第2マスク層336を形成する。このようにして、第1マスク層330上に第2マスク層336を電子線照射を利用してパターンニングする。第2マスク層336は、例えばNiからなり、スパッタリング法、真空蒸着法、CVD法等により形成される。第2マスク層336の厚さは、任意であるが、例えば20nmである。
図25はモスアイ層を加工する説明図であり、(a)はレジスト層を完全に除去した状態を示し、(b)は第2マスク層をマスクとして第1マスク層をエッチングした状態を示し、(c)は第2マスク層を除去した状態を示し、(d)第1マスク層をマスクとして透過モスアイ面をエッチングした状態を示し、(e)は第1マスク層を除去した状態を示す。
図25(a)に示すように、レジスト層332を剥離液を用いて除去する。例えば、レジスト層332を剥離液中に浸し、所定時間だけ超音波を照射することにより除去することができる。具体的に、剥離液としては例えばジエチルケトンを用いることができる。これにより、第1マスク層330上に、ステンシルマスク334の開口334aのパターンを反転させた第2マスク層336のパターンが形成される。
次いで、図25(b)に示すように、第2マスク層336をマスクとして、第1マスク層330のドライエッチングを行う。これにより、第1マスク層330に開口330aが形成され、第1マスク層330のパターンが形成される。このとき、エッチングガスとして、第2マスク層336に比してモスアイ層222及び第1マスク層330が耐性を有するものが用いられる。例えば、第1マスク層330がSiOで第2マスク層336がNiである場合、SF等のフッ素系ガスを用いると、NiはSiOに対してエッチングの選択比が100程度であることから、第1マスク層330のパターンニングを的確に行うことができる。
この後、図25(c)に示すように、第1マスク層330上の第2マスク層336を除去する。第1マスク層330がSiOであり、第2マスク層336がNiである場合、水で希釈して1:1程度で混合した塩酸及び硝酸に浸漬したり、アルゴンガスによるドライエッチングによりNiを除去することができる。
そして、図25(d)に示すように、第1マスク層330をマスクとして、モスアイ層222のドライエッチングを行う。このとき、モスアイ層222のうち第1マスク層330が除去された部位のみがエッチングガスに曝されることになるため、モスアイ層222にステンシルマスク334の各開口334aの反転パターンを転写することができる。このとき、第1マスク層330は、モスアイ層222よりも、エッチングガスへの耐性が大きいため、第1マスク層330に被覆されていない箇所を選択的にエッチングすることができる。そして、モスアイ層222のエッチング深さが所期の深さとなるところでエッチングを終了させる。ここで、エッチングガスとしては、例えば、Cl等の塩素系ガスや、フッ素系ガスを用いることができる。尚、フッ素系ガスはITOをエッチングすることができないので、電流拡散層221としてITOを用いた場合に、モスアイ層222を超えて電流拡散層221が加工されてしまうことはない。すなわち、モスアイ層222を凹凸形成に必要な最小限な厚さとして、エッチング時に電流拡散層221が露出したとしても、電流拡散層221がエッチングされることはない。
この後、図25(e)に示すように、所定の剥離液を用いてモスアイ層222上に残った第1マスク層330を除去する。剥離液としては、例えば、第1マスク層330にSiOが用いられている場合は希弗酸を用いることができる。このとき、p型GaN層218のパッド電極223形成領域にSiOからなるマスクが形成されているのならば、このマスクも一括して除去することができる。この後、モスアイ層222上にパッド電極223を形成する。このようにして、p側電極227の表面に凸部227iを形成した後、ダイシングにより複数のLED素子201に分割することにより、LED素子201が製造される。
以上のように構成されたLED素子201では、半導体積層部219からp側電極227へ流れる電流は、拡散電極層221にて電流が拡散された後、パッド電極223に電流が流れる。このとき、拡散電極層221はシート抵抗が低いため、電流を的確に拡散することができる。尚、パッド電極223と電流拡散層221とが直接的に接触しているので、モスアイ層222を介することなく、電流拡散層221からパッド電極223へ電流が直接的に流れることとなる。ここで、パッド電極223は、拡散電極層221よりも半導体積層部219に対する密着力が高い材料であることから、パッド電極223が機械的負荷等により半導体積層部219から簡単容易に剥離するようなことはない。
一方、p側電極227へ入射する光は、拡散電極層221,モスアイ層222を通って素子外部へ放出される。ここで、消衰係数が高い拡散電極層221を薄型とし、消衰係数が低いモスアイ層222を厚くしたので、p側電極227における光吸収を小さくすることができる。これにより、LED素子201の光取り出し効率を向上することができる。また、拡散電極層221とモスアイ層222は、屈折率がほぼ同じであるため、これらの界面における全反射を抑制することができる。
また、垂直化モスアイ面202aを備えたので、サファイア基板202とIII族窒化物半導体層の界面において、全反射臨界角を超える角度で入射する光を界面に対して垂直寄りとすることができる。さらに、フレネル反射を抑制する透過モスアイ面227gを備えたので、サファイア基板202と素子外部との界面において、垂直寄りとされた光をスムースに素子外部へ取り出すことができる。これにより、光取り出し効率を飛躍的に向上することができる。
また、発光層214から発せられた光が、透過モスアイ面227gに到達するまでの距離を格段に短くすることができ、素子内部における光の吸収を抑制することができる。LED素子においては、界面の臨界角を超える角度領域の光が横方向に伝搬してしまうので素子内部で光が吸収されてしまう問題があったが、臨界角を超える角度領域の光を垂直化モスアイ面202aで垂直寄りとし、垂直寄りとされた光の透過モスアイ面227gにおけるフレネル反射が抑制されることから、素子内部にて吸収される光を飛躍的に減じることができる。
また、平坦部202bの割合を41%以上とすることにより、発光層214の結晶品質を損なうことなく、半導体積層部219を薄くすることができる。また、従来と同程度の半導体積層部219の厚さであれば、発光層214の結晶品質を向上させることができ、光取り出し効率をさらに向上させることができる。
また、サファイア基板202の表面が、平面視にて、仮想の三角格子の交点に配置される複数の凸部202cを有するようにし、仮想の三角格子をなす三角形が正多角形ではないようにすると、多くの回折モードを利用して光を取り出すことができるようになる。特に、仮想の三角格子をなす三角形の一辺の長さが、青色光の光学波長の2倍以上460nm以下、または、550nm以上800nm以下とすると、光取り出し効率を向上させることができる。また、仮想の三角格子をなす三角形を二等辺三角形とすると、凸部102cを規則的に配置しつつ、回折モードを増加させることができる。さらに、二等辺三角形の等辺を青色光の光学波長の2倍以上460nm以下とし、底辺を550nm以上800nm以下とすることにより、異なる性質の回折モードを利用して光を取り出すことができる。
ここで、本願発明者らは、サファイア基板202の裏面の反射部として誘電体多層膜224及び金属層226の組み合わせを用いることにより、LED素子201の光取り出し効率が顕著に増大することを見いだした。すなわち、誘電体多層膜224と金属層226の組み合わせとすると、界面に対して垂直に近い角度ほど反射率が高くなり、界面に対して垂直寄りとなった光に対して有利な反射条件となる。
尚、前記実施形態においては、垂直化モスアイ面及び透過モスアイ面を周期的に形成された凸部で構成するものを示したが、各モスアイ面を周期的に形成された凹部で構成してもよいことは勿論である。また、透過モスアイ面をp側電極にのみ形成したものを示したが、さらにn側電極に形成してもよい。また、凸部又は凹部を、三角格子の交点に整列して形成する他、例えば、仮想の正方格子の交点に整列して形成することもできる。
以上、本発明の実施の形態を説明したが、上記に記載した実施の形態は特許請求の範囲に係る発明を限定するものではない。また、実施の形態の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。
本発明のLED発光素子及びその製造方法は、光取り出し効率を向上させることができるので、産業上有用である。
1 LED素子
2 サファイア基板
2a 垂直化モスアイ面
2b 平坦部
2c 凸部
2d 側面
2e 湾曲部
2f 上面
2g 透過モスアイ面
2h 平坦部
2i 凸部
10 バッファ層
12 n型GaN層
14 発光層
16 電子ブロック層
18 p型GaN層
19 半導体積層部
21 拡散電極
22 誘電体多層膜
22a 第1材料
22b 第2材料
22c ビアホール
23 金属電極
24 拡散電極
25 誘電体多層膜
25a ビアホール
26 金属電極
27 p側電極
28 n側電極
30 マスク層
31 SiO
32 Ni層
40 レジスト膜
41 凹凸構造
42 残膜
43 凸部
50 モールド
51 凹凸構造
91 プラズマエッチング装置
92 基板保持台
93 容器
94 コイル
95 電源
96 石英板
97 冷却制御部
98 プラズマ
101 LED素子
102 サファイア基板
102a 垂直化モスアイ面
110 バッファ層
112 n型GaN層
114 発光層
116 電子ブロック層
118 p型GaN層
119 半導体積層部
122 パッド電極
124 誘電体多層膜
124a 第1材料
124b 第2材料
126 Al層
127 p側電極
127g 透過モスアイ面
128 n側電極
201 LED素子
202 サファイア基板
202a 垂直化モスアイ面
202b 平坦部
202c 凸部
210 バッファ層
212 n型GaN層
214 発光層
216 電子ブロック層
218 p型GaN層
219 半導体積層部
221 拡散電極層
222 モスアイ層
223 パッド電極
224 誘電体多層膜
226 Al層
227 p側電極
227g 透過モスアイ面
227h 平坦部
227i 凸部
228 n側電極
330 第1マスク層
330a 開口
332 レジスト層
332a 開口
334 ステンシルマスク
334a 開口
336 第2マスク層

Claims (8)

  1. 発光層を含む半導体積層部と、
    前記発光層から発せられる光が入射し、当該光の光学波長より大きく当該光のコヒーレント長より小さい周期で凸部が形成され、入射光をブラッグの回折条件に従って複数のモードで反射するとともに、入射光をブラッグの回折条件に従って複数のモードで透過する回折面と、
    前記回折面にて回折した光を反射して前記回折面へ再入射させる反射面と、を備え、
    前記半導体積層部は、前記回折面上に前記凸部の周囲に空隙なく形成され、
    前記回折面において、平面視にて、平坦部の割合が40%以上であり、
    前記発光層は青色光を発し、
    前記凸部は、平面視にて、仮想の三角格子の交点に配置され、
    前記仮想の三角格子をなす三角形は、正角形ではなく、各辺の長さが前記青色光の光学波長の2倍より大きくコヒーレント長より小さいLED素子。
  2. 請求項1に記載のLED素子を製造するにあたり、
    サファイア基板の表面上にマスク層を形成するマスク層形成工程と、
    前記マスク層上にレジスト膜を形成するレジスト膜形成工程と、
    前記レジスト膜に所定のパターンを形成するパターン形成工程と、
    前記レジスト膜をマスクとして前記マスク層のエッチングを行うマスク層のエッチング工程と、
    エッチングされた前記マスク層をマスクとして、前記サファイア基板のエッチングを行って前記凸部を形成する基板のエッチング工程と、
    エッチングされた前記サファイア基板の表面上に、前記半導体積層部を形成する半導体形成工程と、を含み、
    前記マスク層は、メタルマスクを含み、当該メタルマスクの厚さによって凸部の基端部の大きさを制御するLED素子の製造方法。
  3. サファイア基板と、
    前記サファイア基板の表面上に形成され青色光を発する発光層を含む半導体積層部と、を備え、
    前記サファイア基板の表面は、平面視にて、仮想の三角格子の交点に配置される複数の凹部又は凸部を有し、
    前記仮想の三角格子をなす三角形は、正角形ではなく、各辺の長さが前記青色光の光学波長の2倍より大きくコヒーレント長より小さく、
    前記複数の凹部又は凸部を有する前記サファイア基板の表面は、前記発光層から発せられる光が入射し、入射光をブラッグの回折条件に従って複数のモードで反射するとともに、入射光をブラッグの回折条件に従って複数のモードで透過する回折面をなすLED素子。
  4. 記仮想の三角格子をなす三角形の一辺の長さが、前記青色光の光学波長の2倍以上460nm以下、または、550nm以上800nm以下である請求項3に記載のLED素子。
  5. 前記仮想の三角格子をなす三角形は、二等辺三角形である請求項4に記載のLED素子。
  6. 前記二等辺三角形の等辺と底辺の一方の長さが前記青色光の光学波長の2倍以上460nm以下であり、他方の長さが550nm以上800nm以下である請求項5に記載のLED素子。
  7. 前記サファイア基板の表面は、前記凹部又は凸部が、前記青色光の光学波長の2倍より大きくコヒーレント長より小さい周期で配置された垂直化モスアイ面をなし、
    前記垂直化モスアイ面は、前記半導体積層部側から当該垂直化モスアイ面へ入射する光を反射及び透過し、臨界角を超えた角度域において、前記半導体積層部側にて当該垂直化モスアイ面へ入射する光の強度分布と比べて、前記半導体積層部側にて当該垂直化モスアイ面から反射により出射する光の強度分布が、前記半導体積層部と前記サファイア基板の界面に対して垂直な方向に偏るとともに、臨界角を超えた角度域において、前記半導体積層部側にて当該垂直化モスアイ面へ入射する光の強度分布と比べて、前記サファイア基板側にて当該垂直化モスアイ面から透過により出射する光の強度分布が、前記界面に対して垂直な方向に偏るよう構成され、
    前記垂直化モスアイ面を透過した光を反射する反射部を有し、
    前記発光層から発せられる光の光学波長の2倍より小さい周期の凹部又は凸部を有する透過モスアイ面を有し、
    前記垂直化モスアイ面における反射及び透過により、前記界面に対して垂直な方向に偏るよう強度分布が調整された光は、前記透過モスアイ面にてフレネル反射が抑制された状態で素子外部へ放出される請求項3から6のいずれか1項に記載のLED素子。
  8. 前記反射部は、前記界面に対して垂直に近い角度ほど反射率が高い請求項7に記載のLED素子。
JP2014181167A 2013-04-16 2014-09-05 Led素子及びその製造方法 Active JP5728116B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014181167A JP5728116B2 (ja) 2013-04-16 2014-09-05 Led素子及びその製造方法

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2013086050 2013-04-16
JP2013086051 2013-04-16
JP2013086049 2013-04-16
JP2013086050 2013-04-16
JP2013086049 2013-04-16
JP2013086051 2013-04-16
JP2014181167A JP5728116B2 (ja) 2013-04-16 2014-09-05 Led素子及びその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014531040A Division JP5643920B1 (ja) 2013-04-16 2014-04-15 Led素子及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015065738A Division JP2015119202A (ja) 2013-04-16 2015-03-27 Led素子及びその製造方法

Publications (3)

Publication Number Publication Date
JP2015029118A JP2015029118A (ja) 2015-02-12
JP2015029118A5 JP2015029118A5 (ja) 2015-03-26
JP5728116B2 true JP5728116B2 (ja) 2015-06-03

Family

ID=51731404

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2014531040A Expired - Fee Related JP5643920B1 (ja) 2013-04-16 2014-04-15 Led素子及びその製造方法
JP2014181167A Active JP5728116B2 (ja) 2013-04-16 2014-09-05 Led素子及びその製造方法
JP2015065738A Withdrawn JP2015119202A (ja) 2013-04-16 2015-03-27 Led素子及びその製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2014531040A Expired - Fee Related JP5643920B1 (ja) 2013-04-16 2014-04-15 Led素子及びその製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2015065738A Withdrawn JP2015119202A (ja) 2013-04-16 2015-03-27 Led素子及びその製造方法

Country Status (5)

Country Link
US (2) US9793434B2 (ja)
JP (3) JP5643920B1 (ja)
CN (1) CN105264676A (ja)
HK (1) HK1214407A1 (ja)
WO (1) WO2014171467A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015016150A1 (ja) * 2013-07-30 2015-02-05 独立行政法人情報通信研究機構 半導体発光素子およびその製造方法
JP6436694B2 (ja) * 2014-09-17 2018-12-12 住友化学株式会社 窒化物半導体テンプレートの製造方法
DE102014116999A1 (de) * 2014-11-20 2016-05-25 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
EP3163634A4 (en) * 2015-07-17 2018-01-17 Scivax Corporation Light emitting element
JP6524904B2 (ja) 2015-12-22 2019-06-05 日亜化学工業株式会社 発光装置
JP2017175004A (ja) * 2016-03-24 2017-09-28 ソニー株式会社 チップサイズパッケージ、製造方法、電子機器、および内視鏡
CN106299085B (zh) * 2016-09-21 2019-04-30 海迪科(南通)光电科技有限公司 一种偏振发光二极管芯片
WO2018096571A1 (ja) * 2016-11-22 2018-05-31 国立研究開発法人情報通信研究機構 深紫外光を放射する半導体発光素子を備える発光モジュール
JP6608352B2 (ja) * 2016-12-20 2019-11-20 Dowaエレクトロニクス株式会社 半導体発光素子およびその製造方法
JP6841198B2 (ja) * 2017-09-28 2021-03-10 豊田合成株式会社 発光素子の製造方法
US10304993B1 (en) * 2018-01-05 2019-05-28 Epistar Corporation Light-emitting device and method of manufacturing the same
KR102443027B1 (ko) 2018-03-02 2022-09-14 삼성전자주식회사 반도체 발광소자
CN108447404B (zh) * 2018-04-04 2021-10-26 京东方科技集团股份有限公司 柔性阵列基板、显示装置及柔性阵列基板的制造方法
CN109599469A (zh) * 2018-12-18 2019-04-09 华中科技大学鄂州工业技术研究院 蛾眼结构深紫外发光二极管及制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007220972A (ja) * 2006-02-17 2007-08-30 Showa Denko Kk 半導体発光素子及びその製造方法、並びにランプ
JP4637781B2 (ja) * 2006-03-31 2011-02-23 昭和電工株式会社 GaN系半導体発光素子の製造方法
JP5082752B2 (ja) 2006-12-21 2012-11-28 日亜化学工業株式会社 半導体発光素子用基板の製造方法及びそれを用いた半導体発光素子
JP5379434B2 (ja) 2008-09-22 2013-12-25 学校法人 名城大学 発光素子用サファイア基板の製造方法
CN104600167B (zh) 2009-09-07 2017-12-12 崇高种子公司 半导体发光元件
JP5477084B2 (ja) * 2010-03-17 2014-04-23 豊田合成株式会社 半導体発光素子およびその製造方法、ランプ、電子機器、機械装置
JP5142236B1 (ja) * 2011-11-15 2013-02-13 エルシード株式会社 エッチング方法

Also Published As

Publication number Publication date
CN105264676A (zh) 2016-01-20
JP2015119202A (ja) 2015-06-25
JP5643920B1 (ja) 2014-12-17
US20160149076A1 (en) 2016-05-26
US9793434B2 (en) 2017-10-17
JPWO2014171467A1 (ja) 2017-02-23
WO2014171467A1 (ja) 2014-10-23
JP2015029118A (ja) 2015-02-12
US20180026154A1 (en) 2018-01-25
HK1214407A1 (zh) 2016-07-22

Similar Documents

Publication Publication Date Title
JP5728116B2 (ja) Led素子及びその製造方法
JP6410751B2 (ja) 半導体発光素子
WO2014126016A1 (ja) Led素子及びその製造方法
TWI518776B (zh) Etching method
JP5435523B1 (ja) 半導体発光素子及びその製造方法
KR20170018802A (ko) 발광 소자의 제조 방법 및 발광 소자
JP2011159650A (ja) 発光素子
WO2017018507A1 (ja) 発光素子の製造方法
JP5866044B1 (ja) 発光素子の製造方法及び発光素子
JP2016027658A (ja) エッチング方法
JP5808725B2 (ja) エッチング方法
WO2015194382A1 (ja) 発光素子の製造方法及び発光素子

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150119

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150120

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20150120

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20150209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150311

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150403

R150 Certificate of patent or registration of utility model

Ref document number: 5728116

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250